JP4418032B2 - 静電チャック - Google Patents
静電チャック Download PDFInfo
- Publication number
- JP4418032B2 JP4418032B2 JP2009532199A JP2009532199A JP4418032B2 JP 4418032 B2 JP4418032 B2 JP 4418032B2 JP 2009532199 A JP2009532199 A JP 2009532199A JP 2009532199 A JP2009532199 A JP 2009532199A JP 4418032 B2 JP4418032 B2 JP 4418032B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrostatic chuck
- conductor
- top surface
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 132
- 239000004020 conductor Substances 0.000 claims description 91
- 238000000576 coating method Methods 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 47
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 230000003746 surface roughness Effects 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000010408 film Substances 0.000 description 41
- 230000002093 peripheral effect Effects 0.000 description 22
- 238000001179 sorption measurement Methods 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000000274 adsorptive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/541—Heating or cooling of the substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Jigs For Machine Tools (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【技術分野】
【０００１】
本発明は、半導体製造工程又はこれに類似する工程を有する磁気ヘッドなどの電子部品製造工程における基板の処理時に、基板を支持体に保持するために用いられる静電チャックに関する。
【背景技術】
【０００２】
従来、静電チャックとしては、例えば、特許文献１に示されるものが知られている。この静電チャックは、表面にエンボス加工により凸部と凹部が形成された誘電体板と、誘電体板に内に設けられた電極と、電極に電圧を付与する外部電源とを備えている。また、各凸部の頂面（基板支持面）は導体配線で覆われ、この導体配線によって各凸部の基板支持面が電気的に接続されていると共に、導体配線を接地状態又はフローティングにする切換器を備えている。更に、各凸部に対応して、凸部に近い電極部分は除去されたものとなっている。
【０００３】
上記静電チャックは、基板と凸部間の擦れによるパーティクルの発生防止を主目的としているもので、凸部の基板支持面と基板間には静電吸着力が働かないようにしたものとなっている。つまり、電極に電圧を印加して基板を保持する時に、各凸部の基板支持面と、基板支持面に接触する基板の裏面とを、導体配線による電荷の移動で同電位とし、両者間にジョンソンラーベック力が働かないようにしている（特許文献１の段落〔００２２〕参照）。基板の保持は、誘電体板表面の凹部と、基板の裏面との間の空間クーロン力によって行われるものとなっている（特許文献１の段落〔００４０〕参照）。また、基板の取り外し時に導体配線を接地状態とすることで、迅速に電荷を移動させて基板を離脱させることができるものとなっている（特許文献１の段落〔００２３〕参照）。
【０００４】
また、特許文献２により開示される静電チャックにおいて、離間マスクは、ダイヤモンドなどの絶縁材料と、チタン、チタン窒化物などの金属からなるマスクと、を有する構成が開示されている。
特許文献１ 特開２００４−２２８８９号公報
特許文献２ 特開平１０−７０１８０号公報
発明の開示
発明が解決しようとする課題
［０００５］
しかしながら、特許文献１において、各凸部の基板支持面と、基板支持面に接触する基板の裏面との間に作用するジョンソンラーベック力は非常に大きな吸着力であるので、このジョンソンラーベック力が働かない従来の静電チャックでは、吸着力が不足しやすい問題がある。この問題は、凸部の基板支持面を覆う導体配線を除去し、ジョンソンラーベック力が働くようにすれば解決できる。しかし、凸部の基板支持面を覆う導体配線を除去した場合、切換器で導体配線を接地状態とすることによる迅速な電荷の移動ができなくなり、残留電荷により、基板が離脱可能となるまでの時間が遅延するという問題を生じる。また、従来の静電チャックは、基板を取り外す時の除電のために、各凸部の基板支持面を覆い且つ電気的に接続する導体配線を設けると共にこれを切換器に接続するという、特別な配線構造を構成しなければならず、構造的に複雑になるという問題もある。
［０００６］
また、特許文献２のように、静電チャックを構成する材料と異なる材料を絶縁材料とて用いた場合、基板裏面の電荷が逃げ場を失い、その結果、残留吸着力が基板に残るため、静電チャックからの基板の離脱は不安定なものになるという問題もある。
課題を解決するための手段
［０００７］
本発明は、上記従来の問題点に鑑みてなされたもので、十分な静電吸着力と、静電チャックから基板を迅速に取り外すこと（基板離脱時の安定性）とを、簡単な構造にて得られるようにすることを目的とする。
［０００８］
上記目的を達成する本発明にかかる静電チャックは、頂面で基板を支持する複数の凸部と、該凸部の周囲の凹部とが表面に形成された誘電体板と、該誘電体板の内部に設けられ、外部電源から電圧が付与される電極とを備えた静電チャックにおいて、前記誘電板は、少なくとも前記凸部の頂面に設けられている導体被膜を備え、前記導体被膜を備えた凸部の頂面は、Ｒｙ（最大表面粗さ）が２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．２５μｍ以下の凹凸を有することを特徴とする。
【発明の効果】
【０００９】
誘電体板表面の凸部の周囲に形成される凹部と、基板の裏面との間には隙間が生じるので、電極に電圧を印加し、誘電体板の表面と基板の裏面に異なる電荷を蓄積させると、誘電体板表面の凹部と基板の裏面との間に空間クーロン力が作用する。また、導体被膜の表面にも誘電体板表面と同じ電荷が蓄積される。凸部頂面の導体被膜と基板裏面との間には、微視的には、両表面の微細な凹凸により、接触点と、間隔の微細な隙間とが存在する。このため、導体被膜と基板との間にはこの微細な隙間を挟んでジョンソンラーベック力が作用する。つまり、本発明においては、誘電体板表面の凹部と基板の裏面との間に作用する空間クーロン力と、誘電体板表面の凸部の導体被膜と基板の裏面との間に作用するジョンソンラーベック力との両者によって基板が吸着される。このため、本発明では十分な基板の保持力が得られる。
【００１０】
その一方、電極への電圧印加が停止されると、複数の凸部頂面の導体被膜と基板の裏面との接触点を介して、基板裏面と導体被膜が同じ電位になろうとし、これによって除電されることから、基板の残留吸着力を無くすことができ、電極への電圧印加停止後、速やかに基板を取り外すことができる。迅速な除電を可能とするには、基板と導体被膜の接点が多いことが有利であり、導体被膜はできるだけ平滑であることが好ましい。導体被膜を平滑にしても、微視的に導体被膜と基板裏面間の隙間がなくなることはないばかりか、隙間の間隔が一層小さくなり、この隙間を介して作用するジョンソンラーベック力も大きくなる。
【００１１】
また、導体被膜として耐摩耗性の高い導体被膜を選択することにより、パーティクルの発生を抑制することが可能である。
【図面の簡単な説明】
【００１２】
添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。
【図１】本発明の一例に係る静電チャックを備えたスパッタリング装置の断面模式図である。
【図２】本発明の一例に係る静電チャックの部分拡大断面模式図である。
【図３】本発明の他の例に係る静電チャックの部分拡大断面模式図である。
【図４Ａ】基板の吸着時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図４Ｂ】基板の離脱時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図５Ａ】基板の吸着時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図５Ｂ】基板の離脱時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図６】導体被膜がある場合とない場合の支持力（吸着力）の状態を示すグラフである。
【図７】本実施形態に基づく静電チャックについて、凸部と凹部の吸着力の計算結果をそれぞれプロットした図である。
【図８】外部電源をＯＦＦする直前に静電チャックへ逆電圧を一定時間印加することにより基板が離脱できるまでの時間を測定した結果を示す図である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について詳細に説明する。ただし、この実施形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
【００１４】
本発明の静電チャックをスパッタリング装置に適用した場合を例にして説明する。
【００１５】
図１は本発明の一例に係る静電チャックを備えたスパッタリング装置の断面模式図、図２は本発明の一例に係る静電チャックの部分拡大断面模式図、図３は本発明の他の例に係る静電チャックの部分拡大断面模式図である。図４Ａは、基板の吸着時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図であり、図４Ｂは、基板の離脱時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。図５Ａは、基板の吸着時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図であり、図５Bは、基板の離脱時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【００１６】
まず、図１に基づいてスパッタリング装置の概要を説明する。図１に示されるスパッタリング装置は、外部の排気機構（図示せず）により内部を減圧可能な容器１と、容器１の天井部にリング状絶縁部材２を介して設けられたターゲット３を備えている。ターゲット３の裏面側には、ヨーク板４に固定された磁石５が設けられている。また、ターゲット３には、電圧を印加するスパッタ電源６が接続されている。
【００１７】
ターゲット３に対向する位置には、容器１の底部に固定された基板温度調整部７上に静電チャック８が設けられており、静電チャック８上に基板９が載置されている。また、ターゲット３と静電チャック８間の容器１の周壁の内面に沿って、筒状シールド部材１０が配置されている。
【００１８】
基板温度調整部７は、静電チャック８を介して基板９の温度を制御する部材で、温度制御電源機構１１に接続された熱電対１２と加熱・冷却部１３を備えている。基板温度調整部７は、熱電対１２によって検出された温度に基づいて温度制御電源機構１１が加熱・冷却部１３を作動させて静電チャック８の加熱又は冷却を行うものとなっている。
【００１９】
基板温度調整部７上に設けられた静電チャック８は、表面（上面）がエンボス加工された誘電体板１４と、誘電体板１４の内部に設けられた電極１５と、電極１５に一定の電圧を印加する外部電源１６とを備えている。
【００２０】
誘電体板１４の表面には、エンボス加工により、複数の凸部１７ａと、その周囲の凹部１７ｂとが形成されている。また、誘電体板１４の表面側周縁部には、凸部１７ａと凹部１７ｂの形成領域を囲んで外周突条部１８が形成されている。凸部１７ａと外周突条部１８は、頂面に基板９が載置されるもので、ほぼ同じ高さとなっている。
【００２１】
凹部１７ｂ部分を除いて、各凸部１７ａ部分には、少なくとも頂面を覆って、導体被膜１９が形成されている。各導体被膜１９は、次に述べる電極１５に電圧を印加することで、基板９と導体被膜１９との間にジョンソンラーベック力を生じさせる凹凸を有するものとなっている。凹凸は、ジョンソンラーベック力生成部として機能する。また、各導体被膜１９は、各凸部１７ａの頂面だけでなく、側面部まで覆うものであってもよいが、凹部１７ｂ部分には設けられておらず、それぞれ他の導体被膜１９から電気的に独立したものとなっている。
【００２２】
図示される例においては、外周突条部１８の頂面にも導体被膜１９が形成されている。この外周突条部１８の導体被膜１９は、外周突条部１８の全体高さと凸部１７ａの全体高さを揃えやすくする上で設けることが好ましいが、省略することもできる。
【００２３】
電極１５は、単極電極で、直流電源である外部電源１６にスイッチ２０を介して接続されており、スイッチ２０をＯＮすることにより、一定のマイナス電圧が印加されるものとなっている。図示される電極１５は単極電極となっているが、誘電体板１４の内周側と外周側に分割して双極電極とし、いずれか一方にマイナス電圧、他方にプラス電圧を印加するようにすることもできる。また、電極１５は、外周突条部１８よりも小径となっており、凸部１７ａと凹部１７ｂを設けた領域の下方にのみ位置し、外周突条部１８の直下付近には位置していないものとなっている。外周突条部１８の下方に電極１５が位置していないことにより、外周突条部１８は基板９の吸着に寄与しないものとなっている。
【００２４】
前記のように、基板９は凸部１７ａと外周突条部１８の頂面上に載置されるもので、基板９と誘電体板１４間には、外周突条部１８で囲まれた領域に、凹部１７ｂによって隙間が形成される。この隙間には、ガス供給経路２１を介してガス供給源２２が接続されており、隙間にガス（例えばアルゴンガス）を供給できるようになっている。隙間にガスを供給することで、基板温度調整部７の熱を、静電チャック８及びこの隙間中のガスの熱伝導により基板９に伝え、基板９を所定温度に維持することができるようになっている。
【００２５】
図１〜図３に基づいて静電チャック８について更に説明すると、凸部１７ａは、通常円柱形であり、直径０．７ｍｍ以下であることが好ましい。下限は、必要な凸部１７ａの機械的強度や加工上の制限などから定まるが、一般的には０．３ｍｍ程度である。凸部１７ａの直径が大きくなると、基板９の離脱時の迅速な除電が行いにくくなる。詳細な原因は不明であるが、凸部１７ａの頂面に形成された導体被膜１９と基板９との接触点が多いことが迅速な除電をもたらしていると考えられる。凸部１７ａの直径が小さいと、凸部１７ａの頂面の微視的な、ジョンソンラーベック力生成部として機能する凹凸における最大表面粗さ（Ｒｙ）が確率的に小さくなり、導体被膜１９の表面の平滑性が高まって、基板９と導体被膜１９の接触点が増えるものと考えられる。また、導体被膜１９の平滑性が高くなることによって、基板９と導体被膜１９との間の微視的な、ジョンソンラーベック力生成部として機能する凹凸による隙間の間隔も小さくなり、基板９と導体被膜１９との間に作用するジョンソンラーベック力も大きくなる。
【００２６】
凸部１７ａの頂面は、良好な吸着作用と離脱作用を得るために、平滑な表面を有していることが好ましく、Ｒｙ（最大表面粗さ）が２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．２５μｍ以下であることが好ましい。現実的には完全な平滑面は形成できないので特に下限の制限はないが、現実的な平滑化の限界からすると、Ｒｙが０．２μｍ以上、Ｒａが０．０２μｍ以上である。
【００２７】
凸部１７ａ及び外周突条部１８の高さは、吸着された基板９が凹部１７ｂと接触しない範囲で、１５μｍ以下であることが好ましい。凸部１７ａ及び外周突条部１８の高さを低くすることにより、基板９と凹部１７ｂとの間に作用するクーロン力を大きくすることができる。高さの下限は、一般的には６．５μｍ程度である。
【００２８】
凸部１７ａは、適度な吸着力と迅速な除電性が得られるようにする上で、凸部１７ａの頂面の面積の合計が誘電体板１４の全平面面積の１〜２％となるように形成されていることが好ましい。
【００２９】
導体被膜１９は、比抵抗が１０Ｅ-4μΩ・ｃｍ以下の電気的導体である金属、金属酸化物、金属窒化物などで構成されているもので、比抵抗が４００μΩ・ｃｍ以下であることが好ましく、特に比抵抗が３５０μΩ・ｃｍ以下であることが好ましい。本実施形態にかかる静電チャックは、バルク（プレート）として構成している。このため、先に説明した特許文献２の離間マスクのように、異種の絶縁材料を用いる必要はない。静電チャックの素材は、Ｅ＋８〜Ｅ＋１０Ω・ｃｍのジョンソンラーベック力を発揮できる体積抵抗を有する。通常は、静電チャック表面の導体皮膜がなくても、ジョンソンラーベック力と、空間クーロン力とで、所定の吸着力を保持することができる（裏面圧力３０〜５０torr）。導体皮膜は、静電チャックの誘電体表面と同じ電荷を蓄積し、導体皮膜がない場合の吸着力を確保しつつ、静電チャックから基板を取り外す基板離脱時には、基板裏面と導体皮膜を同電位することにより基板の残留吸着力を無くす。基板の残留吸着力を無くすことにより、静電チャックから基板をスムーズに取り外すこと、すなわち、基板離脱の安定性の向上を図ることが可能になる。
【００３０】
導体被膜の比抵抗を、例えば、３５０μΩ・ｃｍ以下とすることにより、基板の裏面と静電チャックの表面の導体皮膜とが、同じ電位になるように作用しやすくなり、その結果、除電された基板の残留吸着力を無くし、静電チャックから基板をスムーズに取り外すこと（基板の離脱）が可能になる。
【００３１】
逆に、比抵抗が高いと、基板裏面の電荷が逃げ場を失い、その結果、残留吸着力が基板に残るため、静電チャックからの基板の離脱は不安定なものになる。
【００３２】
導体被膜１９の構成としては、例えば、チタン、タングステなどの金属、これらの酸化物又は窒化物を挙げることができる。チタン、タングステンなどの材料は、金属の中でも熱ひずみに強く、また、耐摩耗性に優れた変形しにくい材料であるため、基板と静電チャックの導体皮膜の接触、線膨張の違いによる擦れ等の要因から生じるパーティクルを抑制し、耐摩耗性を向上させることができる。
【００３３】
導体被膜１９は、図２に示されるように、単層とすることもできるが、図３に示されるように複層(第一層１９ａ、第二層１９ｂ)とすることもできる。図３に示されるような複層(第一層１９ａ、第二層１９ｂ)とする場合、内側の第一層１９ａとしてはチタン、タングステンなどの金属、第一層１９ａ上に形成された第二層１９ｂとしてはチタン、タングステンなどの金属の酸化物又は窒化物とすることが好ましい。第二層１９ｂとして、耐摩耗性に優れる金属酸化物又は金属窒化物を用いることにより、基板９の着脱時のパーティクルの発生を抑制し、耐摩耗性を向上させることができる。
【００３４】
導体被膜１９は、スパッタリングやイオンプレーティングなどの成膜法により形成することができる。導体被膜１９の厚さは、導体被膜１９の膜厚方向の抵抗を１０Ω程度に抑えるために、１．５μｍ以下であることが好ましい。導体被膜１９の厚さが１．５μｍを超えると、導体被膜の抵抗が増大すると共に膜応力による膜剥がれを生じやすくなる。現実的な下限は、０．５μｍ程度である。
【００３５】
導体被膜１９は、凹部１７ｂを除いて、少なくとも凸部１７ａの頂面に形成すれば足りるが、前述したように凸部１７ａの側面部まで成形することもできる。側面部まで形成すると、付着状態を安定させることができる。また、導体被膜１９は、外周突条部１８の頂面や側面部にまで形成することもできる。
【００３６】
なお、図１において、基板搬送ロボット、搬入・搬出ゲート、静電チャック８上への基板９の載置と取り外しを行うリフトピン、放電発生に関連する機構、放電用ガスの導入機構などの図示は省略されている。
【００３７】
図１のスパッタリング装置において、基板９は、基板搬送ロボットにより、搬入・搬出ゲートから容器１内の静電チャック８上に搬入されて載置される。容器１内を所定の真空雰囲気にし、スイッチ２０をＯＮにして電極１５に電圧を印加すると、誘電体板１４及び導体被膜１９の表面と、基板９の裏面とには異なる電荷が蓄積される。スイッチ２０をＯＮにした時の導体被膜１９の表面と、基板９の裏面との電荷の状態を図４Ａ及び図５Ａに示す。これにより、誘電体板１４表面の凹部１７ｂと基板９の裏面との間に空間クーロン力が作用すると共に、凸部１７ａ頂面の導体被膜１９と基板９裏面との間には、微細な隙間を挟んでジョンソンラーベック力が作用する。基板９は、この空間クーロン力とジョンソンラーベック力によって、しっかり静電チャックに吸着されることになる。
【００３８】
基板９を静電チャック８に吸着した後、静電チャック８と基板９間との隙間にガス供給源２２から必要量のガスを供給する。これと共に、温度制御電源機構１１により加熱・冷却部１３を作動させ、基板９の温度を一定に保ちつつ、容器１内に放電用ガスを供給し、スパッタ電源６をＯＮにしてスパッタリングを行う。
【００３９】
スパッタリングの完了後、スパッタ電源６をＯＦＦにし、更にスイッチ２０をＯＦＦにして電極１５への電圧印加を停止する。すると、複数の凸部１７ａ頂面の導体被膜１９と基板９の裏面との接触点を介して、基板９の裏面と導体被膜１９が同じ電位になろうとし、これによって除電される。これにより、電極１５への電圧印加停止後、速やかに基板９を取り外すことができる。スイッチ２０をＯＦＦにした時の導体被膜１９の表面と、基板９の裏面との電荷の状態を図４Ｂ及び図５Ｂに示す。
【００４０】
上記除電作用により、スイッチ２０をＯＦＦにしてから短時間で基板９を静電チャック８から取り外すことができる。取り外された基板９は、基板搬送ロボットにより、搬入・搬出ゲートから容器１外へ搬出されることになる。
【００４１】
次に、更に具体的な静電チャックの一実施形態について説明する。
【００４２】
本実施形態においては、３００ｍｍの基板９（シリコンウエハ）を保持するために、静電チャック８の誘電体板１４の表面には直径０．４ｍｍ±０．１５ｍｍ、高さ８．５μｍ±２μｍの円柱形の凸部１７ａが３８４個と、凸部１７ａと同じ高さで幅が１ｍｍ±０．３ｍｍの外周突条部１８を形成した。また、凸部１７ａの頂面の面積の合計値は、誘電体板１４の全平面面積の１．５％とした。
【００４３】
本実施形態においては、適正な保持力を得るために、静電チャック８の電極１５は、外周突条部１８の直下には配置しないものとした。
【００４４】
凸部１７ａの頂面のＲｙは２．５μｍ以下に調整し、Ｒａは０．２５μｍ以下に調整した。
【００４５】
凸部１７ａと外周突条部１８の頂面付近にのみ、導体被膜１９として、チタン膜と窒化チタン膜を順次形成した。チタン膜の厚さは１．０μｍ、窒化チタン膜の厚さは０．３μｍとした。
【００４６】
上記実施形態の具体的な結果を図６のグラフにより説明する。
【００４７】
図６の参照により、凸部１７ａ及び外周突条部１８の頂面の導体被膜１９がある場合とない場合の支持力（吸着力）の状態を説明する。図６に示すグラフは、図１に示されるようなスパッタリング装置の静電チャック８の電極１５に供給される電圧、すなわち吸着電圧（Ｖ）と、静電チャック８と基板９の間に封入されるガス（アルゴンガス）の圧力（Ｐａ）との関係、すなわち吸着力を示したものである。基板９としては窒化シリコンで覆われた３００ｍｍシリコン基板を用いている。
【００４８】
導体被膜１９有りと導体被膜１９なしではほぼ同じ支持力を得ることができていることが判る。測定点によっては導体被膜１９有りのほうが大きな支持力を得ている。支持力は静電チャック８と基板９との距離の二乗に反比例する関係にあり、高さ８．５μｍの凸部１７ａの頂面へ厚さ１．３μｍの導体被膜１９を施しており、距離は９．８μｍとなる。このため、静電チャック８の凹部１７ｂの支持力（空間クーロン力による支持力）Ｆは、計算上では、１．５９Ｅ2（Ｎ）から１．１９Ｅ2（Ｎ）へ低下するはずである。
【００４９】
この実験結果について次の図７のグラフを用いて考察する。
【００５０】
図７は本実施形態に基づく静電チャック８について、凸部１７ａと凹部１７ｂの吸着力の計算結果をそれぞれプロットしたものである。凹部１７ｂの吸着力と凸部１７ａの吸着力を比較すると、凸部１７ａの吸着力は距離、すなわち微視的に生じている隙間が狭まると急激に増加することが判る。なお、吸着力（Ｆ）は、Ｆ＝Ｅ（Ｖ2／Ｌ2）Ａ／２（Ｅ＝隙間の誘電率、Ｖ＝電圧、Ｌ＝隙間の間隔（距離）、Ａ＝電極面積）から求められる値で、単位はニュートン（Ｎ）である。
【００５１】
凸部１７ａの吸着力は、その表面粗さに大きく影響を受けることを説明済みであるが、本結果は凸部１７ａへ導体被膜１９を施すことにより表面粗さが改善され、凸部１７ａの吸着力が増加したものと考えられる。すなわち、導体被膜１９はその厚さにより吸着力を低下させないばかりか、より吸着力を増加させる効果を持つものであると考えられる。
【００５２】
本発明者は、実験結果から、凸部１７ａに導体被膜１９を施しても吸着力は変わらないことを得ており、本発明の静電チャック８は、凸部１７ａでも吸着力を得ているものである。導体被膜１９は、凸部１７ａの表面粗さを改善したこと（すなわち、基板９と凸部１７ａ頂部の導体被膜１９との実質距離を縮めたこと）による吸着力の増加をもたらしていると考えられる。同時に、基板９と導体被膜１９が多くの接点を持つために、外部電源１６をＯＦＦにした時に接点付近の電荷を静電チャック８側へ逃がすことを可能にしていると考えられる。
【００５３】
次の図８のグラフは本発明の効果である、脱離に対する改善の効果を示すものであり、凸部１７ａの頂面に導体被膜１９がある場合と無い場合との離脱の状態を説明するものである。
【００５４】
ここでは単極型の静電チャック８と、基板９として裏面が窒化ケイ素に覆われた３００ｍｍシリコンウエハを用い、外部電源１６をＯＦＦする直前に静電チャック８へ逆電圧を一定時間印加し、基板９が離脱できるまでの時間を測定したものである。
【００５５】
導体被膜１９が無い場合では、逆電圧を１５０Ｖまで増加させることにより離脱時間が短くなるが、１５０Ｖ以上印加しても５秒間前後の離脱時間が必要であった。一方、導体被膜１９がある場合では、いずれの状態においても外部電源１６のＯＦＦ直後において基板９を離脱することが可能であった。また、体積抵抗が増大する２０℃〜−３０℃においても容易な離脱が確認されている。これは前述の通り、吸着に対して大きな影響を持つ凸部１７ａ部分の残留電荷がすばやく減少したこと、すなわち除電が素早く行われたことを示すものである。
【００５６】
以上のように、本発明の静電チャックは、適度に体積抵抗が低い誘電体を用いるジョンソンラーペック型の静電チャックのエンボス凸部の残留電荷を制御するものであり、単極型のほかに双極型にも適用できるものである。また、スパッタリング装置の他に、薄膜を基板上に形成するＣＶＤ装置や薄膜を加工するエッチング装置に適用することが可能である。更に、誘電率の大きなシリコン窒化膜で覆われた基板の脱離にも効果があったことより、シリコン基板の他にガラス基板などの誘電率の高い表面を持つ材料による基板に対しても適用することが可能なものである。
【００５７】
以上、本発明の好ましい実施形態を添付図面の参照により説明したが、本発明はかかる実施形態に限定されるものではなく、請求の範囲の記載から把握される技術的範囲において種々な形態に変更可能である。
【００５８】
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。
【００５９】
本願は、２００７年９月１１日提出の日本国特許出願特願２００７−２３４９６８を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。
【０００１】
本発明は、半導体製造工程又はこれに類似する工程を有する磁気ヘッドなどの電子部品製造工程における基板の処理時に、基板を支持体に保持するために用いられる静電チャックに関する。
【背景技術】
【０００２】
従来、静電チャックとしては、例えば、特許文献１に示されるものが知られている。この静電チャックは、表面にエンボス加工により凸部と凹部が形成された誘電体板と、誘電体板に内に設けられた電極と、電極に電圧を付与する外部電源とを備えている。また、各凸部の頂面（基板支持面）は導体配線で覆われ、この導体配線によって各凸部の基板支持面が電気的に接続されていると共に、導体配線を接地状態又はフローティングにする切換器を備えている。更に、各凸部に対応して、凸部に近い電極部分は除去されたものとなっている。
【０００３】
上記静電チャックは、基板と凸部間の擦れによるパーティクルの発生防止を主目的としているもので、凸部の基板支持面と基板間には静電吸着力が働かないようにしたものとなっている。つまり、電極に電圧を印加して基板を保持する時に、各凸部の基板支持面と、基板支持面に接触する基板の裏面とを、導体配線による電荷の移動で同電位とし、両者間にジョンソンラーベック力が働かないようにしている（特許文献１の段落〔００２２〕参照）。基板の保持は、誘電体板表面の凹部と、基板の裏面との間の空間クーロン力によって行われるものとなっている（特許文献１の段落〔００４０〕参照）。また、基板の取り外し時に導体配線を接地状態とすることで、迅速に電荷を移動させて基板を離脱させることができるものとなっている（特許文献１の段落〔００２３〕参照）。
【０００４】
また、特許文献２により開示される静電チャックにおいて、離間マスクは、ダイヤモンドなどの絶縁材料と、チタン、チタン窒化物などの金属からなるマスクと、を有する構成が開示されている。
特許文献１ 特開２００４−２２８８９号公報
特許文献２ 特開平１０−７０１８０号公報
発明の開示
発明が解決しようとする課題
［０００５］
しかしながら、特許文献１において、各凸部の基板支持面と、基板支持面に接触する基板の裏面との間に作用するジョンソンラーベック力は非常に大きな吸着力であるので、このジョンソンラーベック力が働かない従来の静電チャックでは、吸着力が不足しやすい問題がある。この問題は、凸部の基板支持面を覆う導体配線を除去し、ジョンソンラーベック力が働くようにすれば解決できる。しかし、凸部の基板支持面を覆う導体配線を除去した場合、切換器で導体配線を接地状態とすることによる迅速な電荷の移動ができなくなり、残留電荷により、基板が離脱可能となるまでの時間が遅延するという問題を生じる。また、従来の静電チャックは、基板を取り外す時の除電のために、各凸部の基板支持面を覆い且つ電気的に接続する導体配線を設けると共にこれを切換器に接続するという、特別な配線構造を構成しなければならず、構造的に複雑になるという問題もある。
［０００６］
また、特許文献２のように、静電チャックを構成する材料と異なる材料を絶縁材料とて用いた場合、基板裏面の電荷が逃げ場を失い、その結果、残留吸着力が基板に残るため、静電チャックからの基板の離脱は不安定なものになるという問題もある。
課題を解決するための手段
［０００７］
本発明は、上記従来の問題点に鑑みてなされたもので、十分な静電吸着力と、静電チャックから基板を迅速に取り外すこと（基板離脱時の安定性）とを、簡単な構造にて得られるようにすることを目的とする。
［０００８］
上記目的を達成する本発明にかかる静電チャックは、頂面で基板を支持する複数の凸部と、該凸部の周囲の凹部とが表面に形成された誘電体板と、該誘電体板の内部に設けられ、外部電源から電圧が付与される電極とを備えた静電チャックにおいて、前記誘電板は、少なくとも前記凸部の頂面に設けられている導体被膜を備え、前記導体被膜を備えた凸部の頂面は、Ｒｙ（最大表面粗さ）が２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．２５μｍ以下の凹凸を有することを特徴とする。
【発明の効果】
【０００９】
誘電体板表面の凸部の周囲に形成される凹部と、基板の裏面との間には隙間が生じるので、電極に電圧を印加し、誘電体板の表面と基板の裏面に異なる電荷を蓄積させると、誘電体板表面の凹部と基板の裏面との間に空間クーロン力が作用する。また、導体被膜の表面にも誘電体板表面と同じ電荷が蓄積される。凸部頂面の導体被膜と基板裏面との間には、微視的には、両表面の微細な凹凸により、接触点と、間隔の微細な隙間とが存在する。このため、導体被膜と基板との間にはこの微細な隙間を挟んでジョンソンラーベック力が作用する。つまり、本発明においては、誘電体板表面の凹部と基板の裏面との間に作用する空間クーロン力と、誘電体板表面の凸部の導体被膜と基板の裏面との間に作用するジョンソンラーベック力との両者によって基板が吸着される。このため、本発明では十分な基板の保持力が得られる。
【００１０】
その一方、電極への電圧印加が停止されると、複数の凸部頂面の導体被膜と基板の裏面との接触点を介して、基板裏面と導体被膜が同じ電位になろうとし、これによって除電されることから、基板の残留吸着力を無くすことができ、電極への電圧印加停止後、速やかに基板を取り外すことができる。迅速な除電を可能とするには、基板と導体被膜の接点が多いことが有利であり、導体被膜はできるだけ平滑であることが好ましい。導体被膜を平滑にしても、微視的に導体被膜と基板裏面間の隙間がなくなることはないばかりか、隙間の間隔が一層小さくなり、この隙間を介して作用するジョンソンラーベック力も大きくなる。
【００１１】
また、導体被膜として耐摩耗性の高い導体被膜を選択することにより、パーティクルの発生を抑制することが可能である。
【図面の簡単な説明】
【００１２】
添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。
【図１】本発明の一例に係る静電チャックを備えたスパッタリング装置の断面模式図である。
【図２】本発明の一例に係る静電チャックの部分拡大断面模式図である。
【図３】本発明の他の例に係る静電チャックの部分拡大断面模式図である。
【図４Ａ】基板の吸着時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図４Ｂ】基板の離脱時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図５Ａ】基板の吸着時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図５Ｂ】基板の離脱時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【図６】導体被膜がある場合とない場合の支持力（吸着力）の状態を示すグラフである。
【図７】本実施形態に基づく静電チャックについて、凸部と凹部の吸着力の計算結果をそれぞれプロットした図である。
【図８】外部電源をＯＦＦする直前に静電チャックへ逆電圧を一定時間印加することにより基板が離脱できるまでの時間を測定した結果を示す図である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について詳細に説明する。ただし、この実施形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
【００１４】
本発明の静電チャックをスパッタリング装置に適用した場合を例にして説明する。
【００１５】
図１は本発明の一例に係る静電チャックを備えたスパッタリング装置の断面模式図、図２は本発明の一例に係る静電チャックの部分拡大断面模式図、図３は本発明の他の例に係る静電チャックの部分拡大断面模式図である。図４Ａは、基板の吸着時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図であり、図４Ｂは、基板の離脱時において、図２に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。図５Ａは、基板の吸着時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図であり、図５Bは、基板の離脱時において、図３に示される静電チャックの導体被膜の表面と基板の裏面の電荷の状態を示す図である。
【００１６】
まず、図１に基づいてスパッタリング装置の概要を説明する。図１に示されるスパッタリング装置は、外部の排気機構（図示せず）により内部を減圧可能な容器１と、容器１の天井部にリング状絶縁部材２を介して設けられたターゲット３を備えている。ターゲット３の裏面側には、ヨーク板４に固定された磁石５が設けられている。また、ターゲット３には、電圧を印加するスパッタ電源６が接続されている。
【００１７】
ターゲット３に対向する位置には、容器１の底部に固定された基板温度調整部７上に静電チャック８が設けられており、静電チャック８上に基板９が載置されている。また、ターゲット３と静電チャック８間の容器１の周壁の内面に沿って、筒状シールド部材１０が配置されている。
【００１８】
基板温度調整部７は、静電チャック８を介して基板９の温度を制御する部材で、温度制御電源機構１１に接続された熱電対１２と加熱・冷却部１３を備えている。基板温度調整部７は、熱電対１２によって検出された温度に基づいて温度制御電源機構１１が加熱・冷却部１３を作動させて静電チャック８の加熱又は冷却を行うものとなっている。
【００１９】
基板温度調整部７上に設けられた静電チャック８は、表面（上面）がエンボス加工された誘電体板１４と、誘電体板１４の内部に設けられた電極１５と、電極１５に一定の電圧を印加する外部電源１６とを備えている。
【００２０】
誘電体板１４の表面には、エンボス加工により、複数の凸部１７ａと、その周囲の凹部１７ｂとが形成されている。また、誘電体板１４の表面側周縁部には、凸部１７ａと凹部１７ｂの形成領域を囲んで外周突条部１８が形成されている。凸部１７ａと外周突条部１８は、頂面に基板９が載置されるもので、ほぼ同じ高さとなっている。
【００２１】
凹部１７ｂ部分を除いて、各凸部１７ａ部分には、少なくとも頂面を覆って、導体被膜１９が形成されている。各導体被膜１９は、次に述べる電極１５に電圧を印加することで、基板９と導体被膜１９との間にジョンソンラーベック力を生じさせる凹凸を有するものとなっている。凹凸は、ジョンソンラーベック力生成部として機能する。また、各導体被膜１９は、各凸部１７ａの頂面だけでなく、側面部まで覆うものであってもよいが、凹部１７ｂ部分には設けられておらず、それぞれ他の導体被膜１９から電気的に独立したものとなっている。
【００２２】
図示される例においては、外周突条部１８の頂面にも導体被膜１９が形成されている。この外周突条部１８の導体被膜１９は、外周突条部１８の全体高さと凸部１７ａの全体高さを揃えやすくする上で設けることが好ましいが、省略することもできる。
【００２３】
電極１５は、単極電極で、直流電源である外部電源１６にスイッチ２０を介して接続されており、スイッチ２０をＯＮすることにより、一定のマイナス電圧が印加されるものとなっている。図示される電極１５は単極電極となっているが、誘電体板１４の内周側と外周側に分割して双極電極とし、いずれか一方にマイナス電圧、他方にプラス電圧を印加するようにすることもできる。また、電極１５は、外周突条部１８よりも小径となっており、凸部１７ａと凹部１７ｂを設けた領域の下方にのみ位置し、外周突条部１８の直下付近には位置していないものとなっている。外周突条部１８の下方に電極１５が位置していないことにより、外周突条部１８は基板９の吸着に寄与しないものとなっている。
【００２４】
前記のように、基板９は凸部１７ａと外周突条部１８の頂面上に載置されるもので、基板９と誘電体板１４間には、外周突条部１８で囲まれた領域に、凹部１７ｂによって隙間が形成される。この隙間には、ガス供給経路２１を介してガス供給源２２が接続されており、隙間にガス（例えばアルゴンガス）を供給できるようになっている。隙間にガスを供給することで、基板温度調整部７の熱を、静電チャック８及びこの隙間中のガスの熱伝導により基板９に伝え、基板９を所定温度に維持することができるようになっている。
【００２５】
図１〜図３に基づいて静電チャック８について更に説明すると、凸部１７ａは、通常円柱形であり、直径０．７ｍｍ以下であることが好ましい。下限は、必要な凸部１７ａの機械的強度や加工上の制限などから定まるが、一般的には０．３ｍｍ程度である。凸部１７ａの直径が大きくなると、基板９の離脱時の迅速な除電が行いにくくなる。詳細な原因は不明であるが、凸部１７ａの頂面に形成された導体被膜１９と基板９との接触点が多いことが迅速な除電をもたらしていると考えられる。凸部１７ａの直径が小さいと、凸部１７ａの頂面の微視的な、ジョンソンラーベック力生成部として機能する凹凸における最大表面粗さ（Ｒｙ）が確率的に小さくなり、導体被膜１９の表面の平滑性が高まって、基板９と導体被膜１９の接触点が増えるものと考えられる。また、導体被膜１９の平滑性が高くなることによって、基板９と導体被膜１９との間の微視的な、ジョンソンラーベック力生成部として機能する凹凸による隙間の間隔も小さくなり、基板９と導体被膜１９との間に作用するジョンソンラーベック力も大きくなる。
【００２６】
凸部１７ａの頂面は、良好な吸着作用と離脱作用を得るために、平滑な表面を有していることが好ましく、Ｒｙ（最大表面粗さ）が２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．２５μｍ以下であることが好ましい。現実的には完全な平滑面は形成できないので特に下限の制限はないが、現実的な平滑化の限界からすると、Ｒｙが０．２μｍ以上、Ｒａが０．０２μｍ以上である。
【００２７】
凸部１７ａ及び外周突条部１８の高さは、吸着された基板９が凹部１７ｂと接触しない範囲で、１５μｍ以下であることが好ましい。凸部１７ａ及び外周突条部１８の高さを低くすることにより、基板９と凹部１７ｂとの間に作用するクーロン力を大きくすることができる。高さの下限は、一般的には６．５μｍ程度である。
【００２８】
凸部１７ａは、適度な吸着力と迅速な除電性が得られるようにする上で、凸部１７ａの頂面の面積の合計が誘電体板１４の全平面面積の１〜２％となるように形成されていることが好ましい。
【００２９】
導体被膜１９は、比抵抗が１０Ｅ-4μΩ・ｃｍ以下の電気的導体である金属、金属酸化物、金属窒化物などで構成されているもので、比抵抗が４００μΩ・ｃｍ以下であることが好ましく、特に比抵抗が３５０μΩ・ｃｍ以下であることが好ましい。本実施形態にかかる静電チャックは、バルク（プレート）として構成している。このため、先に説明した特許文献２の離間マスクのように、異種の絶縁材料を用いる必要はない。静電チャックの素材は、Ｅ＋８〜Ｅ＋１０Ω・ｃｍのジョンソンラーベック力を発揮できる体積抵抗を有する。通常は、静電チャック表面の導体皮膜がなくても、ジョンソンラーベック力と、空間クーロン力とで、所定の吸着力を保持することができる（裏面圧力３０〜５０torr）。導体皮膜は、静電チャックの誘電体表面と同じ電荷を蓄積し、導体皮膜がない場合の吸着力を確保しつつ、静電チャックから基板を取り外す基板離脱時には、基板裏面と導体皮膜を同電位することにより基板の残留吸着力を無くす。基板の残留吸着力を無くすことにより、静電チャックから基板をスムーズに取り外すこと、すなわち、基板離脱の安定性の向上を図ることが可能になる。
【００３０】
導体被膜の比抵抗を、例えば、３５０μΩ・ｃｍ以下とすることにより、基板の裏面と静電チャックの表面の導体皮膜とが、同じ電位になるように作用しやすくなり、その結果、除電された基板の残留吸着力を無くし、静電チャックから基板をスムーズに取り外すこと（基板の離脱）が可能になる。
【００３１】
逆に、比抵抗が高いと、基板裏面の電荷が逃げ場を失い、その結果、残留吸着力が基板に残るため、静電チャックからの基板の離脱は不安定なものになる。
【００３２】
導体被膜１９の構成としては、例えば、チタン、タングステなどの金属、これらの酸化物又は窒化物を挙げることができる。チタン、タングステンなどの材料は、金属の中でも熱ひずみに強く、また、耐摩耗性に優れた変形しにくい材料であるため、基板と静電チャックの導体皮膜の接触、線膨張の違いによる擦れ等の要因から生じるパーティクルを抑制し、耐摩耗性を向上させることができる。
【００３３】
導体被膜１９は、図２に示されるように、単層とすることもできるが、図３に示されるように複層(第一層１９ａ、第二層１９ｂ)とすることもできる。図３に示されるような複層(第一層１９ａ、第二層１９ｂ)とする場合、内側の第一層１９ａとしてはチタン、タングステンなどの金属、第一層１９ａ上に形成された第二層１９ｂとしてはチタン、タングステンなどの金属の酸化物又は窒化物とすることが好ましい。第二層１９ｂとして、耐摩耗性に優れる金属酸化物又は金属窒化物を用いることにより、基板９の着脱時のパーティクルの発生を抑制し、耐摩耗性を向上させることができる。
【００３４】
導体被膜１９は、スパッタリングやイオンプレーティングなどの成膜法により形成することができる。導体被膜１９の厚さは、導体被膜１９の膜厚方向の抵抗を１０Ω程度に抑えるために、１．５μｍ以下であることが好ましい。導体被膜１９の厚さが１．５μｍを超えると、導体被膜の抵抗が増大すると共に膜応力による膜剥がれを生じやすくなる。現実的な下限は、０．５μｍ程度である。
【００３５】
導体被膜１９は、凹部１７ｂを除いて、少なくとも凸部１７ａの頂面に形成すれば足りるが、前述したように凸部１７ａの側面部まで成形することもできる。側面部まで形成すると、付着状態を安定させることができる。また、導体被膜１９は、外周突条部１８の頂面や側面部にまで形成することもできる。
【００３６】
なお、図１において、基板搬送ロボット、搬入・搬出ゲート、静電チャック８上への基板９の載置と取り外しを行うリフトピン、放電発生に関連する機構、放電用ガスの導入機構などの図示は省略されている。
【００３７】
図１のスパッタリング装置において、基板９は、基板搬送ロボットにより、搬入・搬出ゲートから容器１内の静電チャック８上に搬入されて載置される。容器１内を所定の真空雰囲気にし、スイッチ２０をＯＮにして電極１５に電圧を印加すると、誘電体板１４及び導体被膜１９の表面と、基板９の裏面とには異なる電荷が蓄積される。スイッチ２０をＯＮにした時の導体被膜１９の表面と、基板９の裏面との電荷の状態を図４Ａ及び図５Ａに示す。これにより、誘電体板１４表面の凹部１７ｂと基板９の裏面との間に空間クーロン力が作用すると共に、凸部１７ａ頂面の導体被膜１９と基板９裏面との間には、微細な隙間を挟んでジョンソンラーベック力が作用する。基板９は、この空間クーロン力とジョンソンラーベック力によって、しっかり静電チャックに吸着されることになる。
【００３８】
基板９を静電チャック８に吸着した後、静電チャック８と基板９間との隙間にガス供給源２２から必要量のガスを供給する。これと共に、温度制御電源機構１１により加熱・冷却部１３を作動させ、基板９の温度を一定に保ちつつ、容器１内に放電用ガスを供給し、スパッタ電源６をＯＮにしてスパッタリングを行う。
【００３９】
スパッタリングの完了後、スパッタ電源６をＯＦＦにし、更にスイッチ２０をＯＦＦにして電極１５への電圧印加を停止する。すると、複数の凸部１７ａ頂面の導体被膜１９と基板９の裏面との接触点を介して、基板９の裏面と導体被膜１９が同じ電位になろうとし、これによって除電される。これにより、電極１５への電圧印加停止後、速やかに基板９を取り外すことができる。スイッチ２０をＯＦＦにした時の導体被膜１９の表面と、基板９の裏面との電荷の状態を図４Ｂ及び図５Ｂに示す。
【００４０】
上記除電作用により、スイッチ２０をＯＦＦにしてから短時間で基板９を静電チャック８から取り外すことができる。取り外された基板９は、基板搬送ロボットにより、搬入・搬出ゲートから容器１外へ搬出されることになる。
【００４１】
次に、更に具体的な静電チャックの一実施形態について説明する。
【００４２】
本実施形態においては、３００ｍｍの基板９（シリコンウエハ）を保持するために、静電チャック８の誘電体板１４の表面には直径０．４ｍｍ±０．１５ｍｍ、高さ８．５μｍ±２μｍの円柱形の凸部１７ａが３８４個と、凸部１７ａと同じ高さで幅が１ｍｍ±０．３ｍｍの外周突条部１８を形成した。また、凸部１７ａの頂面の面積の合計値は、誘電体板１４の全平面面積の１．５％とした。
【００４３】
本実施形態においては、適正な保持力を得るために、静電チャック８の電極１５は、外周突条部１８の直下には配置しないものとした。
【００４４】
凸部１７ａの頂面のＲｙは２．５μｍ以下に調整し、Ｒａは０．２５μｍ以下に調整した。
【００４５】
凸部１７ａと外周突条部１８の頂面付近にのみ、導体被膜１９として、チタン膜と窒化チタン膜を順次形成した。チタン膜の厚さは１．０μｍ、窒化チタン膜の厚さは０．３μｍとした。
【００４６】
上記実施形態の具体的な結果を図６のグラフにより説明する。
【００４７】
図６の参照により、凸部１７ａ及び外周突条部１８の頂面の導体被膜１９がある場合とない場合の支持力（吸着力）の状態を説明する。図６に示すグラフは、図１に示されるようなスパッタリング装置の静電チャック８の電極１５に供給される電圧、すなわち吸着電圧（Ｖ）と、静電チャック８と基板９の間に封入されるガス（アルゴンガス）の圧力（Ｐａ）との関係、すなわち吸着力を示したものである。基板９としては窒化シリコンで覆われた３００ｍｍシリコン基板を用いている。
【００４８】
導体被膜１９有りと導体被膜１９なしではほぼ同じ支持力を得ることができていることが判る。測定点によっては導体被膜１９有りのほうが大きな支持力を得ている。支持力は静電チャック８と基板９との距離の二乗に反比例する関係にあり、高さ８．５μｍの凸部１７ａの頂面へ厚さ１．３μｍの導体被膜１９を施しており、距離は９．８μｍとなる。このため、静電チャック８の凹部１７ｂの支持力（空間クーロン力による支持力）Ｆは、計算上では、１．５９Ｅ2（Ｎ）から１．１９Ｅ2（Ｎ）へ低下するはずである。
【００４９】
この実験結果について次の図７のグラフを用いて考察する。
【００５０】
図７は本実施形態に基づく静電チャック８について、凸部１７ａと凹部１７ｂの吸着力の計算結果をそれぞれプロットしたものである。凹部１７ｂの吸着力と凸部１７ａの吸着力を比較すると、凸部１７ａの吸着力は距離、すなわち微視的に生じている隙間が狭まると急激に増加することが判る。なお、吸着力（Ｆ）は、Ｆ＝Ｅ（Ｖ2／Ｌ2）Ａ／２（Ｅ＝隙間の誘電率、Ｖ＝電圧、Ｌ＝隙間の間隔（距離）、Ａ＝電極面積）から求められる値で、単位はニュートン（Ｎ）である。
【００５１】
凸部１７ａの吸着力は、その表面粗さに大きく影響を受けることを説明済みであるが、本結果は凸部１７ａへ導体被膜１９を施すことにより表面粗さが改善され、凸部１７ａの吸着力が増加したものと考えられる。すなわち、導体被膜１９はその厚さにより吸着力を低下させないばかりか、より吸着力を増加させる効果を持つものであると考えられる。
【００５２】
本発明者は、実験結果から、凸部１７ａに導体被膜１９を施しても吸着力は変わらないことを得ており、本発明の静電チャック８は、凸部１７ａでも吸着力を得ているものである。導体被膜１９は、凸部１７ａの表面粗さを改善したこと（すなわち、基板９と凸部１７ａ頂部の導体被膜１９との実質距離を縮めたこと）による吸着力の増加をもたらしていると考えられる。同時に、基板９と導体被膜１９が多くの接点を持つために、外部電源１６をＯＦＦにした時に接点付近の電荷を静電チャック８側へ逃がすことを可能にしていると考えられる。
【００５３】
次の図８のグラフは本発明の効果である、脱離に対する改善の効果を示すものであり、凸部１７ａの頂面に導体被膜１９がある場合と無い場合との離脱の状態を説明するものである。
【００５４】
ここでは単極型の静電チャック８と、基板９として裏面が窒化ケイ素に覆われた３００ｍｍシリコンウエハを用い、外部電源１６をＯＦＦする直前に静電チャック８へ逆電圧を一定時間印加し、基板９が離脱できるまでの時間を測定したものである。
【００５５】
導体被膜１９が無い場合では、逆電圧を１５０Ｖまで増加させることにより離脱時間が短くなるが、１５０Ｖ以上印加しても５秒間前後の離脱時間が必要であった。一方、導体被膜１９がある場合では、いずれの状態においても外部電源１６のＯＦＦ直後において基板９を離脱することが可能であった。また、体積抵抗が増大する２０℃〜−３０℃においても容易な離脱が確認されている。これは前述の通り、吸着に対して大きな影響を持つ凸部１７ａ部分の残留電荷がすばやく減少したこと、すなわち除電が素早く行われたことを示すものである。
【００５６】
以上のように、本発明の静電チャックは、適度に体積抵抗が低い誘電体を用いるジョンソンラーペック型の静電チャックのエンボス凸部の残留電荷を制御するものであり、単極型のほかに双極型にも適用できるものである。また、スパッタリング装置の他に、薄膜を基板上に形成するＣＶＤ装置や薄膜を加工するエッチング装置に適用することが可能である。更に、誘電率の大きなシリコン窒化膜で覆われた基板の脱離にも効果があったことより、シリコン基板の他にガラス基板などの誘電率の高い表面を持つ材料による基板に対しても適用することが可能なものである。
【００５７】
以上、本発明の好ましい実施形態を添付図面の参照により説明したが、本発明はかかる実施形態に限定されるものではなく、請求の範囲の記載から把握される技術的範囲において種々な形態に変更可能である。
【００５８】
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。
【００５９】
本願は、２００７年９月１１日提出の日本国特許出願特願２００７−２３４９６８を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。
Claims (10)
- 頂面で基板を支持する複数の凸部と、該凸部の周囲の凹部とが表面に形成された誘電体板と、該誘電体板の内部に設けられ、外部電源から電圧が付与される電極と、を備えた静電チャックにおいて、
前記誘電体板は、少なくとも前記凸部の頂面に設けられている導体被膜を備え、
前記導体被膜を備えた凸部の頂面は、Ｒｙ（最大表面粗さ）が２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．２５μｍ以下の凹凸を有することを特徴とする静電チャック。 - 前記導体被膜の比抵抗が、３５０μΩ・ｃｍ以下であることを特徴とする請求項１に記載の静電チャック。
- 前記導体被膜が、チタン又はタングステンの被膜であることを特徴とする請求項１または請求項２に記載の静電チャック。
- 前記導体被膜が、チタン又はタングステンの被膜である第一層と、該第一層の上に形成された、チタン又はタングステンの窒化物又は酸化物である第二層とから構成されていることを特徴とする請求項１、請求項２、請求項３のいずれか１項に記載の静電チャック。
- 前記導体被膜を備えた凸部の頂面は、Ｒｙ（最大表面粗さ）が０．２μｍ以上２．５μｍ以下、Ｒａ（中心線平均粗さ）が０．０２μｍ以上０．２５μｍ以下の凹凸を有することを特徴とする請求項１に記載の静電チャック。
- 前記導体被膜は、比抵抗が１０Ｅ-4μΩ・ｃｍ以下の電気的導体である金属、金属酸化物、金属窒化物のいずれかで構成されていることを特徴とする請求項１又は請求項５に記載の静電チャック。
- 前記頂面で基板を支持する複数の凸部が、直径０．７ｍｍ以下の円柱形であることを特徴とする請求項１、請求項５、請求項６のいずれか１項に記載の静電チャック。
- 前記頂面で基板を支持する複数の凸部は、高さが１５μｍ以下で、頂面の面積の合計値が前記誘電体板の全平面面積に対して１〜２％の割合となるように形成されていることを特徴とする請求項１、請求項５から請求項７のいずれか１項に記載の静電チャック。
- 前記導体被膜の厚さが、１．５μｍ以下であることを特徴とする請求項１、請求項５から請求項８のいずれか１項に記載の静電チャック。
- 前記頂面で基板を支持する複数の凸部が、直径０．４ｍｍ±０．１５ｍｍ、高さ８．５μｍ±２μｍの円柱形であることを特徴とする請求項１、請求項５から請求項９のいずれか１項に記載の静電チャック。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007234968 | 2007-09-11 | ||
| JP2007234968 | 2007-09-11 | ||
| PCT/JP2008/066340 WO2009035002A1 (ja) | 2007-09-11 | 2008-09-10 | 静電チャック |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009186128A Division JP2009272646A (ja) | 2007-09-11 | 2009-08-10 | スパッタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4418032B2 true JP4418032B2 (ja) | 2010-02-17 |
| JPWO2009035002A1 JPWO2009035002A1 (ja) | 2010-12-24 |
Family
ID=40452008
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009532199A Active JP4418032B2 (ja) | 2007-09-11 | 2008-09-10 | 静電チャック |
| JP2009186128A Withdrawn JP2009272646A (ja) | 2007-09-11 | 2009-08-10 | スパッタリング装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009186128A Withdrawn JP2009272646A (ja) | 2007-09-11 | 2009-08-10 | スパッタリング装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7944677B2 (ja) |
| JP (2) | JP4418032B2 (ja) |
| CN (1) | CN101802998B (ja) |
| WO (1) | WO2009035002A1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4580040B2 (ja) * | 2008-07-31 | 2010-11-10 | キヤノンアネルバ株式会社 | プラズマ処理装置および電子デバイスの製造方法 |
| JP5293211B2 (ja) * | 2009-01-14 | 2013-09-18 | Ｔｏｔｏ株式会社 | 静電チャックおよび静電チャックの製造方法 |
| US8139340B2 (en) | 2009-01-20 | 2012-03-20 | Plasma-Therm Llc | Conductive seal ring electrostatic chuck |
| US8593779B2 (en) * | 2010-01-05 | 2013-11-26 | Nikon Corporation | Hybrid electrostatic chuck |
| CN103180923B (zh) * | 2010-11-09 | 2016-12-07 | 信越聚合物股份有限公司 | 保持夹具、处理夹具、组合保持夹具以及被粘着物保持装置 |
| JP2014075372A (ja) * | 2010-12-27 | 2014-04-24 | Canon Anelva Corp | 静電吸着装置 |
| JP6010296B2 (ja) * | 2010-12-28 | 2016-10-19 | 東京エレクトロン株式会社 | 静電チャック |
| WO2012103967A1 (en) * | 2011-02-01 | 2012-08-09 | Asml Netherlands B.V. | Substrate table, lithographic apparatus and device manufacturing method |
| JP5869899B2 (ja) * | 2011-04-01 | 2016-02-24 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー |
| JP5724657B2 (ja) | 2011-06-14 | 2015-05-27 | 旭硝子株式会社 | ガラス基板保持手段、およびそれを用いたｅｕｖマスクブランクスの製造方法 |
| EP2764408B1 (en) | 2011-10-06 | 2019-08-21 | ASML Netherlands B.V. | Chuck, lithography apparatus and method of using a chuck |
| JP5996276B2 (ja) * | 2012-05-31 | 2016-09-21 | 京セラ株式会社 | 静電チャック、吸着方法及び吸着装置 |
| WO2014084060A1 (ja) * | 2012-11-28 | 2014-06-05 | 京セラ株式会社 | 載置用部材およびその製造方法 |
| EP2940724B1 (en) | 2012-12-25 | 2020-05-06 | KYOCERA Corporation | Attachment member and attachment device using the same |
| KR101319785B1 (ko) * | 2013-03-18 | 2013-10-18 | 주식회사 야스 | 정전기 부상을 이용한 기판이송장치 |
| KR101511240B1 (ko) * | 2013-07-30 | 2015-04-10 | 주식회사 에프엔에스 | 복수의 박막을 가진 정전척 |
| US20150062772A1 (en) * | 2013-08-27 | 2015-03-05 | Varian Semiconductor Equipment Associates, Inc | Barrier Layer For Electrostatic Chucks |
| KR101488148B1 (ko) * | 2013-09-30 | 2015-01-29 | 주식회사 에프엔에스 | 정전척 제조를 위한 마스크 및 이를 이용한 정전척의 제조방법 |
| EP3073521B1 (en) * | 2013-11-22 | 2022-04-20 | Kyocera Corporation | Electrostatic chuck |
| JP6283532B2 (ja) * | 2014-02-26 | 2018-02-21 | 東京エレクトロン株式会社 | 静電チャックの製造方法 |
| CN106796915B (zh) | 2015-04-02 | 2020-02-18 | 株式会社爱发科 | 吸附装置和真空处理装置 |
| CN106024691B (zh) * | 2016-05-30 | 2019-03-08 | 李岩 | 一种静电夹具 |
| CN108573893A (zh) * | 2017-03-10 | 2018-09-25 | 台湾积体电路制造股份有限公司 | 静电式晶圆吸附座及其制造方法 |
| US10553583B2 (en) * | 2017-08-28 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Boundary region for high-k-metal-gate(HKMG) integration technology |
| JP2020537336A (ja) * | 2017-10-09 | 2020-12-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 無損傷基板処理のための静電チャック |
| CN109786312A (zh) * | 2017-11-15 | 2019-05-21 | 福建钧石能源有限公司 | 一种太阳能电池载板 |
| WO2020106521A1 (en) * | 2018-11-19 | 2020-05-28 | Entegris, Inc. | Electrostatic chuck with charge dissipation coating |
| JP7430489B2 (ja) * | 2019-01-16 | 2024-02-13 | セメス株式会社 | 静電チャック、静電チャック装置 |
| CN110646695B (zh) * | 2019-09-29 | 2021-07-23 | 潍坊歌尔微电子有限公司 | 一种静电测试工装 |
| JP7159383B2 (ja) * | 2020-11-27 | 2022-10-24 | キヤノン株式会社 | 基板保持盤 |
| US11699611B2 (en) | 2021-02-23 | 2023-07-11 | Applied Materials, Inc. | Forming mesas on an electrostatic chuck |
| US12033881B2 (en) * | 2021-03-18 | 2024-07-09 | Applied Materials, Inc. | Reduced localized force in electrostatic chucking |
| US20230114751A1 (en) * | 2021-10-08 | 2023-04-13 | Applied Materials, Inc. | Substrate support |
| EP4206822A1 (en) * | 2021-12-28 | 2023-07-05 | ASML Netherlands B.V. | Object holder, lithographic apparatus comprising such object holder and methods for object holder |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267607A (en) * | 1991-05-28 | 1993-12-07 | Tokyo Electron Limited | Substrate processing apparatus |
| JPH05198577A (ja) * | 1992-01-22 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5825607A (en) | 1996-05-08 | 1998-10-20 | Applied Materials, Inc. | Insulated wafer spacing mask for a substrate support chuck and method of fabricating same |
| US5841624A (en) * | 1997-06-09 | 1998-11-24 | Applied Materials, Inc. | Cover layer for a substrate support chuck and method of fabricating same |
| KR100745495B1 (ko) * | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | 반도체 제조방법 및 반도체 제조장치 |
| JP3847198B2 (ja) * | 2002-03-27 | 2006-11-15 | 京セラ株式会社 | 静電チャック |
| KR100511854B1 (ko) * | 2002-06-18 | 2005-09-02 | 아네르바 가부시키가이샤 | 정전 흡착 장치 |
| JP4061131B2 (ja) * | 2002-06-18 | 2008-03-12 | キヤノンアネルバ株式会社 | 静電吸着装置 |
| US7092231B2 (en) | 2002-08-23 | 2006-08-15 | Asml Netherlands B.V. | Chuck, lithographic apparatus and device manufacturing method |
| US7663860B2 (en) * | 2003-12-05 | 2010-02-16 | Tokyo Electron Limited | Electrostatic chuck |
| JP5324251B2 (ja) * | 2008-05-16 | 2013-10-23 | キヤノンアネルバ株式会社 | 基板保持装置 |
| JP2010087473A (ja) * | 2008-07-31 | 2010-04-15 | Canon Anelva Corp | 基板位置合わせ装置及び基板処理装置 |
-
2008
- 2008-09-10 JP JP2009532199A patent/JP4418032B2/ja active Active
- 2008-09-10 US US12/666,748 patent/US7944677B2/en active Active
- 2008-09-10 WO PCT/JP2008/066340 patent/WO2009035002A1/ja active Application Filing
- 2008-09-10 CN CN200880022898.5A patent/CN101802998B/zh active Active
-
2009
- 2009-08-10 JP JP2009186128A patent/JP2009272646A/ja not_active Withdrawn
- 2009-12-28 US US12/647,719 patent/US20100096262A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009035002A1 (ja) | 2009-03-19 |
| JP2009272646A (ja) | 2009-11-19 |
| JPWO2009035002A1 (ja) | 2010-12-24 |
| US20100096262A1 (en) | 2010-04-22 |
| US7944677B2 (en) | 2011-05-17 |
| CN101802998B (zh) | 2014-07-30 |
| US20100284121A1 (en) | 2010-11-11 |
| CN101802998A (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4418032B2 (ja) | 静電チャック | |
| JP4061131B2 (ja) | 静電吸着装置 | |
| US7623334B2 (en) | Electrostatic chuck device | |
| JP4010541B2 (ja) | 静電吸着装置 | |
| US11742781B2 (en) | Electrostatic chuck with charge dissipation coating | |
| JP2002222851A (ja) | 静電チャックおよび基板処理装置 | |
| WO2012090430A1 (ja) | 静電吸着装置 | |
| JP2005223185A (ja) | 静電チャックとその製造方法 | |
| JP2003037159A (ja) | 静電チャックユニット | |
| US20170117174A1 (en) | Electro-static chuck with radiofrequency shunt | |
| US20170346418A1 (en) | Chucking device and vacuum processing apparatus | |
| JP2004179364A (ja) | 静電チャック | |
| JP4879771B2 (ja) | 静電チャック | |
| JPH11168132A (ja) | 静電吸着装置 | |
| JP4416911B2 (ja) | 真空処理方法 | |
| JP2004253402A (ja) | 静電チャック装置 | |
| JP4338376B2 (ja) | 静電チャック装置 | |
| JP4046424B2 (ja) | 基板載置装置、及び真空処理装置 | |
| JP2011071211A (ja) | 被処理体のセルフバイアス測定方法、及びこの測定方法を用いた被処理体の離脱方法とその装置 | |
| JP7150510B2 (ja) | 静電チャック | |
| US20230136703A1 (en) | Electrostatic chuck that includes upper ceramic layer that includes a dielectric layer, and related methods and structures | |
| JPH10233435A (ja) | 静電チャック | |
| JP2000049145A (ja) | ウェハ保持装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091030 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4418032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |