JP6010296B2 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP6010296B2
JP6010296B2 JP2011275655A JP2011275655A JP6010296B2 JP 6010296 B2 JP6010296 B2 JP 6010296B2 JP 2011275655 A JP2011275655 A JP 2011275655A JP 2011275655 A JP2011275655 A JP 2011275655A JP 6010296 B2 JP6010296 B2 JP 6010296B2
Authority
JP
Japan
Prior art keywords
electrostatic chuck
substrate
layer
substrate mounting
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011275655A
Other languages
English (en)
Other versions
JP2012151450A (ja
Inventor
雅人 南
雅人 南
芳彦 佐々木
芳彦 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011275655A priority Critical patent/JP6010296B2/ja
Priority to TW100148798A priority patent/TWI549221B/zh
Priority to KR1020110143215A priority patent/KR101353157B1/ko
Priority to CN201110460424.2A priority patent/CN102543816B/zh
Publication of JP2012151450A publication Critical patent/JP2012151450A/ja
Priority to KR1020130065870A priority patent/KR20130079464A/ko
Application granted granted Critical
Publication of JP6010296B2 publication Critical patent/JP6010296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Description

本発明は、基板処理装置の処理室内において基板を載置する基板載置台上に基板載置面を形成する静電チャックに関する。
液晶表示装置（ＬＣＤ）をはじめとするＦＰＤ（Flat Panel Display）の製造工程において、ガラス基板をはじめとする各種基板に対しプラズマ処理を施す基板処理装置が知られている。
このような基板処理装置においては、処理室（以下、「チャンバ」という。）内でガラス基板（以下、単に「基板」という。）を支持する基板載置台と、該基板載置台と処理空間を隔てて対向するように配置された上部電極とを有し、下部電極として機能する基板載置台にプラズマ生成用の高周波電力（ＲＦ）を印加すると共に、処理空間に処理ガスを導入してプラズマを生成させ、生成したプラズマを用いて基板載置台の基板載置面に載置された基板に対して所定のプラズマ処理が施される。
基板載置台の基板載置面を形成する静電チャックは、通常、上層及び下層を形成する絶縁層としてのアルミナ（Ａｌ２Ｏ３）層と、該アルミナ層からなる上層及び下層の間に配置された静電電極板とから主として構成されている。従って、基板にプラズマ処理を施す際、静電チャックのアルミナからなる上層に基板が載置され、アルミナ層と基板の裏面とが当接することになる。
ここで、ガラスとアルミナとは帯電列が離れているために、ガラスからなる基板を静電チャックから持ち上げる際に剥離帯電が生じ易くなり、基板は剥離帯電によって負に帯電する。このようにして基板に発生した負電荷に起因して、静電気放電（Electric Static Discharge）によって基板表面に形成された回路の素子が破壊されたり、基板表面にパー
ティクル等の汚染物質が吸着するという問題がある。また、ガラスからなる基板がアルミナ層上に載置されるので、両者の硬度差に起因して基板の裏面に傷がつくという問題もある。
このような基板載置台に載置される基板の損傷、基板への汚染物質の付着等を防止するための技術として、例えば上層及び下層をガラス層で形成し、その間に静電電極板を配置させた静電チャックが提案されている（例えば、「特許文献１」参照）。
特開２００９−０３２７１８号公報
しかしながら、このような上層及び下層をガラス層で形成した静電チャックは、従来の構成材料を大幅に変更するものであり、従来品のアルミナ層で形成した場合と同等の耐電圧性能を保つことが難しく、しかもガラスはフッ素含有ガスにより腐食されるため、静電チャックのフッ素含有ガスに対する耐性を確保することが困難になるという問題がある。
本発明の課題は、基板表面に形成された回路の素子の破壊及び基板への汚染物質の付着を防止し、且つ基板裏面の損傷を防止することができると共に、既設の装置に対しても容
易に適用することができる静電チャックを提供することにある。
上記課題を解決するために、請求項１記載の静電チャックは、フッ素含有ガスから生じるプラズマを用いてガラス基板に処理を施す基板処理装置の処理室内において前記ガラス基板を載置する基板載置台上に基板載置面を形成する静電チャックであって、前記静電チャックに載置された前記ガラス基板を前記静電チャックから持ち上げる際の剥離帯電の発生を防止するために、前記基板載置面に前記ガラス基板の裏面の構成材料と同じガラス材からなり、前記ガラス基板の裏面に当接する被膜層が形成され、前記被膜層の厚さは０．１μｍ〜１００μｍであることを特徴とする。
請求項２記載の静電チャックは、請求項１記載の静電チャックにおいて、前記基板載置面には、外周部と、該外周部に囲まれた領域に存在する島部分とが突出した突出部となるエンボス状構造が形成されており、前記被膜層は、前記外周部に形成されていることを特徴とする。
請求項３記載の静電チャックは、請求項２記載の静電チャックにおいて、前記被膜層は、さらに、前記島部分に形成されていることを特徴とする。
請求項４記載の静電チャックは、請求項２又は３記載の静電チャックにおいて、前記エンボス状構造は、前記基板載置面を突出させて突出部を形成し、該突出部の上面に前記被膜層が形成されて成ることを特徴とする。
請求項５記載の静電チャックは、請求項２又は３記載の静電チャックにおいて、前記エンボス状構造は、前記基板載置面を平面とし、該平面上に前記被膜層により突出部を形成することにより成ることを特徴とする。
請求項６記載の静電チャックは、請求項１記載の静電チャックにおいて、前記被膜層は、前記基板載置面における該基板載置面から前記基板を持ち上げるために設けられたリフターピンが昇降する開口を囲む領域に形成されていることを特徴とする。
請求項７記載の静電チャックは、請求項１記載の静電チャックにおいて、前記被膜層は、前記基板載置面の全面に亘って形成されていることを特徴とする。
請求項８記載の静電チャックは、請求項１乃至７のいずれか１項に記載の静電チャックにおいて、前記被膜層はガラスで形成されていることを特徴とする。
請求項９記載の静電チャックは、請求項１乃至８のいずれか１項に記載の静電チャックにおいて、前記基板載置面は、上層と、下層と、該上層及び下層に挟持された静電電極板とを有する前記静電チャックの前記上層の上部表面であり、該上層及び下層はフッ素含有ガスに対する耐性を有する誘電体からなることを特徴とする。
請求項１０記載の静電チャックは、請求項１記載の静電チャックにおいて、前記基板載置面には、外周部と、該外周部に囲まれた領域に存在する島部分とが突出した突出部となるエンボス状構造が形成されており、前記被膜層は前記島部分に形成され、前記外周部は耐プラズマ性材料から構成されていることを特徴とする。
請求項１１記載の静電チャックは、請求項１０記載の静電チャックにおいて、前記島部分は前記被膜層のみによって形成されることを特徴とする。
請求項１２記載の静電チャックは、請求項１０記載の静電チャックにおいて、前記島部分は前記基板載置面を突出させて突出部を形成し、該突出部の上面に前記被膜層が形成されることを特徴とする。
請求項１３記載の静電チャックは、請求項１０乃至１２のいずれか１項に記載の静電チャックにおいて、前記被膜層はガラスで形成されていることを特徴とする。
請求項１４記載の静電チャックは、請求項１０乃至１２のいずれか１項に記載の静電チャックにおいて、前記基板載置面は、上層と、下層と、該上層及び下層に挟持された静電電極板とを有する前記静電チャックの前記上層の上部表面であり、前記上層及び下層はフッ素含有ガスに対する耐性を有する誘電体からなることを特徴とする。
本発明によれば、基板載置面に基板の裏面の構成材料と同じ材料からなり、且つ基板の裏面に当接する被膜層が形成されているので、静電チャックに載置された基板を当該静電チャックから持ち上げる際に生じ易い剥離帯電を防止して、基板表面に形成された回路の素子の破壊及び基板への汚染物質の付着を防止し、且つ基板裏面の損傷を防止することができ、しかも既設の装置に対しても容易に適用することができる。
本発明の実施の形態に係る静電チャックが適用される基板載置台を備えた基板処理装置の構成を概略的に示す断面図である。 本発明の第１の実施の形態に係る静電チャックの構成を示す断面図である。 本発明の第２の実施の形態に係る静電チャックの構成を示す断面図である。 本発明の第３の実施の形態に係る静電チャックの構成を示す断面図である。 本発明の第４の実施の形態に係る静電チャックの構成を示す断面図である。 本発明の第５の実施の形態に係る静電チャックの構成を示す断面図である。 本発明の第６の実施の形態に係る静電チャックの構成を示す断面図である。 図７の静電チャックの第１の変形例の構成を示す断面図である。 図７の静電チャックの第２の変形例の構成を示す断面図である。 図７の静電チャックの第３の変形例の構成を示す断面図である。
以下、本発明の実施の形態について図面を参照しながら詳述する。
図１は、本発明の実施の形態に係る静電チャックを備えた基板載置台が適用される基板処理装置の構成を概略的に示す断面図である。この基板処理装置は、例えば、液晶表示装置製造用のガラス基板に所定のプラズマ処理を施すものである。
図１において、基板処理装置１０は、例えば１辺が数ｍの矩形のガラスからなる基板Ｇを収容するチャンバ１１を有し、該チャンバ１１内部の図中下方には基板Ｇを載置する載置台（サセプタ）１２が配置されている。サセプタ１２は、例えば、表面がアルマイト処理されたアルミニウムからなる基材１３で構成されており、基材１３は絶縁部材１４を介してチャンバ１１の底部に支持されている。基材１３は断面凸型を呈しており、上部には静電電極板４４を内蔵した静電チャック４０が設置され、その上部平面は基板Ｇを載置する基板載置面４１となっている。
基板載置面４１の周囲を囲むようにシールド部材としてのシールドリング１５が設けられており、シールドリング１５は、例えばアルミナ等の絶縁性セラミックスで構成されている。
静電電極板４４には直流電源１７が接続されており、静電電極板４４に正の直流電圧が印加されると、基板載置面４１に載置された基板Ｇにおける静電電極板４４側の面（以下、「裏面」という。）には負電荷が誘起され、これによって静電電極板４４及び基板Ｇの裏面の間に電界が生じ、該電界に起因するクーロン力又はジョンソン・ラーベック力により、基板Ｇが基板載置面４１に吸着保持される。
基材１３の内部には、基材１３及び基板載置面４１に載置された基板Ｇの温度を調節するための温度調節機構（図示省略）が設けられている。この温度調節機構に、例えば、冷却水やガルデン（登録商標）等の冷媒が循環供給され、該冷媒によって冷却された基材１３は基板Ｇを冷却する。
基材１３の周囲には、シールドリング１５と基材１３との当接部を含む側面を覆うサイドシール部材としての絶縁リング１８が配置されている。絶縁リング１８は絶縁性のセラミックス、例えばアルミナで構成されている。
チャンバ１１の底壁、絶縁部材１４及び基材１３を貫通する貫通孔に、昇降ピン（リフターピン）２１が昇降可能に挿通されている。リフターピン２１は基板載置面４１に載置される基板Ｇの搬入及び搬出時に作動するものであり、基板Ｇをチャンバ１１内に搬入する際又はチャンバ１１から搬出する際には、基板載置面４１に設けられた開口２１ａを通じてサセプタ１２の上方の搬送位置まで上昇し、それ以外のときには基板載置面４１内に埋設状態で収容されている。
基板載置面４１には、図示省略した複数の伝熱ガス供給孔が開口している。複数の伝熱ガス供給孔は伝熱ガス供給部（図示しない）に接続され、伝熱ガス供給部から伝熱ガスとして、例えばヘリウム（Ｈｅ）ガスが基板載置面４１及び基板Ｇの裏面の間隙に供給される。基板載置面４１及び基板Ｇの裏面の間隙に供給されたヘリウムガスはサセプタ１２の
熱を基板Ｇに効果的に伝達する。
サセプタ１２の基材１３には、高周波電力を供給するための高周波電源２３が整合器２４を介して接続されている。高周波電源２３からは、例えばプラズマ生成用の高周波電力が印加され、サセプタ１２は下部電極として機能する。整合器２４は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への印加効率を最大にする。
基板処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって側方排気路２６が形成される。この側方排気路２６は排気管２７を介して排気装置２８に接続されている。排気装置２８としてのＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示省略）はチャンバ１１内を真空引きして減圧する。具体的には、ＤＰはチャンバ１１内を大気圧から中真空状態（例えば、１．３×１０Ｐａ（０．１Ｔｏｒｒ）以下）まで減圧し、ＴＭＰはＤＰと協働してチャンバ１１内を中真空状態より低い圧力である高真空状態（例えば、１．３×１０−３Ｐａ（１．０×１０−５Ｔｏｒｒ）以下）まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示省略）によって制御される。
チャンバ１１の天井部分には、サセプタ１２と対向するようにシャワーヘッド３０が配置されている。シャワーヘッド３０は内部空間３１を有するとともに、サセプタ１２との間の処理空間Ｓに処理ガスを吐出する複数のガス孔３２を有する。シャワーヘッド３０は接地され上部電極として機能し、下部電極として機能するサセプタ１２と共に一対の平行平板電極を構成している。
シャワーヘッド３０は、ガス供給管３６を介して処理ガス供給源３９に接続されている。ガス供給管３６には、開閉バルブ３７及びマスフローコントローラ３８が設けられている。また、チャンバ１１の側壁には基板搬入出口３４が設けられており、この基板搬入出口３４はゲートバルブ３５により開閉可能となっている。そして、このゲートバルブ３５を介して処理対象である基板Ｇが搬入出される。
基板処理装置１０では、処理ガス供給源３９から処理ガス導入管３６を介して処理ガスが供給される。供給された処理ガスは、シャワーヘッド３０の内部空間３１及びガス孔３２を介してチャンバ１１の処理空間Ｓへ導入される。導入された処理ガスは、高周波電源２３からサセプタ１２を介して処理空間Ｓへ印加されるプラズマ生成用の高周波電力によって励起されてプラズマとなる。プラズマ中のイオンは、基板Ｇに向かって引きこまれ、基板Ｇに対して所定のプラズマエッチング処理を施す。
基板処理装置１０の各構成部品の動作は、基板処理装置１０が備える制御部（図示省略）のＣＰＵがプラズマエッチング処理に対応するプログラムに応じて制御する。
次に、図１の基板処理装置１０における基板載置台１２の基板載置面を形成する本発明に係る静電チャックについて説明する。
図２は、本発明の第１の実施の形態に係る静電チャックの構成を示す断面図である。この静電チャックには、基板として液晶表示装置製造用のガラス基板が載置される。
図２において、静電チャック４０ａは、サセプタ１２の構成部材である基材１３上に配置されており、絶縁性のセラミックであるアルミナ（Ａｌ２Ｏ３）からなる上層４２及び同じくアルミナ（Ａｌ２Ｏ３）からなる下層４３と、上層４２及び下層４３に挟持されるようにその間に配置されたメタル層からなる静電電極板４４とから主として構成されている。上層４２の上部表面は基板載置面４１となり、該基板載置面４１には、該基板載置面４１に載置される基板Ｇの裏面と同じ材質からなる被膜層（以下、「最上層」という。）４５ａが設けられている。最上層４５ａは、基板Ｇの裏面と当接する。
基板Ｇはガラス製であり、その裏面もガラスからなる。これに対応して、最上層４５ａはガラスで形成されている。
最上層４５ａを基板Ｇの裏面の構成材料と同じガラス材で形成することによって剥離帯電が防止される。
本実施の形態において、剥離帯電が防止されるメカニズムは、以下のように考えられる。一般に、当接している２つの部材を剥離させる際、両者の帯電列の差に起因した静電気が発生する。このような現象を剥離帯電という。従って、基板Ｇの裏面の構成材料と、該基板Ｇが載置される静電チャック４０ａの基板載置面としての最上層４５ａの構成材料における帯電列の差を限りなく少なくすること、好ましくは零にすることによって剥離帯電の発生を抑制できる。そこで、本実施の形態においては、静電チャック４０ａの最上層４５ａの構成材料として、該静電チャック４０ａに載置される基板Ｇの裏面の構成材料と同じ材料、すなわちガラス材を適用することにより、両者の帯電列の差をなくし、これによって、静電チャック４０ａに載置された基板Ｇを当該静電チャック４０ａから持ち上げる際の剥離帯電の発生を効果的に防止している。
なお、最上層４５ａの周囲には、最上層４５ａと、該最上層４５ａに載置される基板Ｇの裏面との間に供給される温度伝達媒体としてのヘリウムガスの流通路４６が設けられている。
このような構成の静電チャック４０ａは、図１の基板処理装置１０に組み込まれ、基板Ｇに対して所定のプラズマエッチング処理を施す際、該基板Ｇをその裏面で支持する。
本実施の形態によれば、上層４２の基板載置面４１に、基板Ｇの裏面と同じ材質であるガラス材からなる最上層４５ａを設けたので、基板Ｇの裏面の帯電列と最上層４５ａの帯電列とを同じにすることができ、静電チャック４０ａに載置された基板Ｇを当該静電チャック４０ａから持ち上げる際に生じ易い剥離帯電を防止することができる。これにより、基板Ｇが負に帯電することによる、静電気放電に起因する基板Ｇの表面に形成された回路の素子の破壊を防止し、或いは基板Ｇへの汚染物質の付着を防止することができる。また、基板Ｇの裏面の構成材料と、最上層４５ａの構成材料が同じガラスからなることによって、基板Ｇの裏面とこれに当接する最上層４５ａとの構成材料における硬度差がなくなり、硬度差に起因する基板の裏面の損傷を防止することができる。
本実施の形態において、静電チャック４０ａの最上層４５ａの構成材料としてガラス材を適用したが、基板Ｇの裏面の構成材料であるガラスと帯電列が近い材質、例えば石英、ポリアミド等を適用することもできる。石英及びポリアミドは、ガラスと帯電列が近いので、最上層４５ａの構成材料として適用してもガラス基板Ｇとの間で剥離帯電の発生を抑制することができる。
本実施の形態において、最上層４５ａの厚さは、例えば１０μｍ〜１００μｍであり、この最上層４５ａは、例えば、ガラス材の溶射、コーティング、ガラス板の接着、ガラス板の接着後の部分的剥離等、公知の方法によって形成される。
本実施の形態において、静電チャック４０ａの上層４２及び下層４３は、誘電体であるアルミナで形成されている。アルミナは、フッ素含有ガス、例えばＳＦ６、ＣＦ４等から生じるプラズマ（フッ素系プラズマ）に対する耐性があるので、プラズマエッチング処理を繰り返しても静電チャック４０ａが消耗することがない。なお、最上層４５ａだけでなく、上層４２及び下層４３をガラス材で形成すると、マイクロクラック等が発生し易く、静電チャック４０ａとしての絶縁性を確保することが困難となる。また、ガラス基板の処理には多くフッ素含有ガスが用いられるので、上層４２及び下層４３がガラス材で形成されているとフッ素ガスから生成されたプラズマに露出している部分が損傷を受ける。従って、最上層４５ａにのみガラス材を用い、上層４２及び下層４３はフッ素系プラズマに対し耐性のあるアルミナなどを用いることが好ましい。
本実施の形態において、最上層４５ａは、基板載置面４１全体に設けられているが、これに限定されるものではない。
図３は、本発明の第２の実施の形態に係る静電チャックの構成を示す断面図である。この静電チャック４０ｂが、図２の静電チャック４０ａと異なる点は、基板Ｇの裏面と静電チャック４０ｂの上層４２の表面である基板載置面４１との当接面積を小さくするために、基板載置面４１の外周部（以下、「土手部」という。）で囲まれた部分がエンボス状に形成されており、この土手部のみにガラス材からなる最上層４５ｂを設けた点である。
なお、エンボス状とは、例えば、碁盤目状に配置された平面視円形又は矩形などの図形の複数の凸状の島部分と、該島部分を囲む凹部とで構成される部分の形状であり、言い換えれば、何がしかの平面図形が浮き彫り状となっている状態をいう。
本実施の形態によれば、剥離帯電が発生し易い基板載置面４１の周囲である土手部にガラス材からなる最上層４５ｂを設けたので、基板載置面４１の土手部と基板Ｇの裏面とが同じの帯電列を有するようになり、土手部における剥離帯電の発生を防止することができ、これによって、基板Ｇが負に帯電することによる基板Ｇの表面に形成された回路の素子の破壊及び基板Ｇへの汚染物質の付着を防止することができる。
図４は、本発明の第３の実施の形態に係る静電チャックの構成を示す断面図である。この静電チャック４０ｃが図３の静電チャック４０ｂと異なる点は、基板載置面４１の土手部と、土手部で囲まれたエンボス状の島部分との両方の表面にガラス材からなる最上層４５ｃを設けた点である。
図４において、静電チャック４０ｃの上層４２の基板載置面４１はエンボス状に加工され、その土手部の表面にはガラス材からなる最上層４５ｃ１が形成されており、且つ土手部で囲まれたエンボス状の島部分の表面にはガラス材からなる最上層４５ｃ２が形成されている。
本実施の形態によれば、静電チャック４０ｃの最上層４５ｃと基板Ｇの裏面の材質を同じとし、且つ最上層４５ｃを、土手部に形成された最上層４５ｃ１と、該土手部によって囲まれたエンボス状の島部分に形成された最上層４５ｃ２とで構成したので、基板が載置される最上層４５ｃと基板Ｇの裏面とにおける構成材料に帯電列の差がなくなり、且つ基板Ｇの裏面と最上層４５ｃとの接触面積が小さくなる。これによって、剥離帯電の発生をより確実に防止することができ、基板Ｇが帯電することによる基板表面に形成された回路の素子の破壊、基板へのパーティクル付着等を回避することができる。
本実施の形態において、最上層４５ｃの厚さは、例えば、０．１μｍ〜１０μｍと比較的薄く、例えばコーティング法によって容易に形成することができる。従って、既設の装置の静電チャックに対して事後的に適用して最上層４５ｃを付加することができ、ＬＣＤの製造現場においても十分対応することができる。なお、ガラス材からなる最上層４５ｃは、静電チャック４０ｃに載置されるガラスからなる基板Ｇの裏面と静電チャック４０ｃのアルミナからなる上層４２との直接接触を防止するためのものである。
図５は、本発明の第４の実施の形態に係る静電チャックの構成を示す断面図である。この静電チャック４０ｄは図４で示した第３の実施形態に係る静電チャック４０ｃと同様に土手部分に囲まれたエンボス状を形成するものであるが、図４の静電チャック４０ｃと異なる点は、上層４２の基板載置面４１を平面とし、上層４２上に、ガラス材からなり、基板載置面４１の土手部を構成する最上層４５ｄ１を設け、且つ土手部で囲まれた領域に存在するエンボス状の島部分としてガラス材からなる最上層４５ｄ２を設けた点である。図５中の最上層４５ｄは最上層４５ｄ１と最上層４５ｄ２で構成されている。
本実施の形態によっても、基板Ｇを持ち上げた際に発生し易い剥離帯電を防止して基板Ｇへのパーティクル等の汚染物質の付着、基板表面に形成された回路の素子の破壊等を防止することができ、また基板Ｇの裏面への損傷を防止することができる。
本実施の形態において、最上層４５ｄの厚さは、例えば１０μｍ〜１００μｍであり、この最上層４５ｄは、例えば、ガラス材の溶射、コーティング、ガラス板の接着、ガラス板の接着後の部分的剥離等、公知の方法によって形成される。
図６は、本発明の第５の実施の形態に係る静電チャックの構成を示す平面図である。この静電チャックは、基板載置面におけるリフターピンが昇降する開口の近傍にガラス材からなる最上層を設けたものである。
図６において、この静電チャック４０ｅは、処理室１１内に基板Ｇを搬入する際又は処理室１１から基板Ｇを搬出する際、基板Ｇを基板載置面の上方で支持するために設けられたリフターピン２１を有するものであり、該リフターピン２１が昇降する開口２１ａの周辺部にガラス材からなる最上層４５ｅが設けられている。
静電チャックの基板載置面に載置された基板Ｇを基板載置面から持ち上げる際、基板Ｇと基板載置面とが最も最初に剥離する部分は基板Ｇを持ち上げるリフターピン周辺部であり、このリフターピン周辺部で剥離帯電が生じ易い。
本実施の形態においては、このような事情に鑑み、リフターピン２１が昇降する開口２１ａの周辺部にガラス材からなる最上層４５ｆが設けられている。
本実施の形態によれば、剥離帯電が発生し易いリフターピン２１が昇降する開口２１ａの周辺部に基板Ｇの裏面の構成材料と同じガラス材からなる最上層４５ｅを設けたので、リフターピン２１によって基板Ｇを基板載置面から持ち上げる際の剥離帯電を効果的に防止することができ、これによって基板Ｇの帯電を防止して、基板Ｇ表面に形成された回路の素子の破壊及び基板Ｇへの汚染物質の付着等を防止することができる。
上述した第２の実施の形態乃至第５の実施の形態に係る静電チャックでは、基板載置面４１の土手部の全部又は一部にガラス材が適用されたが、基板Ｇに施されるプラズマエッチング処理に用いられるプラズマがフッ素イオン及びフッ素ラジカルを含有するフッ素系プラズマである場合、例えば、ＳＦ６、ＣＦ４等から生じるプラズマを主成分とする場合、該フッ素系プラズマによって土手部がエッチングされて消耗することがある。
本発明の第６の実施の形態では、これに対応して、基板載置面４１の土手部をフッ素プラズマに対して耐性のある絶縁性セラミックス、例えば、アルミナやイットリアで構成する。
図７は、本発明の第６の実施の形態に係る静電チャックの構成を示す断面図である。
この静電チャック４０ｅが、第２の実施の形態係る図３の静電チャック４０ｂと異なる点は、土手部４７（外周部）が上層４２及び下層４３と同様にアルミナ、若しくはイットリアで形成され、土手部で囲まれたエンボス状の島部分（以下、「エンボス部分」という。）４８（突出部）がガラス材のみで形成される点である。
図７において、静電チャック４０ｅの基板載置面４１においてプラズマが触れうる箇所に形成された土手部４７はフッ素プラズマに対して耐性のあるアルミナやイットリアで構成されるので、基板Ｇの表面に施されるプラズマエッチング処理に用いられるプラズマが 反応性の高いフッ素プラズマを主成分とする場合であっても、土手部４７が消耗するのを防止することができる。
また、基板Ｇの裏面の大部分が接するエンボス部分４８が基板Ｇの裏面の構成材料と同じであるガラス材からなるので、剥離帯電を防止するだけでなく、基板Ｇの裏面において基板載置面４１との硬度差に起因する微小傷が発生するのを抑制することができ、もって、当該微小傷を原因とする液晶表示装置の表示不具合を防止することができる。なお、微小傷の発生抑制の観点からは、エンボス部分４８をガラス材と同等の硬度又は以下の硬度を有する材料で構成してもよく、例えば、窒化ホウ素、酸化ニッケル、チタン酸アルミニウム等で構成してもよい。
さらに、静電チャック４０ｅでは、エンボス部分４８がガラス材のみで形成されるので、ガラス材の配置箇所、例えば、塗布箇所を変更するだけでエンボス部分４８の形成箇所を変更することができ、もって、エンボス部分４８の配置の自由度を向上させることができる。
なお、本実施の形態では土手部４７は絶縁性セラミックスで形成されるため、基板Ｇの周縁部における裏面には多少、微小傷が発生するおそれがあるが、当該基板Ｇの周縁部は液晶表示装置における表示面の周縁部に該当し、ＴＦＴアレイが形成される範囲の外であるため、当該微小傷が液晶表示装置の表示品質へ影響を与える可能性は殆どない。
図８は、図７の静電チャックの第１の変形例の構成を示す断面図である。
図８において、静電チャック４０ｆは、絶縁性セラミックスで形成された土手部４７と、主として絶縁性セラミックスで形成されて上面にガラス材からなる最上層４５ｃ３が形成されるエンボス部分４８とを備える。
静電チャック４０ｆでは、静電チャック４０ｅと異なり、エンボス部分４８が全てガラス材で形成されることがなく、上面にガラス材からなる最上層４５ｃ３が形成されるだけなので、ガラス材からなる層を薄くすることができ、もって、当該層をコーティング法等の簡便な方法によって形成することができる。なお、最上層４５ｃ３は、コーティング法だけでなく、例えば、ガラス材の溶射、薄板ガラス板の接着、ガラス板の接着後の研磨による部分的剥離等の公知の方法によって形成されてもよい。
図９は、図７の静電チャックの第２の変形例の構成を示す断面図である。
図９において、静電チャック４０ｇは、絶縁性セラミックスで形成された土手部４７と、ガラス材からなる１枚の平板状の裏面当接部４９とを備える。裏面当接部４９は基板載置面４１に配置されてその周縁を土手部４７によって囲まれている。静電チャック４０ｇに基板Ｇが載置される際、基板Ｇの裏面は土手部４７及び裏面当接部４９へ当接する。
また、図１０は、図７の静電チャックの第３の変形例の構成を示す断面図である。
図１０において、静電チャック４０ｈは、絶縁性セラミックスで形成された土手部４７と、ガラス材からなる平板状の裏面当接部５０とを備える。裏面当接部５０も、裏面当接部４９と同様に、その周縁を土手部４７によって囲まれており、熱伝達ガスの流路となる多数のトレンチ（溝）５１が形成されている。静電チャック４０ｈに基板Ｇが載置される際、基板Ｇの裏面は土手部４７及び裏面当接部５０へ当接する。
静電チャック４０ｇ及び静電チャック４０ｈでも、基板Ｇの裏面の大部分が接する裏面当接部４９，５０が基板Ｇの裏面の構成材料と同じであるガラス材からなるので、剥離帯電を防止するだけでなく、基板Ｇの裏面において基板載置面４１との硬度差に起因する微小傷が発生するのを抑制することができる。
以上、本発明を上記各実施の形態を用いて詳細に説明したが、本発明は、これらの実施の形態に限定されるものではない。
１０ 基板処理装置
４０ａ〜４０ｅ 静電チャック
４１ 基板載置面
４２ 上層
４３ 下層
４４ 静電電極板
４５ａ〜４５ｅ 最上層

Claims (14)

  1. フッ素含有ガスから生じるプラズマを用いてガラス基板に処理を施す基板処理装置の処理室内において前記ガラス基板を載置する基板載置台上に基板載置面を形成する静電チャックであって、
    前記静電チャックに載置された前記ガラス基板を前記静電チャックから持ち上げる際の剥離帯電の発生を防止するために、前記基板載置面に前記ガラス基板の裏面の構成材料と同じガラス材からなり、前記ガラス基板の裏面に当接する被膜層が形成され、前記被膜層の厚さは０．１μｍ〜１００μｍであることを特徴とする静電チャック。
  2. 前記基板載置面には、外周部と、該外周部に囲まれた領域に存在する島部分とが突出した突出部となるエンボス状構造が形成されており、
    前記被膜層は、前記外周部に形成されていることを特徴とする請求項１記載の静電チャック。
  3. 前記被膜層は、さらに、前記島部分に形成されていることを特徴とする請求項２記載の静電チャック。
  4. 前記エンボス状構造は、前記基板載置面を突出させて突出部を形成し、該突出部の上面に前記被膜層が形成されて成ることを特徴とする請求項２又は３に記載の静電チャック。
  5. 前記エンボス状構造は、前記基板載置面を平面とし、該平面上に前記被膜層により突出部を形成することにより成ることを特徴とする請求項２又は３に記載の静電チャック。
  6. 前記被膜層は、前記基板載置面における該基板載置面から前記基板を持ち上げるために設けられたリフターピンが昇降する開口を囲む領域に形成されていることを特徴とする請求項１記載の静電チャック。
  7. 前記被膜層は、前記基板載置面の全面に亘って形成されていることを特徴とする請求項１記載の静電チャック。
  8. 前記被膜層はガラスで形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の静電チャック。
  9. 前記基板載置面は、上層と、下層と、該上層及び下層に挟持された静電電極板とを有する前記静電チャックの前記上層の上部表面であり、前記上層及び下層はフッ素含有ガスに対する耐性を有する誘電体からなることを特徴とする請求項１乃至８のいずれか１項に記載の静電チャック。
  10. 前記基板載置面には、外周部と、該外周部に囲まれた領域に存在する島部分とが突出した突出部となるエンボス状構造が形成されており、
    前記被膜層は前記島部分に形成され、
    前記外周部は耐プラズマ性材料から構成されていることを特徴とする請求項１記載の静電チャック。
  11. 前記島部分は前記被膜層のみによって形成されることを特徴とする請求項１０記載の静電チャック。
  12. 前記島部分は前記基板載置面を突出させて突出部を形成し、該突出部の上面に前記被膜層が形成されることを特徴とする請求項１０記載の静電チャック。
  13. 前記被膜層はガラスで形成されていることを特徴とする請求項１０乃至１２のいずれか１項に記載の静電チャック。
  14. 前記基板載置面は、上層と、下層と、該上層及び下層に挟持された静電電極板とを有する前記静電チャックの前記上層の上部表面であり、前記上層及び下層はフッ素含有ガスに対する耐性を有する誘電体からなることを特徴とする請求項１０乃至１２のいずれか１項に記載の静電チャック。
JP2011275655A 2010-12-28 2011-12-16 静電チャック Active JP6010296B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011275655A JP6010296B2 (ja) 2010-12-28 2011-12-16 静電チャック
TW100148798A TWI549221B (zh) 2010-12-28 2011-12-27 Electrostatic fixture
KR1020110143215A KR101353157B1 (ko) 2010-12-28 2011-12-27 정전 척
CN201110460424.2A CN102543816B (zh) 2010-12-28 2011-12-28 静电吸盘
KR1020130065870A KR20130079464A (ko) 2010-12-28 2013-06-10 정전 척

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010291980 2010-12-28
JP2010291980 2010-12-28
JP2011275655A JP6010296B2 (ja) 2010-12-28 2011-12-16 静電チャック

Publications (2)

Publication Number Publication Date
JP2012151450A JP2012151450A (ja) 2012-08-09
JP6010296B2 true JP6010296B2 (ja) 2016-10-19

Family

ID=46793376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011275655A Active JP6010296B2 (ja) 2010-12-28 2011-12-16 静電チャック

Country Status (3)

Country Link
JP (1) JP6010296B2 (ja)
KR (1) KR20130079464A (ja)
TW (1) TWI549221B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241183B (zh) * 2013-06-08 2017-09-08 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
US20150062772A1 (en) * 2013-08-27 2015-03-05 Varian Semiconductor Equipment Associates, Inc Barrier Layer For Electrostatic Chucks
US9518326B2 (en) * 2013-10-21 2016-12-13 Applied Materials, Inc. Method for forming an electrostatic chuck using film printing technology
JP6283532B2 (ja) 2014-02-26 2018-02-21 東京エレクトロン株式会社 静電チャックの製造方法
JP7241519B2 (ja) * 2018-12-04 2023-03-17 東京エレクトロン株式会社 基板載置台、基板処理装置及び基板載置台の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2975205B2 (ja) * 1992-01-24 1999-11-10 日本碍子株式会社 静電チャック及びその製造方法
JPH0766271A (ja) * 1993-08-31 1995-03-10 Canon Inc 静電吸着装置
JPH11238780A (ja) * 1998-02-19 1999-08-31 Shin Etsu Chem Co Ltd 半導体シリコンウエーハ搬送保持具およびこれを用いた半導体プロセス装置
JP2002368068A (ja) * 2001-06-05 2002-12-20 Sharp Corp 吸着ステージ
JP4024613B2 (ja) * 2002-07-30 2007-12-19 株式会社アルバック 吸着装置、真空処理装置及び吸着方法
JP4942364B2 (ja) * 2005-02-24 2012-05-30 京セラ株式会社 静電チャックおよびウェハ保持部材並びにウェハ処理方法
JP4657824B2 (ja) * 2005-06-17 2011-03-23 東京エレクトロン株式会社 基板載置台、基板処理装置および基板載置台の製造方法
KR101066450B1 (ko) * 2005-09-28 2011-09-23 가부시키가이샤 오쿠텍 시료 유지구와 이것을 사용한 시료 흡착 장치 및 시료 처리방법
TW200735254A (en) * 2006-03-03 2007-09-16 Ngk Insulators Ltd Electrostatic chuck and producing method thereof
JP4994121B2 (ja) * 2006-08-10 2012-08-08 東京エレクトロン株式会社 静電吸着電極、基板処理装置および静電吸着電極の製造方法
JP5059450B2 (ja) * 2007-03-06 2012-10-24 東京エレクトロン株式会社 基板載置台及び基板処理装置
WO2009035002A1 (ja) * 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック

Also Published As

Publication number Publication date
TW201240011A (en) 2012-10-01
KR20130079464A (ko) 2013-07-10
TWI549221B (zh) 2016-09-11
JP2012151450A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
KR102434559B1 (ko) 탑재대 및 플라즈마 처리 장치
JP4597894B2 (ja) 基板載置台および基板処理装置
JP6010296B2 (ja) 静電チャック
KR20120126018A (ko) 플라즈마 생성용 전극 및 플라즈마 처리 장치
TWI445119B (zh) A substrate stage and a substrate processing device
JP5578762B2 (ja) 表面テクスチャリングを組み込んだプラズマリアクタ基板
KR20110125188A (ko) 플라즈마 처리 장치 및 반도체 장치의 제조 방법
KR20110014104A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TW200919622A (en) Carrying bench and plasma treatment apparatus using the same
CN108597978B (zh) 干刻蚀设备
JP5160112B2 (ja) 処理装置内構造体、プラズマ処理装置内構造体及びプラズマ処理装置
KR20120100750A (ko) 플라즈마 처리 장치
CN101901778A (zh) 静电吸附电极及其制造方法和基板处理装置
KR101898079B1 (ko) 플라즈마 처리 장치
JP2013168675A (ja) 処理容器およびプラズマ処理装置
JP2009152434A (ja) 基板処理装置
TW202121567A (zh) 基板處理裝置及基板處理方法
JP2009224385A (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
KR101353157B1 (ko) 정전 척
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
KR101798733B1 (ko) 실드 링 및 기판 탑재대
TWI642868B (zh) Gate valve device and plasma processing device
JP5745394B2 (ja) 基板支持体、プラズマ反応装置、および、サセプターを形成する方法
JP5570900B2 (ja) 基板載置面に樹脂突起物層を形成する方法及び樹脂突起物層転写部材
JP2020115519A (ja) 載置台及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160916

R150 Certificate of patent or registration of utility model

Ref document number: 6010296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250