JP4416911B2 - 真空処理方法 - Google Patents

真空処理方法 Download PDF

Info

Publication number
JP4416911B2
JP4416911B2 JP2000104446A JP2000104446A JP4416911B2 JP 4416911 B2 JP4416911 B2 JP 4416911B2 JP 2000104446 A JP2000104446 A JP 2000104446A JP 2000104446 A JP2000104446 A JP 2000104446A JP 4416911 B2 JP4416911 B2 JP 4416911B2
Authority
JP
Japan
Prior art keywords
substrate
electrostatic
electrode
voltage
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000104446A
Other languages
English (en)
Other versions
JP2001077186A (ja
Inventor
謙 前平
耕 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000104446A priority Critical patent/JP4416911B2/ja
Publication of JP2001077186A publication Critical patent/JP2001077186A/ja
Application granted granted Critical
Publication of JP4416911B2 publication Critical patent/JP4416911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は真空雰囲気内で基板を処理する真空処理方法の技術分野にかかり、特に、基板を静電吸着しながら処理する装置を用いた真空処理方法に関する。
【0002】
【従来の技術】
従来より、真空装置内には静電吸着装置が広く使用されており、静電吸着装置上に載置された基板を静電吸着し、真空雰囲気中でスパッタリングやCVDなどの処理がなされている。
【0003】
静電吸着装置の一例を図5(a)の符号120に示す。この静電吸着装置120は、円板状の静電チャックプレート104を有している。静電チャックプレート104は、円板状の誘電体111と、誘電体111内に設けられたチャック電極105、106から構成されている。
【0004】
かかる構成の静電吸着装置120を用いてシリコン等からなる半導体基板を真空処理するには、予め真空槽内を真空雰囲気にした状態で、未処理の基板130を静電チャックプレート104上に載置し、チャック電極105、106に電圧を印加する。すると、互いに接する静電チャックプレート104の表面と基板130の表面とに、それぞれ極性の異なる電荷が発生し、これらの電荷が引き合う力(誘電分極現象)により、図5(a)に示すように基板130が静電チャックプレート104上に静電吸着される。この状態で基板130にCVD等の真空処理をし、処理が終了したらチャック電極105、106への電圧印加を停止すると、基板130の静電吸着状態が解除される。
【0005】
静電チャックプレート104には複数の小孔107、108が形成されており、基板130の静電吸着状態が解除されたら、小孔107、108を通してリフトピン109、110を上昇させる。リフトピン109、110が静電チャックプレート104の表面よりも突き出されると、図5(b)に示すように基板130は静電チャックプレート104の表面から離れ、リフトピン109、110の上に乗る。
【0006】
基板130が乗った状態でリフトピン109、110を上昇させると基板130が上昇する。基板130が充分上方に移動したら、リフトピン109、110上の基板130を、不図示の搬送系に移し替える。
【0007】
従来では以上のようにして、静電チャックプレート104上に基板130を静電吸着しながら、基板130の真空処理をしていたが、静電吸着しながら真空処理をすると、静電吸着を解除しても、後に静電チャックプレート104と基板130との界面に残留電荷が残ることがある。
【0008】
本発明の発明者等は、双極式の静電チャックを用い、8インチシリコンベアウエハを静電吸着させ、吸着時間と、吸着動作終了時の残留電荷量を測定した。双極式の静電チャックの一方の電極側の残留電荷量を図6の曲線(D)に示し、他方の電極側の残留電荷量を図6の曲線(E)に示す。これらの曲線(D)、(E)より、吸着時間に比例して残留電荷量は増えることがわかる。
【0009】
また、同じ吸着時間でも、一方の電極と他方の電極の残留電荷量は同一ではなく、例えば45分後では一方の電極の残留電荷量は曲線(D)より0.3μCであるが、他方の電極の残留電荷量は曲線(E)より−0.5μCとなっており、不均一になっていることが分かる。
【0010】
このような残留電荷により、チャック電極105、106に電圧が印加されていない状態でも基板130が静電チャックプレート104上に静電吸着された状態になり、静電チャックプレート104上から基板130を着脱させるときに、基板130が跳ね上がり、図5(c)に示すようにリフトピン109、110から滑り落ちたり、リフトピン109、110上で位置ずれしてしまうことがある。
【0011】
そこで、基板130の静電吸着動作を終了したのちに、チャック電極に、吸着中とは逆極性の電圧を印加することにより、残留電荷を除去することが提案されている。
【0012】
従来はプロセスに要する時間は数十秒程度と短時間であり、静電吸着時間も短時間であったため、基板と静電チャックとの界面に発生する電荷量も少なく、吸着動作終了後に、吸着中と逆極性の電圧をチャック電極に印加することで、残留電荷を容易に除去することが可能であった。
【0013】
しかしながら、近年の半導体装置プロセスでは、例えば10時間連続処理という長時間プロセスの要求があり、静電チャックで長時間連続吸着することが要求される。
【0014】
このように長時間連続吸着をした場合には、吸着中に基板と静電チャックプレートとの間に蓄積される電荷量は非常に大きくなるため、吸着動作終了後に、吸着中と逆極性の電圧を各チャック電極に印加しても、短時間で、容易に残留電荷を完全に除去することができないという問題が生じていた。
【0015】
【発明が解決しようとする課題】
本発明は上記従来技術の要求に応じるために創作されたものであり、その目的は、基板を静電吸着しながら真空処理をする際に、吸着力をある程度維持したまま、残留電荷を除去あるいは低減することが可能な真空処理方法を提供することにある。
【0016】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、電極と、少なくとも前記電極上に配置された誘電体とを有する静電吸着装置を用い、前記誘電体上に処理対象物を載置した状態で、前記電極に電圧を印加することにより、前記処理対象物を前記静電吸着装置に静電吸着しながら、真空雰囲気中で前記処理対象物を加工処理する真空処理方法であって、前記処理対象物の加工処理を開始してから、前記加工処理が終了するまでの間に、前記電極に印加する電圧の極性を一回反転させることを特徴とする真空処理方法において、前記電極に電圧を印加し始めた時刻を基準とし、前記電極に印加する電圧の極性を反転させる時刻を反転時刻としたときに、前記処理対象物の処理を開始する前に、予め、前記静電吸着の終了時の残留電荷を最小にする反転時刻を求めておき、前記処理対象物の処理をする際に、前記求められた反転時刻で、前記電圧の極性を反転させることを特徴とする。
請求項2記載の発明は、請求項1記載の真空処理方法であって、前記加工処理でプラズマを形成する場合は、前記加工処理と同じパワーのプラズマを発生させて前記反転時刻を測定することを特徴とする。
【0017】
本発明では、基板処理中に、電極に印加する電圧の極性を少なくとも1回反転させ、処理開始前に電圧の極性を反転させる時刻を予め設定しており、設定された時刻で極性を反転させると、静電吸着終了時の残留電荷の量が最小になるようにしている。
【0018】
このため、静電吸着終了時に残留電荷量が最小になるようにすることができ、リフトピンなどの基板昇降機構から基板が滑落しないようにすることができる。
一例として、印加する電圧の極性を1回反転させた場合における、チャック電極の電圧印加時間と、電極上の電荷量との関係を図3の曲線(C)に示す。ここでは電圧印加開始から時刻t1までは、正極性の電圧を印加し、時刻t1以降は負極性の電圧を印加するものとする。
【0019】
曲線(C)に示すように、電荷量は時刻t1までは徐々に上昇する。1回反転させた場合には、同じ極性の電圧を印加し続ける時間が長くなり、基板と静電吸着装置との界面に生じる電荷量も増えるので、基板処理中に頻繁に極性を反転させる場合に比して、反転させる時刻t1における電荷量は多くなり、吸着力も大きくなる。
【0020】
その後、徐々に下降し、電圧印加を終了させるころには残留電荷量はほとんど0になるので、静電吸着動作中には吸着力が低下しないようにしながら、静電吸着動作終了時の残留電荷量を低減することができる。
【0021】
本発明の発明者等は、双極式の静電チャックで基板を静電吸着させ、各電極に印加する電圧の極性を5分ごとに反転させながら吸着時間と、吸着動作終了時の残留電荷量を測定してみた。双極式の静電チャックの一方の電極側の残留電荷量を図7の曲線(F)に示し、他方の電極側の残留電荷量を図7の曲線(G)に示す。曲線(F)、(G)より、電極に印加する電圧の極性を頻繁に反転させることにより、各電極の残留電荷量は低減されていることがわかる。
【0022】
しかしながら、印加する電圧の極性を繰り返し反転させると、基板と静電チャックプレートとの界面に発生する電荷が少なくなり、吸着力が低下する場合もあり、実際のプロセスに用いる場合には、吸着力と反転回数の最適化が必要となる。特に裏面に付くダスト等を低減するため、吸着力を許容値ぎりぎりまで弱めたい場合には、この方法が効果的である。
【0023】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
本実施形態で用いる真空処理装置の一例を図1の符号1に示す。この真空処理装置1は、スパッタリング装置であって、真空槽2を有している。真空槽2内の天井には真空槽2と絶縁された状態でターゲット3が配置されており、真空槽2内にはターゲット3と対向するように、静電吸着装置の一例である静電チャックプレート4が配置されている。
【0024】
静電チャックプレート4は、円板状の誘電体11と、誘電体11の内部に、互いに離間して設けられた第1、第2のチャック電極5、6とから構成されている。静電チャックプレート4には複数の小孔7、8が設けられており、複数のリフトピン9、10が小孔7、8を通って垂直方向に移動することができるようにされている。ここで静電チャックプレート4は、円板状のみには限定されない。例えば基板が四角なガラス板であれば、四角形の静電チャックプレートが適する。
【0025】
真空槽2の外部にはコントローラ21とESC電源22と直流電源23とが設けられている。コントローラ21はESC電源22と直流電源23とにそれぞれ制御信号を出力できるようにされている。
【0026】
ESC電源22は、制御信号に応じて、第1、第2のチャック電極5、6に電圧を印加することができるようにされ、直流電源23は、制御信号に応じて、ターゲット3に直流電圧を印加できるようにされている。
【0027】
上述の構成の真空処理装置1を用いて、スパッタリング法により、シリコン等からなる半導体基板の表面に薄膜を成膜するには、実際のスパッタリング処理をする前に、チャック電極5、6に印加する電圧の極性を反転させる時刻(以下反転時刻と称する。)を予め求めておく。ただし、予め求める場合は、プラズマによるセルフバイアス効果により基板にバイアスがかかり吸着力及び残留吸着力が変化するため、実際のプロセスに準じた状況で、電圧の極性反転時間を求める必要がある。よって実際のスパッタリングと同じパワーのプラズマを発生させた予備実験で印加時間の最適化を行う方がより好ましい。以下では、静電吸着開始から終了までの時間を60分とし、電圧の極性反転は1回だけ行うものとする。
【0028】
まず、不図示の排気系で真空槽2内を真空排気した状態にしておき、真空状態を維持した状態で基板30を静電チャックプレート4上に予め載置しておく。この状態でコントローラ21が電圧印加を開始する旨の制御信号を出力し、制御信号に応じてESC電源22が起動し、第1、第2のチャック電極5、6に正負の電圧をそれぞれ印加すると、基板30が静電チャックプレート4上に静電吸着される。
【0029】
静電吸着開始時刻から25分経過したら、コントローラ21が、電圧極性を反転させる旨の制御信号を出力する。ESC電源22は、制御信号に応じて第1、第2のチャック電極5、6に印加する電圧の極性をそれぞれ反転させる。反転時刻から35分が経過したら、コントローラ21は電圧印加を中止する旨の制御信号を出力し、その制御信号に応じてESC電源22は電圧の印加を終了し、静電吸着状態を解除する。
【0030】
静電吸着状態が解除されたら、第1、第2のチャック電極5、6の残留電荷量を測定する。測定が終了したら、基板30を真空槽2外へ搬出し、新たなダミーの基板30と交換する。その後、反転時刻のみを変えて、再び残留電荷の測定を複数回行う。こうしてなされた残留電荷の測定結果を図2の曲線(A)、(B)にそれぞれ示す。
【0031】
図2において、横軸は、チャック電極に印加する電圧の極性を切り換えるタイミングを示しており、「60&0」は極性を反転しない場合を示している。また「25&35」は電圧印加開始後25分経過した反転時刻で極性を反転させ、反転時刻から35分経過後に電圧印加を終了することを示している。同様にして、「40&20」、「36&24」、「35&25」、「30&30」は、電圧印加開始後、40分、36分、35分、30分経過したら極性を反転させる場合をそれぞれ示している。
【0032】
曲線(A)、曲線(B)より、「35&25」の場合、すなわち35分で極性を反転させ、その後25分経過したときに、残留電荷量が最小になっていることがわかる。
【0033】
以上のようにして、残留電荷量が最小になる反転時刻を求めたら、その反転時刻をコントローラ21に設定しておく。
引き続いて、実際のスパッタリング処理に移行する。
【0034】
スパッタリング法により、複数の基板に連続的に成膜処理をする場合には、まず処理済みの基板を、未処理の基板30と交換し、静電チャックプレート4上に載置する。その状態を図1に示す。
【0035】
この状態でコントローラ21が、電圧印加を開始する旨の制御信号を出力するとESC電源22が起動し、第1、第2のチャック電極5、6に正負の電圧がそれぞれ印加されることにより、基板30が静電チャックプレート4上に静電吸着される。
【0036】
その状態で、図示しないガス導入系が所定のガスを導入し、直流電源23を起動してターゲット3に直流電圧を印加する。するとターゲット3がスパッタリングされ、基板30表面に薄膜が成膜される。
【0037】
基板30の静電吸着が開始されてから35分が経過したら、コントローラ21は極性を反転させる旨の制御信号をESC電源22に出力する。この制御信号に応じて、ESC電源22は第1、第2のチャック電極5、6にそれぞれ印加する電圧の極性を反転させる。
【0038】
極性を反転させた後、25分が経過したら、コントローラ21はガスの導入を停止して成膜処理を終了させるとともに、電圧印加を終了させる旨の制御信号をESC電源22に出力し、この制御信号に応じてESC電源22が第1、第2のチャック電極5、6への電圧印加を停止する。
【0039】
第1、第2のチャック電極5、6への電圧印加を停止すると、基板30の静電吸着状態が解除される。この状態でリフトピン9、10を上昇させ、リフトピン9、10が静電チャックプレート4の表面よりも突き出すと、基板30は静電チャックプレート4の表面から離れ、リフトピン9、10の上に乗る。
【0040】
このとき、本実施形態では、予め残留電荷が最小になるような反転時刻を求めておき、この反転時刻でチャック電極5、6に印加する電圧の極性を反転させているので、電圧の印加を停止した後に、残留電荷による静電吸着力が基板30と静電チャックプレート4との間に残らない。従って、リフトピン9、10をその後上昇させても、基板30が跳ね上がってリフトピン9、10から滑落したり、リフトピン9、10上で位置ずれしたりすることもない。
【0041】
基板30が充分上方に移動したら、搬送ロボットを搬送口25から導入し、基板30の下方に配置させる。この状態でリフトピン9、10を下降させると、基板30は搬送ロボット上に載置される。
【0042】
さらにリフトピン9、10を下降させ、搬送ロボットを搬送口25から水平方向に移動させると、成膜済みの基板30が搬送口25から真空槽2外へと取り出される。以上のようにして、基板30表面に薄膜を成膜することができる。
【0043】
なお、本実施形態では、真空処理装置をスパッタリング装置として説明しているが、本発明はこれに限らず、例えばCVD装置などの静電チャックを具備する全ての装置に搭載可能である。
【0044】
また、極性を1回だけ反転するものとしているが、本発明はこれに限らず、吸着力が許容値以内におさまる範囲内であれば、極性反転する回数は、1回でなくともよい。
【0045】
さらに、本実施形態では、静電吸着動作をする時間を60分としているが、本発明はこれに限らず、静電吸着動作をする時間を60分以上の長時間としてもよいし、60分以下の短時間としてもよい。また、電圧印加開始後35分経過したときにチャック電極5、6に印加する電圧の極性を反転させているが、本発明はこれに限られるものではない。プラズマパワー及びプロセス条件及び基板の種類等により、最適な条件は異なるからである。
【0046】
なお、上述した実施形態では、静電吸着装置として、シリコン等からなる半導体基板を静電吸着する静電チャックプレート4を用いたが、本発明はこれに限らず、静電吸着装置として、ガラス等の絶縁性基板を静電吸着する静電吸着装置を用いてもよい。
【0047】
以下で、ガラス等の絶縁性基板を静電吸着可能な静電吸着装置について説明する。かかる静電吸着装置の第一例の吸着装置51の模式的な断面図を図4(a)に示す。この静電吸着装置51では、第1、第2の電極61、62は絶縁体69上に形成されており、電極表面は絶縁体表面よりも高くなっている。
【0048】
同図(b)〜(d)に、第二例〜第四例の静電吸着装置52〜54の断面図を示す。
第二例〜第四例の静電吸着装置52〜54は、金属板78、88、98をそれぞれ有している。
【0049】
各金属板78、88、98上には、絶縁体79、89、99が配置されており、これらの絶縁体79、89、99表面には、底部が金属板78、88に達しないように凹部76、86、96が形成されている。
【0050】
各絶縁体79、89、99の凹部76、86、96には、第1、第2の電極71、72、81、82、91、92が互いに絶縁した状態で配置されている。第1、第2の電極71、72、81、82、91、92の下端部は、各凹部76、86、96の底面上に配置されている。
同図(b)の第二例の静電吸着装置52では、第1、第2の電極71、72の上端部は絶縁体79上から突き出されている。
【0051】
この第二例の静電吸着装置52では、第一例の静電吸着装置51と同様に、静電吸着装置52上に基板を配置すると、基板裏面は第1、第2の電極71、72の上端部分と接触すると共に基板裏面と絶縁体79の間には隙間が形成される。
【0052】
同図(c)の第三例の静電吸着装置53では、第1、第2の電極81、82の上端部は、第1、第2の絶縁体89表面と同じ高さに形成されている。即ち、絶縁体89表面と第1、第2の電極81、82の上端部分は面一に形成されている。この静電吸着装置53上に基板を配置した場合、基板裏面は第1、第2の電極81、82と絶縁体89表面に接触する。
【0053】
これら第一例〜第三例の静電吸着装置51〜53では、上述したように、ともに基板が配置された状態で、基板裏面が第1、第2の電極61、62、71、72、81、82の先端に接触するが、基板がガラス等の絶縁性基板であるため、基板を介して第1、第2の電極61、62、71、72、81、82間が短絡することはなく、それぞれ第1、第2の電極61、62、71、72、81、82間に電界が発生するので、基板を静電吸着することができる。
【0054】
同図(d)の第四例の静電吸着装置54では、第1、第2の電極91、92の上端部は、絶縁基板99表面よりも低く形成されている。即ち、第1、第2の電極91、92の上端部分は凹部96内の奥まった部分に位置しており、第1、第2の電極91、92間には、絶縁基板99の表面部分で構成された突部97が形成されている。
【0055】
この静電吸着装置54では、その表面に基板を配置すると基板裏面は突部97の上端部分と接触するが、第1、第2の電極91、92とは接触しないようになっている。
【0056】
従って、第1、第2の電極91、92が短絡せず、基板を静電吸着することができ、また、基板が比較的耐磨耗性の低い第1、第2の電極91、92と接触しないため、第一例〜第三例の静電吸着装置51〜53に比して、第1、第2の電極91、92の寿命が長くなる。
【0057】
寿命を長くする他の方法として、第一例〜第四例の静電吸着装置51〜54の最表面に絶縁性の膜を保護膜として被覆してもよい。その際の保護膜の厚さは、吸着力を低下させないために500μm以下が望ましい。
【0058】
このような静電吸着装置51〜54を用いて、ガラス等の絶縁性基板を静電吸着した場合であっても、半導体基板を静電吸着した場合と同様に、残留電荷量を最小にすることができる。
【0059】
【発明の効果】
吸着力をそれほど低下させることなく、残留電荷量を低減できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の真空処理装置方法に用いられる真空処理装置の構成を説明する図
【図2】本発明の一実施形態の真空処理方法において、極性を反転させるタイミングと残留電荷量との関係を説明するグラフ
【図3】チャック電極に、正極性の電圧を印加した後に、負極性の電圧を印加する場合の、電圧印加時間と電荷量との関係を説明するグラフ
【図4】(a):本発明に用いられ、絶縁性基板が吸着可能な静電吸着装置の第一例を説明する断面図
(b):本発明に用いられ、絶縁性基板が吸着可能な静電吸着装置の第二例を説明する断面図
(c):本発明に用いられ、絶縁性基板が吸着可能な静電吸着装置の第三例を説明する断面図
(d):本発明に用いられ、絶縁性基板が吸着可能な静電吸着装置の第四例を説明する断面図
【図5】(a):静電チャックに基板が静電吸着している状態を説明する断面図
(b):静電チャックから基板が着脱する状態を説明する断面図
(c):静電チャックから基板が滑落する状態を説明する断面図
【図6】チャック電極に印加する電圧の極性を反転しない場合の、電圧印加時間と残留電荷量との関係を説明するグラフ
【図7】チャック電極に印加する電圧を頻繁に切り換える場合の、電圧印加時間と残留電荷量との関係を説明するグラフ
【符号の説明】
4……静電チャックプレート 5、6……チャック電極 9、10……リフトピン 30……基板

Claims (2)

  1. 電極と、少なくとも前記電極上に配置された誘電体とを有する静電吸着装置を用い、前記誘電体上に処理対象物を載置した状態で、前記電極に電圧を印加することにより、前記処理対象物を前記静電吸着装置に静電吸着しながら、真空雰囲気中で前記処理対象物を加工処理する真空処理方法であって、
    前記処理対象物の加工処理を開始してから、前記加工処理が終了するまでの間に、前記電極に印加する電圧の極性を一回反転させることを特徴とする真空処理方法において、
    前記電極に電圧を印加し始めた時刻を基準とし、前記電極に印加する電圧の極性を反転させる時刻を反転時刻としたときに、
    前記処理対象物の処理を開始する前に、予め、前記静電吸着の終了時の残留電荷を最小にする反転時刻を求めておき、
    前記処理対象物の処理をする際に、前記求められた反転時刻で、前記電圧の極性を反転させることを特徴とする真空処理方法。
  2. 前記加工処理でプラズマを形成する場合は、前記加工処理と同じパワーのプラズマを発生させて前記反転時刻を測定する請求項1記載の真空処理方法。
JP2000104446A 1999-07-08 2000-04-06 真空処理方法 Expired - Fee Related JP4416911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000104446A JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19384299 1999-07-08
JP11-193842 1999-07-08
JP2000104446A JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Publications (2)

Publication Number Publication Date
JP2001077186A JP2001077186A (ja) 2001-03-23
JP4416911B2 true JP4416911B2 (ja) 2010-02-17

Family

ID=26508127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104446A Expired - Fee Related JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Country Status (1)

Country Link
JP (1) JP4416911B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480817B1 (ko) * 2002-03-20 2005-04-06 엘지.필립스 엘시디 주식회사 합착기의 제어 방법
JP4591579B2 (ja) 2008-08-29 2010-12-01 ブラザー工業株式会社 シート案内装置
TWI497639B (zh) * 2011-03-11 2015-08-21 Ap Systems Inc 基底夾盤單元、包含該基底夾盤單元的基底處理裝置以及基底轉移方法
CN107475690A (zh) * 2017-08-30 2017-12-15 武汉华星光电技术有限公司 玻璃基板承载装置、加工辅助机构以及辅助加工的方法
WO2020017314A1 (ja) * 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置

Also Published As

Publication number Publication date
JP2001077186A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
JP4418032B2 (ja) 静電チャック
US5946184A (en) Electrostatic chuck, and method of and apparatus for processing sample
JP3911787B2 (ja) 試料処理装置及び試料処理方法
KR101896127B1 (ko) 고 전도성 정전 척
JP5492578B2 (ja) プラズマ処理装置
US7541283B2 (en) Plasma processing method and plasma processing apparatus
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
US20080024742A1 (en) Substrate stage and heat treatment apparatus
JP2005223185A (ja) 静電チャックとその製造方法
US6238160B1 (en) Method for transporting and electrostatically chucking a semiconductor wafer or the like
JPH09120988A (ja) プラズマ処理方法
JPH056433B2 (ja)
JP2010141352A (ja) 真空処理方法
US6185085B1 (en) System for transporting and electrostatically chucking a semiconductor wafer or the like
JP4416911B2 (ja) 真空処理方法
JP4226101B2 (ja) 静電チャックプレート表面からの基板離脱方法
JPH11233601A (ja) 静電吸着装置及びそれを用いた試料処理装置
JP4647122B2 (ja) 真空処理方法
JPH11233605A (ja) 静電チャックステージ
JP2004179364A (ja) 静電チャック
JP2006049852A (ja) 静電チャック
JP2001358193A (ja) 静電吸着装置、基板搬送装置、真空処理装置及び基板保持方法
JP2009164620A (ja) スパッタリング装置
JPH05291384A (ja) 静電吸着方法
JP4030360B2 (ja) 静電吸着装置及びこれを用いた真空処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091102

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

R150 Certificate of patent or registration of utility model

Ref document number: 4416911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151204

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees