JP2001077186A - 真空処理方法 - Google Patents

真空処理方法

Info

Publication number
JP2001077186A
JP2001077186A JP2000104446A JP2000104446A JP2001077186A JP 2001077186 A JP2001077186 A JP 2001077186A JP 2000104446 A JP2000104446 A JP 2000104446A JP 2000104446 A JP2000104446 A JP 2000104446A JP 2001077186 A JP2001077186 A JP 2001077186A
Authority
JP
Japan
Prior art keywords
substrate
electrostatic
voltage
time
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000104446A
Other languages
English (en)
Other versions
JP4416911B2 (ja
Inventor
Ken Maehira
謙 前平
Ko Fuwa
耕 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000104446A priority Critical patent/JP4416911B2/ja
Publication of JP2001077186A publication Critical patent/JP2001077186A/ja
Application granted granted Critical
Publication of JP4416911B2 publication Critical patent/JP4416911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】真空処理方法に関し、特に、基板を静電吸着し
ながら加工処理する方法に関する。 【解決手段】本発明の真空処理方法では、静電吸着終了
時に残留電荷が最小になるような反転時刻を予め求めて
おき、成膜処理中に、予め求められた反転時刻で、チャ
ック電極5、6に印加する電圧の極性を1回反転させて
いる。このため、基板30と静電チャックプレート4と
の間に発生する電荷量は、反転時刻直前では大きいもの
の、静電吸着動作終了時には小さくなるので、静電吸着
動作中に吸着力が低下することなく、かつ静電吸着動作
終了後の残留電荷を低減することができる。従って、静
電吸着解除後、残留電荷による静電吸着力により、基板
30がリフトピン9、10から滑落したり、リフトピン
9、10上で位置ズレしないようにすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は真空雰囲気内で基板
を処理する真空処理方法の技術分野にかかり、特に、基
板を静電吸着しながら処理する装置を用いた真空処理方
法に関する。
【0002】
【従来の技術】従来より、真空装置内には静電吸着装置
が広く使用されており、静電吸着装置上に載置された基
板を静電吸着し、真空雰囲気中でスパッタリングやCV
Dなどの処理がなされている。
【0003】静電吸着装置の一例を図5(a)の符号12
0に示す。この静電吸着装置120は、円板状の静電チ
ャックプレート104を有している。静電チャックプレ
ート104は、円板状の誘電体111と、誘電体111
内に設けられたチャック電極105、106から構成さ
れている。
【0004】かかる構成の静電吸着装置120を用いて
シリコン等からなる半導体基板を真空処理するには、予
め真空槽内を真空雰囲気にした状態で、未処理の基板1
30を静電チャックプレート104上に載置し、チャッ
ク電極105、106に電圧を印加する。すると、互い
に接する静電チャックプレート104の表面と基板13
0の表面とに、それぞれ極性の異なる電荷が発生し、こ
れらの電荷が引き合う力(誘電分極現象)により、図5
(a)に示すように基板130が静電チャックプレート1
04上に静電吸着される。この状態で基板130にCV
D等の真空処理をし、処理が終了したらチャック電極1
05、106への電圧印加を停止すると、基板130の
静電吸着状態が解除される。
【0005】静電チャックプレート104には複数の小
孔107、108が形成されており、基板130の静電
吸着状態が解除されたら、小孔107、108を通して
リフトピン109、110を上昇させる。リフトピン1
09、110が静電チャックプレート104の表面より
も突き出されると、図5(b)に示すように基板130は
静電チャックプレート104の表面から離れ、リフトピ
ン109、110の上に乗る。
【0006】基板130が乗った状態でリフトピン10
9、110を上昇させると基板130が上昇する。基板
130が充分上方に移動したら、リフトピン109、1
10上の基板130を、不図示の搬送系に移し替える。
【0007】従来では以上のようにして、静電チャック
プレート104上に基板130を静電吸着しながら、基
板130の真空処理をしていたが、静電吸着しながら真
空処理をすると、静電吸着を解除しても、後に静電チャ
ックプレート104と基板130との界面に残留電荷が
残ることがある。
【0008】本発明の発明者等は、双極式の静電チャッ
クを用い、8インチシリコンベアウエハを静電吸着さ
せ、吸着時間と、吸着動作終了時の残留電荷量を測定し
た。双極式の静電チャックの一方の電極側の残留電荷量
を図6の曲線(D)に示し、他方の電極側の残留電荷量を
図6の曲線(E)に示す。これらの曲線(D)、(E)より、
吸着時間に比例して残留電荷量は増えることがわかる。
【0009】また、同じ吸着時間でも、一方の電極と他
方の電極の残留電荷量は同一ではなく、例えば45分後
では一方の電極の残留電荷量は曲線(D)より0.3μC
であるが、他方の電極の残留電荷量は曲線(E)より−
0.5μCとなっており、不均一になっていることが分
かる。
【0010】このような残留電荷により、チャック電極
105、106に電圧が印加されていない状態でも基板
130が静電チャックプレート104上に静電吸着され
た状態になり、静電チャックプレート104上から基板
130を着脱させるときに、基板130が跳ね上がり、
図5(c)に示すようにリフトピン109、110から滑
り落ちたり、リフトピン109、110上で位置ずれし
てしまうことがある。
【0011】そこで、基板130の静電吸着動作を終了
したのちに、チャック電極に、吸着中とは逆極性の電圧
を印加することにより、残留電荷を除去することが提案
されている。
【0012】従来はプロセスに要する時間は数十秒程度
と短時間であり、静電吸着時間も短時間であったため、
基板と静電チャックとの界面に発生する電荷量も少な
く、吸着動作終了後に、吸着中と逆極性の電圧をチャッ
ク電極に印加することで、残留電荷を容易に除去するこ
とが可能であった。
【0013】しかしながら、近年の半導体装置プロセス
では、例えば10時間連続処理という長時間プロセスの
要求があり、静電チャックで長時間連続吸着することが
要求される。
【0014】このように長時間連続吸着をした場合に
は、吸着中に基板と静電チャックプレートとの間に蓄積
される電荷量は非常に大きくなるため、吸着動作終了後
に、吸着中と逆極性の電圧を各チャック電極に印加して
も、短時間で、容易に残留電荷を完全に除去することが
できないという問題が生じていた。
【0015】
【発明が解決しようとする課題】本発明は上記従来技術
の要求に応じるために創作されたものであり、その目的
は、基板を静電吸着しながら真空処理をする際に、吸着
力をある程度維持したまま、残留電荷を除去あるいは低
減することが可能な真空処理方法を提供することにあ
る。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、電極と、少なくとも前記電
極上に配置された誘電体とを有する静電吸着装置を用
い、前記誘電体上に処理対象物を載置した状態で、前記
電極に電圧を印加することにより、前記処理対象物を前
記静電吸着装置に静電吸着しながら、真空雰囲気中で前
記処理対象物を処理する真空処理方法であって、前記処
理対象物の加工処理を開始してから、前記加工処理が終
了するまでの間に、少なくとも1回は、前記電極に印加
する電圧の極性を反転させることを特徴とする。請求項
2記載の発明は、請求項1記載の真空処理方法であっ
て、前記電極に電圧を印加し始めた時刻を基準とし、前
記電極に印加する電圧を反転させる時刻を反転時刻とし
たときに、前記処理対象物の処理を開始する前に、予
め、前記静電吸着の終了時の残留電荷を最小にする反転
時刻を求めておき、前記処理対象物の処理をする際に、
前記求められた反転時刻で、前記電圧の極性を反転させ
ることを特徴とする。
【0017】本発明では、基板処理中に、電極に印加す
る電圧の極性を少なくとも1回反転させ、処理開始前に
電圧の極性を反転させる時刻を予め設定しており、設定
された時刻で極性を反転させると、静電吸着終了時の残
留電荷の量が最小になるようにしている。
【0018】このため、静電吸着終了時に残留電荷量が
最小になるようにすることができ、リフトピンなどの基
板昇降機構から基板が滑落しないようにすることができ
る。一例として、印加する電圧の極性を1回反転させた
場合における、チャック電極の電圧印加時間と、電極上
の電荷量との関係を図3の曲線(C)に示す。ここでは電
圧印加開始から時刻t1までは、正極性の電圧を印加
し、時刻t1以降は負極性の電圧を印加するものとす
る。
【0019】曲線(C)に示すように、電荷量は時刻t1
までは徐々に上昇する。1回反転させた場合には、同じ
極性の電圧を印加し続ける時間が長くなり、基板と静電
吸着装置との界面に生じる電荷量も増えるので、基板処
理中に頻繁に極性を反転させる場合に比して、反転させ
る時刻t1における電荷量は多くなり、吸着力も大きく
なる。
【0020】その後、徐々に下降し、電圧印加を終了さ
せるころには残留電荷量はほとんど0になるので、静電
吸着動作中には吸着力が低下しないようにしながら、静
電吸着動作終了時の残留電荷量を低減することができ
る。
【0021】本発明の発明者等は、双極式の静電チャッ
クで基板を静電吸着させ、各電極に印加する電圧の極性
を5分ごとに反転させながら吸着時間と、吸着動作終了
時の残留電荷量を測定してみた。双極式の静電チャック
の一方の電極側の残留電荷量を図7の曲線(F)に示し、
他方の電極側の残留電荷量を図7の曲線(G)に示す。曲
線(F)、(G)より、電極に印加する電圧の極性を頻繁に
反転させることにより、各電極の残留電荷量は低減され
ていることがわかる。
【0022】しかしながら、印加する電圧の極性を繰り
返し反転させると、基板と静電チャックプレートとの界
面に発生する電荷が少なくなり、吸着力が低下する場合
もあり、実際のプロセスに用いる場合には、吸着力と反
転回数の最適化が必要となる。特に裏面に付くダスト等
を低減するため、吸着力を許容値ぎりぎりまで弱めたい
場合には、この方法が効果的である。
【0023】
【発明の実施の形態】以下で図面を参照し、本発明の実
施形態について説明する。本実施形態で用いる真空処理
装置の一例を図1の符号1に示す。この真空処理装置1
は、スパッタリング装置であって、真空槽2を有してい
る。真空槽2内の天井には真空槽2と絶縁された状態で
ターゲット3が配置されており、真空槽2内にはターゲ
ット3と対向するように、静電吸着装置の一例である静
電チャックプレート4が配置されている。
【0024】静電チャックプレート4は、円板状の誘電
体11と、誘電体11の内部に、互いに離間して設けら
れた第1、第2のチャック電極5、6とから構成されて
いる。静電チャックプレート4には複数の小孔7、8が
設けられており、複数のリフトピン9、10が小孔7、
8を通って垂直方向に移動することができるようにされ
ている。ここで静電チャックプレート4は、円板状のみ
には限定されない。例えば基板が四角なガラス板であれ
ば、四角形の静電チャックプレートが適する。
【0025】真空槽2の外部にはコントローラ21とE
SC電源22と直流電源23とが設けられている。コン
トローラ21はESC電源22と直流電源23とにそれ
ぞれ制御信号を出力できるようにされている。
【0026】ESC電源22は、制御信号に応じて、第
1、第2のチャック電極5、6に電圧を印加することが
できるようにされ、直流電源23は、制御信号に応じ
て、ターゲット3に直流電圧を印加できるようにされて
いる。
【0027】上述の構成の真空処理装置1を用いて、ス
パッタリング法により、シリコン等からなる半導体基板
の表面に薄膜を成膜するには、実際のスパッタリング処
理をする前に、チャック電極5、6に印加する電圧の極
性を反転させる時刻(以下反転時刻と称する。)を予め求
めておく。ただし、予め求める場合は、プラズマによる
セルフバイアス効果により基板にバイアスがかかり吸着
力及び残留吸着力が変化するため、実際のプロセスに準
じた状況で、電圧の極性反転時間を求める必要がある。
よって実際のスパッタリングと同じパワーのプラズマを
発生させた予備実験で印加時間の最適化を行う方がより
好ましい。以下では、静電吸着開始から終了までの時間
を60分とし、電圧の極性反転は1回だけ行うものとす
る。
【0028】まず、不図示の排気系で真空槽2内を真空
排気した状態にしておき、真空状態を維持した状態で基
板30を静電チャックプレート4上に予め載置してお
く。この状態でコントローラ21が電圧印加を開始する
旨の制御信号を出力し、制御信号に応じてESC電源2
2が起動し、第1、第2のチャック電極5、6に正負の
電圧をそれぞれ印加すると、基板30が静電チャックプ
レート4上に静電吸着される。
【0029】静電吸着開始時刻から25分経過したら、
コントローラ21が、電圧極性を反転させる旨の制御信
号を出力する。ESC電源22は、制御信号に応じて第
1、第2のチャック電極5、6に印加する電圧の極性を
それぞれ反転させる。反転時刻から35分が経過した
ら、コントローラ21は電圧印加を中止する旨の制御信
号を出力し、その制御信号に応じてESC電源22は電
圧の印加を終了し、静電吸着状態を解除する。
【0030】静電吸着状態が解除されたら、第1、第2
のチャック電極5、6の残留電荷量を測定する。測定が
終了したら、基板30を真空槽2外へ搬出し、新たなダ
ミーの基板30と交換する。その後、反転時刻のみを変
えて、再び残留電荷の測定を複数回行う。こうしてなさ
れた残留電荷の測定結果を図2の曲線(A)、(B)にそれ
ぞれ示す。
【0031】図2において、横軸は、チャック電極に印
加する電圧の極性を切り換えるタイミングを示してお
り、「60&0」は極性を反転しない場合を示してい
る。また「25&35」は電圧印加開始後25分経過し
た反転時刻で極性を反転させ、反転時刻から35分経過
後に電圧印加を終了することを示している。同様にし
て、「40&20」、「36&24」、「35&2
5」、「30&30」は、電圧印加開始後、40分、3
6分、35分、30分経過したら極性を反転させる場合
をそれぞれ示している。
【0032】曲線(A)、曲線(B)より、「35&25」
の場合、すなわち35分で極性を反転させ、その後25
分経過したときに、残留電荷量が最小になっていること
がわかる。
【0033】以上のようにして、残留電荷量が最小にな
る反転時刻を求めたら、その反転時刻をコントローラ2
1に設定しておく。引き続いて、実際のスパッタリング
処理に移行する。
【0034】スパッタリング法により、複数の基板に連
続的に成膜処理をする場合には、まず処理済みの基板
を、未処理の基板30と交換し、静電チャックプレート
4上に載置する。その状態を図1に示す。
【0035】この状態でコントローラ21が、電圧印加
を開始する旨の制御信号を出力するとESC電源22が
起動し、第1、第2のチャック電極5、6に正負の電圧
がそれぞれ印加されることにより、基板30が静電チャ
ックプレート4上に静電吸着される。
【0036】その状態で、図示しないガス導入系が所定
のガスを導入し、直流電源23を起動してターゲット3
に直流電圧を印加する。するとターゲット3がスパッタ
リングされ、基板30表面に薄膜が成膜される。
【0037】基板30の静電吸着が開始されてから35
分が経過したら、コントローラ21は極性を反転させる
旨の制御信号をESC電源22に出力する。この制御信
号に応じて、ESC電源22は第1、第2のチャック電
極5、6にそれぞれ印加する電圧の極性を反転させる。
【0038】極性を反転させた後、25分が経過した
ら、コントローラ21はガスの導入を停止して成膜処理
を終了させるとともに、電圧印加を終了させる旨の制御
信号をESC電源22に出力し、この制御信号に応じて
ESC電源22が第1、第2のチャック電極5、6への
電圧印加を停止する。
【0039】第1、第2のチャック電極5、6への電圧
印加を停止すると、基板30の静電吸着状態が解除され
る。この状態でリフトピン9、10を上昇させ、リフト
ピン9、10が静電チャックプレート4の表面よりも突
き出すと、基板30は静電チャックプレート4の表面か
ら離れ、リフトピン9、10の上に乗る。
【0040】このとき、本実施形態では、予め残留電荷
が最小になるような反転時刻を求めておき、この反転時
刻でチャック電極5、6に印加する電圧の極性を反転さ
せているので、電圧の印加を停止した後に、残留電荷に
よる静電吸着力が基板30と静電チャックプレート4と
の間に残らない。従って、リフトピン9、10をその後
上昇させても、基板30が跳ね上がってリフトピン9、
10から滑落したり、リフトピン9、10上で位置ずれ
したりすることもない。
【0041】基板30が充分上方に移動したら、搬送ロ
ボットを搬送口25から導入し、基板30の下方に配置
させる。この状態でリフトピン9、10を下降させる
と、基板30は搬送ロボット上に載置される。
【0042】さらにリフトピン9、10を下降させ、搬
送ロボットを搬送口25から水平方向に移動させると、
成膜済みの基板30が搬送口25から真空槽2外へと取
り出される。以上のようにして、基板30表面に薄膜を
成膜することができる。
【0043】なお、本実施形態では、真空処理装置をス
パッタリング装置として説明しているが、本発明はこれ
に限らず、例えばCVD装置などの静電チャックを具備
する全ての装置に搭載可能である。
【0044】また、極性を1回だけ反転するものとして
いるが、本発明はこれに限らず、吸着力が許容値以内に
おさまる範囲内であれば、極性反転する回数は、1回で
なくともよい。
【0045】さらに、本実施形態では、静電吸着動作を
する時間を60分としているが、本発明はこれに限ら
ず、静電吸着動作をする時間を60分以上の長時間とし
てもよいし、60分以下の短時間としてもよい。また、
電圧印加開始後35分経過したときにチャック電極5、
6に印加する電圧の極性を反転させているが、本発明は
これに限られるものではない。プラズマパワー及びプロ
セス条件及び基板の種類等により、最適な条件は異なる
からである。
【0046】なお、上述した実施形態では、静電吸着装
置として、シリコン等からなる半導体基板を静電吸着す
る静電チャックプレート4を用いたが、本発明はこれに
限らず、静電吸着装置として、ガラス等の絶縁性基板を
静電吸着する静電吸着装置を用いてもよい。
【0047】以下で、ガラス等の絶縁性基板を静電吸着
可能な静電吸着装置について説明する。かかる静電吸着
装置の第一例の吸着装置51の模式的な断面図を図4
(a)に示す。この静電吸着装置51では、第1、第2の
電極61、62は絶縁体69上に形成されており、電極
表面は絶縁体表面よりも高くなっている。
【0048】同図(b)〜(d)に、第二例〜第四例の静電
吸着装置52〜54の断面図を示す。第二例〜第四例の
静電吸着装置52〜54は、金属板78、88、98を
それぞれ有している。
【0049】各金属板78、88、98上には、絶縁体
79、89、99が配置されており、これらの絶縁体7
9、89、99表面には、底部が金属板78、88に達
しないように凹部76、86、96が形成されている。
【0050】各絶縁体79、89、99の凹部76、8
6、96には、第1、第2の電極71、72、81、8
2、91、92が互いに絶縁した状態で配置されてい
る。第1、第2の電極71、72、81、82、91、
92の下端部は、各凹部76、86、96の底面上に配
置されている。同図(b)の第二例の静電吸着装置52で
は、第1、第2の電極71、72の上端部は絶縁体79
上から突き出されている。
【0051】この第二例の静電吸着装置52では、第一
例の静電吸着装置51と同様に、静電吸着装置52上に
基板を配置すると、基板裏面は第1、第2の電極71、
72の上端部分と接触すると共に基板裏面と絶縁体79
の間には隙間が形成される。
【0052】同図(c)の第三例の静電吸着装置53で
は、第1、第2の電極81、82の上端部は、第1、第
2の絶縁体89表面と同じ高さに形成されている。即
ち、絶縁体89表面と第1、第2の電極81、82の上
端部分は面一に形成されている。この静電吸着装置53
上に基板を配置した場合、基板裏面は第1、第2の電極
81、82と絶縁体89表面に接触する。
【0053】これら第一例〜第三例の静電吸着装置51
〜53では、上述したように、ともに基板が配置された
状態で、基板裏面が第1、第2の電極61、62、7
1、72、81、82の先端に接触するが、基板がガラ
ス等の絶縁性基板であるため、基板を介して第1、第2
の電極61、62、71、72、81、82間が短絡す
ることはなく、それぞれ第1、第2の電極61、62、
71、72、81、82間に電界が発生するので、基板
を静電吸着することができる。
【0054】同図(d)の第四例の静電吸着装置54で
は、第1、第2の電極91、92の上端部は、絶縁基板
99表面よりも低く形成されている。即ち、第1、第2
の電極91、92の上端部分は凹部96内の奥まった部
分に位置しており、第1、第2の電極91、92間に
は、絶縁基板99の表面部分で構成された突部97が形
成されている。
【0055】この静電吸着装置54では、その表面に基
板を配置すると基板裏面は突部97の上端部分と接触す
るが、第1、第2の電極91、92とは接触しないよう
になっている。
【0056】従って、第1、第2の電極91、92が短
絡せず、基板を静電吸着することができ、また、基板が
比較的耐磨耗性の低い第1、第2の電極91、92と接
触しないため、第一例〜第三例の静電吸着装置51〜5
3に比して、第1、第2の電極91、92の寿命が長く
なる。
【0057】寿命を長くする他の方法として、第一例〜
第四例の静電吸着装置51〜54の最表面に絶縁性の膜
を保護膜として被覆してもよい。その際の保護膜の厚さ
は、吸着力を低下させないために500μm以下が望ま
しい。
【0058】このような静電吸着装置51〜54を用い
て、ガラス等の絶縁性基板を静電吸着した場合であって
も、半導体基板を静電吸着した場合と同様に、残留電荷
量を最小にすることができる。
【0059】
【発明の効果】吸着力をそれほど低下させることなく、
残留電荷量を低減できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の真空処理装置方法に用い
られる真空処理装置の構成を説明する図
【図2】本発明の一実施形態の真空処理方法において、
極性を反転させるタイミングと残留電荷量との関係を説
明するグラフ
【図3】チャック電極に、正極性の電圧を印加した後
に、負極性の電圧を印加する場合の、電圧印加時間と電
荷量との関係を説明するグラフ
【図4】(a):本発明に用いられ、絶縁性基板が吸着可
能な静電吸着装置の第一例を説明する断面図 (b):本発明に用いられ、絶縁性基板が吸着可能な静電
吸着装置の第二例を説明する断面図 (c):本発明に用いられ、絶縁性基板が吸着可能な静電
吸着装置の第三例を説明する断面図 (d):本発明に用いられ、絶縁性基板が吸着可能な静電
吸着装置の第四例を説明する断面図
【図5】(a):静電チャックに基板が静電吸着している
状態を説明する断面図 (b):静電チャックから基板が着脱する状態を説明する
断面図 (c):静電チャックから基板が滑落する状態を説明する
断面図
【図6】チャック電極に印加する電圧の極性を反転しな
い場合の、電圧印加時間と残留電荷量との関係を説明す
るグラフ
【図7】チャック電極に印加する電圧を頻繁に切り換え
る場合の、電圧印加時間と残留電荷量との関係を説明す
るグラフ
【符号の説明】
4……静電チャックプレート 5、6……チャック電
極 9、10……リフトピン 30……基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA24 CA05 DC29 JA05 5F004 BB22 5F031 CA02 CA05 HA08 HA10 HA16 HA18 HA33 HA35 MA29 NA05 PA21 5F045 AA03 EM05

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】電極と、少なくとも前記電極上に配置され
    た誘電体とを有する静電吸着装置を用い、前記誘電体上
    に処理対象物を載置した状態で、前記電極に電圧を印加
    することにより、前記処理対象物を前記静電吸着装置に
    静電吸着しながら、真空雰囲気中で前記処理対象物を加
    工処理する真空処理方法であって、 前記処理対象物の加工処理を開始してから、前記加工処
    理が終了するまでの間に、少なくとも1回は、前記電極
    に印加する電圧の極性を反転させることを特徴とする真
    空処理方法。
  2. 【請求項2】前記電極に電圧を印加し始めた時刻を基準
    とし、前記電極に印加する電圧を反転させる時刻を反転
    時刻としたときに、 前記処理対象物の処理を開始する前に、予め、前記静電
    吸着の終了時の残留電荷を最小にする反転時刻を求めて
    おき、 前記処理対象物の処理をする際に、前記求められた反転
    時刻で、前記電圧の極性を反転させることを特徴とする
    請求項1記載の真空処理方法。
JP2000104446A 1999-07-08 2000-04-06 真空処理方法 Expired - Fee Related JP4416911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000104446A JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-193842 1999-07-08
JP19384299 1999-07-08
JP2000104446A JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Publications (2)

Publication Number Publication Date
JP2001077186A true JP2001077186A (ja) 2001-03-23
JP4416911B2 JP4416911B2 (ja) 2010-02-17

Family

ID=26508127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104446A Expired - Fee Related JP4416911B2 (ja) 1999-07-08 2000-04-06 真空処理方法

Country Status (1)

Country Link
JP (1) JP4416911B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480817B1 (ko) * 2002-03-20 2005-04-06 엘지.필립스 엘시디 주식회사 합착기의 제어 방법
US8083226B2 (en) 2008-08-29 2011-12-27 Brother Kogyo Kabushiki Kaisha Sheet guiding apparatus with an electric field or charge inverting portion
CN102683259A (zh) * 2011-03-11 2012-09-19 Ap系统股份有限公司 衬底卡盘单元、包含所述衬底卡盘单元的衬底处理设备,以及衬底转移方法
CN107475690A (zh) * 2017-08-30 2017-12-15 武汉华星光电技术有限公司 玻璃基板承载装置、加工辅助机构以及辅助加工的方法
WO2020017314A1 (ja) * 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480817B1 (ko) * 2002-03-20 2005-04-06 엘지.필립스 엘시디 주식회사 합착기의 제어 방법
US8083226B2 (en) 2008-08-29 2011-12-27 Brother Kogyo Kabushiki Kaisha Sheet guiding apparatus with an electric field or charge inverting portion
CN102683259A (zh) * 2011-03-11 2012-09-19 Ap系统股份有限公司 衬底卡盘单元、包含所述衬底卡盘单元的衬底处理设备,以及衬底转移方法
CN107475690A (zh) * 2017-08-30 2017-12-15 武汉华星光电技术有限公司 玻璃基板承载装置、加工辅助机构以及辅助加工的方法
WO2020017314A1 (ja) * 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置
JPWO2020017314A1 (ja) * 2018-07-19 2020-12-17 ボンドテック株式会社 基板接合装置
US20210320024A1 (en) * 2018-07-19 2021-10-14 Bondtech Co., Ltd. Substrate bonding device
US12094747B2 (en) * 2018-07-19 2024-09-17 Bondtech Co., Ltd. Substrate bonding device

Also Published As

Publication number Publication date
JP4416911B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
US6243251B1 (en) Electrostatic chuck, and method of and apparatus for processing sample using the chuck
US5460684A (en) Stage having electrostatic chuck and plasma processing apparatus using same
JP3911787B2 (ja) 試料処理装置及び試料処理方法
US7541283B2 (en) Plasma processing method and plasma processing apparatus
JP2009272646A (ja) スパッタリング装置
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
US11107694B2 (en) Method for releasing sample and plasma processing apparatus using same
JP2879887B2 (ja) プラズマ処理方法
US20190304824A1 (en) Plasma processing apparatus and method of transferring workpiece
US20030236004A1 (en) Dechucking with N2/O2 plasma
US10262877B2 (en) Apparatus and method for reducing substrate sliding in process chambers
JPH05160076A (ja) ドライエッチング装置
JP2001077186A (ja) 真空処理方法
JPH11251257A (ja) 基板熱処理装置及び同装置からの基板の分離方法
JP4226101B2 (ja) 静電チャックプレート表面からの基板離脱方法
JP4647122B2 (ja) 真空処理方法
JPH11233605A (ja) 静電チャックステージ
JP4640876B2 (ja) 基板搬送装置
JP2000100915A (ja) 半導体製造装置
JP2002134489A (ja) 基板除電方法、気相堆積装置、半導体装置の製造方法
JP4666817B2 (ja) 高誘電体のエッチング装置
KR100319468B1 (ko) 플라즈마 처리 방법
JP2009164620A (ja) スパッタリング装置
JPH05291384A (ja) 静電吸着方法
JP4746167B2 (ja) 基板搬出入方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091102

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

R150 Certificate of patent or registration of utility model

Ref document number: 4416911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151204

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees