JP4406497B2 - スタックドチップサイズパッケージの製造方法 - Google Patents

スタックドチップサイズパッケージの製造方法 Download PDF

Info

Publication number
JP4406497B2
JP4406497B2 JP2000195156A JP2000195156A JP4406497B2 JP 4406497 B2 JP4406497 B2 JP 4406497B2 JP 2000195156 A JP2000195156 A JP 2000195156A JP 2000195156 A JP2000195156 A JP 2000195156A JP 4406497 B2 JP4406497 B2 JP 4406497B2
Authority
JP
Japan
Prior art keywords
stacked
semiconductor chip
bonding
metal
chippusai
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000195156A
Other languages
English (en)
Other versions
JP2001035999A (ja
Inventor
相 ▲ウク▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001035999A publication Critical patent/JP2001035999A/ja
Application granted granted Critical
Publication of JP4406497B2 publication Critical patent/JP4406497B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、スタックドチップサイズパッケージの製造方法に関するものであり、より詳しくは、少なくとも２個以上の半導体チップをスタックキングして半導体チップ程度の大きさで一つのパッケージで構成したスタックパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、メモリチップの容量増大化が急速に進んでいる。この点に関しては現在、１２８Ｍ ＤＲＡＭが量産段階にあるが、近い将来、２５６Ｍ ＤＲＡＭの量産がこれに代わって行われる動向にある。
【０００３】
一般的に、メモリチップの容量増大、則ち高集積化の達成方法として、限定された半導体素子の空間内に多数のセルを製造する技術が開示されている。このような方法では、精密な微細線幅を要求する等、高難度の技術及び多くの開発時間を必要とする。したがって、最近、より容易に高集積化が達成できるスタッキング（Ｓｔａｃｋｉｎｇ）技術が開発され、これに対する研究が盛んに行われている。
【０００４】
半導体業界におけるスタッキングとは、少なくとも二つ以上の半導体素子を垂直に積上げてメモリ容量を倍加させる技術である。こうしたスタッキングによれば、例えば２個の６４Ｍ ＤＲＡＭ級素子を積層して１２８Ｍ ＤＲＡＭ級で、２個の１２８Ｍ ＤＲＡＭ級素子を積層して２５６Ｍ ＤＲＡＭ級で構成できる。
【０００５】
前記の様なスタッキングによるパッケージの典型的な一例の構造は次の通りである。ボンディングパッドが上面に配置された半導体チップにリードフレームのインナーリードを接着剤で付着し、このインナーリードはボンディングパッドに金属ワイヤにより連結する。全体が封止剤でモールドされると、リードフレームのアウタリードが封止剤の両側に突出される。
【０００６】
こうした一つのパッケージ上に同様な構造のパッケージが積層される。則ち、上部に積層されるパッケージのアウタリードが下部パッケージのリードフレーム中間に接合されて、電気的に連結する。
【０００７】
しかしながら、前記の一般的なスタックパッケージは、パッケージの全体厚さが厚すぎるという短所がある。また、上部パッケージの信号伝達経路が、上部パッケージのアウタリードを通して下部パッケージのリードフレームを経なければならないため、電気的な信号経路が長すぎるという短所もある。特に、上部及び下部パッケージのリードをハンダ付けで接合するが、このハンダ付け不良のため接続不良がしばしば発生した。
【０００８】
これを解消するために、従来は図１に示したスタックパッケージが提示された。同図に示すように、上部半導体チップ１ａ及び下部半導体チップ１ｂのボンディングパッド形成面が所定間隔をおいて配置される。上部リードフレーム２ａ及び下部リードフレーム２ｂが各半導体チップ１ａ、１ｂのボンディングパッド形成面に接着され、そのインナーリードが金属ワイヤ３によりボンディングパッドに電気的に連結する。一方、上部リードフレーム２ａ、下部リードフレーム２ｂの外側端部が下部リードフレーム２ｂの中間部分にボンディングされている。下部リードフレーム２ｂのアウターリードのみが露出するように、全体結果物が封止剤４でモールドされている。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記の従来のスタックパッケージでは、次の様な問題点が生じてしまう。まず、信号伝達経路は低減されたが、ある一つの半導体チップに不良が発生すると、２個の半導体チップとも不良処理しなければならないという問題点がある。
【００１０】
また、各リードフレームが対向して配置されるため、リードフレーム間の公差により不良が発生する恐れがある。そして、リードフレーム間をレーザーで接合させるため、高価なレーザー装備が必要になる。特に各リードフレームが半永久的に接合されるため、以後の保守作業が殆ど不可能になる。さらに、チップの大きさが変更されると、それによるリードフレームを新たに製作しなければならない。
【００１１】
さらなる問題点としては、各半導体チップが封止剤で完全密閉されるため、駆動中の熱発散が効果的に行われない。すなわち、放熱板の機能をもつヒートシンク（ｈｅａｔ ｓｉｎｋ）を設ける部分がないため、熱発散がうまく行われない。
【００１２】
従って、本発明は前記問題点を解消する為になされたもので、その目的とするところは、全体厚さを増加させることなく、信号干渉を排除すると共に、信号伝達経路を短くできるスタックドチップサイズパッケージの製造方法を提供することにある。
【００１３】
本発明の他の目的は、高価のレーザー装備を用いず、簡単な工程で積層された半導体チップ間の電気的信号連結を具現することにある。
【００１４】
本発明の更に他の目的は、各半導体チップの分離を容易にして、ある半導体チップの不良のためスタックパッケージ全体の廃棄処分するという事態を防止することにある。
【００１５】
本発明の更に他の目的は、ヒートシンクの付着を可能とし、熱発散特性を向上させることにある。
【００１６】
【課題を解決するための手段】
前記目的を達成する為に、本発明によるスタックドチップサイズパッケージは、複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階、前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、一端が前記露出した各ボンディングパッドに連結し、他端が各半導体チップの端部へ延びる金属トレースを形成する段階、スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離すると共に、前記金属トレースの他端を前記絶縁層の各々の側部を通して露出させる段階、前記個々に切断した各半導体チップのボンディングパッド形成面を接合して、前記金属トレースの各々を電気的に連結する段階、前記露出した金属トレースの他端に金属ワイヤの一端をボンディングする段階、及び前記金属ワイヤの他端と各半導体チップの反対面が露出するように、前記接合された上部及び下部半導体チップの両側部を封止剤にてモールドする段階を含むことを特徴とする。
【００１７】
前記の本発明の構成によれば、リードフレームの代りに金属トレースを用いるため信号干渉が最小化し、リードフレーム使用が排除されるためリードフレーム接合のための高価のレーザー装備が不要になる。また、封止剤の積層された半導体チップの側部のみをモールドするため、この部分の封止剤さえ除去すれば積層された半導体チップを容易に分離でき、かつ半導体チップの表面が封止剤から露出するため、ヒートシンクの付着が可能になる。
【００１８】
【発明の実施の形態】
実施の形態１．図２乃至図２２は本発明の実施の形態１によるチップサイズパッケージを製造工程の順に示す図である。まず、図２に示すように、複数の半導体チップの構成されたウェーハ１０を回転テーブル上に置き、図３のように回転テーブルを回転させながら絶縁層２０をウェーハ１０上にスピンコーティングすれば、図４のようにウェーハ１０表面に絶縁層２０が一定厚さに塗布される。
【００１９】
その後、図５のように絶縁層２０をエッチングしてボンディングパッド１１の露出するビアホール２１を形成する。続いて、絶縁層２０上に金属層を蒸着後、この金属層をパターニングして金属トレース３０（図６参照）を形成するが、このときのパターニングした金属トレース３０の構造を図６に平面図で示す。図６では前記の各ボンディングパッド１１に金属トレース３０が電気的に連結した構造を示しているが、但し絶縁層２０の中央の金属層は除去されないで残っている形状を示している。中央に残した金属層３１はパワーまたは接地用として、前記の各ボンディングパッド１１中のパワーまたは接地用パッドに残した金属層３１が連結する。一方、図７は電気信号用ボンディングパッド１１に連結した金属トレース３０を示すもので、図６のVII−VII線に沿う断面図である。図８はパワーまたは接地用ボンディングパッド１１に連結した金属層３１を示すもので、図６のVIII−VIII線に沿う断面図である。
【００２０】
一方、金属トレース３０は単層構造でなくアルミニウム／ニッケル／金の積層された３層構造であることが望ましい。アルミニウムはボンディングパッド１１の材質であるアルミニウムと直接接触する役割を、ニッケルはアルミニウムと金との反応を防止する拡散防止層の役割を、金は次工程時に速く拡散されてよく接合されるようにする役割をそれぞれ果たしている。一方、アルミニウムは５，０００Å、ニッケルは２，０００Å、金は５，０００Å程度の厚さで蒸着し、特に金属トレース３０の全体厚さは１０，０００〜２０，０００Å程度で制御することが望ましい。また、金属トレース３０は前述した材質と３層構造の代りに、アルミニウム／パラジウム／金、アルミニウム／白金／金、アルミニウム／銅／ニッケル／クロム／金、アルミニウム／銅／ニッケル／コバルト／金、アルミニウム／ニッケル／金／錫、アルミニウム／ニッケル／クロム／金／錫、及びアルミニウム／コバルト／金／錫からなる群から選択された他の構造に代替可能である。
【００２１】
続いて、スクライブラインに沿ってウェーハ１０を切断して図９に示す個々の半導体チップ４０、４１に分離する。次に、２個の半導体チップ４０、４１を接着する工程を行うが、この接着方法には次の様な２種類がある。
【００２２】
第一は、図１１のように、プラズマで各半導体チップ４０、４１の金属トレース３０表面を洗浄して、その表面すなわち金材質の表面を活性化させる。また、絶縁層２０をソフト硬化させる。この状態から、図９のように上部半導体チップ４０を返して下部半導体チップ４１表面に置く。次に、熱圧着を行うと、図１２のように活性化した各金属トレース３０表面が接合し始めることになり、図１３のように二つの金属トレース３０が完全に接合する。同様に、図１０のように絶縁層２０も互いに接合する。次に、前記の処理結果として得られた物の全体をハード硬化して接合境界面を堅くする。熱圧着温度は略３００℃程度が望ましい。
【００２３】
第二は、絶縁層２０をソフト硬化できない場合に適用される。図１４のように各絶縁層２０間に接着剤５０を塗布後、熱圧着して、接着剤５０内の気泡を除去すると共に各金属トレース３０も接合する。次に、前記の処理結果として得られた物の全体を硬化させると、図１５のように接着剤５０を介して上部半導体チップ４０及び下部半導体チップ４１が接合される。
【００２４】
第一の方法を用いたことを前提として、図１６のように上下に積層された各半導体チップ４０、４１の両側面を研磨具６０で研磨して金属トレース３０を絶縁層２０から露出させる。次に、図１７のように露出した金属トレース３０部分を微少エッチングして、金属トレース３０の露出部分に埋め込んだ異質物を除去する。或いは図１８のように、研磨具６０の代りにノズル７０を通して各半導体チップ４０、４１の両側面に研磨剤を噴射して研磨する事も出来る。
【００２５】
続いて、図１９のように、外部接続端子として働く金属ワイヤ８０の一端を、露出した金属トレース３０にボンディングする。次に、図２０のように全体結果物を立てた後、半導体チップ４０、４１の両側面に治具９０を貼り合わせた状態で、その間に封止剤１００を塗布すると、図２１のようになる。最後に、図２２のように治具９０を分離すると、封止剤１００が上下に積層されて接合された半導体チップ４０、４１の両側部のみモールドした状態になり、上部半導体チップ４０の表面と下部半導体チップ４１の下面が露出した状態になり、金属ワイヤ８０の他端は封止剤１００で露出されて基板に実装することができる。
【００２６】
図２３は本発明の実施の形態１において、上部面に凹凸構造を持つヒートシンク１３０が上部半導体チップ４０の表面に付着されるスタックドチップサイズパッケージを示す断面図である。
【００２７】
【発明の効果】
以上から説明したように、本発明によれば、積層された上部及び下部半導体チップの各ボンディングパッドが、金属トレースを介して直接外部接続端子に連結するため、電気信号伝達経路が短くなる。かつ、金属トレースを用いるため、相互間の信号干渉が最小化する。
【００２８】
また、リードフレーム使用が排除されるので、高価のレーザー装備を使用することなく、簡単な熱圧着方法にて半導体チップの積層が可能になる。
【００２９】
また、封止剤は積層された半導体チップの側部のみをモールドするため、ある半導体チップに不良が発生すれば、側部にある封止剤のみを除去して、不良半導体チップのみを廃棄できるという利点もある。
【００３０】
さらに、各半導体チップの反対面は共に露出状態であるから、熱発散能力が向上し、特に露出面にヒートシンクの付着が可能になる。
【００３１】
しかも、各半導体チップの側部が封止剤でモールドされるため、外部からの水分侵入が防止される。
【００３２】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００３３】
【図１】従来のスタックパッケージを示す断面図である。
【図２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、ウェーハーを回転テーブル上に置いた状態を示す状態図である。
【図３】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、絶縁層をウェーハー上にスピンコーティングする状況を示した状態図である。
【図４】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、絶縁層をウェーハー上にスピンコーティングした状況を示した状態図である。
【図５】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属トレースを形成する状況を示した状態図である。
【図６】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属トレースの平面図である。
【図７】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、図６のVII−VII断面図である。
【図８】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、図６のVIII−VIII断面図である。
【図９】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップを熱圧着する状況を表す状態図である。
【図１０】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップの熱圧着後の状況を表す状態図である。
【図１１】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上部半導体チップと下部半導体チップの金材質表面を活性化し、絶縁層をソフト硬化させる状況を表す状態図である。
【図１２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、活性化した金属表面が接合する状況を表す状態図である。
【図１３】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、二つの金属トレースが完全に接合した状況を表す状態図である。
【図１４】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、各絶縁層間に接着剤を塗布後、熱圧着して、接着剤内の気泡を除去すると共に各金属トレースを接合する状況を表す状態図である。
【図１５】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、接着剤を介して上部半導体チップ及び下部半導体チップが接合される状況を表わす状態図である。
【図１６】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、上下に積層された各半導体チップの両側面を研磨具で研磨して金属トレースを絶縁層から露出させる状況を表す状態図である。
【図１７】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、露出した金属トレース部分を微少エッチングして、金属トレースの露出部分に埋め込んだ異質物を除去する状況を表す状態図である。
【図１８】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、研磨具の代りにノズルを通して各半導体チップの両側面に研磨剤を噴射して研磨する状況を表す状態図である。
【図１９】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、外部接続端子として働く金属ワイヤの一端を、露出した金属トレースにボンディングする状況を表す状態図である。
【図２０】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、全体結果物を表す状態図である。
【図２１】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、全体結果物を立てた後、半導体チップの両側面に治具を貼り合わせた状態で、その間に封止剤を塗布する状況を表す状態図である。
【図２２】本発明の実施の形態１によるスタックドチップサイズパッケージを製造する工程における、金属ワイヤの他端を基板に実装する状況を表す状態図である。
【図２３】本発明の実施の形態１によるスタックドチップサイズパッケージを示す断面図である。
【符号の説明】
【００３４】
１０ ウェーハ
１１ ボンディングパッド
２０ 絶縁層
３０ 金属トレース
４０ 上部半導体チップ
４１ 下部半導体チップ
６０ 研磨具
７０ ノズル
８０ 金属ワイヤ
１００ 封止剤
１３０ ヒートシンク

Claims (7)

  1. 複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階、
    前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、一端が前記露出した各ボンディングパッドに連結し、他端が各半導体チップの端部へ延びる金属トレースを形成する段階、
    スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離すると共に、前記金属トレースの他端を前記絶縁層の各々の側部を通して露出させる段階、
    前記個々に切断した各半導体チップのボンディングパッド形成面を接合して、前記金属トレースの各々を電気的に連結する段階、
    前記露出した金属トレースの他端に金属ワイヤの一端をボンディングする段階、
    及び、
    前記金属ワイヤの他端と各半導体チップの反対面が露出するように、前記接合された上部及び下部半導体チップの両側部を封止剤にてモールドする段階を含むことを特徴とするスタックドチップサイズパッケージの製造方法。
  2. 前記各半導体チップの接合段階は、
    前記絶縁層の各々をソフト硬化する段階、
    前記絶縁層と前記金属トレースの各々を熱圧着する段階、及び
    前記絶縁層の各々をハード硬化する段階からなることを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
  3. 前記金属トレースの熱圧着前に、前記金属トレースをプラズマで洗浄して活性化させる段階をさらに行うことを特徴とする請求項２に記載のスタックドチップサイズパッケージの製造方法。
  4. 前記各半導体チップの接合段階は、
    前記半導体チップの各絶縁層を接着剤により接着する段階、及び
    前記各絶縁層と接着剤を硬化して接合する段階からなることを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
  5. 前記半導体チップの分離後、各半導体チップの側面を研磨する段階をさらに行うことを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
  6. 前記研磨段階後、前記絶縁層を通して露出する前記金属トレースの他端に付着された異質物の除去のために微少エッチングを行うことを特徴とする請求項５記載のスタックドチップサイズパッケージの製造方法。
  7. 前記封止剤のモールド段階後、前記上部半導体チップの表面にヒートシンクを付着する段階をさらに含むことを特徴とする請求項１に記載のスタックドチップサイズパッケージの製造方法。
JP2000195156A 1999-06-28 2000-06-28 スタックドチップサイズパッケージの製造方法 Expired - Fee Related JP4406497B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999/P24627 1999-06-28
KR1019990024627A KR100333384B1 (ko) 1999-06-28 1999-06-28 칩 사이즈 스택 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2001035999A JP2001035999A (ja) 2001-02-09
JP4406497B2 true JP4406497B2 (ja) 2010-01-27

Family

ID=19595860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000195156A Expired - Fee Related JP4406497B2 (ja) 1999-06-28 2000-06-28 スタックドチップサイズパッケージの製造方法

Country Status (4)

Country Link
US (2) US6589813B1 (ja)
JP (1) JP4406497B2 (ja)
KR (1) KR100333384B1 (ja)
TW (1) TW476145B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
DE102004041888B4 (de) * 2004-08-30 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US8890312B2 (en) * 2006-05-26 2014-11-18 The Hong Kong University Of Science And Technology Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use
US7772047B2 (en) * 2007-06-28 2010-08-10 Sandisk Corporation Method of fabricating a semiconductor die having a redistribution layer
US7763980B2 (en) * 2007-06-28 2010-07-27 Sandisk Corporation Semiconductor die having a distribution layer
KR100867093B1 (ko) * 2007-10-08 2008-11-04 주식회사 동부하이텍 시스템 인 패키지의 웨이퍼 적층방법
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US8486758B2 (en) * 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
KR20240012369A (ko) * 2021-05-21 2024-01-29 가부시끼가이샤 레조낙 반도체 장치의 제조 방법, 및, 반도체 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH05326735A (ja) * 1992-05-14 1993-12-10 Toshiba Corp 半導体装置及びその製造方法
FR2696871B1 (fr) 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
JP2526511B2 (ja) * 1993-11-01 1996-08-21 日本電気株式会社 半導体装置
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5627112A (en) * 1995-11-13 1997-05-06 Rockwell International Corporation Method of making suspended microstructures
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
US6190947B1 (en) * 1997-09-15 2001-02-20 Zowie Technology Corporation Silicon semiconductor rectifier chips and manufacturing method thereof
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same

Also Published As

Publication number Publication date
US6828686B2 (en) 2004-12-07
TW476145B (en) 2002-02-11
JP2001035999A (ja) 2001-02-09
US20030183945A1 (en) 2003-10-02
KR100333384B1 (ko) 2002-04-18
US6589813B1 (en) 2003-07-08
KR20010004042A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
JP4406497B2 (ja) スタックドチップサイズパッケージの製造方法
JP4412439B2 (ja) メモリモジュール及びその製造方法
JP3839323B2 (ja) 半導体装置の製造方法
KR100290784B1 (ko) 스택 패키지 및 그 제조방법
US7598121B2 (en) Method of manufacturing a semiconductor device
JP3913481B2 (ja) 半導体装置および半導体装置の製造方法
US6916686B2 (en) Method of manufacturing a semiconductor device
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP2001057404A (ja) 半導体装置およびその製造方法
JP2004140037A (ja) 半導体装置、及びその製造方法
KR20010061849A (ko) 웨이퍼 레벨 패키지
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2001035998A (ja) ウェーハレベルスタックパッケージ及びその製造方法
JP2001237258A (ja) 半導体装置の製造方法
JP2003249604A (ja) 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
US20020022312A1 (en) Method of fabricating semiconductor device
JP2003188312A (ja) 半導体装置、半導体積層ユニット、およびその製造方法
JP2003309227A (ja) 半導体装置およびその製造方法
JPH0547988A (ja) 半導体装置
JPS62196839A (ja) ハイブリツド型半導体装置
KR100279249B1 (ko) 적층형패키지및그의제조방법
JP2004047563A (ja) 半導体装置
JP2001210781A (ja) 半導体装置及びその製造方法
JP2001210779A (ja) 半導体チップおよび半導体チップの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees