JP4363619B2 - 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法 - Google Patents
薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法 Download PDFInfo
- Publication number
- JP4363619B2 JP4363619B2 JP2003035189A JP2003035189A JP4363619B2 JP 4363619 B2 JP4363619 B2 JP 4363619B2 JP 2003035189 A JP2003035189 A JP 2003035189A JP 2003035189 A JP2003035189 A JP 2003035189A JP 4363619 B2 JP4363619 B2 JP 4363619B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- response
- polarity inversion
- color data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ型液晶表示装置に係り、特にスルーレートを減少させうる薄膜トランジスタ型液晶表示装置のソースドライバ回路に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置はパネルのゲートラインを駆動するためのゲートドライバとパネルのソースラインを駆動するためのソースドライバを具備する。ゲートドライバがパネルに高電圧を印加してパネルを導通状態にした後に、ソースドライバがそれぞれのソースラインに色を表示するための階調電圧(ソースドライバ出力信号)を印加することによってパネルに画面を表示する。
【０００３】
さらに詳しく説明すると、ソースドライバはパネルにディスプレイされる１画素当たり６ビットのカラーデータをプロセッサから１画素ずつ入力される。ソースドライバにはパネルのゲートラインの１ライン分の画素についてのカラーデータが入力されラッチされる。パネルのゲートラインの１ライン分に相当するカラーデータを全てラッチした後に、最後にそのライン分の各画素のカラーデータをまとめて、カラーを表示する電圧をパネルに１ラインずつ同時に印加する。この際、ゲートドライバはゲートラインのうち１ラインだけに高い電圧を印加してソースラインに印加されたカラーデータが該当ゲートラインに保存されうるようトランジスタをターンオンさせ電圧が貯蔵されカラーが表示できるようにする。
【０００４】
図１は従来の薄膜トランジスタ型液晶表示装置のソースドライバ回路を示すブロック図である。
【０００５】
図２は図１のソースドライバ回路の動作を示すタイミング図である。
【０００６】
図１を参照すれば、従来のソースドライバ回路１００はシフトレジスタ１１０、第１データラッチ部１２０、第２データラッチ部１３０、デコーダ１４０及び出力バッファ部１５０を備える。
【０００７】
シフトレジスタ１１０はメインクロック信号ＭＣＬＫを受信して第１データラッチ部１２０に印加する。メインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡが第１データラッチ部１２０に入力されラッチされる。第２データラッチ部１３０は第１データラッチ部１２０からカラーデータＤＡＴＡを受信し第１クロック信号ＣＬＫ１に応答して出力する。デコーダ１４０は第２データラッチ部１３０から出力されるカラーデータＤＡＴＡを受信し電圧制御信号ＶＧＭＡに応答してカラーデータＤＡＴＡが一定電圧レベルを有するようにする。出力バッファ部１５０は一定した電圧レベルを有するカラーデータＤＡＴＡを受信し所定の基準電圧を基準にして基準電圧より高い電圧であるか低い電圧であるかを表示する極性反転信号ＰＯＬに応答してカラーデータＹＤＡＴＡの極性を表示してパネル１６０に出力する。
【０００８】
ところが、ソースドライバ回路１００において出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡはスルーレート(Slew Rate)が重要な要素の一つである。特に、ＵＸＧＡ(Ultra Extended Graphics Array)級パネル以上では水平同期区間が１３μｓ〜１５μｓほどにしかならないため、出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートが３μｓ以上の場合は良好な画質駆動が困難である。
【０００９】
出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートはパネル１６０の高負荷によってさらに制約を受けるため、ソースドライバ回路１００の外部のパネル１６０上の抵抗やキャパシタによって矩形波のような駆動ができない。
【００１０】
図２を参照すると、出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡは第１クロック信号ＣＬＫ１に応答して出力される。極性反転信号ＰＯＬの位相が変わる度にカラーデータＹＤＡＴＡの極性が基準電圧ＶＣＯＭを基準にして変わることが分かる。
【００１１】
カラーデータＹＤＡＴＡが第１クロック信号ＣＬＫ１に応答して出力されるが、第１クロック信号ＣＬＫ１は第２データラッチ部１３０に印加される信号なので出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートには第２データラッチ部１３０から出力バッファ部１５０までの移動時間が含まれる。図２においても長いスルーレートによってカラーデータＹＤＡＴＡの出力曲線が緩やかに変わることが分かる。
【００１２】
このようにスルーレートが延びる（カラーデータの出力が所望の値となるまでに時間がかかる）ことによってソースドライバ回路における電流消費が多くなり、高い負荷及び高解像度を有するパネルの特性が不安定になる問題点がある。
【００１３】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的はカラーデータをパネルに印加する信号が入力される前に予めカラーデータをソースドライバ回路の出力バッファ部に印加してパネルに印加されるカラーデータのスルーレートを減らせる（カラーデータの出力が所望の値になるまでの時間を減少させる）ソースドライバ回路を提供するところにある。
【００１４】
本発明がなそうとする他の技術的課題は、カラーデータをパネルに印加する信号が入力される前に予めカラーデータをソースドライバ回路の出力バッファ部に印加してパネルに印加されるカラーデータのスルーレートを調節する方法を提供するところにある。
【００１５】
【課題を解決するための手段】
前述した技術的課題を達成するための本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路は、データラッチ部、スイッチバッファ部及び出力制御部を備えることを特徴とする。
【００１６】
データラッチ部はメインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する。
【００１７】
スイッチバッファ部は前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する。
【００１８】
出力制御部は前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する。
【００１９】
望ましくは、前記第１信号は前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、前記極性反転信号の位相が変わらない場合は、前記第１クロック信号が前記第１信号として発生することを特徴とする。
【００２０】
また、前記第２信号は前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持することを特徴とする。
【００２１】
望ましくは、前記出力制御部は前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部、第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される度に活性化され、前記極性反転信号の位相が変わらない場合は、前記第１クロック信号を前記第１信号として発生する第１信号発生部及び前記極性反転信号、前記遅延部の出力信号、及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は、現在の状態を維持する前記第２信号を発生する第２信号発生部を備えることを特徴とする。前記第２信号発生部は前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備える。
【００２２】
前記遅延部は複数個のフリップフロップを備えることを特徴とする。前記第１信号発生部は第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップ、前記第１フリップフロップの出力及び前記第２フリップフップの出力信号を受信して排他的論理和演算する第２排他的論理和手段、前記第２排他的論理和手段の出力を反転して出力する第２インバータ、前記第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段、前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段及び前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段を備えることを特徴とする。
【００２３】
前記第２信号発生部は前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段、前記第１排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチ及び該ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータを備えることを特徴とする。
【００２４】
前述した技術的課題を達成するための本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路はデータラッチ部及びスイッチバッファ部を備えることを特徴とする。
【００２５】
データラッチ部はメインクロック信号に応答してカラーデータを受信して保存し、
所定の第１信号に応答して保存された前記カラーデータを出力する。スイッチバッファ部は前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する。
【００２６】
望ましくは、前記第１信号は前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して発生され、前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、前記極性反転信号の位相が変わらない場合は前記第１クロック信号が前記第１信号として発生されることを特徴とする。また前記第２信号は前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クック信号に応答して発生され、前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持することを特徴とする。
【００２７】
前述した技術的課題を達成するための本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路は、第１データラッチ部、第２データラッチ部、デコーディング部、出力バッファ部、出力スイッチ部及び出力制御部を備えることを特徴とする。
【００２８】
第１データラッチ部はメインクロック信号に応答してカラーデータを受信して保存する。第２データラッチ部は前記第１データラッチ部から出力される前記カラーデータを受信して保存した後所定の第１信号に応答して保存された前記カラーデータを出力する。デコーディング部は所定の電圧制御信号に応答して前記第２データラッチ部から出力される前記カラーデータがそれぞれ一定した電圧を表示するよいうにする。出力バッファ部は前記デコーディング部から出力される前記カラーデータを受信しバッファリングして出力する。出力スイッチ部は所定の第２信号に応答して前記出力バッファ部から出力される前記カラーデータをパネルに印加したり遮断したりする。
【００２９】
出力制御部は前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する。
【００３０】
望ましくは、前記出力制御部は前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部、第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される度に活性化され、前記極性反転信号の位相が変わらない場合前記第１クロック信号を前記第１信号として発生する第１信号発生部及び前記極性反転信号、前記遅延部の出力信号及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持する前記第２信号を発生する第２信号発生部を備える。
【００３１】
第２信号発生部は前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備える。前記遅延部は複数個のフリップフロップを備える。前記第１信号発生部は第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップ、前記第１フリップフロップの出力及び前記第２フリップフロップの出力信号を受信して排他的論理和演算する第２排他的論理和手段、該第２排他的論理和手段の出力を反転して出力する第２インバータ、該第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段、前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段及び前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段を備える。
【００３２】
前記第２信号発生部は前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段、該排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチ、該ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータを備える。
【００３３】
前述した他の技術的課題を達成するための本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路においてパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法は、（ａ）メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する段階、及び（ｂ）前記出力されるカラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する段階を備えることを特徴とする。
【００３４】
前記(ａ)段階は、(ａ１)前記メインクロック信号に応答して前記カラーデータを受信して保存する段階、(ａ２)前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号を発生する段階、及び(ａ３)前記第１信号に応答して前記カラーデータを出力する段階を備えることを特徴とする。前記(ａ２)段階は、(ａ２１)前記第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する段階、(ａ２２)前記(ａ２１)段階の出力を反転して出力する段階、(ａ２３)前記(ａ２２)段階の出力及び前記第１クロック信号を論理積演算する段階、(ａ２４)メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を前記相異なる時間の間遅らせた前記二つの信号を排他的に論理和演算する段階、(ａ２５)前記(ａ２３)段階と前記(ａ２４)段階の出力を論理和演算して前記第１信号を発生する段階と、を含むことを特徴とする。
【００３５】
前記(ｂ)段階は、(ｂ１)前記出力されるカラーデータを受信し前記カラーデータがそれぞれ一定した電圧を表示するようデコーディングする段階、(ｂ２)前記デコーディングされたカラーデータを受信しバッファリングして出力する段階、(ｂ３)前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第２信号を発生する段階、及び(ｂ４)前記第２信号に応答して前記カラーデータを前記パネルに印加する段階を備えることを特徴とする。前記(ｂ３)段階は(ｂ３１)メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号及び前記極性反転信号を遅らせた信号を受信して排他的論理和演算する段階、(ｂ３２)前記(ｂ３１)段階の出力及び前記第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする段階、及び(ｂ３３)前記(ｂ３２)段階の出力を反転して前記第２信号を発生する段階と、
を含むことを特徴とする。
【００３６】
従って、本発明に係るソースドライバ回路及び方法は半導体チップの外部から別の信号を作らず既存の信号を用いてパネルに印加されるカラーデータの出力が所望の値になるまでの時間を減らせる長所がある。また本発明に係るソースドライバ回路はソースドライバ回路の内部のシフトレジスタと出力バッファ部が同時にスイッチングされながら発生されるスイッチング電流を分散させることによって消費電流の減少が可能であり、カラーデータの出力が所望の値になるまでの時間を減らすために出力バッファ部に使用されるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の減少が可能であるという長所がある。
【００３７】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分理解するためには本発明の望ましい実施形態を例示する添付した図面及び図面に記載された内容を参照すべきである。
【００３８】
以下、添付した図面に基づき本発明の望ましい実施形態を説明することによって本発明を詳述する。各図面に示された同一な参照符号は同様な構成要素を示す。
【００３９】
図３は本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路を示す図である。
【００４０】
図４は図３のソースドライバ回路３００の動作を示すタイミング図である。
【００４１】
図５は図３の出力制御部３９５を示す回路図である。
【００４２】
図３、図４及び図５を参照すれば、本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路３００はデータラッチ部３８０、スイッチバッファ部３９０及び出力制御部３９５を備えることを特徴とする。
【００４３】
データラッチ部３８０は、メインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００４４】
スイッチバッファ部３９０は、データラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００４５】
出力制御部３９５は、メインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。望ましくは、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生されることを特徴とする。
【００４６】
また、第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持することを特徴とする。
【００４７】
望ましくは、図５に示すように、出力制御部３９５はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する遅延部５１０、第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される度に活性化され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する第１信号発生部５２０及び極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する第２信号発生部５３０を備えることを特徴とする。
【００４８】
第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１_Ｄを発生する遅延クロック部５３６をさらに備える。
【００４９】
遅延部５１０は複数個のフリップフロップを備えることを特徴とする。第１信号発生部５２０は第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し遅らせて出力する第１及び第２フリップフロップ５２１、５２２、第１フリップフロップ５２１の出力及び第２フリップフロップ５２２の出力信号を受信して排他的論理和演算する第２排他的論理和手段５２３、第２排他的論理和手段５２３の出力を反転して出力する第２インバータ５２４、第２インバータ５２４の出力及び第１クロック信号ＣＬＫ１を論理積演算する論理積手段５２５、遅延部５１０のフリップフロップのうち一番目のフリップフロップ５１１の反転出力信号を反転した信号及び三番目のフリップフロップ５１３の出力信号を排他的論理和演算する第３排他的論理和手段５２７、及び第３排他的論理和手段５２７及び論理積手段５２５の出力を論理和演算して第１信号ＣＴＲＬＳ１として出力する論理和手段５２５を備えることを特徴とする。
【００５０】
第２信号発生部５３０は極性反転信号ＰＯＬ及び遅延部５１０の出力信号を受信して排他的論理和演算する第１排他的論理和手段５３１、第１排他的論理和手段５３１の出力及び遅延第１クロック信号ＣＬＫ１_Ｄを受信して出力するＳＲラッチ５３２、及びＳＲラッチ５３２の出力を反転して第２信号ＣＴＲＬＳ２として発生する第１インバータ５３５を備えることを特徴とする。
【００５１】
以下、図３、図４及び図５を参照して本発明の好適な第１の実施形態によるソースドライバ回路の動作を詳述する。
【００５２】
図３に示すように、データラッチ部３８０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００５３】
さらに詳述すれば、メインクロック信号ＭＣＬＫはデータラッチ部３８０の内部のシフトレジスタ３１０によって第１データラッチ部３２０に入力され、カラーデータＤＡＴＡはメインクロック信号ＭＣＬＫに同期されデータラッチ部３８０内部の第１データラッチ部３２０に印加される。第１データラッチ部３２０にラッチされたカラーデータＤＡＴＡは第２データラッチ部３３０に入力され第１信号ＣＴＲＬＳ１に応答して出力される。
【００５４】
図４のタイミング図を見れば、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの反転位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合は、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００５５】
このように働く第１信号ＣＴＲＬＳ１は出力制御部３９５から発生される。出力制御部３９５の構成及び機能は後述する。
【００５６】
第１信号ＣＴＲＬＳ１に応答してカラーデータＤＡＴＡはデータラッチ部３８０からスイッチバッファ部３９０の出力バッファ部３５０に伝達される。図４から分かるように、第１信号ＣＴＲＬＳ１の活性区間、すなわち論理ハイレベル区間内ではカラーデータＡＭＰＯＵＴは出力バッファ部３５０から出力される。この際、出力バッファ部３５０から出力されるカラーデータＡＭＰＯＵＴの極性は極性反転信号ＰＯＬに応じて基準電圧ＶＣＯＭを基準に変わることが分かる。極性反転信号ＰＯＬの位相が変わらない場合(ｉ）、（ｉｉ)には第１クロック信号ＣＴＲＬＳ１が第１信号ＣＴＲＬＳ１として使用され、第１クロック信号ＣＴＲＬＳ１に応答してカラーデータＡＭＰＯＵＴが出力バッファ部３５０から出力される。
【００５７】
スイッチバッファ部３９０はデータラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００５８】
さらに詳述すれば、データラッチ部３８０から出力されたカラーデータＤＡＴＡはスイッチバッファ部３９０内部のデコーディング部３４０で電圧制御信号ＶＣＭＡに応答して一定電圧レベルを有する。そして、カラーデータＤＡＴＡは出力バッファ部３５０に印加され出力される。カラーデータＤＡＴＡが出力バッファ部３５０まで印加され出力されることは第１信号ＣＴＲＬＳ１によってなされる。第２信号ＣＴＲＬＳ２はスイッチバッファ部３９０内部の出力スイッチ部３６０を制御してカラーデータＹＤＡＴＡをパネルに出力する。出力スイッチ部３６０は第２信号ＣＴＲＬＳ２が活性化されればターンオンされ、非活性化されればターンオフされる複数個のスイッチを備える。
【００５９】
第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する。
【００６０】
このような機能を果たす第２信号ＣＴＲＬＳ２は出力制御部３９５から発生される。出力制御部３９５の構成及び機能は後述する。
【００６１】
第１信号ＣＴＲＬＳ１によってカラーデータＤＡＴＡが出力スイッチ部３６０の直前まで至っており、このときに第２信号ＣＴＲＬＳ２がハイレベルに活性化されれば出力スイッチ部３６０がターンオンされながらカラーデータＹＤＡＴＡがパネルに出力される。第２信号ＣＴＲＬＳ２がハイレベルに活性化される間、第１信号ＣＴＲＬＳ１はローレベルに非活性化される。すなわち、第２信号ＣＴＲＬＳ２によって出力スイッチ部３６０からカラーデータＹＤＡＴＡがパネルに出力される間はデータラッチ部３８０に印加されるカラーデータＤＡＴＡは第２データラッチ部３８０に保存されており、出力スイッチ部３６０からパネル３７０にカラーデータＹＤＡＴＡが全て出力されれば、すなわち第２信号ＣＴＲＬＳ２がローレベルに非活性化されれば第１信号ＣＴＲＬＳ１がハイレベルに活性化され、第２データラッチ部３８０に保存されていたカラーデータＤＡＴＡは出力バッファ部３４０に印加される。
【００６２】
また、第２信号ＣＴＲＬＳ２がハイレベルに活性化される時間は第１クロック信号がハイレベルに活性化される時間と同様である。すなわち、スイッチバッファ部３９０の出力スイッチ部３６０からカラーデータＹＤＡＴＡがパネル３７０に印加される時間は従来のソースドライバ回路１００と同一でありながらデータラッチ部３８０のカラーデータＤＡＴＡは第１クロック信号ＣＬＫ１が印加される前に出力バッファ部３４０に転送される。従って、第１クロック信号ＣＬＫ１がハイレベルに発生されれば、すなわち第２信号ＣＴＲＬＳ２がハイレベルに発生されればカラーデータＹＤＡＴＡは出力スイッチ部３６０からパネルに直ちに出力される。
【００６３】
従来のソースドライバ回路１００では第１クロック信号ＣＬＫ１が発生された後カラーデータＤＡＴＡが第１及び第２データラッチ部３８０、デコーディング部３４０及び出力バッファ部３４０を通過する時間がパネル３７０に出力されるカラーデータＹＤＡＴＡのスルーレートに全て含まれる。しかし、本発明によれば第１クロック信号ＣＬＫ１が発生する前にカラーデータＤＡＴＡが予め出力バッファ部３４０に転送されているため、出力スイッチ部３６０からパネル３７０に出力されるカラーデータＹＤＡＴＡのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）は極めて減少する。
【００６４】
第１信号ＣＴＲＬＳ１と第２信号ＣＴＲＬＳ２を発生する出力制御部３９５について説明する。
【００６５】
出力制御部３９５はメインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。
【００６６】
望ましくは、出力制御部３９５は遅延部５１０、第１信号発生部５２０及び第２信号発生部５３０を備える。
【００６７】
遅延部５１０はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する。遅延部５１０は複数個のフリップフロップ５１１、５１２、５１３、５１４を備えることを特徴とする。
【００６８】
第１信号発生部５２０は第１クロック信号ＣＬＫに応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される毎に活性され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する。このため、第１信号発生部５２０は第１及び第２フリップフロップ５２１、５２２、排他的論理和手段５２３、５２７、インバータ５２４、５２６、論理積手段５２５及び論理和手段５２８を備える。
【００６９】
第１及び第２フリップフロップ５２１、５２２は第１クロック信号ＣＬＫ１に応答して動作され、極性反転信号ＰＯＬを受信し遅らせて第２排他的論理和手段５２３に印加する。また第１フリップフロップ５２１も極性反転信号ＰＯＬを遅らせて第２排他的論理和手段５２３に印加する。第２排他的論理和手段５２３の出力は第２インバータ５２４を経て論理積手段５２５に入力される。論理積手段５２５としては第１クロック信号ＣＬＫ１も印加される。
【００７０】
第２インバータ５２４の出力がハイレベルなら第２排他的論理和手段５２３の出力はローレベルであり、これは第２排他的論理和手段５２３の二つの入力が互いに同一な論理レベルを有することを意味する。すなわち、極性反転信号ＰＯＬが第１フリップフロップ５２１及び第２フリップフロップ５２２によって遅延され出力された信号の論理レベルが同一であるという意味なので、これは極性反転信号の論理レベルが所定時間の間に変化しないということを示す。この際論理積手段５２５に入力される第２インバータ５２４の出力がハイレベルなので、論理積手段５２５の出力は第１クロック信号ＣＬＫ１と同様な信号になる。
【００７１】
第１クロック信号ＣＬＫ１に同期される極性反転信号ＰＯＬの論理レベルが所定時間の間に変化しないため、遅延部５１０の三番目のフリップフロップ５１３の出力と一番目のフリップフロップ５１１の反転出力をインバータ５２６を通して受信する第３排他的論理和手段５２７の出力もローレベルになる。メインクロック信号ＭＣＬＫの周期は第１クロック信号ＣＬＫ１の周期に比べて相当に短いため、第１クロック信号ＣＬＫ１に同期される極性反転信号ＰＯＬの論理レベルが変わらなければメインクロック信号ＭＣＬＫに同期される極性反転信号の論理レベルも変わらないからである。ここで、第３排他的論理和手段５２７の入力は必ず遅延部５１０の一番目及び三番目のフリップフロップ５１１、５１３の出力である必要はなく、極性反転信号ＰＯＬが遅延される程が相異なる二つの入力であれば良い。第３排他的論理和手段５２７は極性反転信号ＰＯＬの論理レベルが変わるかどうかを感知する機能を果たすからである。
【００７２】
従って、第３排他的論理和手段５２７の出力がローレベルなので論理和手段５２８の出力である第１信号ＣＴＲＬＳ１は論理積手段５２５の出力と同様になり、論理積手段５２５の出力は第１クロック信号ＣＬＫ１と同様なので、結局極性反転信号ＰＯＬの論理レベルが変わらない場合は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。これは、図４の(ｉ)及び(ｉｉ)部分に該当する。図４のタイミング図の(ｉ)及び(ｉｉ)部分は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生されるため、出力バッファ部３４０の出力及び出力スイッチ部３６０の出力も従来のソースドライバ回路１００と同様な形態に出力される。
【００７３】
極性反転信号ＰＯＬの論理レベルが変われば、第３排他的論理和手段５２７の出力はハイレベルになり、よって論理和手段５２８は論理積手段５２５の出力の論理レベルを問わず第１信号ＣＴＲＬＳ１をハイレベルで出力する。すなわち、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの論理レベルが変われば極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化される。
【００７４】
第２信号発生部５３０は極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する。このため、第２信号発生部５３０は第１排他的論理和手段５３１、ＳＲラッチ５３２及び第１インバータ５３５を備える。第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１_Ｄを発生する遅延クロック部５３６をさらに備える。
【００７５】
極性反転信号ＰＯＬの論理レベルが変われば第１排他的論理和手段５３１の出力はハイレベルになり、ＳＲラッチ５３２の動作特性上ＳＲラッチ５３２の出力もハイレベルになる。従って、第１インバータ５３５の出力である第２信号ＣＴＲＬＳ２はローレベルになる。すなわち、極性反転信号ＰＯＬの論理レベルが変わる毎に第２信号ＣＴＲＬＳ２はローレベルで出力される。極性反転信号ＰＯＬの論理レベルが変わらなければ第１排他的論理和手段５３１の出力はローレベルになり、次いで第１クロック信号ＣＬＫ１が所定時間だけ遅延された遅延第１クロック信号ＣＬＫ１がハイレベルになればＳＲラッチ５３２の出力はローレベルになる。従って、第１インバータ５３５の出力である第２信号ＣＴＲＬＳ２はハイレベルになる。第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が変わるまでハイレベルを維持していてから極性反転信号ＰＯＬの位相が変わればローレベルに落ちる。
【００７６】
図４のタイミング図から分かる通り、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して遅延部５１０の一番目のフリップフロップ５１１と三番目のフリップフロップ５１３による遅延時間間ハイレベルに活性化された後ローレベルに落ちる。勿論、極性反転信号ＰＯＬの論理レベルが変わらない場合は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００７７】
第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答してローレベルに落ち、第１クロック信号ＣＬＫ１の立ち上がりエッジに応答してハイレベルに活性化される。第１クロック信号ＣＬＫ１の立ち上がりエッジよりやや後でハイレベルに活性化されることは遅延クロック部５３６による遅延時間のためである。
【００７８】
第１信号ＣＴＲＬＳ１と第２信号ＣＴＲＬＳ２はハイレベルに活性化される区間が重複されない。従って、第１信号ＣＴＲＬＳ１が活性化されデータラッチ部３８０に印加されたカラーデータＤＡＴＡがスイッチバッファ部３９０の出力バッファ部３４０まで転送された後第１信号ＣＴＲＬＳ１がローレベルに非活性化されれば、第２信号ＣＴＲＬＳ２がハイレベルに活性化され出力スイッチ部３６０をターンオンさせ、出力スイッチ部３６０から出力されるカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００７９】
そして、第２信号ＣＴＲＬＳ２がローレベルに非活性化されれば、再び第１信号ＣＴＲＬＳ１がハイレベルに活性化されデータラッチ部３８０のカラーデータＤＡＴＡをスイッチバッファ部３９０に印加する。従って、従来のソースドライバ回路１００で第１クロック信号ＣＬＫ１が発生される時間と同一な時間にパネル３７０にカラーデータＹＤＡＴＡが印加されるが、出力スイッチ部３６０からパネル３７０に印加されるカラーデータＹＤＡＴＡのスルーレートは従来のソースドライバ回路１００より減少されうる。
【００８０】
本発明の好適な実施形態に係るソースドライバ回路３００は半導体チップの外部から別に信号を作らず既存の信号を用いてパネルに印加されるカラーデータＹＤＡＴＡのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）が減らせる。また、本発明はドット反転型ソースドライバ回路以外もＮ-ライン反転型のモジュールにも適用できる。
【００８１】
本発明はソースドライバ回路内部のレベルシフターと出力バッファ部が同時にスイッチングされながら発生するスイッチング電流を分散させ消費電流の節減が可能であり、スルーレートを減らすために出力バッファ部に使われるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の節減が可能である。
【００８２】
ここで、第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２の活性化レベルをハイレベルにし、非活性化レベルをローレベルに定義して説明したが、回路を構成するによっては活性化レベルをローレベルにし非活性化レベルをハイレベルにすることができることは当然である。
【００８３】
本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００はデータラッチ部３８０及びスイッチバッファ部３９０を備えることを特徴とする。
【００８４】
データラッチ部３８０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００８５】
スイッチバッファ部３９０はデータラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００８６】
望ましくは、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合は、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００８７】
また、第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する。
【００８８】
当業者であれば、本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路の動作は第１実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００の動作から理解できよう。従って、この動作に対する詳細な説明は略する。
【００８９】
本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００は第１データラッチ部３２０、第２データラッチ部３３０、デコーディング部３４０、出力バッファ部３５０、出力スイッチ部３６０及び出力制御部３９５を備えることを特徴とする。
【００９０】
第１データラッチ部３２０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存する。第２データラッチ部３３０は第１データラッチ部３２０から出力されるカラーデータＤＡＴＡを受信して保存した後所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。デコーディング部３４０は所定の電圧制御信号ＶＧＭＡに応答して第２データラッチ部３３０から出力されるカラーデータＤＡＴＡがそれぞれ一定した電圧を表示するようにする。出力バッファ部３５０はデコーディング部３４０から出力されるカラーデータＤＡＴＡを受信しバッファリングしてカラーデータＡＭＰＯＵＴとして出力する。出力スイッチ部３６０は所定の第２信号ＣＴＲＬＳ２に応答して出力バッファ部３５０から出力されるカラーデータＡＭＰＯＵＴをパネル３７０にカラーデータＹＤＡＴＡとして印加したり遮断したりする。
【００９１】
出力制御部３９５はメインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。
【００９２】
出力制御部３９５はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する遅延部５１０、第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される時毎に活性化され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する第１信号発生部５２０及び極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する第２信号発生部５３０を備える。
【００９３】
第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１を発生する遅延クロック部５３６をさらに備える。遅延部５１０は複数個のフリップフロップ５１１、５１２、５１３、５１４を備える。第１信号発生部５２０は第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し遅らせて出力する第１及び第２フリップフロップ５２１、５２２、第１フリップフロップ５２１の出力及び第２フリップフロップ５２２の出力信号を受信して排他的論理和演算する第２排他的論理和手段５２３、第２排他的論理和手段５２３の出力を反転して出力する第２インバータ５２４、第２インバータ５２４の出力及び第１クロック信号ＣＬＫ１を論理積演算する論理積手段５２５、遅延部５１０のフリップフロップのうち一番目のフリップフロップ５１１の反転出力信号を反転した信号及び三番目のフリップフロップ５１３の出力信号を排他的論理和演算する第３排他的論理和手段５２７、及び第３排他的論理和手段５２７及び論理積手段５２５の出力を論理和演算して第１信号ＣＴＲＬＳ１として出力する論理和手段５２８を備える。
【００９４】
第２信号発生部５３０は極性反転信号ＰＯＬ及び遅延部５１０の出力信号を受信して排他的論理和演算する第１排他的論理和手段５３１、第１排他的論理和手段５３１の出力及び遅延第１クロック信号ＣＬＫ１_Ｄを受信して出力するＳＲラッチ５３２、ＳＲラッチ５３２の出力を反転して第２信号ＣＴＲＬＳ２として発生する第１インバータ５３５を備える。
【００９５】
当業者であれば、本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路の動作は第１実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００の動作から理解できよう。従って、この動作に対する詳細な説明は省略される。
【００９６】
図６は本発明の好適な第１の実施形態によるパネルに印加されるカラーデータのスルーレートを調節する方法を示すフローチャートである。
【００９７】
図７は図６の第６１０段階を説明するフローチャートである。
【００９８】
図８は図７の第７２０段階を説明するフローチャートである。
【００９９】
図９は図６の第６２０段階を説明するフローチャートである。
【０１００】
図１０は図９の第９３０段階を説明するフローチャートである。
【０１０１】
図６〜図１０を参照すれば、本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路においてパネルに印加されるカラーデータのスルーレートを調節する方法６００は、メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存されたカラーデータを出力する段階(第６１０段階)、及びこの出力されるカラーデータを受信し所定の第２信号に応答してカラーデータをパネルに印加する段階(第６２０段階)と、を含むことを特徴とする。
【０１０２】
さらに詳述すると、メインクロック信号に応答してカラーデータを受信して保存する段階(第７１０段階)、メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第１信号を発生する段階(第７２０段階)、及び第１信号に応答してカラーデータを出力する段階(第７３０段階)を含むことを特徴とする。第７２０段階は第１クロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する段階(第８１０段階)、第８１０段階の出力を反転して出力する段階(第８２０段階)、第８２０段階の出力及び第１クロック信号を論理積演算する段階(第８３０段階)、メインクロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的に論理和演算する段階(第８４０段階)、第８３０段階と第８４０段階の出力を論理和演算して第１信号を発生する段階(第８５０段階)を含むことを特徴とする。
【０１０３】
第６２０段階はこの出力されるカラーデータを受信しカラーデータがそれぞれ一定した電圧を表示するようデコーディングする段階(第９１０段階)、デコーディングされたカラーデータを受信しバッファリングして出力する段階(第９２０段階)、メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第２信号を発生する段階(第９３０段階)、及び第２信号に応答してカラーデータをパネルに印加する段階(第９４０段階)を含むことを特徴とする。
【０１０４】
第９３０段階はメインクロック信号に応答して極性反転信号を受信し、極性反転信号及び極性反転信号を遅らせた信号を受信して排他的論理和演算する段階(第１０１０段階)、該第１０１０段階の出力及び第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする段階(第１０２０段階)、及び第１０２０段階の出力を反転して第２信号を発生する段階(第１０３０段階)を含むことを特徴とする。
【０１０５】
以下、図６ないし図１０を参照してパネルに印加されるカラーデータのスルーレートを調節する方法を詳述する。
【０１０６】
パネルに印加されるカラーデータのスルーレートを調節する方法(６００)は薄膜トランジスタ型液晶表示装置のソースドライバ回路に係る。このようなソースドライバ回路は図３において既に説明されている。
【０１０７】
薄膜トランジスタ型液晶表示装置のソースドライバ回路はメインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存されたカラーデータを出力する(第６１０段階)。
【０１０８】
さらに詳述すると、ソースドライバ回路はメインクロック信号に応答してカラーデータを受信して保存する(第７１０段階)。メインクロック信号はソースドライバ回路内部のシフトレジスタに入力され、シフトレジスタは入力されたメインクロック信号をシフトさせ出力する。カラーデータはシフトレジスタから出力されたメインクロック信号に同期されソースドライバ回路に入力され保存される。
【０１０９】
ソースドライバ回路はメインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第１信号を発生する(第７２０段階)。具体的に、第１信号は極性反転信号の位相が反転される毎に極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号の位相が変わらない場合は第１クロック信号が第１信号として発生される。
【０１１０】
ソースドライバ回路は第１信号に応じてカラーデータをパネルに出力する直前まで移動させ、後述する第２信号に応じてカラーデータをパネルに出力する。
【０１１１】
このような第１信号は次のような方法によって発生される。すなわち、ソースドライバ回路は第１クロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する(第８１０段階)。第８１０段階の出力を反転して出力する(第８２０段階)。第８２０段階の出力及び第１クロック信号を論理積演算する(第８３０段階)。
【０１１２】
メインクロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的に論理和演算する(第８４０段階)。第１信号は第８３０段階と第８４０段階の出力を論理和演算して発生される(第８５０段階)。
【０１１３】
ソースドライバ回路は前述した過程を経て発生された第１信号に応答してカラーデータを出力する(第７３０段階)。従来は第１クロック信号に応答してカラーデータがパネルに印加されることによってパネルに印加されるカラーデータのスルーレートにはカラーデータがソースドライバ回路に入力された後再びソースドライバ回路から出力されるまでの時間が全て含まれる。しかし、本発明の好適な実施形態に係る方法(６００)によれば、第１クロック信号より先に第１信号を発生させカラーデータをソースドライバ回路からパネルに出力される直前の状態にし、後述する第２信号に応答してカラーデータをパネルに印加する。第２信号は従来のソースドライバ回路からパネルにカラーデータを印加する際発生する第１クロック信号と同一なタイミングに発生する。従って、カラーデータが従来のソースドライバ回路と同一なタイミングでパネルに出力されながらも、パネルに出力されるカラーデータのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）は極めて減少する。
【０１１４】
ソースドライバ回路はこの出力されるカラーデータを受信し、所定の第２信号に応答してカラーデータをパネルに印加する(第６２０段階)。
【０１１５】
さらに具体的に説明すれば、ソースドライバ回路はこの出力されるカラーデータを受信しカラーデータがそれぞれ一定した電圧を表示するようデコーディングし、デコーディングされたカラーデータを受信しバッファリングして出力する(第９１０段階、第９２０段階)。
【０１１６】
ソースドライバ回路はメインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第２信号を発生する(第９３０段階)。第２信号は極性反転信号の位相が反転される毎に極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号の立ち上がりエッジに応答して活性化され、極性反転信号の位相が変わらない場合は現在の状態を維持する。
【０１１７】
このような第２信号は次のような方法によって発生される。すなわち、ソースドライバ回路はメインクロック信号に応答して極性反転信号を受信し、極性反転信号及び極性反転信号を遅らせた信号を受信して排他的論理和演算する(第１０１０段階)。第１０１０段階の出力及び第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする(第１０２０段階)。第２信号は第１０２０段階の出力を反転して発生される(第１０３０段階)。
【０１１８】
ソースドライバ回路は前述した過程を経て発生された第２信号に応答してソースドライバ回路から出力される直前の状態になっているカラーデータをパネルに印加する(第９４０段階)。従って、カラーデータのスルーレートは減少する。
【０１１９】
第１信号と第２信号は活性化される区間が重複しない。従って、第１信号が活性化されソースドライバ回路に印加されたカラーデータがパネルに出力される直前まで転送された後第１信号が非活性化されれば、第２信号が活性化されカラーデータをパネルに印加する。
【０１２０】
そして、第２信号は非活性化されれば、再び第１信号が活性化されカラーデータをパネルに出力される直前まで転送する。従って、従来のソースドライバ回路で第１クロック信号が発生する時間と同一な時間にパネルにカラーデータが印加されるが、パネルに印加されるカラーデータのスルーレートは従来のソースドライバ回路より減少されうる。
【０１２１】
以上のように図面と明細書において最適の実施形態が開示された。ここで特定の用語が使用されたが、これは単に本発明を説明するための目的から使用されるものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。従って、当業者であれば、これより多様な変形及び均等な他の実施形態が可能である点を理解できよう。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められるべきである。
【０１２２】
【発明の効果】
前述した通り本発明に係るソースドライバ回路及び方法は、半導体チップの外部から別の信号を作らず既存の信号を用いてパネルに印加されるカラーデータのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）を減らせるという長所がある。また本発明に係るソースドライバ回路はソースドライバの回路内部のシフトレジスタと出力バッファ部が同時にスイッチングされながら発生されるスイッチング電流を分散させることによって消費電流の節減が可能であり、スルーレートを減らすために出力バッファ部に使われるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の節減が可能であるという長所がある。
【図面の簡単な説明】
【図１】従来の薄膜トランジスタ型液晶表示装置のソースドライバ回路を示すブロック図である。
【図２】図１のソースドライバ回路の動作を示すタイミング図である。
【図３】本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路を示す図である。
【図４】図３のソースドライバ回路の動作を示すタイミング図である。
【図５】図３の出力制御部を示す回路図である。
【図６】本発明の好適な第１の実施形態によるパネルに印加されるカラーデータのスルーレートを調節する方法を示すフローチャートである。
【図７】図６の第６１０段階を説明するフローチャートである。
【図８】図７の第７２０段階を説明するフローチャートである。
【図９】図６の第６２０段階を説明するフローチャートである。
【図１０】図９の第９３０段階を説明するフローチャートである。
【発明の属する技術分野】
本発明は薄膜トランジスタ型液晶表示装置に係り、特にスルーレートを減少させうる薄膜トランジスタ型液晶表示装置のソースドライバ回路に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置はパネルのゲートラインを駆動するためのゲートドライバとパネルのソースラインを駆動するためのソースドライバを具備する。ゲートドライバがパネルに高電圧を印加してパネルを導通状態にした後に、ソースドライバがそれぞれのソースラインに色を表示するための階調電圧(ソースドライバ出力信号)を印加することによってパネルに画面を表示する。
【０００３】
さらに詳しく説明すると、ソースドライバはパネルにディスプレイされる１画素当たり６ビットのカラーデータをプロセッサから１画素ずつ入力される。ソースドライバにはパネルのゲートラインの１ライン分の画素についてのカラーデータが入力されラッチされる。パネルのゲートラインの１ライン分に相当するカラーデータを全てラッチした後に、最後にそのライン分の各画素のカラーデータをまとめて、カラーを表示する電圧をパネルに１ラインずつ同時に印加する。この際、ゲートドライバはゲートラインのうち１ラインだけに高い電圧を印加してソースラインに印加されたカラーデータが該当ゲートラインに保存されうるようトランジスタをターンオンさせ電圧が貯蔵されカラーが表示できるようにする。
【０００４】
図１は従来の薄膜トランジスタ型液晶表示装置のソースドライバ回路を示すブロック図である。
【０００５】
図２は図１のソースドライバ回路の動作を示すタイミング図である。
【０００６】
図１を参照すれば、従来のソースドライバ回路１００はシフトレジスタ１１０、第１データラッチ部１２０、第２データラッチ部１３０、デコーダ１４０及び出力バッファ部１５０を備える。
【０００７】
シフトレジスタ１１０はメインクロック信号ＭＣＬＫを受信して第１データラッチ部１２０に印加する。メインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡが第１データラッチ部１２０に入力されラッチされる。第２データラッチ部１３０は第１データラッチ部１２０からカラーデータＤＡＴＡを受信し第１クロック信号ＣＬＫ１に応答して出力する。デコーダ１４０は第２データラッチ部１３０から出力されるカラーデータＤＡＴＡを受信し電圧制御信号ＶＧＭＡに応答してカラーデータＤＡＴＡが一定電圧レベルを有するようにする。出力バッファ部１５０は一定した電圧レベルを有するカラーデータＤＡＴＡを受信し所定の基準電圧を基準にして基準電圧より高い電圧であるか低い電圧であるかを表示する極性反転信号ＰＯＬに応答してカラーデータＹＤＡＴＡの極性を表示してパネル１６０に出力する。
【０００８】
ところが、ソースドライバ回路１００において出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡはスルーレート(Slew Rate)が重要な要素の一つである。特に、ＵＸＧＡ(Ultra Extended Graphics Array)級パネル以上では水平同期区間が１３μｓ〜１５μｓほどにしかならないため、出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートが３μｓ以上の場合は良好な画質駆動が困難である。
【０００９】
出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートはパネル１６０の高負荷によってさらに制約を受けるため、ソースドライバ回路１００の外部のパネル１６０上の抵抗やキャパシタによって矩形波のような駆動ができない。
【００１０】
図２を参照すると、出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡは第１クロック信号ＣＬＫ１に応答して出力される。極性反転信号ＰＯＬの位相が変わる度にカラーデータＹＤＡＴＡの極性が基準電圧ＶＣＯＭを基準にして変わることが分かる。
【００１１】
カラーデータＹＤＡＴＡが第１クロック信号ＣＬＫ１に応答して出力されるが、第１クロック信号ＣＬＫ１は第２データラッチ部１３０に印加される信号なので出力バッファ部１５０から出力されるカラーデータＹＤＡＴＡのスルーレートには第２データラッチ部１３０から出力バッファ部１５０までの移動時間が含まれる。図２においても長いスルーレートによってカラーデータＹＤＡＴＡの出力曲線が緩やかに変わることが分かる。
【００１２】
このようにスルーレートが延びる（カラーデータの出力が所望の値となるまでに時間がかかる）ことによってソースドライバ回路における電流消費が多くなり、高い負荷及び高解像度を有するパネルの特性が不安定になる問題点がある。
【００１３】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的はカラーデータをパネルに印加する信号が入力される前に予めカラーデータをソースドライバ回路の出力バッファ部に印加してパネルに印加されるカラーデータのスルーレートを減らせる（カラーデータの出力が所望の値になるまでの時間を減少させる）ソースドライバ回路を提供するところにある。
【００１４】
本発明がなそうとする他の技術的課題は、カラーデータをパネルに印加する信号が入力される前に予めカラーデータをソースドライバ回路の出力バッファ部に印加してパネルに印加されるカラーデータのスルーレートを調節する方法を提供するところにある。
【００１５】
【課題を解決するための手段】
前述した技術的課題を達成するための本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路は、データラッチ部、スイッチバッファ部及び出力制御部を備えることを特徴とする。
【００１６】
データラッチ部はメインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する。
【００１７】
スイッチバッファ部は前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する。
【００１８】
出力制御部は前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する。
【００１９】
望ましくは、前記第１信号は前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、前記極性反転信号の位相が変わらない場合は、前記第１クロック信号が前記第１信号として発生することを特徴とする。
【００２０】
また、前記第２信号は前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持することを特徴とする。
【００２１】
望ましくは、前記出力制御部は前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部、第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される度に活性化され、前記極性反転信号の位相が変わらない場合は、前記第１クロック信号を前記第１信号として発生する第１信号発生部及び前記極性反転信号、前記遅延部の出力信号、及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は、現在の状態を維持する前記第２信号を発生する第２信号発生部を備えることを特徴とする。前記第２信号発生部は前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備える。
【００２２】
前記遅延部は複数個のフリップフロップを備えることを特徴とする。前記第１信号発生部は第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップ、前記第１フリップフロップの出力及び前記第２フリップフップの出力信号を受信して排他的論理和演算する第２排他的論理和手段、前記第２排他的論理和手段の出力を反転して出力する第２インバータ、前記第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段、前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段及び前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段を備えることを特徴とする。
【００２３】
前記第２信号発生部は前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段、前記第１排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチ及び該ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータを備えることを特徴とする。
【００２４】
前述した技術的課題を達成するための本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路はデータラッチ部及びスイッチバッファ部を備えることを特徴とする。
【００２５】
データラッチ部はメインクロック信号に応答してカラーデータを受信して保存し、
所定の第１信号に応答して保存された前記カラーデータを出力する。スイッチバッファ部は前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する。
【００２６】
望ましくは、前記第１信号は前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して発生され、前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、前記極性反転信号の位相が変わらない場合は前記第１クロック信号が前記第１信号として発生されることを特徴とする。また前記第２信号は前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クック信号に応答して発生され、前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持することを特徴とする。
【００２７】
前述した技術的課題を達成するための本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路は、第１データラッチ部、第２データラッチ部、デコーディング部、出力バッファ部、出力スイッチ部及び出力制御部を備えることを特徴とする。
【００２８】
第１データラッチ部はメインクロック信号に応答してカラーデータを受信して保存する。第２データラッチ部は前記第１データラッチ部から出力される前記カラーデータを受信して保存した後所定の第１信号に応答して保存された前記カラーデータを出力する。デコーディング部は所定の電圧制御信号に応答して前記第２データラッチ部から出力される前記カラーデータがそれぞれ一定した電圧を表示するよいうにする。出力バッファ部は前記デコーディング部から出力される前記カラーデータを受信しバッファリングして出力する。出力スイッチ部は所定の第２信号に応答して前記出力バッファ部から出力される前記カラーデータをパネルに印加したり遮断したりする。
【００２９】
出力制御部は前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する。
【００３０】
望ましくは、前記出力制御部は前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部、第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される度に活性化され、前記極性反転信号の位相が変わらない場合前記第１クロック信号を前記第１信号として発生する第１信号発生部及び前記極性反転信号、前記遅延部の出力信号及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は現在の状態を維持する前記第２信号を発生する第２信号発生部を備える。
【００３１】
第２信号発生部は前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備える。前記遅延部は複数個のフリップフロップを備える。前記第１信号発生部は第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップ、前記第１フリップフロップの出力及び前記第２フリップフロップの出力信号を受信して排他的論理和演算する第２排他的論理和手段、該第２排他的論理和手段の出力を反転して出力する第２インバータ、該第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段、前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段及び前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段を備える。
【００３２】
前記第２信号発生部は前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段、該排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチ、該ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータを備える。
【００３３】
前述した他の技術的課題を達成するための本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路においてパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法は、（ａ）メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する段階、及び（ｂ）前記出力されるカラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する段階を備えることを特徴とする。
【００３４】
前記(ａ)段階は、(ａ１)前記メインクロック信号に応答して前記カラーデータを受信して保存する段階、(ａ２)前記メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第１信号を発生する段階、及び(ａ３)前記第１信号に応答して前記カラーデータを出力する段階を備えることを特徴とする。前記(ａ２)段階は、(ａ２１)前記第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する段階、(ａ２２)前記(ａ２１)段階の出力を反転して出力する段階、(ａ２３)前記(ａ２２)段階の出力及び前記第１クロック信号を論理積演算する段階、(ａ２４)メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を前記相異なる時間の間遅らせた前記二つの信号を排他的に論理和演算する段階、(ａ２５)前記(ａ２３)段階と前記(ａ２４)段階の出力を論理和演算して前記第１信号を発生する段階と、を含むことを特徴とする。
【００３５】
前記(ｂ)段階は、(ｂ１)前記出力されるカラーデータを受信し前記カラーデータがそれぞれ一定した電圧を表示するようデコーディングする段階、(ｂ２)前記デコーディングされたカラーデータを受信しバッファリングして出力する段階、(ｂ３)前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第２信号を発生する段階、及び(ｂ４)前記第２信号に応答して前記カラーデータを前記パネルに印加する段階を備えることを特徴とする。前記(ｂ３)段階は(ｂ３１)メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号及び前記極性反転信号を遅らせた信号を受信して排他的論理和演算する段階、(ｂ３２)前記(ｂ３１)段階の出力及び前記第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする段階、及び(ｂ３３)前記(ｂ３２)段階の出力を反転して前記第２信号を発生する段階と、
を含むことを特徴とする。
【００３６】
従って、本発明に係るソースドライバ回路及び方法は半導体チップの外部から別の信号を作らず既存の信号を用いてパネルに印加されるカラーデータの出力が所望の値になるまでの時間を減らせる長所がある。また本発明に係るソースドライバ回路はソースドライバ回路の内部のシフトレジスタと出力バッファ部が同時にスイッチングされながら発生されるスイッチング電流を分散させることによって消費電流の減少が可能であり、カラーデータの出力が所望の値になるまでの時間を減らすために出力バッファ部に使用されるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の減少が可能であるという長所がある。
【００３７】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分理解するためには本発明の望ましい実施形態を例示する添付した図面及び図面に記載された内容を参照すべきである。
【００３８】
以下、添付した図面に基づき本発明の望ましい実施形態を説明することによって本発明を詳述する。各図面に示された同一な参照符号は同様な構成要素を示す。
【００３９】
図３は本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路を示す図である。
【００４０】
図４は図３のソースドライバ回路３００の動作を示すタイミング図である。
【００４１】
図５は図３の出力制御部３９５を示す回路図である。
【００４２】
図３、図４及び図５を参照すれば、本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路３００はデータラッチ部３８０、スイッチバッファ部３９０及び出力制御部３９５を備えることを特徴とする。
【００４３】
データラッチ部３８０は、メインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００４４】
スイッチバッファ部３９０は、データラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００４５】
出力制御部３９５は、メインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。望ましくは、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生されることを特徴とする。
【００４６】
また、第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持することを特徴とする。
【００４７】
望ましくは、図５に示すように、出力制御部３９５はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する遅延部５１０、第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される度に活性化され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する第１信号発生部５２０及び極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する第２信号発生部５３０を備えることを特徴とする。
【００４８】
第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１_Ｄを発生する遅延クロック部５３６をさらに備える。
【００４９】
遅延部５１０は複数個のフリップフロップを備えることを特徴とする。第１信号発生部５２０は第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し遅らせて出力する第１及び第２フリップフロップ５２１、５２２、第１フリップフロップ５２１の出力及び第２フリップフロップ５２２の出力信号を受信して排他的論理和演算する第２排他的論理和手段５２３、第２排他的論理和手段５２３の出力を反転して出力する第２インバータ５２４、第２インバータ５２４の出力及び第１クロック信号ＣＬＫ１を論理積演算する論理積手段５２５、遅延部５１０のフリップフロップのうち一番目のフリップフロップ５１１の反転出力信号を反転した信号及び三番目のフリップフロップ５１３の出力信号を排他的論理和演算する第３排他的論理和手段５２７、及び第３排他的論理和手段５２７及び論理積手段５２５の出力を論理和演算して第１信号ＣＴＲＬＳ１として出力する論理和手段５２５を備えることを特徴とする。
【００５０】
第２信号発生部５３０は極性反転信号ＰＯＬ及び遅延部５１０の出力信号を受信して排他的論理和演算する第１排他的論理和手段５３１、第１排他的論理和手段５３１の出力及び遅延第１クロック信号ＣＬＫ１_Ｄを受信して出力するＳＲラッチ５３２、及びＳＲラッチ５３２の出力を反転して第２信号ＣＴＲＬＳ２として発生する第１インバータ５３５を備えることを特徴とする。
【００５１】
以下、図３、図４及び図５を参照して本発明の好適な第１の実施形態によるソースドライバ回路の動作を詳述する。
【００５２】
図３に示すように、データラッチ部３８０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００５３】
さらに詳述すれば、メインクロック信号ＭＣＬＫはデータラッチ部３８０の内部のシフトレジスタ３１０によって第１データラッチ部３２０に入力され、カラーデータＤＡＴＡはメインクロック信号ＭＣＬＫに同期されデータラッチ部３８０内部の第１データラッチ部３２０に印加される。第１データラッチ部３２０にラッチされたカラーデータＤＡＴＡは第２データラッチ部３３０に入力され第１信号ＣＴＲＬＳ１に応答して出力される。
【００５４】
図４のタイミング図を見れば、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの反転位相が反転される度に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合は、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００５５】
このように働く第１信号ＣＴＲＬＳ１は出力制御部３９５から発生される。出力制御部３９５の構成及び機能は後述する。
【００５６】
第１信号ＣＴＲＬＳ１に応答してカラーデータＤＡＴＡはデータラッチ部３８０からスイッチバッファ部３９０の出力バッファ部３５０に伝達される。図４から分かるように、第１信号ＣＴＲＬＳ１の活性区間、すなわち論理ハイレベル区間内ではカラーデータＡＭＰＯＵＴは出力バッファ部３５０から出力される。この際、出力バッファ部３５０から出力されるカラーデータＡＭＰＯＵＴの極性は極性反転信号ＰＯＬに応じて基準電圧ＶＣＯＭを基準に変わることが分かる。極性反転信号ＰＯＬの位相が変わらない場合(ｉ）、（ｉｉ)には第１クロック信号ＣＴＲＬＳ１が第１信号ＣＴＲＬＳ１として使用され、第１クロック信号ＣＴＲＬＳ１に応答してカラーデータＡＭＰＯＵＴが出力バッファ部３５０から出力される。
【００５７】
スイッチバッファ部３９０はデータラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００５８】
さらに詳述すれば、データラッチ部３８０から出力されたカラーデータＤＡＴＡはスイッチバッファ部３９０内部のデコーディング部３４０で電圧制御信号ＶＣＭＡに応答して一定電圧レベルを有する。そして、カラーデータＤＡＴＡは出力バッファ部３５０に印加され出力される。カラーデータＤＡＴＡが出力バッファ部３５０まで印加され出力されることは第１信号ＣＴＲＬＳ１によってなされる。第２信号ＣＴＲＬＳ２はスイッチバッファ部３９０内部の出力スイッチ部３６０を制御してカラーデータＹＤＡＴＡをパネルに出力する。出力スイッチ部３６０は第２信号ＣＴＲＬＳ２が活性化されればターンオンされ、非活性化されればターンオフされる複数個のスイッチを備える。
【００５９】
第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する。
【００６０】
このような機能を果たす第２信号ＣＴＲＬＳ２は出力制御部３９５から発生される。出力制御部３９５の構成及び機能は後述する。
【００６１】
第１信号ＣＴＲＬＳ１によってカラーデータＤＡＴＡが出力スイッチ部３６０の直前まで至っており、このときに第２信号ＣＴＲＬＳ２がハイレベルに活性化されれば出力スイッチ部３６０がターンオンされながらカラーデータＹＤＡＴＡがパネルに出力される。第２信号ＣＴＲＬＳ２がハイレベルに活性化される間、第１信号ＣＴＲＬＳ１はローレベルに非活性化される。すなわち、第２信号ＣＴＲＬＳ２によって出力スイッチ部３６０からカラーデータＹＤＡＴＡがパネルに出力される間はデータラッチ部３８０に印加されるカラーデータＤＡＴＡは第２データラッチ部３８０に保存されており、出力スイッチ部３６０からパネル３７０にカラーデータＹＤＡＴＡが全て出力されれば、すなわち第２信号ＣＴＲＬＳ２がローレベルに非活性化されれば第１信号ＣＴＲＬＳ１がハイレベルに活性化され、第２データラッチ部３８０に保存されていたカラーデータＤＡＴＡは出力バッファ部３４０に印加される。
【００６２】
また、第２信号ＣＴＲＬＳ２がハイレベルに活性化される時間は第１クロック信号がハイレベルに活性化される時間と同様である。すなわち、スイッチバッファ部３９０の出力スイッチ部３６０からカラーデータＹＤＡＴＡがパネル３７０に印加される時間は従来のソースドライバ回路１００と同一でありながらデータラッチ部３８０のカラーデータＤＡＴＡは第１クロック信号ＣＬＫ１が印加される前に出力バッファ部３４０に転送される。従って、第１クロック信号ＣＬＫ１がハイレベルに発生されれば、すなわち第２信号ＣＴＲＬＳ２がハイレベルに発生されればカラーデータＹＤＡＴＡは出力スイッチ部３６０からパネルに直ちに出力される。
【００６３】
従来のソースドライバ回路１００では第１クロック信号ＣＬＫ１が発生された後カラーデータＤＡＴＡが第１及び第２データラッチ部３８０、デコーディング部３４０及び出力バッファ部３４０を通過する時間がパネル３７０に出力されるカラーデータＹＤＡＴＡのスルーレートに全て含まれる。しかし、本発明によれば第１クロック信号ＣＬＫ１が発生する前にカラーデータＤＡＴＡが予め出力バッファ部３４０に転送されているため、出力スイッチ部３６０からパネル３７０に出力されるカラーデータＹＤＡＴＡのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）は極めて減少する。
【００６４】
第１信号ＣＴＲＬＳ１と第２信号ＣＴＲＬＳ２を発生する出力制御部３９５について説明する。
【００６５】
出力制御部３９５はメインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。
【００６６】
望ましくは、出力制御部３９５は遅延部５１０、第１信号発生部５２０及び第２信号発生部５３０を備える。
【００６７】
遅延部５１０はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する。遅延部５１０は複数個のフリップフロップ５１１、５１２、５１３、５１４を備えることを特徴とする。
【００６８】
第１信号発生部５２０は第１クロック信号ＣＬＫに応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される毎に活性され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する。このため、第１信号発生部５２０は第１及び第２フリップフロップ５２１、５２２、排他的論理和手段５２３、５２７、インバータ５２４、５２６、論理積手段５２５及び論理和手段５２８を備える。
【００６９】
第１及び第２フリップフロップ５２１、５２２は第１クロック信号ＣＬＫ１に応答して動作され、極性反転信号ＰＯＬを受信し遅らせて第２排他的論理和手段５２３に印加する。また第１フリップフロップ５２１も極性反転信号ＰＯＬを遅らせて第２排他的論理和手段５２３に印加する。第２排他的論理和手段５２３の出力は第２インバータ５２４を経て論理積手段５２５に入力される。論理積手段５２５としては第１クロック信号ＣＬＫ１も印加される。
【００７０】
第２インバータ５２４の出力がハイレベルなら第２排他的論理和手段５２３の出力はローレベルであり、これは第２排他的論理和手段５２３の二つの入力が互いに同一な論理レベルを有することを意味する。すなわち、極性反転信号ＰＯＬが第１フリップフロップ５２１及び第２フリップフロップ５２２によって遅延され出力された信号の論理レベルが同一であるという意味なので、これは極性反転信号の論理レベルが所定時間の間に変化しないということを示す。この際論理積手段５２５に入力される第２インバータ５２４の出力がハイレベルなので、論理積手段５２５の出力は第１クロック信号ＣＬＫ１と同様な信号になる。
【００７１】
第１クロック信号ＣＬＫ１に同期される極性反転信号ＰＯＬの論理レベルが所定時間の間に変化しないため、遅延部５１０の三番目のフリップフロップ５１３の出力と一番目のフリップフロップ５１１の反転出力をインバータ５２６を通して受信する第３排他的論理和手段５２７の出力もローレベルになる。メインクロック信号ＭＣＬＫの周期は第１クロック信号ＣＬＫ１の周期に比べて相当に短いため、第１クロック信号ＣＬＫ１に同期される極性反転信号ＰＯＬの論理レベルが変わらなければメインクロック信号ＭＣＬＫに同期される極性反転信号の論理レベルも変わらないからである。ここで、第３排他的論理和手段５２７の入力は必ず遅延部５１０の一番目及び三番目のフリップフロップ５１１、５１３の出力である必要はなく、極性反転信号ＰＯＬが遅延される程が相異なる二つの入力であれば良い。第３排他的論理和手段５２７は極性反転信号ＰＯＬの論理レベルが変わるかどうかを感知する機能を果たすからである。
【００７２】
従って、第３排他的論理和手段５２７の出力がローレベルなので論理和手段５２８の出力である第１信号ＣＴＲＬＳ１は論理積手段５２５の出力と同様になり、論理積手段５２５の出力は第１クロック信号ＣＬＫ１と同様なので、結局極性反転信号ＰＯＬの論理レベルが変わらない場合は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。これは、図４の(ｉ)及び(ｉｉ)部分に該当する。図４のタイミング図の(ｉ)及び(ｉｉ)部分は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生されるため、出力バッファ部３４０の出力及び出力スイッチ部３６０の出力も従来のソースドライバ回路１００と同様な形態に出力される。
【００７３】
極性反転信号ＰＯＬの論理レベルが変われば、第３排他的論理和手段５２７の出力はハイレベルになり、よって論理和手段５２８は論理積手段５２５の出力の論理レベルを問わず第１信号ＣＴＲＬＳ１をハイレベルで出力する。すなわち、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの論理レベルが変われば極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化される。
【００７４】
第２信号発生部５３０は極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する。このため、第２信号発生部５３０は第１排他的論理和手段５３１、ＳＲラッチ５３２及び第１インバータ５３５を備える。第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１_Ｄを発生する遅延クロック部５３６をさらに備える。
【００７５】
極性反転信号ＰＯＬの論理レベルが変われば第１排他的論理和手段５３１の出力はハイレベルになり、ＳＲラッチ５３２の動作特性上ＳＲラッチ５３２の出力もハイレベルになる。従って、第１インバータ５３５の出力である第２信号ＣＴＲＬＳ２はローレベルになる。すなわち、極性反転信号ＰＯＬの論理レベルが変わる毎に第２信号ＣＴＲＬＳ２はローレベルで出力される。極性反転信号ＰＯＬの論理レベルが変わらなければ第１排他的論理和手段５３１の出力はローレベルになり、次いで第１クロック信号ＣＬＫ１が所定時間だけ遅延された遅延第１クロック信号ＣＬＫ１がハイレベルになればＳＲラッチ５３２の出力はローレベルになる。従って、第１インバータ５３５の出力である第２信号ＣＴＲＬＳ２はハイレベルになる。第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が変わるまでハイレベルを維持していてから極性反転信号ＰＯＬの位相が変わればローレベルに落ちる。
【００７６】
図４のタイミング図から分かる通り、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して遅延部５１０の一番目のフリップフロップ５１１と三番目のフリップフロップ５１３による遅延時間間ハイレベルに活性化された後ローレベルに落ちる。勿論、極性反転信号ＰＯＬの論理レベルが変わらない場合は第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００７７】
第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答してローレベルに落ち、第１クロック信号ＣＬＫ１の立ち上がりエッジに応答してハイレベルに活性化される。第１クロック信号ＣＬＫ１の立ち上がりエッジよりやや後でハイレベルに活性化されることは遅延クロック部５３６による遅延時間のためである。
【００７８】
第１信号ＣＴＲＬＳ１と第２信号ＣＴＲＬＳ２はハイレベルに活性化される区間が重複されない。従って、第１信号ＣＴＲＬＳ１が活性化されデータラッチ部３８０に印加されたカラーデータＤＡＴＡがスイッチバッファ部３９０の出力バッファ部３４０まで転送された後第１信号ＣＴＲＬＳ１がローレベルに非活性化されれば、第２信号ＣＴＲＬＳ２がハイレベルに活性化され出力スイッチ部３６０をターンオンさせ、出力スイッチ部３６０から出力されるカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００７９】
そして、第２信号ＣＴＲＬＳ２がローレベルに非活性化されれば、再び第１信号ＣＴＲＬＳ１がハイレベルに活性化されデータラッチ部３８０のカラーデータＤＡＴＡをスイッチバッファ部３９０に印加する。従って、従来のソースドライバ回路１００で第１クロック信号ＣＬＫ１が発生される時間と同一な時間にパネル３７０にカラーデータＹＤＡＴＡが印加されるが、出力スイッチ部３６０からパネル３７０に印加されるカラーデータＹＤＡＴＡのスルーレートは従来のソースドライバ回路１００より減少されうる。
【００８０】
本発明の好適な実施形態に係るソースドライバ回路３００は半導体チップの外部から別に信号を作らず既存の信号を用いてパネルに印加されるカラーデータＹＤＡＴＡのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）が減らせる。また、本発明はドット反転型ソースドライバ回路以外もＮ-ライン反転型のモジュールにも適用できる。
【００８１】
本発明はソースドライバ回路内部のレベルシフターと出力バッファ部が同時にスイッチングされながら発生するスイッチング電流を分散させ消費電流の節減が可能であり、スルーレートを減らすために出力バッファ部に使われるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の節減が可能である。
【００８２】
ここで、第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２の活性化レベルをハイレベルにし、非活性化レベルをローレベルに定義して説明したが、回路を構成するによっては活性化レベルをローレベルにし非活性化レベルをハイレベルにすることができることは当然である。
【００８３】
本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００はデータラッチ部３８０及びスイッチバッファ部３９０を備えることを特徴とする。
【００８４】
データラッチ部３８０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存し、所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。
【００８５】
スイッチバッファ部３９０はデータラッチ部３８０から出力されるカラーデータＤＡＴＡを受信し所定の第２信号ＣＴＲＬＳ２に応答してカラーデータＹＤＡＴＡをパネル３７０に印加する。
【００８６】
望ましくは、第１信号ＣＴＲＬＳ１は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号ＰＯＬの位相が変わらない場合は、第１クロック信号ＣＬＫ１が第１信号ＣＴＲＬＳ１として発生される。
【００８７】
また、第２信号ＣＴＲＬＳ２は極性反転信号ＰＯＬの位相が反転される毎に極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する。
【００８８】
当業者であれば、本発明の好適な第２の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路の動作は第１実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００の動作から理解できよう。従って、この動作に対する詳細な説明は略する。
【００８９】
本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００は第１データラッチ部３２０、第２データラッチ部３３０、デコーディング部３４０、出力バッファ部３５０、出力スイッチ部３６０及び出力制御部３９５を備えることを特徴とする。
【００９０】
第１データラッチ部３２０はメインクロック信号ＭＣＬＫに応答してカラーデータＤＡＴＡを受信して保存する。第２データラッチ部３３０は第１データラッチ部３２０から出力されるカラーデータＤＡＴＡを受信して保存した後所定の第１信号ＣＴＲＬＳ１に応答して保存されたカラーデータＤＡＴＡを出力する。デコーディング部３４０は所定の電圧制御信号ＶＧＭＡに応答して第２データラッチ部３３０から出力されるカラーデータＤＡＴＡがそれぞれ一定した電圧を表示するようにする。出力バッファ部３５０はデコーディング部３４０から出力されるカラーデータＤＡＴＡを受信しバッファリングしてカラーデータＡＭＰＯＵＴとして出力する。出力スイッチ部３６０は所定の第２信号ＣＴＲＬＳ２に応答して出力バッファ部３５０から出力されるカラーデータＡＭＰＯＵＴをパネル３７０にカラーデータＹＤＡＴＡとして印加したり遮断したりする。
【００９１】
出力制御部３９５はメインクロック信号ＭＣＬＫ、パネル３７０に出力されるカラーデータＹＤＡＴＡの電圧の極性を制御する極性反転信号ＰＯＬ及び第１クロック信号ＣＬＫ１に応答して第１信号ＣＴＲＬＳ１及び第２信号ＣＴＲＬＳ２を発生する。
【００９２】
出力制御部３９５はメインクロック信号ＭＣＬＫに応答して極性反転信号ＰＯＬを受信し所定時間遅らせて出力する遅延部５１０、第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し、極性反転信号ＰＯＬの位相が反転される時毎に活性化され、極性反転信号ＰＯＬの位相が変わらない場合第１クロック信号ＣＬＫ１を第１信号ＣＴＲＬＳ１として発生する第１信号発生部５２０及び極性反転信号ＰＯＬ、遅延部５１０の出力信号及び所定の遅延第１クロック信号ＣＬＫ１_Ｄを受信して、極性反転信号ＰＯＬの立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号ＣＬＫ１の立ち上がりエッジに応答して活性化され、極性反転信号ＰＯＬの位相が変わらない場合は現在の状態を維持する第２信号ＣＴＲＬＳ２を発生する第２信号発生部５３０を備える。
【００９３】
第２信号発生部５３０はメインクロック信号ＭＣＬＫに応答して第１クロック信号ＣＬＫ１を受信し所定時間遅らせて遅延第１クロック信号ＣＬＫ１を発生する遅延クロック部５３６をさらに備える。遅延部５１０は複数個のフリップフロップ５１１、５１２、５１３、５１４を備える。第１信号発生部５２０は第１クロック信号ＣＬＫ１に応答して極性反転信号ＰＯＬを受信し遅らせて出力する第１及び第２フリップフロップ５２１、５２２、第１フリップフロップ５２１の出力及び第２フリップフロップ５２２の出力信号を受信して排他的論理和演算する第２排他的論理和手段５２３、第２排他的論理和手段５２３の出力を反転して出力する第２インバータ５２４、第２インバータ５２４の出力及び第１クロック信号ＣＬＫ１を論理積演算する論理積手段５２５、遅延部５１０のフリップフロップのうち一番目のフリップフロップ５１１の反転出力信号を反転した信号及び三番目のフリップフロップ５１３の出力信号を排他的論理和演算する第３排他的論理和手段５２７、及び第３排他的論理和手段５２７及び論理積手段５２５の出力を論理和演算して第１信号ＣＴＲＬＳ１として出力する論理和手段５２８を備える。
【００９４】
第２信号発生部５３０は極性反転信号ＰＯＬ及び遅延部５１０の出力信号を受信して排他的論理和演算する第１排他的論理和手段５３１、第１排他的論理和手段５３１の出力及び遅延第１クロック信号ＣＬＫ１_Ｄを受信して出力するＳＲラッチ５３２、ＳＲラッチ５３２の出力を反転して第２信号ＣＴＲＬＳ２として発生する第１インバータ５３５を備える。
【００９５】
当業者であれば、本発明の好適な第３の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路の動作は第１実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路３００の動作から理解できよう。従って、この動作に対する詳細な説明は省略される。
【００９６】
図６は本発明の好適な第１の実施形態によるパネルに印加されるカラーデータのスルーレートを調節する方法を示すフローチャートである。
【００９７】
図７は図６の第６１０段階を説明するフローチャートである。
【００９８】
図８は図７の第７２０段階を説明するフローチャートである。
【００９９】
図９は図６の第６２０段階を説明するフローチャートである。
【０１００】
図１０は図９の第９３０段階を説明するフローチャートである。
【０１０１】
図６〜図１０を参照すれば、本発明の好適な第１の実施形態による薄膜トランジスタ型液晶表示装置のソースドライバ回路においてパネルに印加されるカラーデータのスルーレートを調節する方法６００は、メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存されたカラーデータを出力する段階(第６１０段階)、及びこの出力されるカラーデータを受信し所定の第２信号に応答してカラーデータをパネルに印加する段階(第６２０段階)と、を含むことを特徴とする。
【０１０２】
さらに詳述すると、メインクロック信号に応答してカラーデータを受信して保存する段階(第７１０段階)、メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第１信号を発生する段階(第７２０段階)、及び第１信号に応答してカラーデータを出力する段階(第７３０段階)を含むことを特徴とする。第７２０段階は第１クロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する段階(第８１０段階)、第８１０段階の出力を反転して出力する段階(第８２０段階)、第８２０段階の出力及び第１クロック信号を論理積演算する段階(第８３０段階)、メインクロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的に論理和演算する段階(第８４０段階)、第８３０段階と第８４０段階の出力を論理和演算して第１信号を発生する段階(第８５０段階)を含むことを特徴とする。
【０１０３】
第６２０段階はこの出力されるカラーデータを受信しカラーデータがそれぞれ一定した電圧を表示するようデコーディングする段階(第９１０段階)、デコーディングされたカラーデータを受信しバッファリングして出力する段階(第９２０段階)、メインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第２信号を発生する段階(第９３０段階)、及び第２信号に応答してカラーデータをパネルに印加する段階(第９４０段階)を含むことを特徴とする。
【０１０４】
第９３０段階はメインクロック信号に応答して極性反転信号を受信し、極性反転信号及び極性反転信号を遅らせた信号を受信して排他的論理和演算する段階(第１０１０段階)、該第１０１０段階の出力及び第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする段階(第１０２０段階)、及び第１０２０段階の出力を反転して第２信号を発生する段階(第１０３０段階)を含むことを特徴とする。
【０１０５】
以下、図６ないし図１０を参照してパネルに印加されるカラーデータのスルーレートを調節する方法を詳述する。
【０１０６】
パネルに印加されるカラーデータのスルーレートを調節する方法(６００)は薄膜トランジスタ型液晶表示装置のソースドライバ回路に係る。このようなソースドライバ回路は図３において既に説明されている。
【０１０７】
薄膜トランジスタ型液晶表示装置のソースドライバ回路はメインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存されたカラーデータを出力する(第６１０段階)。
【０１０８】
さらに詳述すると、ソースドライバ回路はメインクロック信号に応答してカラーデータを受信して保存する(第７１０段階)。メインクロック信号はソースドライバ回路内部のシフトレジスタに入力され、シフトレジスタは入力されたメインクロック信号をシフトさせ出力する。カラーデータはシフトレジスタから出力されたメインクロック信号に同期されソースドライバ回路に入力され保存される。
【０１０９】
ソースドライバ回路はメインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第１信号を発生する(第７２０段階)。具体的に、第１信号は極性反転信号の位相が反転される毎に極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、極性反転信号の位相が変わらない場合は第１クロック信号が第１信号として発生される。
【０１１０】
ソースドライバ回路は第１信号に応じてカラーデータをパネルに出力する直前まで移動させ、後述する第２信号に応じてカラーデータをパネルに出力する。
【０１１１】
このような第１信号は次のような方法によって発生される。すなわち、ソースドライバ回路は第１クロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する(第８１０段階)。第８１０段階の出力を反転して出力する(第８２０段階)。第８２０段階の出力及び第１クロック信号を論理積演算する(第８３０段階)。
【０１１２】
メインクロック信号に応答して極性反転信号を受信し、極性反転信号を相異なる時間の間遅らせた二つの信号を排他的に論理和演算する(第８４０段階)。第１信号は第８３０段階と第８４０段階の出力を論理和演算して発生される(第８５０段階)。
【０１１３】
ソースドライバ回路は前述した過程を経て発生された第１信号に応答してカラーデータを出力する(第７３０段階)。従来は第１クロック信号に応答してカラーデータがパネルに印加されることによってパネルに印加されるカラーデータのスルーレートにはカラーデータがソースドライバ回路に入力された後再びソースドライバ回路から出力されるまでの時間が全て含まれる。しかし、本発明の好適な実施形態に係る方法(６００)によれば、第１クロック信号より先に第１信号を発生させカラーデータをソースドライバ回路からパネルに出力される直前の状態にし、後述する第２信号に応答してカラーデータをパネルに印加する。第２信号は従来のソースドライバ回路からパネルにカラーデータを印加する際発生する第１クロック信号と同一なタイミングに発生する。従って、カラーデータが従来のソースドライバ回路と同一なタイミングでパネルに出力されながらも、パネルに出力されるカラーデータのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）は極めて減少する。
【０１１４】
ソースドライバ回路はこの出力されるカラーデータを受信し、所定の第２信号に応答してカラーデータをパネルに印加する(第６２０段階)。
【０１１５】
さらに具体的に説明すれば、ソースドライバ回路はこの出力されるカラーデータを受信しカラーデータがそれぞれ一定した電圧を表示するようデコーディングし、デコーディングされたカラーデータを受信しバッファリングして出力する(第９１０段階、第９２０段階)。
【０１１６】
ソースドライバ回路はメインクロック信号、パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して第２信号を発生する(第９３０段階)。第２信号は極性反転信号の位相が反転される毎に極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され第１クロック信号の立ち上がりエッジに応答して活性化され、極性反転信号の位相が変わらない場合は現在の状態を維持する。
【０１１７】
このような第２信号は次のような方法によって発生される。すなわち、ソースドライバ回路はメインクロック信号に応答して極性反転信号を受信し、極性反転信号及び極性反転信号を遅らせた信号を受信して排他的論理和演算する(第１０１０段階)。第１０１０段階の出力及び第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする(第１０２０段階)。第２信号は第１０２０段階の出力を反転して発生される(第１０３０段階)。
【０１１８】
ソースドライバ回路は前述した過程を経て発生された第２信号に応答してソースドライバ回路から出力される直前の状態になっているカラーデータをパネルに印加する(第９４０段階)。従って、カラーデータのスルーレートは減少する。
【０１１９】
第１信号と第２信号は活性化される区間が重複しない。従って、第１信号が活性化されソースドライバ回路に印加されたカラーデータがパネルに出力される直前まで転送された後第１信号が非活性化されれば、第２信号が活性化されカラーデータをパネルに印加する。
【０１２０】
そして、第２信号は非活性化されれば、再び第１信号が活性化されカラーデータをパネルに出力される直前まで転送する。従って、従来のソースドライバ回路で第１クロック信号が発生する時間と同一な時間にパネルにカラーデータが印加されるが、パネルに印加されるカラーデータのスルーレートは従来のソースドライバ回路より減少されうる。
【０１２１】
以上のように図面と明細書において最適の実施形態が開示された。ここで特定の用語が使用されたが、これは単に本発明を説明するための目的から使用されるものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。従って、当業者であれば、これより多様な変形及び均等な他の実施形態が可能である点を理解できよう。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められるべきである。
【０１２２】
【発明の効果】
前述した通り本発明に係るソースドライバ回路及び方法は、半導体チップの外部から別の信号を作らず既存の信号を用いてパネルに印加されるカラーデータのスルーレート（カラーデータの出力が所望の値になるまでの時間に対応する）を減らせるという長所がある。また本発明に係るソースドライバ回路はソースドライバの回路内部のシフトレジスタと出力バッファ部が同時にスイッチングされながら発生されるスイッチング電流を分散させることによって消費電流の節減が可能であり、スルーレートを減らすために出力バッファ部に使われるドライビングトランジスタを小さくすることもできるため、チップ面積及び消費電流の節減が可能であるという長所がある。
【図面の簡単な説明】
【図１】従来の薄膜トランジスタ型液晶表示装置のソースドライバ回路を示すブロック図である。
【図２】図１のソースドライバ回路の動作を示すタイミング図である。
【図３】本発明の好適な第１の実施形態に係る薄膜トランジスタ型液晶表示装置のソースドライバ回路を示す図である。
【図４】図３のソースドライバ回路の動作を示すタイミング図である。
【図５】図３の出力制御部を示す回路図である。
【図６】本発明の好適な第１の実施形態によるパネルに印加されるカラーデータのスルーレートを調節する方法を示すフローチャートである。
【図７】図６の第６１０段階を説明するフローチャートである。
【図８】図７の第７２０段階を説明するフローチャートである。
【図９】図６の第６２０段階を説明するフローチャートである。
【図１０】図９の第９３０段階を説明するフローチャートである。
Claims (17)
- 薄膜トランジスタ型液晶表示装置のソースドライバ回路において、
メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力するデータラッチ部と、
前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加するスイッチバッファ部と、
前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号、及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する出力制御部と、を備え、
前記第１信号は、
前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、
前記極性反転信号の位相が変わらない場合は、前記第１クロック信号が前記第１信号として発生され
前記第２信号は、前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、
前記極性反転信号の位相が変わらない場合は、現在の状態を維持することを特徴とする薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記出力制御部は、
前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部と、
第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される度に活性化され、前記極性反転信号の位相が変わらない場合は、前記第１クロック信号を前記第１信号として発生する第１信号発生部と、
前記極性反転信号、前記遅延部の出力信号、及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は、現在の状態を維持する前記第２信号を発生する第２信号発生部と、
を備えることを特徴とする請求項１に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第２信号発生部は、
前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備えることを特徴とする請求項２に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記遅延部は、
複数個のフリップフロップを備えることを特徴とする請求項２に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第１信号発生部は、
第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップと、
前記第１フリップフロップの出力及び前記第２フリップフロップの出力信号を受信して排他的論理和演算する第２排他的論理和手段と、
前記第２排他的論理和手段の出力を反転して出力する第２インバータと、
前記第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段と、
前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段と、
前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段と、を備えることを特徴とする請求項２に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第２信号発生部は、
前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段と、
前記第１排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチと、
前記ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータと、
を備えることを特徴とする請求項２に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 薄膜トランジスタ型液晶表示装置のソースドライバ回路においてパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法において、
（ａ）メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する段階と、
（ｂ）前記出力されるカラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加する段階と、を含み、
前記（ａ）段階は、
（ａ１）前記メインクロック信号に応答して前記カラーデータを受信して保存する段階と、
（ａ２）前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号、及び第１クロック信号に応答して前記第１信号を発生する段階と、
（ａ３）前記第１信号に応答して前記カラーデータを出力する段階と、を含み、
前記（ａ２）段階は、
（ａ２１） 前記第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を相異なる時間の間遅らせた二つの信号を排他的論理和演算する段階と、
（ａ２２）前記（ａ２１）段階の出力を反転して出力する段階と、
（ａ２３）前記（ａ２２）段階の出力及び前記第１クロック信号を論理積演算する段階と、
（ａ２４）メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号を前記相異なる時間の間遅らせた前記二つの信号を排他的に論理和演算する段階と、
（ａ２５）前記（ａ２３）段階と前記（ａ２４）段階の出力を論理和演算して前記第１信号を発生する段階と、
を含むことを特徴とするパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法。 - 前記（ｂ）段階は、
（ｂ１）前記出力されるカラーデータを受信し前記カラーデータがそれぞれ一定した電圧を表示するようデコーディングする段階と、
（ｂ２）前記デコーディングされたカラーデータを受信しバッファリングして出力する段階と、
（ｂ３）前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号及び第１クロック信号に応答して前記第２信号を発生する段階と、
（ｂ４）前記第２信号に応答して前記カラーデータを前記パネルに印加する段階と、
を含むことを特徴とする請求項７に記載のパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法。 - 前記（ｂ３）段階は、
（ｂ３１）メインクロック信号に応答して前記極性反転信号を受信し、前記極性反転信号及び前記極性反転信号を遅らせた信号を受信して排他的論理和演算する段階と、
（ｂ３２）前記（ｂ３１）段階の出力及び前記第１クロック信号を遅らせた遅延第１クロック信号を受信しラッチする段階と、
（ｂ３３）前記（ｂ３２）段階の出力を反転して前記第２信号を発生する段階と、
を含むことを特徴とする請求項８に記載のパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法。 - 前記第１信号は、
前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、
前記極性反転信号の位相が変わらない場合は、前記第１クロック信号が前記第１信号として発生されることを特徴とする請求項７に記載のパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法。 - 前記第２信号は、
前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され、前記第１クロック信号の立ち上がりエッジに応答して活性化され、
前記極性反転信号の位相が変わらない場合は、現在の状態を維持することを特徴とする請求項７に記載のパネルに印加されるカラーデータの出力が所望の値になるまでの時間を調節する方法。 - 薄膜トランジスタ型液晶表示装置のソースドライバ回路において、
メインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力するデータラッチ部と、
前記データラッチ部から出力される前記カラーデータを受信し所定の第２信号に応答して前記カラーデータをパネルに印加するスイッチバッファ部と、を備え、
前記第１信号は、
前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号、及び第１クロック信号に応答して発生され、
前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して所定時間の間活性化され、
前記極性反転信号の位相が変わらない場合は、前記第１クロック信号が前記第１信号として発生され、
前記第２信号は、
前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号、及び第１クロック信号に応答して発生され、
前記極性反転信号の位相が反転される度に前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、
前記極性反転信号の位相が変わらない場合は、現在の状態を維持することを特徴とする薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 薄膜トランジスタ型液晶表示装置のソースドライバにおいて、
メインクロック信号に応答してカラーデータを受信して保存する第１データラッチ部と、
前記第１データラッチ部から出力される前記カラーデータを受信して保存した後所定の第１信号に応答して保存された前記カラーデータを出力する第２データラッチ部と、
所定の電圧制御信号に応答して前記第２データラッチ部から出力される前記カラーデータがそれぞれ一定電圧を表示するようにするデコーディング部と、
前記デコーディング部から出力される前記カラーデータを受信しバッファリングして出力する出力バッファ部と、
所定の第２信号に応答して前記出力バッファ部から出力される前記カラーデータをパネルに印加したり遮断したりする出力スイッチ部と、
前記メインクロック信号、前記パネルに出力されるカラーデータの電圧の極性を制御する極性反転信号、及び第１クロック信号に応答して前記第１信号及び前記第２信号を発生する出力制御部と、を備え、
前記出力制御部は、
前記メインクロック信号に応答して前記極性反転信号を受信し所定時間遅らせて出力する遅延部と、
第１クロック信号に応答して前記極性反転信号を受信し、前記極性反転信号の位相が反転される毎に活性化され、前記極性反転信号の位相が変わらない場合前記第１クロック信号を前記第１信号として発生する第１信号発生部と、
前記極性反転信号、前記遅延部の出力信号、及び所定の遅延第１クロック信号を受信して、前記極性反転信号の立ち上がりエッジまたは立ち下がりエッジに応答して非活性化され前記第１クロック信号の立ち上がりエッジに応答して活性化され、前記極性反転信号の位相が変わらない場合は、現在の状態を維持する前記第２信号を発生する第２信号発生部と、
を備えることを特徴とする薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第２信号発生部は、
前記メインクロック信号に応答して前記第１クロック信号を受信し所定時間遅らせて前記遅延第１クロック信号を発生する遅延クロック部をさらに備えることを特徴とする請求項１３に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記遅延部は、
複数個のフリップフロップを備えることを特徴とする請求項１３に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第１信号発生部は、
第１クロック信号に応答して前記極性反転信号を受信し遅らせて出力する第１及び第２フリップフロップと、
前記第１フリップフロップの出力及び前記第２フリップフロップの出力信号を受信して排他的論理和演算する第２排他的論理和手段と、
前記第２排他的論理和手段の出力を反転して出力する第２インバータと、
前記第２インバータの出力及び前記第１クロック信号を論理積演算する論理積手段と、
前記遅延部のフリップフロップのうち一番目のフリップフロップの反転出力信号を反転した信号及び三番目のフリップフロップの出力信号を排他的論理和演算する第３排他的論理和手段と、
前記第３排他的論理和手段及び前記論理積手段の出力を論理和演算して前記第１信号として出力する論理和手段と、を備えることを特徴とする請求項１３に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。 - 前記第２信号発生部は、
前記極性反転信号及び前記遅延部の出力信号を受信して排他的論理和演算する第１排他的論理和手段と、
前記排他的論理和手段の出力及び前記遅延第１クロック信号を受信して出力するＳＲラッチと、
前記ＳＲラッチの出力を反転して前記第２信号として発生する第１インバータと、
を備えることを特徴とする請求項１３に記載の薄膜トランジスタ型液晶表示装置のソースドライバ回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0009732A KR100438785B1 (ko) | 2002-02-23 | 2002-02-23 | 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004004556A JP2004004556A (ja) | 2004-01-08 |
| JP4363619B2 true JP4363619B2 (ja) | 2009-11-11 |
Family
ID=27751923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003035189A Expired - Fee Related JP4363619B2 (ja) | 2002-02-23 | 2003-02-13 | 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6970153B2 (ja) |
| JP (1) | JP4363619B2 (ja) |
| KR (1) | KR100438785B1 (ja) |
| TW (1) | TWI225633B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3958271B2 (ja) * | 2003-09-19 | 2007-08-15 | シャープ株式会社 | レベルシフタ及びそれを用いた表示装置 |
| KR100555528B1 (ko) | 2003-11-13 | 2006-03-03 | 삼성전자주식회사 | Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법 |
| US8144100B2 (en) | 2003-12-17 | 2012-03-27 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| US8179345B2 (en) * | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| KR20050071957A (ko) * | 2004-01-05 | 2005-07-08 | 삼성전자주식회사 | 액정 표시 장치 및 이의 구동 방법 |
| KR100688498B1 (ko) * | 2004-07-01 | 2007-03-02 | 삼성전자주식회사 | 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법 |
| KR20060003968A (ko) * | 2004-07-05 | 2006-01-12 | 삼성전자주식회사 | 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 |
| KR100746200B1 (ko) * | 2005-10-21 | 2007-08-06 | 삼성전자주식회사 | 소스 드라이버, 소스 드라이버 모듈, 및 디스플레이 장치 |
| KR100791840B1 (ko) | 2006-02-03 | 2008-01-07 | 삼성전자주식회사 | 소스 드라이버 및 이를 구비하는 디스플레이 장치 |
| TWI792068B (zh) | 2009-01-16 | 2023-02-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及其電子裝置 |
| TW201040908A (en) * | 2009-05-07 | 2010-11-16 | Sitronix Technology Corp | Source driver system having an integrated data bus for displays |
| TW201044347A (en) * | 2009-06-08 | 2010-12-16 | Sitronix Technology Corp | Integrated and simplified source driver system for displays |
| KR101082202B1 (ko) | 2009-08-27 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 데이터 구동회로 및 이를 구비한 유기전계 발광 표시장치 |
| JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
| TWI522982B (zh) * | 2010-12-31 | 2016-02-21 | 友達光電股份有限公司 | 源極驅動器 |
| KR101905779B1 (ko) | 2011-10-24 | 2018-10-10 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI578302B (zh) * | 2015-10-26 | 2017-04-11 | 友達光電股份有限公司 | 顯示裝置及其畫素驅動方法 |
| KR102450738B1 (ko) | 2017-11-20 | 2022-10-05 | 삼성전자주식회사 | 소스 구동 회로 및 이를 포함하는 디스플레이 장치 |
| CN108335683B (zh) * | 2018-03-14 | 2020-12-25 | 北京集创北方科技股份有限公司 | 源极驱动器、液晶显示装置及驱动方法 |
| CN110070827B (zh) * | 2019-05-22 | 2023-05-23 | 富满微电子集团股份有限公司 | Led显示屏驱动芯片、锁存信号生成方法及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| JP3056085B2 (ja) * | 1996-08-20 | 2000-06-26 | 日本電気株式会社 | マトリクス型液晶表示装置の駆動回路 |
| KR100304502B1 (ko) * | 1998-03-27 | 2001-11-30 | 김영환 | 액정표시장치 소스구동회로 |
| KR100265767B1 (ko) * | 1998-04-20 | 2000-09-15 | 윤종용 | 저전력 구동회로 및 구동방법 |
| JP3478989B2 (ja) * | 1999-04-05 | 2003-12-15 | Ｎｅｃエレクトロニクス株式会社 | 出力回路 |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| JP4553281B2 (ja) * | 2000-05-31 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 液晶表示装置の駆動方法および駆動装置 |
| KR100666320B1 (ko) * | 2000-07-18 | 2007-01-09 | 삼성전자주식회사 | 시프트 레지스터 및 그를 채용한 액정표시장치의 구동 회로 |
-
2002
- 2002-02-23 KR KR10-2002-0009732A patent/KR100438785B1/ko not_active IP Right Cessation
- 2002-12-16 US US10/320,217 patent/US6970153B2/en not_active Expired - Fee Related
-
2003
- 2003-01-06 TW TW092100161A patent/TWI225633B/zh not_active IP Right Cessation
- 2003-02-13 JP JP2003035189A patent/JP4363619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160752A1 (en) | 2003-08-28 |
| TW200303515A (en) | 2003-09-01 |
| TWI225633B (en) | 2004-12-21 |
| JP2004004556A (ja) | 2004-01-08 |
| US6970153B2 (en) | 2005-11-29 |
| KR100438785B1 (ko) | 2004-07-05 |
| KR20030070265A (ko) | 2003-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4363619B2 (ja) | 薄膜トランジスタ型液晶表示装置のソースドライバ回路及び方法 | |
| US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| KR101534203B1 (ko) | 데이터 구동 장치 및 이를 이용한 표시 장치 | |
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| JP2009288461A (ja) | 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法 | |
| JPH10161608A (ja) | 映像表示装置 | |
| KR20090002994A (ko) | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 | |
| US9602090B2 (en) | Skew adjustment apparatus | |
| US20020089484A1 (en) | Method and apparatus for driving liquid crystal display | |
| JPH0915560A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| WO2006095304A1 (en) | Backlighted lcd display devices and driving methods therefor | |
| JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4223712B2 (ja) | 薄膜トランジスタ型液晶表示装置ドライバー | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP2001356737A (ja) | 表示装置とその制御方法 | |
| JP2010091968A (ja) | 走査線駆動回路および電気光学装置 | |
| JP2004287163A (ja) | 表示システム、データドライバ及び表示駆動方法 | |
| US20070229481A1 (en) | Scanning signal line driving device, liquid crystal display device, and liquid crystal display method | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JP3891070B2 (ja) | タイミング調整回路、駆動回路、電気光学装置および電子機器 | |
| KR19990059983A (ko) | 액정 전압 인가방법 | |
| JP2003131265A (ja) | 液晶表示装置の駆動方法 | |
| JP2006154480A (ja) | 表示装置用駆動回路及びフレキシブルプリント配線板並びにアクティブマトリクス型表示装置 | |
| JP2001272650A (ja) | 液晶パネル駆動装置及び情報携帯機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |