JPH10161608A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH10161608A JPH10161608A JP8323238A JP32323896A JPH10161608A JP H10161608 A JPH10161608 A JP H10161608A JP 8323238 A JP8323238 A JP 8323238A JP 32323896 A JP32323896 A JP 32323896A JP H10161608 A JPH10161608 A JP H10161608A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- frame
- source
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 37
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0471—Vertical positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0478—Horizontal positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0485—Centering horizontally or vertically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 ドットマトリックス状に画素が配列された表
示パネルにおいて、映像信号の画素数が表示パネルの画
素数よりも少ない場合に、周囲を枠表示する時、水平ブ
ランキング期間の短い信号であっても、水平枠表示の書
込みを可能とする。 【解決手段】 垂直ブランキング期間内において、水平
枠表示を行うべき画素に対応するソースドライバへの書
込みを、スタートパルスＤＸ，シフトクロックＣＬＸに
て行い、保持する（期間１）。次の期間２で、保持され
ているソースドライバの出力を画素のソースラインへ供
給しつつ、ゲートドライバをスタートパルスＤＹ，クロ
ックパルスＣＬＹで駆動して、水平枠の画素への書込み
を行う。期間３で、ソースドライバのリセットをクロッ
クＣＬＸで行う。
示パネルにおいて、映像信号の画素数が表示パネルの画
素数よりも少ない場合に、周囲を枠表示する時、水平ブ
ランキング期間の短い信号であっても、水平枠表示の書
込みを可能とする。 【解決手段】 垂直ブランキング期間内において、水平
枠表示を行うべき画素に対応するソースドライバへの書
込みを、スタートパルスＤＸ，シフトクロックＣＬＸに
て行い、保持する（期間１）。次の期間２で、保持され
ているソースドライバの出力を画素のソースラインへ供
給しつつ、ゲートドライバをスタートパルスＤＹ，クロ
ックパルスＣＬＹで駆動して、水平枠の画素への書込み
を行う。期間３で、ソースドライバのリセットをクロッ
クＣＬＸで行う。
Description
【０００１】
【発明の属する技術分野】本発明は映像表示装置に関
し、特にドットマトリックス状に表示画素が配列された
液晶表示パネルを有し、入力映像信号を表示する表示画
素数が当該表示パネルの画素数よりも少ない場合に枠表
示をなすようにした映像表示装置に関するものである。
し、特にドットマトリックス状に表示画素が配列された
液晶表示パネルを有し、入力映像信号を表示する表示画
素数が当該表示パネルの画素数よりも少ない場合に枠表
示をなすようにした映像表示装置に関するものである。
【０００２】
【従来の技術】ドットマトリックス状に表示画素が配列
された映像表示装置の従来例の一つとして、例えば特開
平３−１６０４２６号公報に開示の技術が知られてい
る。この技術においては、フロントタイプの投射管を使
用するプロジェクタシステムにおいて、ＲＧＢの各色の
反射型スクリーンの面で合成されてカラー映像がそのス
クリーンの面に結像される。この場合、入力するＲＧＢ
の信号レベルを垂直ブランキング期間，水平ブランキン
グ期間において所定レベルに固定することで、本来の画
像の周囲に枠画像を投射する技術である。
された映像表示装置の従来例の一つとして、例えば特開
平３−１６０４２６号公報に開示の技術が知られてい
る。この技術においては、フロントタイプの投射管を使
用するプロジェクタシステムにおいて、ＲＧＢの各色の
反射型スクリーンの面で合成されてカラー映像がそのス
クリーンの面に結像される。この場合、入力するＲＧＢ
の信号レベルを垂直ブランキング期間，水平ブランキン
グ期間において所定レベルに固定することで、本来の画
像の周囲に枠画像を投射する技術である。
【０００３】また同じ様にこの種の分野の技術として
は、例えば特開平３−８９７８４号公報に示されたもの
が知られている。この技術では、液晶ライトバルブによ
って光源の光を強度変調し、投影光学系を介してスクリ
ーンに結像させてスクリーン上に投射する場合等におい
て、ブランキング期間の処理として、台形歪みを回避す
るため水平ブランキング期間の長さを垂直ブランキング
期間と対比して単調に変化させる技術である。
は、例えば特開平３−８９７８４号公報に示されたもの
が知られている。この技術では、液晶ライトバルブによ
って光源の光を強度変調し、投影光学系を介してスクリ
ーンに結像させてスクリーン上に投射する場合等におい
て、ブランキング期間の処理として、台形歪みを回避す
るため水平ブランキング期間の長さを垂直ブランキング
期間と対比して単調に変化させる技術である。
【０００４】従って、これ等の従来技術は、本発明が対
象とする、ドットマトリックス状に配置された映像表示
装置に、映像表示装置の持つ画素数より少ない画素数を
持った映像信号を入力した場合における表示枠の作り方
とは異なるものである。
象とする、ドットマトリックス状に配置された映像表示
装置に、映像表示装置の持つ画素数より少ない画素数を
持った映像信号を入力した場合における表示枠の作り方
とは異なるものである。
【０００５】一方、本発明に直接的に関連する従来技術
の一例として、図８に示した、ＴＦＴ素子を用いた一般
的な液晶パネルによって構成された液晶表示装置に様々
な種類の映像信号を表示する場合の技術を述べる。
の一例として、図８に示した、ＴＦＴ素子を用いた一般
的な液晶パネルによって構成された液晶表示装置に様々
な種類の映像信号を表示する場合の技術を述べる。
【０００６】図７に示した液晶パネルを考えた場合、先
ず、その液晶パネルの構成は次のようになる。一般的に
ＴＦＴ素子を液晶画素への電圧印加のスイッチング素子
として用いた液晶表示素子は、ＴＦＴ素子のドレイン端
子を液晶画素電極に接続し、ゲート端子とソース端子を
夫々の縦横の共通端子とした構造で、ゲート側共通端子
にＴＦＴ素子のソースドレイン間を導通状態とする電圧
を印加することで、ゲート側共通端子に接続された全て
のＴＦＴ素子（通常、表示画面の横１ライン分）がオン
電圧を印加されソースドレイン間が導通状態となり、こ
の時ソース側共通端子に映像信号として夫々の画素の電
圧を順次印加することにより、液晶画素への映像信号の
書込みを行う。
ず、その液晶パネルの構成は次のようになる。一般的に
ＴＦＴ素子を液晶画素への電圧印加のスイッチング素子
として用いた液晶表示素子は、ＴＦＴ素子のドレイン端
子を液晶画素電極に接続し、ゲート端子とソース端子を
夫々の縦横の共通端子とした構造で、ゲート側共通端子
にＴＦＴ素子のソースドレイン間を導通状態とする電圧
を印加することで、ゲート側共通端子に接続された全て
のＴＦＴ素子（通常、表示画面の横１ライン分）がオン
電圧を印加されソースドレイン間が導通状態となり、こ
の時ソース側共通端子に映像信号として夫々の画素の電
圧を順次印加することにより、液晶画素への映像信号の
書込みを行う。
【０００７】ゲート側共通端子及びソース側共通端子の
駆動は、各端子に接続されたソースドライバ１０４，ゲ
ートドライバ１０５と呼ばれる２種類の駆動回路によっ
て行われる。
駆動は、各端子に接続されたソースドライバ１０４，ゲ
ートドライバ１０５と呼ばれる２種類の駆動回路によっ
て行われる。
【０００８】さて、図７の様な（縦１２８０ドット×横
１０２４ドット）の画素を持つ液晶パネル１０８におい
て、画素数が（横１２８０×縦１０２４）の入力信号を
表示する場合は、１画素分の映像データを液晶パネルの
夫々１ドットに表示させる様にできるから、枠を書込む
必要はない。
１０２４ドット）の画素を持つ液晶パネル１０８におい
て、画素数が（横１２８０×縦１０２４）の入力信号を
表示する場合は、１画素分の映像データを液晶パネルの
夫々１ドットに表示させる様にできるから、枠を書込む
必要はない。
【０００９】一方、映像表示装置の持つ画素数よりも水
平垂直共に画素数の少ない映像信号を表示する場合、例
えば入力信号の画素数が（横６４０×縦４００）の時
は、図８（Ａ）に示す様に１画素分の映像データを縦横
夫々２倍することにより液晶パネル４ドットに表示し、
表示画面としては（横１２８０ドット×縦８００ドッ
ト）分の液晶パネルの画素を使用し表示を行う。この
時、垂直方向において映像を表示しないエリア１１０，
１１１の画素については、垂直ブランキング期間におい
て黒レベルの電圧、もしくはそれ以外の電圧を印加し枠
表示とする。
平垂直共に画素数の少ない映像信号を表示する場合、例
えば入力信号の画素数が（横６４０×縦４００）の時
は、図８（Ａ）に示す様に１画素分の映像データを縦横
夫々２倍することにより液晶パネル４ドットに表示し、
表示画面としては（横１２８０ドット×縦８００ドッ
ト）分の液晶パネルの画素を使用し表示を行う。この
時、垂直方向において映像を表示しないエリア１１０，
１１１の画素については、垂直ブランキング期間におい
て黒レベルの電圧、もしくはそれ以外の電圧を印加し枠
表示とする。
【００１０】この様に入力信号の画素数を縦横２倍した
ものが、液晶パネルの画素数を超えないものについて
は、より大きく表示するために縦横２倍として表示す
る。これはその他の整数倍でできる入力信号についても
同様で、いくらかの整数倍をして、使用する液晶パネル
の画素数を縦横共に超えないものについては、整数倍表
示を行う。
ものが、液晶パネルの画素数を超えないものについて
は、より大きく表示するために縦横２倍として表示す
る。これはその他の整数倍でできる入力信号についても
同様で、いくらかの整数倍をして、使用する液晶パネル
の画素数を縦横共に超えないものについては、整数倍表
示を行う。
【００１１】また、例えば入力信号の画素数が（横８０
０×縦６００）の場合は、図８（Ｂ）に示す様に入力映
像信号を液晶パネル中央に表示し、その周辺部分を黒表
示として液晶パネルの画素全てを駆動する様にしてい
る。
０×縦６００）の場合は、図８（Ｂ）に示す様に入力映
像信号を液晶パネル中央に表示し、その周辺部分を黒表
示として液晶パネルの画素全てを駆動する様にしてい
る。
【００１２】この時水平方向において映像を表示しない
エリア１１２，１１３の駆動は水平ブランキング期間に
行い、垂直方向における映像を表示しないエリア１１
０，１１１の画素の駆動は垂直ブランキング期間に行
う。
エリア１１２，１１３の駆動は水平ブランキング期間に
行い、垂直方向における映像を表示しないエリア１１
０，１１１の画素の駆動は垂直ブランキング期間に行
う。
【００１３】しかし、従来技術で挙げた、映像表示装置
の持つ画素数よりも画素数の少ない映像信号を表示する
場合において、入力映像信号を映像表示装置の中央に表
示し、更に余った周囲のエリアに黒表示、もしくは任意
の模様の枠データを表示する時の解決できない問題点と
しては、入力信号の種類によっては、ブランキング期間
の時間が十分でなく、通常の映像を表示する様な速度で
枠部分を処理したのでは枠にあたる画素全部への書込み
を行うための時間が不足する場合があることである。
の持つ画素数よりも画素数の少ない映像信号を表示する
場合において、入力映像信号を映像表示装置の中央に表
示し、更に余った周囲のエリアに黒表示、もしくは任意
の模様の枠データを表示する時の解決できない問題点と
しては、入力信号の種類によっては、ブランキング期間
の時間が十分でなく、通常の映像を表示する様な速度で
枠部分を処理したのでは枠にあたる画素全部への書込み
を行うための時間が不足する場合があることである。
【００１４】この問題点を解決するブランキング期間の
処理についての従来技術としては、画素への書込み時間
を短縮すること、つまり水平方向の時間が不足する場合
はソースドライバの、また垂直方向の時間が不足する場
合はゲートドライバのシフトクロックを多少高速にする
ことなどの方法で対応してきた。
処理についての従来技術としては、画素への書込み時間
を短縮すること、つまり水平方向の時間が不足する場合
はソースドライバの、また垂直方向の時間が不足する場
合はゲートドライバのシフトクロックを多少高速にする
ことなどの方法で対応してきた。
【００１５】
【発明が解決しようとする課題】映像の表示領域を構成
する画素数は、使用するハードウェアやソフトウェアの
違いにより様々なものが存在している。この様に様々に
異なる画素数が存在する中で、一つの映像表示装置に様
々な画素数の映像信号を表示する場合、例えば映像表示
装置が図７に示す液晶パネルであり、その画素数が（横
１２８０×縦１０２４）で、入力映像信号の画素数が
（横８００×縦６００）であるものについては、液晶パ
ネルの中央部分に液晶パネルのサイズよりも小さく（横
８００×縦６００）のまま表示することになる。
する画素数は、使用するハードウェアやソフトウェアの
違いにより様々なものが存在している。この様に様々に
異なる画素数が存在する中で、一つの映像表示装置に様
々な画素数の映像信号を表示する場合、例えば映像表示
装置が図７に示す液晶パネルであり、その画素数が（横
１２８０×縦１０２４）で、入力映像信号の画素数が
（横８００×縦６００）であるものについては、液晶パ
ネルの中央部分に液晶パネルのサイズよりも小さく（横
８００×縦６００）のまま表示することになる。
【００１６】この様な場合、よくとられる手段として従
来技術で示した、映像を表示した周囲に黒い枠を設ける
方法がある。この様な枠を設ける時でも、従来技術にお
いては図９（Ａ），（Ｂ）に示す従来技術による駆動タ
イミングチャートの様に、その水平方向の枠への書込み
は水平ブランキング期間中に、垂直方向への枠の書込み
は垂直ブランキング期間中に行わなければならない。
来技術で示した、映像を表示した周囲に黒い枠を設ける
方法がある。この様な枠を設ける時でも、従来技術にお
いては図９（Ａ），（Ｂ）に示す従来技術による駆動タ
イミングチャートの様に、その水平方向の枠への書込み
は水平ブランキング期間中に、垂直方向への枠の書込み
は垂直ブランキング期間中に行わなければならない。
【００１７】その場合、入力信号の種類によっては、ブ
ランキング期間の時間が十分でなく、通常の映像を表示
する様な速度で枠部分を処理したのでは枠にあたる画素
全部への書込みを行うための時間が不足する場合があ
る。つまり、１水平期間中の入力信号の画素数（例えば
映像データをディジタル処理するためにディジタル変換
する場合のサンプリング数）が、表示を行う映像表示装
置の水平方向の画素数より少ない場合、１水平期間中に
水平方向の画素を全て駆動できないということになる。
ランキング期間の時間が十分でなく、通常の映像を表示
する様な速度で枠部分を処理したのでは枠にあたる画素
全部への書込みを行うための時間が不足する場合があ
る。つまり、１水平期間中の入力信号の画素数（例えば
映像データをディジタル処理するためにディジタル変換
する場合のサンプリング数）が、表示を行う映像表示装
置の水平方向の画素数より少ない場合、１水平期間中に
水平方向の画素を全て駆動できないということになる。
【００１８】この様な時、従来技術では画素への書込み
時間を短縮すること、つまり水平方向の時間が不足する
場合はソースドライバの、また垂直方向の時間が不足す
る場合はゲートドライバのシフトクロックＣＬＸ，ＣＬ
Ｙを多少高速にすること等の方法で対応してきた。
時間を短縮すること、つまり水平方向の時間が不足する
場合はソースドライバの、また垂直方向の時間が不足す
る場合はゲートドライバのシフトクロックＣＬＸ，ＣＬ
Ｙを多少高速にすること等の方法で対応してきた。
【００１９】しかしこの様にソースドライバを高速に駆
動するこの方法では、各画素への電圧印加時間が十分で
はなくなることがあり、例えば映像を表示している周囲
の枠を黒としたい場合、それらの画素へ十分な黒レベル
の信号が書込まれないため、満足な黒枠の表示が得られ
ない等の不具合があった。
動するこの方法では、各画素への電圧印加時間が十分で
はなくなることがあり、例えば映像を表示している周囲
の枠を黒としたい場合、それらの画素へ十分な黒レベル
の信号が書込まれないため、満足な黒枠の表示が得られ
ない等の不具合があった。
【００２０】本発明の目的は、映像を表示するための表
示装置の持つ画素数よりも画素数の少ない映像信号を表
示する場合において、その映像を表示装置の中央に表示
しその周囲の部分を枠表示とする場合においてその枠表
示を水平ブランキング期間が短い入力信号であっても十
分行える様にした映像表示装置を提供することである。
示装置の持つ画素数よりも画素数の少ない映像信号を表
示する場合において、その映像を表示装置の中央に表示
しその周囲の部分を枠表示とする場合においてその枠表
示を水平ブランキング期間が短い入力信号であっても十
分行える様にした映像表示装置を提供することである。
【００２１】
【課題を解決するための手段】本発明によれば、ドット
マトリックス状に表示画素が配列された表示パネルと、
この表示画素のソースを選択するソースドライバと、前
記表示画素のゲートを選択するゲートドライバとを含
み、前記ソース及びゲートドライバにより選択された表
示画素へ入力映像信号を供給することにより映像表示を
行い、前記入力映像信号を表示する表示画素数が前記表
示パネルの画素数よりも少ない場合に枠表示をなすよう
にした映像表示装置であって、水平方向の枠表示のため
の信号書込みを前記入力映像信号の垂直ブランキング期
間内に行うよう前記ソース及びゲートドライバの駆動制
御をなす制御手段を含むことを特徴とする映像表示装置
が得られる。
マトリックス状に表示画素が配列された表示パネルと、
この表示画素のソースを選択するソースドライバと、前
記表示画素のゲートを選択するゲートドライバとを含
み、前記ソース及びゲートドライバにより選択された表
示画素へ入力映像信号を供給することにより映像表示を
行い、前記入力映像信号を表示する表示画素数が前記表
示パネルの画素数よりも少ない場合に枠表示をなすよう
にした映像表示装置であって、水平方向の枠表示のため
の信号書込みを前記入力映像信号の垂直ブランキング期
間内に行うよう前記ソース及びゲートドライバの駆動制
御をなす制御手段を含むことを特徴とする映像表示装置
が得られる。
【００２２】そして、前記ソースドライバは前記表示画
素のソースに対応したシフト出力を有するシフトレジス
タを含み、前記制御手段は、前記垂直ブランキング期間
の開始に応答して、前記シフトレジスタに対して前記水
平方向の枠に相当する表示画素の各ソース選択信号を書
込み保持せしめるソース選択信号書込み手段と、前記ソ
ース選択信号書込み手段の書込みの終了に応答して、前
記シフトレジスタの保持出力を前記表示画素の各ソース
へ供給しつつ前記ゲートドライバから順次ゲート選択信
号を生成して前記水平方向の枠表示用信号を前記表示画
素へ供給するよう制御する手段とを有することを特徴と
する。
素のソースに対応したシフト出力を有するシフトレジス
タを含み、前記制御手段は、前記垂直ブランキング期間
の開始に応答して、前記シフトレジスタに対して前記水
平方向の枠に相当する表示画素の各ソース選択信号を書
込み保持せしめるソース選択信号書込み手段と、前記ソ
ース選択信号書込み手段の書込みの終了に応答して、前
記シフトレジスタの保持出力を前記表示画素の各ソース
へ供給しつつ前記ゲートドライバから順次ゲート選択信
号を生成して前記水平方向の枠表示用信号を前記表示画
素へ供給するよう制御する手段とを有することを特徴と
する。
【００２３】更に、前記制御手段は、前記水平方向の枠
表示用信号の前記表示画素への供給の終了に応答して、
前記シフトレジスタの保持内容のリセットをなす手段を
有することを特徴とする。
表示用信号の前記表示画素への供給の終了に応答して、
前記シフトレジスタの保持内容のリセットをなす手段を
有することを特徴とする。
【００２４】また、前記ゲートドライバのソース選択信
号の出力周波数は、前記表示画素への枠表示用信号の書
込みに十分な周波数に選定されていることを特徴として
おり、また前記水平方向の枠表示用信号は一定レベルの
信号または所定模様を実現する信号であることを特徴と
している。
号の出力周波数は、前記表示画素への枠表示用信号の書
込みに十分な周波数に選定されていることを特徴として
おり、また前記水平方向の枠表示用信号は一定レベルの
信号または所定模様を実現する信号であることを特徴と
している。
【００２５】本発明の作用を述べると、ドットマトリッ
クス状に画素が配置された映像表示装置の持つ画素数よ
りも画素数の少ない映像信号を表示する場合において、
入力映像信号を映像表示装置の中央に表示し、更に余っ
た周囲のエリアに黒表示、もしくは任意の模様の枠デー
タを表示する場合において、その映像表示装置の駆動方
法をコントロールし、水平方向の枠エリアを水平ブラン
キング期間ではなく、時間的に余裕のある垂直ブランキ
ング期間に行うことで、上記問題を解決している。
クス状に画素が配置された映像表示装置の持つ画素数よ
りも画素数の少ない映像信号を表示する場合において、
入力映像信号を映像表示装置の中央に表示し、更に余っ
た周囲のエリアに黒表示、もしくは任意の模様の枠デー
タを表示する場合において、その映像表示装置の駆動方
法をコントロールし、水平方向の枠エリアを水平ブラン
キング期間ではなく、時間的に余裕のある垂直ブランキ
ング期間に行うことで、上記問題を解決している。
【００２６】
【発明の実施の形態】以下に図面を参照して本発明の実
施例について詳述する。
施例について詳述する。
【００２７】図１は本発明の実施例の概略ブロック図で
あり、図７と同等部分は同一符号により示している。図
１において、１０１は映像信号データ入力端子であり、
ここから映像信号をソースドライバ１０４に入力する。
また、同様に１０２，１０６は同期信号入力端子であ
り、例えば水平同期信号や垂直同期信号を入力する。１
０３はタイミング制御回路であり、液晶パネルに入力映
像信号を表示するため、各種タイミングパルスやクロッ
ク等をソースドライバ１０４とゲートドライバ１０５に
供給する回路である。１０７は入力した同期信号から液
晶パネル駆動に必要なクロックや、映像信号処理に必要
な各種クロックを生成するためのＰＬＬ回路ブロックで
ある。１０８は本実施例で用いる、水平方向１２８０ド
ット／垂直方向１０２４ドットの画素を持つ液晶パネル
である。
あり、図７と同等部分は同一符号により示している。図
１において、１０１は映像信号データ入力端子であり、
ここから映像信号をソースドライバ１０４に入力する。
また、同様に１０２，１０６は同期信号入力端子であ
り、例えば水平同期信号や垂直同期信号を入力する。１
０３はタイミング制御回路であり、液晶パネルに入力映
像信号を表示するため、各種タイミングパルスやクロッ
ク等をソースドライバ１０４とゲートドライバ１０５に
供給する回路である。１０７は入力した同期信号から液
晶パネル駆動に必要なクロックや、映像信号処理に必要
な各種クロックを生成するためのＰＬＬ回路ブロックで
ある。１０８は本実施例で用いる、水平方向１２８０ド
ット／垂直方向１０２４ドットの画素を持つ液晶パネル
である。
【００２８】本実施例におけるソースドライバ及びゲー
トドライバは、図２（Ａ），（Ｂ）に示す如く、シフト
レジスタの構成によって形成されているものとする。つ
まり、ソースドライバ，ゲートドライバ夫々におけるシ
フトレジスタの出力端子が、各画素に構成されるＴＦＴ
に配線されており、このＴＦＴをオン／オフすることに
よって各画素への映像データの書込み制御を行う。
トドライバは、図２（Ａ），（Ｂ）に示す如く、シフト
レジスタの構成によって形成されているものとする。つ
まり、ソースドライバ，ゲートドライバ夫々におけるシ
フトレジスタの出力端子が、各画素に構成されるＴＦＴ
に配線されており、このＴＦＴをオン／オフすることに
よって各画素への映像データの書込み制御を行う。
【００２９】図２（Ａ）を参照すると、ソースドライバ
１０４のブロック図が示されており、シフトレジスタ２
０４のシフト入力にはスタートパルスＤＸ２０２が供給
されている。このスタートパルスＤＸ２０２がシフトク
ロックＣＬＸ２０１により順次シフトレジスタ２０４内
でシフトされる様になっている。
１０４のブロック図が示されており、シフトレジスタ２
０４のシフト入力にはスタートパルスＤＸ２０２が供給
されている。このスタートパルスＤＸ２０２がシフトク
ロックＣＬＸ２０１により順次シフトレジスタ２０４内
でシフトされる様になっている。
【００３０】このシフト出力が、イネーブル信号ＥＮＸ
２０３により開となるアンドゲート２０７の各々へ印加
されている。これ等各アンドゲート２０７の出力が画素
２０５のソースライン２０６へ供給される。
２０３により開となるアンドゲート２０７の各々へ印加
されている。これ等各アンドゲート２０７の出力が画素
２０５のソースライン２０６へ供給される。
【００３１】ここで、図３を参照すると、画素２０５の
より具体的な回路例が示されており、ＴＦＴ２１５，２
１６の直列接続構成とされ、ＴＦＴ２１５のゲート端子
がソースライン２０６となっており、またＴＦＴ２１６
のゲート端子がゲートライン２１３となっている。これ
等ＴＦＴ２１５，２１６の両ゲート端子に選択信号が同
時に印加された時のみ映像信号２１４が液晶表示素子２
００へ供給され表示されるのである。
より具体的な回路例が示されており、ＴＦＴ２１５，２
１６の直列接続構成とされ、ＴＦＴ２１５のゲート端子
がソースライン２０６となっており、またＴＦＴ２１６
のゲート端子がゲートライン２１３となっている。これ
等ＴＦＴ２１５，２１６の両ゲート端子に選択信号が同
時に印加された時のみ映像信号２１４が液晶表示素子２
００へ供給され表示されるのである。
【００３２】図２（Ｂ）を参照すると、ゲートドライバ
１０５のブロック図が示されており、シフトレジスタ２
１１のシフト入力にはスタートパルスＤＹ２０９が供給
されている。このスタートパルスＤＹ２０９がシフトク
ロックＣＬＹ２０８により順次シフトレジスタ２１１内
でシフトされる様になっている。
１０５のブロック図が示されており、シフトレジスタ２
１１のシフト入力にはスタートパルスＤＹ２０９が供給
されている。このスタートパルスＤＹ２０９がシフトク
ロックＣＬＹ２０８により順次シフトレジスタ２１１内
でシフトされる様になっている。
【００３３】このシフト出力が、イネーブル信号ＥＮＹ
２１０により開となるアンドゲート２１２の各々へ印加
されている。これ等各アンドゲート２１２の出力が画素
２０５のゲートライン２１３へ供給されることになる。
２１０により開となるアンドゲート２１２の各々へ印加
されている。これ等各アンドゲート２１２の出力が画素
２０５のゲートライン２１３へ供給されることになる。
【００３４】尚、図１のタイミング制御回路１０３につ
いては、図６にその具体例のブロック図を示し、各部動
作タイミングチャートについては図５に示しているが、
図６のタイミング制御回路１０３の詳細に関しては、理
解をより良くするために、本発明の実施例の動作の説明
の後に、述べることにする。
いては、図６にその具体例のブロック図を示し、各部動
作タイミングチャートについては図５に示しているが、
図６のタイミング制御回路１０３の詳細に関しては、理
解をより良くするために、本発明の実施例の動作の説明
の後に、述べることにする。
【００３５】例えば、図４に示す様に、液晶パネルの画
素数が（横１２８０ドット×縦１０２４ドット）であっ
た場合に、その液晶パネルに（横８００×縦６００）の
画素数を持つ入力信号を表示する場合、入力映像信号を
中央に表示し、その周囲を枠として、例えば黒表示す
る。この時水平方向の枠にあたる画素への黒レベル信号
の書込みを水平ブランキング期間ではなく、垂直ブラン
キング期間に行うことにより、水平ブランキング期間が
短く本実施例の場合についていうと枠として扱うべき画
素、横４８０ドット（＝１２８０ドット−８００ドッ
ト）が水平ブランキング期間中では全て駆動できない場
合であっても、それを垂直ブランキング期間にて駆動可
能とすることで正常に水平方向の枠を表示するものであ
る。
素数が（横１２８０ドット×縦１０２４ドット）であっ
た場合に、その液晶パネルに（横８００×縦６００）の
画素数を持つ入力信号を表示する場合、入力映像信号を
中央に表示し、その周囲を枠として、例えば黒表示す
る。この時水平方向の枠にあたる画素への黒レベル信号
の書込みを水平ブランキング期間ではなく、垂直ブラン
キング期間に行うことにより、水平ブランキング期間が
短く本実施例の場合についていうと枠として扱うべき画
素、横４８０ドット（＝１２８０ドット−８００ドッ
ト）が水平ブランキング期間中では全て駆動できない場
合であっても、それを垂直ブランキング期間にて駆動可
能とすることで正常に水平方向の枠を表示するものであ
る。
【００３６】図５に示すタイミングチャートにより垂直
ブランキング期間においてソースドライバを高速に駆動
するのであるが、この時水平方向については枠に相当す
る部分についてのみソースラインがオンとなる様に、ソ
ースドライバのスタートパルスＤＸ２０２及びソースド
ライバのシフトクロックＣＬＸ２０１の各制御を図５に
示す様に行う。
ブランキング期間においてソースドライバを高速に駆動
するのであるが、この時水平方向については枠に相当す
る部分についてのみソースラインがオンとなる様に、ソ
ースドライバのスタートパルスＤＸ２０２及びソースド
ライバのシフトクロックＣＬＸ２０１の各制御を図５に
示す様に行う。
【００３７】本実施例で説明する入力信号の場合は、水
平方向の枠表示エリアの画素左右夫々２４０本ずつのソ
ースラインのみがオンとなる様にソースドライバのスタ
ートパルスＤＸ２０２をソースドライバに与える。つま
りこの様なスタートパルスを与えることで、枠表示を行
おうとする目的の画素のみを以下に説明する枠データの
表示を可能とするものである。
平方向の枠表示エリアの画素左右夫々２４０本ずつのソ
ースラインのみがオンとなる様にソースドライバのスタ
ートパルスＤＸ２０２をソースドライバに与える。つま
りこの様なスタートパルスを与えることで、枠表示を行
おうとする目的の画素のみを以下に説明する枠データの
表示を可能とするものである。
【００３８】この、水平方向の枠に相当する部分につい
てのみソースラインがオンとなる様にソースドライバを
駆動している期間が図５（Ｃ）に示す期間１である。ま
た、このソースドライバの処理を行っている期間におい
ては、ソースドライバのイネーブル信号ＥＮＸ２０３は
ローレベルとすることでソースドライバの処理期間にお
ける映像表示エリアへの影響を回避する。
てのみソースラインがオンとなる様にソースドライバを
駆動している期間が図５（Ｃ）に示す期間１である。ま
た、このソースドライバの処理を行っている期間におい
ては、ソースドライバのイネーブル信号ＥＮＸ２０３は
ローレベルとすることでソースドライバの処理期間にお
ける映像表示エリアへの影響を回避する。
【００３９】ソースドライバを駆動している期間１が終
了後、ソースドライバのシフトクロックＣＬＸ２０１を
停止させ、水平方向の枠データの書込みが終了するまで
の期間、ソースドライバの状態を保持し、水平方向の枠
に相当するエリアのソースラインがオン状態のままであ
る様にする。
了後、ソースドライバのシフトクロックＣＬＸ２０１を
停止させ、水平方向の枠データの書込みが終了するまで
の期間、ソースドライバの状態を保持し、水平方向の枠
に相当するエリアのソースラインがオン状態のままであ
る様にする。
【００４０】以上の様なソースドライバの処理が終了し
た後、ソースドライバのイネーブルＥＮＸ２０３をハイ
レベルとし、水平方向の枠に当たる画素への映像信号の
書込みを可能とする。つまり、ここまでの処理を行うこ
とで水平方向の枠に相当する画素への映像データの供給
が可能となる。この時のソースラインの状態は、水平方
向の左右の枠に相当するソースラインのみハイレベルの
状態で保持されていることになる。
た後、ソースドライバのイネーブルＥＮＸ２０３をハイ
レベルとし、水平方向の枠に当たる画素への映像信号の
書込みを可能とする。つまり、ここまでの処理を行うこ
とで水平方向の枠に相当する画素への映像データの供給
が可能となる。この時のソースラインの状態は、水平方
向の左右の枠に相当するソースラインのみハイレベルの
状態で保持されていることになる。
【００４１】ここまでのソースドライバ側の処理が終了
した段階で、スタートパルスＤＹ２０９及びシフトクロ
ックＣＬＹ２０８によりゲートドライバの駆動を開始し
順次ゲートラインをオン状態としていくことで、水平方
向の枠に当たる画素への映像信号の書込みを行う。この
時の、ゲートドライバの駆動周波数は液晶画素への映像
信号の書込みに十分な時間となる様な周波数とすること
が必要である。また、この時の映像レベルは枠の表示を
黒とする場合は黒レベルに、それ以外の枠表示（模様
等）を実現したい場合はそれに対応した映像レベルとす
ることになる。
した段階で、スタートパルスＤＹ２０９及びシフトクロ
ックＣＬＹ２０８によりゲートドライバの駆動を開始し
順次ゲートラインをオン状態としていくことで、水平方
向の枠に当たる画素への映像信号の書込みを行う。この
時の、ゲートドライバの駆動周波数は液晶画素への映像
信号の書込みに十分な時間となる様な周波数とすること
が必要である。また、この時の映像レベルは枠の表示を
黒とする場合は黒レベルに、それ以外の枠表示（模様
等）を実現したい場合はそれに対応した映像レベルとす
ることになる。
【００４２】実際に映像信号を液晶画素へ書込む期間が
図５（Ｃ）に示す期間２である。
図５（Ｃ）に示す期間２である。
【００４３】図５（Ｃ）に示す期間２が終了した後の期
間３にて、ソースドライバのシフトクロックＣＬＸ２０
１を駆動し、期間２で書込みを行った水平方向の枠に当
たるソースラインのリセットを行う。つまり、ソースド
ライバのスタートパルスＤＸ２０２をローレベルのま
ま、ソースドライバのシフトクロックＣＬＸ２０１を駆
動することで、全てのソースラインがローレベルとなる
様な駆動を行う。この時、ソースドライバのイネーブル
ＥＮＸ２０３はローレベルとしておき、表示画面に影響
が出ない様にする必要がある。
間３にて、ソースドライバのシフトクロックＣＬＸ２０
１を駆動し、期間２で書込みを行った水平方向の枠に当
たるソースラインのリセットを行う。つまり、ソースド
ライバのスタートパルスＤＸ２０２をローレベルのま
ま、ソースドライバのシフトクロックＣＬＸ２０１を駆
動することで、全てのソースラインがローレベルとなる
様な駆動を行う。この時、ソースドライバのイネーブル
ＥＮＸ２０３はローレベルとしておき、表示画面に影響
が出ない様にする必要がある。
【００４４】本実施例に示す液晶パネルの駆動方法で、
例えば液晶パネルの画素数が（横１２８０ドット×縦１
０２４ドット）であった場合に、その液晶パネルに、
（横８００×縦６００）の画素数を持つ入力信号を表示
する場合、入力映像信号を中央に表示しその周囲を枠と
する時、水平方向の枠に当たる画素の駆動を水平ブラン
キング期間ではなく、垂直ブランキング期間に行うこと
が可能となる。
例えば液晶パネルの画素数が（横１２８０ドット×縦１
０２４ドット）であった場合に、その液晶パネルに、
（横８００×縦６００）の画素数を持つ入力信号を表示
する場合、入力映像信号を中央に表示しその周囲を枠と
する時、水平方向の枠に当たる画素の駆動を水平ブラン
キング期間ではなく、垂直ブランキング期間に行うこと
が可能となる。
【００４５】尚、図５（Ａ），（Ｂ）は図９（Ａ），
（Ｂ）に示したタイミングチャートと基本的に同一であ
り、水平方向ブランキング期間の駆動タイミングチャー
トと、垂直方向ブランキング期間の駆動タイミングチャ
ートとを夫々示すものである。
（Ｂ）に示したタイミングチャートと基本的に同一であ
り、水平方向ブランキング期間の駆動タイミングチャー
トと、垂直方向ブランキング期間の駆動タイミングチャ
ートとを夫々示すものである。
【００４６】図６は図５に示した各部タイミング信号を
生成するタイミング制御回路１０３（図１参照）の一例
を示す概略ブロック図である。この回路は、垂直及び水
平同期信号１０６，１０２の他に、ＰＬＬ回路１０７か
らのシステムクロック１０９（垂直及び水平同期信号に
位相ロックしている）を入力として、図５の種々のタイ
ミング信号を生成する。
生成するタイミング制御回路１０３（図１参照）の一例
を示す概略ブロック図である。この回路は、垂直及び水
平同期信号１０６，１０２の他に、ＰＬＬ回路１０７か
らのシステムクロック１０９（垂直及び水平同期信号に
位相ロックしている）を入力として、図５の種々のタイ
ミング信号を生成する。
【００４７】クロック分周回路４１はシステムクロック
１０９を分周して、図５に示す４種のクロックＣＬＸ
１，ＣＬＸ２，ＣＬＹ１，ＣＬＹ２を出力して、クロッ
ク切換回路４６へ供給する。垂直カウンタ４２は垂直同
期信号１０６をリセット入力とし、クロック分周回路４
１の分周クロックをカウントするものであり、このカウ
ント出力が予め定められた値になったことを夫々検出す
るデコーダ４３，４４，４５により、図５のスタートパ
ルスＤＹ２０９，イネーブル信号ＥＮＹ２１０，クロッ
ク切換信号（CLY-SEL,CLY-ENABLE）が生成される。
１０９を分周して、図５に示す４種のクロックＣＬＸ
１，ＣＬＸ２，ＣＬＹ１，ＣＬＹ２を出力して、クロッ
ク切換回路４６へ供給する。垂直カウンタ４２は垂直同
期信号１０６をリセット入力とし、クロック分周回路４
１の分周クロックをカウントするものであり、このカウ
ント出力が予め定められた値になったことを夫々検出す
るデコーダ４３，４４，４５により、図５のスタートパ
ルスＤＹ２０９，イネーブル信号ＥＮＹ２１０，クロッ
ク切換信号（CLY-SEL,CLY-ENABLE）が生成される。
【００４８】水平カウンタ４７は水平同期信号１０２を
リセット入力とし、クロック分周回路４１の分周クロッ
クをカウントするものであり、このカウント出力が予め
定められた値になったことを夫々検出するデコーダ４
８，４９，５０により、図５のスタートパルスＤＸ２０
２，イネーブル信号ＥＮＸ２０３，クロック切換信号
（CLX-SEL,CLX-ENABLE）が生成される。
リセット入力とし、クロック分周回路４１の分周クロッ
クをカウントするものであり、このカウント出力が予め
定められた値になったことを夫々検出するデコーダ４
８，４９，５０により、図５のスタートパルスＤＸ２０
２，イネーブル信号ＥＮＸ２０３，クロック切換信号
（CLX-SEL,CLX-ENABLE）が生成される。
【００４９】クロック切換回路４６はデコーダ４５，５
０の各出力信号により、図５の各クロックＣＬＹ，ＣＬ
Ｘを選択して導出するものであり、これ等の詳細につい
ては、設計的事項であるので、ここではこれ以上詳しく
述べないが、当業者であれば、図５の動作タイミングチ
ャートに従って、当該タイミング制御回路の設計は容易
であることは明らかである。
０の各出力信号により、図５の各クロックＣＬＹ，ＣＬ
Ｘを選択して導出するものであり、これ等の詳細につい
ては、設計的事項であるので、ここではこれ以上詳しく
述べないが、当業者であれば、図５の動作タイミングチ
ャートに従って、当該タイミング制御回路の設計は容易
であることは明らかである。
【００５０】
【発明の効果】本発明の効果は、映像を表示するための
表示位置の持つ画素数よりも画素数の少ない映像信号を
表示する場合において、その映像を表示装置の中央に表
示しその周囲の部分を枠表示として、例えば黒レベルの
枠とする場合において、その枠表示を水平ブランキング
期間が短い入力信号であっても十分行えることである。
表示位置の持つ画素数よりも画素数の少ない映像信号を
表示する場合において、その映像を表示装置の中央に表
示しその周囲の部分を枠表示として、例えば黒レベルの
枠とする場合において、その枠表示を水平ブランキング
期間が短い入力信号であっても十分行えることである。
【００５１】その理由は、水平ブランキング期間が枠に
相当するエリアに目的の映像レベルを書込むために、十
分な時間がない場合においても、本発明によりその書込
み処理を書込み時間に余裕のある垂直ブランキング期間
に行うことが可能となるためである。
相当するエリアに目的の映像レベルを書込むために、十
分な時間がない場合においても、本発明によりその書込
み処理を書込み時間に余裕のある垂直ブランキング期間
に行うことが可能となるためである。
【図１】本発明の実施例の概略ブロック図である。
【図２】本実施例におけるソース及びゲートドライバの
ブロック図である。
ブロック図である。
【図３】本実施例における液晶画素の構成図である。
【図４】本実施例における映像表示例を示す図である。
【図５】本実施例における動作を示す各部タイミングチ
ャートである。
ャートである。
【図６】図１のタイミング制御回路１０３の例を示すブ
ロック図である。
ロック図である。
【図７】ＴＦＴ素子を用いた一般的な液晶パネルの構成
図である。
図である。
【図８】液晶パネルの画素数よりも画素数の少ない映像
の表示例を示す図である。
の表示例を示す図である。
【図９】従来技術の液晶ドライバの駆動タイミングチャ
ートである。
ートである。
４１ クロック分周回路 ４２ 垂直カウンタ ４３〜４５，４８〜５０ デコーダ ４６ クロック切換回路 ４７ 水平カウンタ １０３ タイミング制御回路 １０４ ソースドライバ １０５ ゲートドライバ １０７ ＰＬＬ回路 １０８ 液晶パネル ２０４，２１１ シフトレジスタ ２０５ 画素 ２０６ ソースライン ２０７，２１２ アンドゲート ２１３ ゲート
Claims (5)
- 【請求項１】 ドットマトリックス状に表示画素が配列
された表示パネルと、この表示画素のソースを選択する
ソースドライバと、前記表示画素のゲートを選択するゲ
ートドライバとを含み、前記ソース及びゲートドライバ
により選択された表示画素へ入力映像信号を供給するこ
とにより映像表示を行い、前記入力映像信号を表示する
表示画素数が前記表示パネルの画素数よりも少ない場合
に枠表示をなすようにした映像表示装置であって、 水平方向の枠表示のための信号書込みを前記入力映像信
号の垂直ブランキング期間内に行うよう前記ソース及び
ゲートドライバの駆動制御をなす制御手段を含むことを
特徴とする映像表示装置。 - 【請求項２】 前記ソースドライバは前記表示画素のソ
ースに対応したシフト出力を有するシフトレジスタを含
み、 前記制御手段は、 前記垂直ブランキング期間の開始に応答して、前記シフ
トレジスタに対して前記水平方向の枠に相当する表示画
素の各ソース選択信号を書込み保持せしめるソース選択
信号書込み手段と、 前記ソース選択信号書込み手段の書込みの終了に応答し
て、前記シフトレジスタの保持出力を前記表示画素の各
ソースへ供給しつつ前記ゲートドライバから順次ゲート
選択信号を生成して前記水平方向の枠表示用信号を前記
表示画素へ供給するよう制御する手段と、を有すること
を特徴とする請求項１記載の映像表示装置。 - 【請求項３】 前記制御手段は、更に、前記水平方向の
枠表示用信号の前記表示画素への供給の終了に応答し
て、前記シフトレジスタの保持内容のリセットをなす手
段を有することを特徴とする請求項２記載の映像表示装
置。 - 【請求項４】 前記ゲートドライバのソース選択信号の
出力周波数は、前記表示画素への枠表示用信号の書込み
に十分な周波数に選定されていることを特徴とする請求
項２または３記載の映像表示装置。 - 【請求項５】 前記水平方向の枠表示用信号は一定レベ
ルの信号または所定模様を実現する信号であることを特
徴とする請求項１〜４いずれか記載の映像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323238A JP2982722B2 (ja) | 1996-12-04 | 1996-12-04 | 映像表示装置 |
| CA002223371A CA2223371C (en) | 1996-12-04 | 1997-12-03 | Frame display control in an image display having a liquid crystal display panel |
| EP97121206A EP0847194A3 (en) | 1996-12-04 | 1997-12-03 | Periphal frame-portion display control in an image display device having a liquid crystal display panel |
| US08/985,271 US6018331A (en) | 1996-12-04 | 1997-12-04 | Frame display control in an image display having a liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323238A JP2982722B2 (ja) | 1996-12-04 | 1996-12-04 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10161608A true JPH10161608A (ja) | 1998-06-19 |
| JP2982722B2 JP2982722B2 (ja) | 1999-11-29 |
Family
ID=18152554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323238A Expired - Lifetime JP2982722B2 (ja) | 1996-12-04 | 1996-12-04 | 映像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6018331A (ja) |
| EP (1) | EP0847194A3 (ja) |
| JP (1) | JP2982722B2 (ja) |
| CA (1) | CA2223371C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2006292925A (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPWO2007052384A1 (ja) * | 2005-11-04 | 2009-04-30 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
| US7701425B2 (en) | 2003-07-18 | 2010-04-20 | Seiko Epson Corporation | Display driver and electro-optical device |
| CN103971652A (zh) * | 2013-01-24 | 2014-08-06 | 晨星半导体股份有限公司 | 影像处理方法以及影像处理装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3129271B2 (ja) * | 1998-01-14 | 2001-01-29 | 日本電気株式会社 | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 |
| US6295048B1 (en) * | 1998-09-18 | 2001-09-25 | Compaq Computer Corporation | Low bandwidth display mode centering for flat panel display controller |
| US6879313B1 (en) * | 1999-03-11 | 2005-04-12 | Sharp Kabushiki Kaisha | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
| JP2001154639A (ja) * | 1999-11-25 | 2001-06-08 | Nec Viewtechnology Ltd | 液晶表示装置及びその駆動方法 |
| JP4277148B2 (ja) * | 2000-01-07 | 2009-06-10 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| US20010052887A1 (en) * | 2000-04-11 | 2001-12-20 | Yusuke Tsutsui | Method and circuit for driving display device |
| US7034816B2 (en) * | 2000-08-11 | 2006-04-25 | Seiko Epson Corporation | System and method for driving a display device |
| US6961029B1 (en) | 2000-11-08 | 2005-11-01 | Palm, Inc. | Pixel border for improved viewability of a display device |
| US7724270B1 (en) | 2000-11-08 | 2010-05-25 | Palm, Inc. | Apparatus and methods to achieve a variable color pixel border on a negative mode screen with a passive matrix drive |
| US7425970B1 (en) | 2000-11-08 | 2008-09-16 | Palm, Inc. | Controllable pixel border for a negative mode passive matrix display device |
| US20020067337A1 (en) * | 2000-12-01 | 2002-06-06 | Klink Kristopher Allyn | Liquid crystal display imager and clock reduction method |
| US7161576B2 (en) * | 2001-07-23 | 2007-01-09 | Hitachi, Ltd. | Matrix-type display device |
| US7164779B2 (en) | 2001-08-06 | 2007-01-16 | Mitsubishi Electric Research Laboratories, Inc. | Privacy-enhanced display device |
| NO315587B1 (no) * | 2001-11-14 | 2003-09-22 | Polydisplay Asa | Trinnvis sammensetning av multi- eller bistabile flytende krystall-skjermelementer i store selvorganiserende skalerbare skjermer med lavbilde-frekvens |
| US20050083084A1 (en) * | 2002-10-29 | 2005-04-21 | Toshiba Matsushita Display Technology | Voltage generating circuit |
| JP3722371B2 (ja) * | 2003-07-23 | 2005-11-30 | シャープ株式会社 | シフトレジスタおよび表示装置 |
| US20050195150A1 (en) * | 2004-03-03 | 2005-09-08 | Sharp Kabushiki Kaisha | Display panel and display device |
| DE102004014436A1 (de) * | 2004-03-24 | 2005-10-20 | Siemens Ag | Verfahren und Anordnung zur Variation einer Bildwiederholfrequenz |
| KR20060065277A (ko) * | 2004-12-10 | 2006-06-14 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| US20070018999A1 (en) * | 2005-07-25 | 2007-01-25 | Rai Barinder S | Auto-centering of main image |
| TWI382388B (zh) * | 2006-05-23 | 2013-01-11 | Au Optronics Corp | 薄膜電晶體液晶顯示器的驅動電路、時序控制器及其驅動方法 |
| US20090278823A1 (en) * | 2008-05-09 | 2009-11-12 | Cheng-Yueh Kuo | Image frame regulation system and image frame regulating method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0389784A (ja) * | 1989-09-01 | 1991-04-15 | Victor Co Of Japan Ltd | 液晶ライトバルブを用いた画像投影機からの投影画像の画枠形状の補正回路 |
| JP2877381B2 (ja) * | 1989-10-06 | 1999-03-31 | キヤノン株式会社 | 表示装置及び表示方法 |
| JP2819695B2 (ja) * | 1989-11-20 | 1998-10-30 | 株式会社富士通ゼネラル | プロジェクタ装置 |
| CA2041819C (en) * | 1990-05-07 | 1995-06-27 | Hiroki Zenda | Color lcd display control system |
| JPH0455890A (ja) * | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
| JPH05119734A (ja) * | 1991-10-28 | 1993-05-18 | Canon Inc | 表示制御装置 |
| US5673062A (en) * | 1992-11-06 | 1997-09-30 | Canon Kabushiki Kaisha | Liquid crystal apparatus |
| WO1995007493A1 (fr) * | 1993-09-09 | 1995-03-16 | Kabushiki Kaisha Toshiba | Dispositif d'affichage et procede de pilotage associe |
| US5883609A (en) * | 1994-10-27 | 1999-03-16 | Nec Corporation | Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same |
| JPH08211851A (ja) * | 1995-02-06 | 1996-08-20 | Matsushita Electric Ind Co Ltd | ディスプレイ駆動装置 |
| JP2776313B2 (ja) * | 1995-08-23 | 1998-07-16 | 日本電気株式会社 | 液晶表示装置 |
| US5867140A (en) * | 1996-11-27 | 1999-02-02 | Motorola, Inc. | Display system and circuit therefor |
-
1996
- 1996-12-04 JP JP8323238A patent/JP2982722B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-03 EP EP97121206A patent/EP0847194A3/en not_active Withdrawn
- 1997-12-03 CA CA002223371A patent/CA2223371C/en not_active Expired - Fee Related
- 1997-12-04 US US08/985,271 patent/US6018331A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701425B2 (en) | 2003-07-18 | 2010-04-20 | Seiko Epson Corporation | Display driver and electro-optical device |
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2006292925A (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPWO2007052384A1 (ja) * | 2005-11-04 | 2009-04-30 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
| JP4731567B2 (ja) * | 2005-11-04 | 2011-07-27 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
| CN103971652A (zh) * | 2013-01-24 | 2014-08-06 | 晨星半导体股份有限公司 | 影像处理方法以及影像处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2223371A1 (en) | 1998-06-04 |
| EP0847194A2 (en) | 1998-06-10 |
| EP0847194A3 (en) | 1999-04-21 |
| JP2982722B2 (ja) | 1999-11-29 |
| US6018331A (en) | 2000-01-25 |
| CA2223371C (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982722B2 (ja) | 映像表示装置 | |
| US8957883B2 (en) | Display device | |
| KR100666599B1 (ko) | 타이밍 컨트롤러와 이를 구비하는 표시 장치 및 초기 동작제어 방법 | |
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| JPH11109921A (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
| JP2006106689A (ja) | 液晶パネルの表示方法、液晶表示装置及び電子機器 | |
| US6128045A (en) | Flat-panel display device and display method | |
| WO2006095304A1 (en) | Backlighted lcd display devices and driving methods therefor | |
| JP2006227572A (ja) | フィールド順次方式の液晶表示装置 | |
| KR100552290B1 (ko) | 액정표시장치의구동회로및구동방법 | |
| US11132844B2 (en) | Driving method and driving apparatus for AR/VR display device, and display device | |
| KR20040057147A (ko) | 동영상 구현시 화질을 향상시키는 액정표시장치 및 방법 | |
| KR20080078770A (ko) | 모션블러를 제거한 액정표시장치 및 이의 구동방법 | |
| JP2000330539A (ja) | 画像記録再生装置及び焼き付き低減方法 | |
| JP3016369B2 (ja) | 映像表示装置 | |
| JP2005275357A5 (ja) | ||
| JP3742442B2 (ja) | 液晶表示パネルの表示制御方法及びその回路 | |
| JPH10327374A (ja) | 平面表示装置および表示方法 | |
| JPH0926583A (ja) | 液晶パネル及びそれを用いた投射型画像表示装置 | |
| JPH1118027A (ja) | 液晶表示装置および投写型表示装置並びに電子機器 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JP2006343766A (ja) | 液晶パネルの表示方法、液晶表示装置及び電子機器 | |
| JP2005275358A (ja) | 映像表示装置及び映像表示方法 | |
| KR0173715B1 (ko) | 투사형 화상표시장치의 화소구동회로 | |
| JP4507630B2 (ja) | 光学機能装置及び光学表示方法 |