JP3742442B2 - 液晶表示パネルの表示制御方法及びその回路 - Google Patents
液晶表示パネルの表示制御方法及びその回路 Download PDFInfo
- Publication number
- JP3742442B2 JP3742442B2 JP11869995A JP11869995A JP3742442B2 JP 3742442 B2 JP3742442 B2 JP 3742442B2 JP 11869995 A JP11869995 A JP 11869995A JP 11869995 A JP11869995 A JP 11869995A JP 3742442 B2 JP3742442 B2 JP 3742442B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display panel
- video data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は液晶表示パネルに係り、特に液晶表示パネルの表示制御方法及びその回路に関する。
【０００２】
【従来の技術】
従来のデルタ構造（delta(又は、triangle) structure)の液晶表示パネルでビデオデータを示す場合、その構造的な問題によりビデオデータが示された時に画面に凹凸部分が生じて画質が劣化する問題点があった。
【０００３】
前記のような問題点が発生される従来のデルタ構造の液晶表示パネルとパネルを駆動するための駆動回路のブロック図を図１に示した。図１を参照すれば、液晶表示パネル装置はデルタ構造の液晶表示パネル１、前記液晶表示パネル１の奇数番目のラインを駆動するための奇数番目のゲート駆動回路２、前記液晶表示パネル１の偶数番目のラインを駆動するための偶数番目のゲート駆動回路３、前記液晶表示パネル１の駆動されたラインの奇数番目ピクセルにビデオデータを印加するための奇数番目のソース駆動回路４及び前記液晶表示パネル１の駆動されたラインの偶数番目ピクセルにビデオデータを印加するための偶数番目のソース駆動回路５より構成されている。
【０００４】
即ち、前記液晶表示パネル１の各ピクセルはゲート駆動回路２，３とソース駆動回路４，５により駆動されることにより、ビデオデータが前記各ピクセルに印加されうる。液晶表示パネル１の横辺はソース駆動回路４，５により、縦辺はゲート駆動回路２，３により制御される。即ち、パネルの上部に位置したソース駆動回路４はパネル１の該当奇数行のピクセルを、パネルの下部に位置したソース駆動回路５はパネル１の該当偶数行のピクセルを駆動し、パネルの左側に位置したゲート駆動回路２はパネル１の該当奇数列のピクセルを、パネルの右側に位置したゲート駆動回路３はパネル１の該当偶数列のピクセルを駆動する構造よりなっている。
【０００５】
デルタ構造では図１に示したようにビデオデータはソース駆動回路４，５によりジグザグ型で連結された該当ピクセル行に入力されるようになるが、デルタ構造の特性のため直四角形を示す場合、図２に示したようにその左右縁部に凹凸部分が生じるようになる。これはビデオデータの出力がソース駆動回路４，５により前記各該当ピクセル列の各ピクセルに印加される時点が同一であるからである。例えば、図２を参照すれば、右側から５，９番目のピクセル列を構成する各ピクセルがソース駆動回路５４により同一な時点で駆動されれば、図２に示された直四角形の左右縁部に突出され陥没された部分が生じるようになる。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は液晶表示パネルを駆動するソース駆動回路の動作時点をフィールドに従って偶数、或いは奇数列で変動させて表示の左右縁部から発生される突出され陥没された部分を減少させうる液晶表示パネルの表示制御方法を提供するにある。
【０００７】
本発明の他の目的は前記の方法を具現した液晶表示パネルの表示制御回路を提供するにある。
【０００８】
【課題を達成するための手段】
前記の目的を達成するために本発明の液晶表示パネルの表示制御方法は、デルタ構造の液晶表示パネルにデータを示すための液晶表示パネルの表示制御方法において、第１フィールド期間の間前記液晶表示パネルに元のデータを示す段階と、第２フィールド期間の間前記液晶表示パネルに元のデータの偶数番目のライン（又は奇数番目のライン）に示されるデータを１ピクセル区間移動させて示す段階よりなっている。
【０００９】
前記他の目的を達成するために本発明の液晶表示パネルの表示制御回路は、デルタ構造の液晶表示パネルと、前記液晶表示パネルのソースを駆動するためのソース駆動手段と、前記液晶表示パネルのゲートを駆動するためのゲート駆動手段とを具備した液晶表示パネルの表示制御回路において、前記ソース駆動手段が第１フィールド期間の間は前記液晶表示パネルに元の映像データを示すための第１信号により制御され、第２フィールド期間の間は前記液晶表示パネルの偶数番目のライン（又は奇数番目のライン）のデータを１ピクセルの表示期間区間移動させて示すための第２信号により制御されることを特徴とする。
【００１０】
【作用】
デルタ構造の液晶表示パネルの構造上、画面に現れる凹凸表示の画面を取り除くことにより、表示装置の画質を改善することができる。
【００１１】
【実施例】
以下、添付した図面に基づき本発明の液晶表示パネルの表示制御方法及びその回路を詳細に説明する。
【００１２】
図２に示した画面を本発明の方法により表示しようとする時、まず、図２に示された画面を１フレーム（又は１フィールド）期間の間示す。次に、二番目のフレーム（又はフィールド）で図２に示した画面の偶数番目（又は奇数番目）のラインを１ピクセル区間移動させて示す。このようにすると、図２に示した画面の突出され陥没された部分が相殺されて直線のように見えるようになる。
【００１３】
図３は図２に示した直四角形の画面の偶数番目のラインを１ピクセル区間移動させて示す場合の液晶表示パネル及び駆動回路のブロック図である。
【００１４】
図４は図２に示された画面と図３に示した画面の合成により人の目には殆ど突出されたり陥没されている部分がなさそうに見えることを示す画面である。
【００１５】
即ち、２フィールドで１フレームをなすビデオデータ表示において、第１フィールドには図２に示したような画面を示し、第２フィールドには図３に示したように偶数番目のラインのデータを１ピクセル区間移動されるようにイネーブルさせて画面を示すと、図４に示したように見えるようになる。
【００１６】
ソース駆動回路４，５を先にイネーブルさせると、ビデオデータが１ピクセル遅延されて現れるようになる。これはビデオデータは常に出力時点が一定なのでサンプリンの時点に従って現れる現象である。このような内容は後述する説明により明白になろう。図３は偶数番目のラインである時、ソース駆動回路４，５を先にイネーブルさせて示した表示画面である。もし、第１フィールドを正常的に図２のように示し、その後、第２フィールドを図３のように示すと、最終的に示される画面は図４に示した画面のように見える。
【００１７】
これをより具体的に調べると次の通りである。
【００１８】
図２と図３に示した画面の共通部分は濃く示され、それぞれ示される部分は相対的に薄くなって図２に示した従来の表示画面に比して突出され陥没された部分が相対的に薄くなる。これと共に、その薄く示された部分で色の干渉が発生されてジグザグ部分がさらに少なく現れることのように見える。
【００１９】
前記の方法をハードウエアで具現するために所定の制御器（図示せず）でソース駆動回路４，５に印加される所定の開始信号とキャリパルス信号のみを操作すればよい。即ち、開始信号は一定にしキャリパルスのみ１ピクセルキャリオーバタイムインタバル先に発生するように構成すればよい。これを説明すれば、偶数番目のラインは右側のゲート駆動回路３が駆動するラインに偶数番目のゲート駆動回路のイネーブル区間とフィールド毎に入る垂直同期信号によりトグリングされるフィールド信号による共通区間に図３に示したように示されるようにすればよい。
【００２０】
図５は奇数番目の水平ラインの開始信号とキャリパルス信号のタイミングを示す。
【００２１】
図５において、ソース駆動回路４，５は奇数番目の水平ラインを駆動するための開始信号（ＳＴＨ１，ＳＴＨ２）より遅くビデオデータをピクセルに印加するようになる。即ち、水平ラインキャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）が１ピクセル遅延されて現れるようになっている。したがって、図２，３に示された奇数番目の水平ラインのピクセルと図２に示された偶数番目の水平ラインのピクセルは５番目のピクセルからビデオデータを示すようになる。ここで、図５に記載された数字１，２，３，４は水平ラインのピクセルがイネーブルされる順序を示す。
【００２２】
即ち、キャリパルスを先に発生させることによりビデオデータは１ピクセル遅延されて示される。
【００２３】
図６は図３の偶数番目の水平ラインを駆動するための開始信号とキャリパルス信号のタイミングを示す。
【００２４】
図６において、偶数番目の水平ラインを駆動するための開始信号（ＳＴＨ１，ＳＴＨ２）に合わせてソース駆動回路４，５がデータをピクセルに印加するようになる。即ち、水平ラインキャリパルス信号（ＣＰＨ１，ＣＰＨ２）が図５に示したキャリパルス信号より１ピクセルより先に現れるようになる。したがって、図３に示された偶数番目の水平ラインのピクセルは６番目のピクセルからビデオデータを示すようになる。これは６番目のピクセルより先に１番目から５番目のピクセルがキャリパルス信号（ＣＰＨ１，ＣＰＨ２）によりイネーブルされるようになり、ビデオデータの出力は６番目のピクセルがイネーブルされる時に印加されるからである。ここで、図５に記載された数字１，２，３，４，５は水平ラインのピクセルがイネーブルされる順序を示す。
【００２５】
図７は図６に示したキャリパルス信号（ＣＰＨ１，ＣＰＨ２）を発生するための回路の回路図である。
【００２６】
図７において、図６に示したキャリパルス信号を発生するための回路はフィールドアウト信号と垂直ラインキャリパルス信号ＣＰＶ１を入力して反転論理和するＮＯＲゲート１００、前記ＮＯＲゲート１００の出力信号を反転するインバータ１１０、前記図５に示したキャリパルス信号ＩＣＰＨ２を反転するためのインバータ１２０、前記インバータ１１０の第１状態の出力信号を選択信号として前記図５に示したキャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）をそのまま出力したり、前記インバータ１１０の第２状態の出力信号を選択信号として前記インバータ１２０の出力信号をキャリパルス信号ＣＰＨ１に出力し、図５に示したキャリパルス信号ＩＣＨＰ１をキャリパルス信号ＣＰＨ２に出力するための第１，第２選択手段１３０，１４０より構成されている。
【００２７】
図７を参照すれば、前記垂直ラインキャリパルス信号ＣＰＶ１は液晶表示パネルの縦を制御するパルスとして有効ビデオデータ区間で開始して第１ラインから示されるようにする。そして、前記フィールドアウト信号が“ハイ”ならば、キャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）がそのまま出力されるが、その次のフィールド、即ちフィールドアウト信号が“ロー”ならば、前記垂直ラインキャリパルス信号ＣＰＶ１が“ハイ”である時、前記キャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）がそのまま出力され、垂直ラインキャリパルス信号ＣＰＶ１が“ロー”である時はキャリパルス信号ＩＣＰＨ１はキャリパルス信号ＣＰＨ２にキャリパルス信号ＩＣＰＨ２はキャリパルス信号ＣＰＨ１に転換されて出力される。したがって、フィールドアウト信号を適切に“ロー”とすれば、図６に示したキャリパルス（ＣＰＨ１，ＣＰＨ２）が図５に示されたキャリパルス（ＩＣＰＨ１，ＩＣＰＨ２）より１／４クロック周期先行されて発生されうる。ここで、液晶表示パネルは前記キャリパルススの１／４クロック周期ごとに横で１ピクセルずつ所定のビデオデータをディスプレイする。したがって、キャリパルス信号が１ピクセル先に発生するようになると、４ピクセルにディスプレイされるべきデータは５ピクセル部分にラッチされてディスプレイされるので偶数列はフィールドアウト信号に応じて正常的にディスプレイしていて、その次のフィールドでは偶数列に１ピクセルずつシフトしてディスプレイするようになる。
【００２８】
前記選択手段１３０，１４０はＳ端子にハイ信号が印加されると１１番端子に印加される信号がＯ端子を通じて出力され、Ｓ端子にロー信号が印加されれば１２番端子に印加される信号がＯ端子を通じて出力されるように作用する。
【００２９】
図８は図７に示されたフィールドアウト出力信号発生回路の回路図である。
【００３０】
図８において、フィールドアウト出力信号発生回路は垂直同期信号（Vsync)に応答してトグリングされたフィールドアウト出力信号を発生するためのＴフリップフロップ１５０より構成されている。
【００３１】
図７と図８に示した回路は垂直ラインキャリパルス信号ＣＰＶ１が偶数番目のラインでは“ロー”である。フィールドアウト信号が“ロー”レベルであり、垂直ラインキャリパルス信号ＣＰＶ１が“ロー”レベルである時、図６に示された水平ラインキャリパルス（ＣＰＨ１，ＣＨＰ２）が発生するようになる。
【００３２】
図７と図８に示した回路は偶数番目のラインを制御するためのものであって、奇数番目のラインを制御するための回路の構成は変更すべきである。即ち、図７に示された偶数ラインをコントロールする垂直ラインキャリパルス信号ＣＰＶ１を奇数ラインをコントロールする垂直ラインキャリパルス信号ＣＰＶ２（図示せず）に交替すればよい。
【００３３】
【発明の効果】
したがって、請求項１から請求項６に示されている本発明の液晶表示パネルの表示制御方法及び回路によれば、デルタ構造の液晶表示パネルの構造上画面に現れる凹凸表示の画面を取り除いて表示装置の画質を改善することができる。
【図面の簡単な説明】
【図１】デルタ構造の液晶表示パネルの構造と駆動回路のブロック図である。
【図２】表示しようとする直四角形の画面を示す。
【図３】図２に示した直四角形の偶数番目のラインを１ピクセル先に示した場合に現れる画面である。
【図４】図２に示した画面と図３に示した画面とを合成した場合に現れる表示画面である。
【図５】正常的なライン表示時にスタート信号とキャリ信号とのタイミングを示す。
【図６】１ピクセル表示期間ほど区間移動させて示す場合にスタート信号とキャリ信号とのタイミングを示す。
【図７】水平ラインのキャリパルス発生回路の回路図である。
【図８】フィールド出力信号発生回路の回路図である。
【符号の説明】
２，３…ゲート駆動回路、
４，５…ソース駆動回路。
【産業上の利用分野】
本発明は液晶表示パネルに係り、特に液晶表示パネルの表示制御方法及びその回路に関する。
【０００２】
【従来の技術】
従来のデルタ構造（delta(又は、triangle) structure)の液晶表示パネルでビデオデータを示す場合、その構造的な問題によりビデオデータが示された時に画面に凹凸部分が生じて画質が劣化する問題点があった。
【０００３】
前記のような問題点が発生される従来のデルタ構造の液晶表示パネルとパネルを駆動するための駆動回路のブロック図を図１に示した。図１を参照すれば、液晶表示パネル装置はデルタ構造の液晶表示パネル１、前記液晶表示パネル１の奇数番目のラインを駆動するための奇数番目のゲート駆動回路２、前記液晶表示パネル１の偶数番目のラインを駆動するための偶数番目のゲート駆動回路３、前記液晶表示パネル１の駆動されたラインの奇数番目ピクセルにビデオデータを印加するための奇数番目のソース駆動回路４及び前記液晶表示パネル１の駆動されたラインの偶数番目ピクセルにビデオデータを印加するための偶数番目のソース駆動回路５より構成されている。
【０００４】
即ち、前記液晶表示パネル１の各ピクセルはゲート駆動回路２，３とソース駆動回路４，５により駆動されることにより、ビデオデータが前記各ピクセルに印加されうる。液晶表示パネル１の横辺はソース駆動回路４，５により、縦辺はゲート駆動回路２，３により制御される。即ち、パネルの上部に位置したソース駆動回路４はパネル１の該当奇数行のピクセルを、パネルの下部に位置したソース駆動回路５はパネル１の該当偶数行のピクセルを駆動し、パネルの左側に位置したゲート駆動回路２はパネル１の該当奇数列のピクセルを、パネルの右側に位置したゲート駆動回路３はパネル１の該当偶数列のピクセルを駆動する構造よりなっている。
【０００５】
デルタ構造では図１に示したようにビデオデータはソース駆動回路４，５によりジグザグ型で連結された該当ピクセル行に入力されるようになるが、デルタ構造の特性のため直四角形を示す場合、図２に示したようにその左右縁部に凹凸部分が生じるようになる。これはビデオデータの出力がソース駆動回路４，５により前記各該当ピクセル列の各ピクセルに印加される時点が同一であるからである。例えば、図２を参照すれば、右側から５，９番目のピクセル列を構成する各ピクセルがソース駆動回路５４により同一な時点で駆動されれば、図２に示された直四角形の左右縁部に突出され陥没された部分が生じるようになる。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は液晶表示パネルを駆動するソース駆動回路の動作時点をフィールドに従って偶数、或いは奇数列で変動させて表示の左右縁部から発生される突出され陥没された部分を減少させうる液晶表示パネルの表示制御方法を提供するにある。
【０００７】
本発明の他の目的は前記の方法を具現した液晶表示パネルの表示制御回路を提供するにある。
【０００８】
【課題を達成するための手段】
前記の目的を達成するために本発明の液晶表示パネルの表示制御方法は、デルタ構造の液晶表示パネルにデータを示すための液晶表示パネルの表示制御方法において、第１フィールド期間の間前記液晶表示パネルに元のデータを示す段階と、第２フィールド期間の間前記液晶表示パネルに元のデータの偶数番目のライン（又は奇数番目のライン）に示されるデータを１ピクセル区間移動させて示す段階よりなっている。
【０００９】
前記他の目的を達成するために本発明の液晶表示パネルの表示制御回路は、デルタ構造の液晶表示パネルと、前記液晶表示パネルのソースを駆動するためのソース駆動手段と、前記液晶表示パネルのゲートを駆動するためのゲート駆動手段とを具備した液晶表示パネルの表示制御回路において、前記ソース駆動手段が第１フィールド期間の間は前記液晶表示パネルに元の映像データを示すための第１信号により制御され、第２フィールド期間の間は前記液晶表示パネルの偶数番目のライン（又は奇数番目のライン）のデータを１ピクセルの表示期間区間移動させて示すための第２信号により制御されることを特徴とする。
【００１０】
【作用】
デルタ構造の液晶表示パネルの構造上、画面に現れる凹凸表示の画面を取り除くことにより、表示装置の画質を改善することができる。
【００１１】
【実施例】
以下、添付した図面に基づき本発明の液晶表示パネルの表示制御方法及びその回路を詳細に説明する。
【００１２】
図２に示した画面を本発明の方法により表示しようとする時、まず、図２に示された画面を１フレーム（又は１フィールド）期間の間示す。次に、二番目のフレーム（又はフィールド）で図２に示した画面の偶数番目（又は奇数番目）のラインを１ピクセル区間移動させて示す。このようにすると、図２に示した画面の突出され陥没された部分が相殺されて直線のように見えるようになる。
【００１３】
図３は図２に示した直四角形の画面の偶数番目のラインを１ピクセル区間移動させて示す場合の液晶表示パネル及び駆動回路のブロック図である。
【００１４】
図４は図２に示された画面と図３に示した画面の合成により人の目には殆ど突出されたり陥没されている部分がなさそうに見えることを示す画面である。
【００１５】
即ち、２フィールドで１フレームをなすビデオデータ表示において、第１フィールドには図２に示したような画面を示し、第２フィールドには図３に示したように偶数番目のラインのデータを１ピクセル区間移動されるようにイネーブルさせて画面を示すと、図４に示したように見えるようになる。
【００１６】
ソース駆動回路４，５を先にイネーブルさせると、ビデオデータが１ピクセル遅延されて現れるようになる。これはビデオデータは常に出力時点が一定なのでサンプリンの時点に従って現れる現象である。このような内容は後述する説明により明白になろう。図３は偶数番目のラインである時、ソース駆動回路４，５を先にイネーブルさせて示した表示画面である。もし、第１フィールドを正常的に図２のように示し、その後、第２フィールドを図３のように示すと、最終的に示される画面は図４に示した画面のように見える。
【００１７】
これをより具体的に調べると次の通りである。
【００１８】
図２と図３に示した画面の共通部分は濃く示され、それぞれ示される部分は相対的に薄くなって図２に示した従来の表示画面に比して突出され陥没された部分が相対的に薄くなる。これと共に、その薄く示された部分で色の干渉が発生されてジグザグ部分がさらに少なく現れることのように見える。
【００１９】
前記の方法をハードウエアで具現するために所定の制御器（図示せず）でソース駆動回路４，５に印加される所定の開始信号とキャリパルス信号のみを操作すればよい。即ち、開始信号は一定にしキャリパルスのみ１ピクセルキャリオーバタイムインタバル先に発生するように構成すればよい。これを説明すれば、偶数番目のラインは右側のゲート駆動回路３が駆動するラインに偶数番目のゲート駆動回路のイネーブル区間とフィールド毎に入る垂直同期信号によりトグリングされるフィールド信号による共通区間に図３に示したように示されるようにすればよい。
【００２０】
図５は奇数番目の水平ラインの開始信号とキャリパルス信号のタイミングを示す。
【００２１】
図５において、ソース駆動回路４，５は奇数番目の水平ラインを駆動するための開始信号（ＳＴＨ１，ＳＴＨ２）より遅くビデオデータをピクセルに印加するようになる。即ち、水平ラインキャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）が１ピクセル遅延されて現れるようになっている。したがって、図２，３に示された奇数番目の水平ラインのピクセルと図２に示された偶数番目の水平ラインのピクセルは５番目のピクセルからビデオデータを示すようになる。ここで、図５に記載された数字１，２，３，４は水平ラインのピクセルがイネーブルされる順序を示す。
【００２２】
即ち、キャリパルスを先に発生させることによりビデオデータは１ピクセル遅延されて示される。
【００２３】
図６は図３の偶数番目の水平ラインを駆動するための開始信号とキャリパルス信号のタイミングを示す。
【００２４】
図６において、偶数番目の水平ラインを駆動するための開始信号（ＳＴＨ１，ＳＴＨ２）に合わせてソース駆動回路４，５がデータをピクセルに印加するようになる。即ち、水平ラインキャリパルス信号（ＣＰＨ１，ＣＰＨ２）が図５に示したキャリパルス信号より１ピクセルより先に現れるようになる。したがって、図３に示された偶数番目の水平ラインのピクセルは６番目のピクセルからビデオデータを示すようになる。これは６番目のピクセルより先に１番目から５番目のピクセルがキャリパルス信号（ＣＰＨ１，ＣＰＨ２）によりイネーブルされるようになり、ビデオデータの出力は６番目のピクセルがイネーブルされる時に印加されるからである。ここで、図５に記載された数字１，２，３，４，５は水平ラインのピクセルがイネーブルされる順序を示す。
【００２５】
図７は図６に示したキャリパルス信号（ＣＰＨ１，ＣＰＨ２）を発生するための回路の回路図である。
【００２６】
図７において、図６に示したキャリパルス信号を発生するための回路はフィールドアウト信号と垂直ラインキャリパルス信号ＣＰＶ１を入力して反転論理和するＮＯＲゲート１００、前記ＮＯＲゲート１００の出力信号を反転するインバータ１１０、前記図５に示したキャリパルス信号ＩＣＰＨ２を反転するためのインバータ１２０、前記インバータ１１０の第１状態の出力信号を選択信号として前記図５に示したキャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）をそのまま出力したり、前記インバータ１１０の第２状態の出力信号を選択信号として前記インバータ１２０の出力信号をキャリパルス信号ＣＰＨ１に出力し、図５に示したキャリパルス信号ＩＣＨＰ１をキャリパルス信号ＣＰＨ２に出力するための第１，第２選択手段１３０，１４０より構成されている。
【００２７】
図７を参照すれば、前記垂直ラインキャリパルス信号ＣＰＶ１は液晶表示パネルの縦を制御するパルスとして有効ビデオデータ区間で開始して第１ラインから示されるようにする。そして、前記フィールドアウト信号が“ハイ”ならば、キャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）がそのまま出力されるが、その次のフィールド、即ちフィールドアウト信号が“ロー”ならば、前記垂直ラインキャリパルス信号ＣＰＶ１が“ハイ”である時、前記キャリパルス信号（ＩＣＰＨ１，ＩＣＰＨ２）がそのまま出力され、垂直ラインキャリパルス信号ＣＰＶ１が“ロー”である時はキャリパルス信号ＩＣＰＨ１はキャリパルス信号ＣＰＨ２にキャリパルス信号ＩＣＰＨ２はキャリパルス信号ＣＰＨ１に転換されて出力される。したがって、フィールドアウト信号を適切に“ロー”とすれば、図６に示したキャリパルス（ＣＰＨ１，ＣＰＨ２）が図５に示されたキャリパルス（ＩＣＰＨ１，ＩＣＰＨ２）より１／４クロック周期先行されて発生されうる。ここで、液晶表示パネルは前記キャリパルススの１／４クロック周期ごとに横で１ピクセルずつ所定のビデオデータをディスプレイする。したがって、キャリパルス信号が１ピクセル先に発生するようになると、４ピクセルにディスプレイされるべきデータは５ピクセル部分にラッチされてディスプレイされるので偶数列はフィールドアウト信号に応じて正常的にディスプレイしていて、その次のフィールドでは偶数列に１ピクセルずつシフトしてディスプレイするようになる。
【００２８】
前記選択手段１３０，１４０はＳ端子にハイ信号が印加されると１１番端子に印加される信号がＯ端子を通じて出力され、Ｓ端子にロー信号が印加されれば１２番端子に印加される信号がＯ端子を通じて出力されるように作用する。
【００２９】
図８は図７に示されたフィールドアウト出力信号発生回路の回路図である。
【００３０】
図８において、フィールドアウト出力信号発生回路は垂直同期信号（Vsync)に応答してトグリングされたフィールドアウト出力信号を発生するためのＴフリップフロップ１５０より構成されている。
【００３１】
図７と図８に示した回路は垂直ラインキャリパルス信号ＣＰＶ１が偶数番目のラインでは“ロー”である。フィールドアウト信号が“ロー”レベルであり、垂直ラインキャリパルス信号ＣＰＶ１が“ロー”レベルである時、図６に示された水平ラインキャリパルス（ＣＰＨ１，ＣＨＰ２）が発生するようになる。
【００３２】
図７と図８に示した回路は偶数番目のラインを制御するためのものであって、奇数番目のラインを制御するための回路の構成は変更すべきである。即ち、図７に示された偶数ラインをコントロールする垂直ラインキャリパルス信号ＣＰＶ１を奇数ラインをコントロールする垂直ラインキャリパルス信号ＣＰＶ２（図示せず）に交替すればよい。
【００３３】
【発明の効果】
したがって、請求項１から請求項６に示されている本発明の液晶表示パネルの表示制御方法及び回路によれば、デルタ構造の液晶表示パネルの構造上画面に現れる凹凸表示の画面を取り除いて表示装置の画質を改善することができる。
【図面の簡単な説明】
【図１】デルタ構造の液晶表示パネルの構造と駆動回路のブロック図である。
【図２】表示しようとする直四角形の画面を示す。
【図３】図２に示した直四角形の偶数番目のラインを１ピクセル先に示した場合に現れる画面である。
【図４】図２に示した画面と図３に示した画面とを合成した場合に現れる表示画面である。
【図５】正常的なライン表示時にスタート信号とキャリ信号とのタイミングを示す。
【図６】１ピクセル表示期間ほど区間移動させて示す場合にスタート信号とキャリ信号とのタイミングを示す。
【図７】水平ラインのキャリパルス発生回路の回路図である。
【図８】フィールド出力信号発生回路の回路図である。
【符号の説明】
２，３…ゲート駆動回路、
４，５…ソース駆動回路。
Claims (6)
- デルタ構造の液晶表示パネルにビデオデータを示すための液晶表示パネルの表示制御方法において、
第１フィールド期間の間前記液晶表示パネルに元のビデオデータを示す段階と、
第２フィールド期間の間前記液晶表示パネルに元のビデオデータの所定のラインに示されるデータを１ピクセル区間移動させて示す段階よりなることを特徴とする液晶表示パネルの表示制御方法。 - 前記所定のラインが前記元のビデオデータの偶数番目のラインであることを特徴とする請求項１記載の液晶表示パネルの表示制御方法。
- 前記所定のラインが前記元のビデオデータの奇数番目のラインであることを特徴とする請求項１記載の液晶表示パネルの表示制御方法。
- デルタ構造の液晶表示パネルと、
前記液晶表示パネルのソースを駆動するためのソース駆動手段と、
前記液晶表示パネルのゲートを駆動するためのゲート駆動手段とを具備した液晶表示パネルの表示制御回路において、
前記ソース駆動手段が第１フィールド期間の間は前記液晶表示パネルに元の映像データを示すための第１信号により制御され、第２フィールド期間の間は前記液晶表示パネルの所定のラインのデータを１ピクセルの表示期間区間移動させて示すための第２信号により制御されることを特徴とする液晶表示パネルの制御回路。 - 前記液晶表示パネルの所定のラインが奇数番目のラインであることを特徴とする請求項４記載の液晶表示パネルの制御回路。
- 前記液晶表示パネルの所定のラインが偶数番目のラインであることを特徴とする請求項４記載の液晶表示パネルの制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P10775 | 1994-05-17 | ||
| KR1019940010775A KR0120574B1 (ko) | 1994-05-17 | 1994-05-17 | 액정 표시 패널의 표시 제어방법 및 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0850467A JPH0850467A (ja) | 1996-02-20 |
| JP3742442B2 true JP3742442B2 (ja) | 2006-02-01 |
Family
ID=19383253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11869995A Expired - Fee Related JP3742442B2 (ja) | 1994-05-17 | 1995-05-17 | 液晶表示パネルの表示制御方法及びその回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5654777A (ja) |
| JP (1) | JP3742442B2 (ja) |
| KR (1) | KR0120574B1 (ja) |
| TW (1) | TW488544U (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956086A (en) * | 1995-10-06 | 1999-09-21 | Asahi Kogaku Kogyo Kabushiki Kaisha | Image indicating device and imaging device |
| US5838327A (en) * | 1996-11-01 | 1998-11-17 | Woo Bo Electronics Co., Ltd. | Controller for converting digital plane image data to virtual three-dimensional image data |
| KR100489445B1 (ko) * | 2001-11-29 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동방법 |
| JP4172409B2 (ja) * | 2003-06-13 | 2008-10-29 | ソニー株式会社 | 画像表示制御装置、画像表示制御方法 |
| KR100602358B1 (ko) | 2004-09-22 | 2006-07-19 | 삼성에스디아이 주식회사 | 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218627A (ja) * | 1984-04-13 | 1985-11-01 | Sharp Corp | カラ−液晶表示装置 |
| EP0441661B1 (en) * | 1990-02-09 | 1996-01-10 | Sharp Kabushiki Kaisha | A driving method and a driving device for a display device |
| KR970004242B1 (ko) * | 1992-11-24 | 1997-03-26 | 샤프 가부시끼가이샤 | 표시장치의 구동회로 |
| JP3202384B2 (ja) * | 1993-02-22 | 2001-08-27 | シャープ株式会社 | 表示装置の駆動回路 |
-
1994
- 1994-05-17 KR KR1019940010775A patent/KR0120574B1/ko not_active IP Right Cessation
-
1995
- 1995-05-16 TW TW086218242U patent/TW488544U/zh not_active IP Right Cessation
- 1995-05-17 US US08/443,284 patent/US5654777A/en not_active Expired - Lifetime
- 1995-05-17 JP JP11869995A patent/JP3742442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5654777A (en) | 1997-08-05 |
| KR950033567A (ko) | 1995-12-26 |
| KR0120574B1 (ko) | 1997-10-22 |
| TW488544U (en) | 2002-05-21 |
| JPH0850467A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982722B2 (ja) | 映像表示装置 | |
| JP3191093B2 (ja) | カラーフィルター画素配列構造とこれを用いた液晶表示素子及びその駆動方法 | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| WO2013121720A1 (ja) | 液晶表示装置 | |
| JP2010091967A (ja) | 電気光学装置 | |
| JPS62175074A (ja) | 液晶表示装置 | |
| JP3742442B2 (ja) | 液晶表示パネルの表示制御方法及びその回路 | |
| JP2005164705A (ja) | 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法 | |
| JP3639969B2 (ja) | 表示装置 | |
| US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
| JP3602343B2 (ja) | 表示装置 | |
| US6396467B1 (en) | System and method for driving a nematic liquid crystal | |
| JP2000330539A (ja) | 画像記録再生装置及び焼き付き低減方法 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JP4819262B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2577796B2 (ja) | マトリクス型液晶表示装置のための駆動回路 | |
| JP2002040993A5 (ja) | ||
| JP3064586B2 (ja) | インターレース走査回路 | |
| JPH08234698A (ja) | 液晶表示装置及び液晶表示方法 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| JPH04269789A (ja) | 電気光学的表示装置 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| KR960008663A (ko) | 와이드 텔레비젼 수상기용 액정패널장치 구동방법 | |
| JP2985017B2 (ja) | 電気光学的表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |