KR0120574B1 - 액정 표시 패널의 표시 제어방법 및 회로 - Google Patents

액정 표시 패널의 표시 제어방법 및 회로

Info

Publication number
KR0120574B1
KR0120574B1 KR1019940010775A KR19940010775A KR0120574B1 KR 0120574 B1 KR0120574 B1 KR 0120574B1 KR 1019940010775 A KR1019940010775 A KR 1019940010775A KR 19940010775 A KR19940010775 A KR 19940010775A KR 0120574 B1 KR0120574 B1 KR 0120574B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display panel
data
circuit
Prior art date
Application number
KR1019940010775A
Other languages
English (en)
Other versions
KR950033567A (ko
Inventor
신영민
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940010775A priority Critical patent/KR0120574B1/ko
Priority to TW086218242U priority patent/TW488544U/zh
Priority to US08/443,284 priority patent/US5654777A/en
Priority to JP11869995A priority patent/JP3742442B2/ja
Publication of KR950033567A publication Critical patent/KR950033567A/ko
Application granted granted Critical
Publication of KR0120574B1 publication Critical patent/KR0120574B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 액정 표시 패널의 표시 제어방법 및 회로를 공개한다. 그 방법은 델타 구조의 액정 표시 패널에 데이타를 표시하기 위한 액정 표시 패널의 표시 제어방법에 있어서, 제1프레임 기간동안 상기 액정 표시 패널에 원래의 데이타를 표시하는 단계, 제2프레임 기간동안 상기 액정 표시 패널에 원래의 데이타의 짝수번째 라인(또는 홀수번째 라인)에 표시되는 데이타를 1픽셀만큼 지연하여 표시하는 단계로 이루어져 있다. 델타 구조의 액정 표시 패널에서 나타날 수 있는 요철 모양의 화면을 제거할 수 있다.

Description

액정 표시 패널의 표시 제어방법 및 회로
제1도는 델타 구조의 액정 표시 패널의 구조와 구동회로의 블럭도이다.
제2도는 표시하고자 하는 직사각형 모양의 화면을 나타내는 것이다.
제3도는 제2도에 나타낸 직사각형 모양의 짝수번째 라인을 1도트 먼저 표시하였을 경우에 나타나는 화면이다.
제4도는 제2도에 나타낸 화면과 제3도에 나타낸 화면을 합성하였을 경우에 나타나는 표시화면이다.
제5도는 홀수번째 라인과 정상적인 라인 표시시에 스타트 신호와 캐리신호와의 타이밍을 나타내는 것이다.
제6도는 짝수번째 라인 표시시에 스타트 신호와 캐리신호와의 타이밍을 나타내는 것이다.
제7도는 수평라인의 캐리 펄스 발생신호의 회로도이다.
제8도는 필드 출력신호 발생회로의 회로도이다.
본 발명은 액정표시 패널에 관한 것으로, 특히 액정표시 패널의 표시 제어방법에 관한 것이다.
종래의 액정 표시 패널은 정상적으로 비데오 데이터를 패널에 표시할 경우에 델타 구조(delta(또는,triangle)structure)의 패널에서는 그 구조적 문제로 인하여 표시가 되었을 때 화면에 각이 생겨 원형이나 숫자등의 둥근부분을 처리할 때 화질이 떨어지는 문제점이 있었다.
제1도는 종래의 델타 구조의 액정 표시 패널과 패널을 구동하기 위한 구동회로의 블록도이다.
제1도에 있어서, 델타 구조의 액정 표시 패널(1) 상기 액정 표시 패널(1)의 홀수번째 라인을 구동하기 위한 홀수번째 게이트 구동회로(2), 상기 액정 표시 패널(1)의 짝수번째 라인을 구동하기 위한 짝수번째 게이트 구동회로(3), 상기 액정 표시 패널(1)의 구동된 라인의 홀수번째 픽셀에 데이터를 인가하기 위한 홀수번째 소오스 구동회로(4), 및 상기 액정 표시 패널(1)의 구동된 라인의 짝수번째 픽셀에 데이터를 인가하기 위한 짝수번째 소오스 구동회로(5)로 구성되어 있다.
즉, 상기 액정 표시 패널의 구성은 패널의 각 픽셀은 게이트 구동회로와 소오스 구동회로에 의해 비데오 데이터가 각각 입력된다. 액정 표시 패널의 수평라인은 소오스 구동회로에 의해서 수직라인은 게이트 구동회로에 의해서 제어되는데 위, 아래의 소오스 구동회로가 한줄씌 엇갈려서 구동하고, 좌, 우의 게이트 구동회로도 한줄식 엇갈려서 구동하는 구조로 되어 있다.
델타 구조에서는 제1도에 나타낸 것과 같이 소오스 구동회로에 의해서 비데오 데이터가 연결된 픽셀롤 입력되게 되는데 델타 구조의 특성 때문에 직사각형 모양을 표시할 경우 제2도에 나타낸 것처럼 삐져나오는 부분이 생기게 된다. 이것은 비데오 데이터 출력이 소오스 구동회로에 의해 항상 똑같은 구간에서 인에이블 되기 때문에 수평라인의 게이트당 시작점이 같기 때문이다.
따라서, 본 발명의 목적은 액정 표시 패널로 보내는 비데오 데이터 샘플링을 필드마다 한 픽셀씩 이동시켜 홀수열을 표시할때는 짝수열을, 짝수열을 표시할 때는 홀수열을 좌우로 표시하여 삐져나오는 부분을 제거할 수 있는 액정 표시 패널의 표시 제어방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 방법을 구현한 액정 표시 패널의 표시 제어회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 액정 표시 패널의 표시 제어방법은 델타 구조의 액정 표시 패널에 있어서, 제1프레임 기간동안 상기 액정 표시 패널에 원래의 데이터를 표시하는 단계, 제2프레임 기간동안 상기 액정 표시 패널에 원래의 데이터의 짝수번째 라인(또는, 홀수번째 라인)에 표시되는 데이터를 1픽셀만큼 지연하여 표시하는 단계로 이루어져 있다.
상기 다른 목적을 달성하기 위한 본 발명의 액정 표시 패널의 표시 제어회로는 델타 구조의 액정 표시 패널, 상기 액정 표시 패널의 소오스를 구동하기 위한 소오스 구동수단, 상기 액정 표시 패널의 표시 제어회로에 잇어서, 상기 소오스 구ㅗㅇ수단이 제1프레임 기간동안은 상기 액정 표시 패널의 게이트를 구동하기 위한 게이트 구동수단을 구비한 액정 표시 패널에 원래 영상 데이터를 표시하기 위한 제1신호에 의해서 제어되고, 제2프레임 기간동안은 상기 액정 표시 패널의 짝수번째 라인(또는, 홀수번째 라인)의 데이터를 1픽셀 표시기간만큼 지연시켜 표시하기 위한 제2신호에 의해서 제어되는 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 액정 표시 패널의 표시 제어방법 및 회로를 설명하면 다음과 같다.
제2도에 나타낸 화면을 본 발명의 방법에 의해서 표시하고자 할 때, 먼저, 제2도에 나타낸 화면을 한 프레인(또는, 한 필드)기간동안 표시한다. 다음에 제2도에 나타낸 화면의 짝수번째(또는, 홀수번재)라인을 1픽셀 먼저 표시한다. 이와 같이 하면 제2도에 나타낸 화면의 삐져나와 있는 부분이 상쇄되어 보이지 않게 된다.
제3도는 제2도에 나타낸 직사각형 모양의 화면의 짝수번째 라인을 1픽셀 먼저 표시할 경우의 액정 표시 패널 및 구동회로의 블록도이다.
제4도는 제2도에 나타낸 화면과 제3도에 나타낸 화면의 합성에 의해서 사람의 눈에는 거의 삐져나와 있는 부분이 없는 것처럼 보이게 된다는 것을 나타내는 화면이다.
즉, 2필드로 1프레임을 이루는 비데오 데이터 표시에 있어서, 1필드에는 제2도에 나타낸 것과 같은 화면을 표시하고, 2필드에는 제2도에 나타낸 것과 같이 짝수번째 라인의 데이터를 1픽셀 먼저 인에이블시켜 화면을 표시하면, 제4도에 나탄낸 것과 같이 보이게 된다는 것이다.
소오스 구동회로를 먼저 인에이블시키면 비데오 데이터는 1픽셀 지연되어 나타나게 된다. 이것은 비데오 데이터는 항상 일정하기 때문에 샘플링 시점에 따라 나타나는 현상이다. 제3도는 짝수번째 라인일 때 소오스 구동회로를 먼저 인에이블시켜서 나타낸 표시화면이다. 만약, 1필드는 정상적으로 제2도처럼 표시하고 그 다음 2필드는 제3도처럼 표시하면, 최종적으로 표시되는 화면은 제4도에 나타낸 화면처럼 보일 것이다.
제2도와 제3도에 나타낸 화면의 공통부분은 진하게 나오고 각기 표시되는 부분은 상대적으로 흐리게 나오게 되어 제2도에 나타낸 종래의 표시화면에 비해 삐져나와 있는 분분이 상대적으로 흐리게 나오는 부분과 함께 색의 간섭을 일으켜 요철 부분이 적게 나타나는 것처럼 보이게 된다.
상기 방법을 하드웨어로 구현하기 위하여 소오스 구동회로로 인가되는 시작번호와 캐리 펄스신호만을 조작하면 된다. 즉, 시작신호는 일정하게 두고 캐리 펄스만 1픽셀만큼 먼저 발생하도록 구성하면 된다. 짝수번째 라인은 오른쪽 게이트 구동회로가 구동해 주는 라인으로 짝수번째 게이트 구동회로의 인에이블 구간과 필드마다 들어오는 수직 동기신호에 의해 토글링되는 필드 신호에 의한 공통 구간시 제3도에 나타낸 것과 같이 표시되도록 하면 된다.
제5도는 홀수번째 수평라인의 시작신호와 캐리 펄스신호의 타이밍을 나타내는 것이다.
제5도에 있어서, 홀수번째 수평라인을 구동하기 위한 시작신호(STH1,STH2)보다 늦게 소오스 구동회로가 데이터를 픽셀에 인가하게 된다. 즉, 수평라인 캐리 펄스신호(ICPH1,CPH2)가 1픽셀 지연되어 나타나게 된다.
제6도는 짝수번째 수평라인을 구동하기 위한 시작신호와 캐리 펄스신호의 타이밍을 나타내는 것이다.
제6도에 있어서, 짝수번째 수평라인을 구동하기 위한 시작신호(STH1,STH2)에 맞추어서 소오스 구동회로가 데이터를 픽셀에 인가하게 된다. 즉, 수평라인 캐리 펄스신호(CPH1,CPH2)가 제5도에 나타낸 캐리 펄스신호보다 1픽셀 앞서서 나타나게 된다.
제7도는 제6도에 나타낸 캐리 펄스신호(CPH1,CPH2)를 발생하기 위한 회로의 회로도이다.
제7도에 있어서, 제6도에 나타낸 캐리 펄스신호를 발생하기 위한 회로는 필드 아웃신호(field out)와 수직라인 캐리 펄스신호(CPV1)를 입력하여 반전 논리합하는 NOR게이트(100), 상기 NOR게이트(100)의 출력신호를 반전하는 인버터(110), 상기 제5도에 나타낸 캐리 펄스신호(ICPH2)를 반전하기 위한 인버터(120), 상기 인버터(110)의 제1상태의 출력신호를 선택신호로 하여 상기 제5도에 나타낸 캐리 펄스신호(ICPH1, ICPH2)를 그대로 출력하거나, 상기 인버터(110)의 제2상태의 출력신호를 선택신호로 하여 상기 인버터(120)의 출력신호를 캐리 펄스신호(CPH1)로 출력하고 제5도에 나타낸 캐리 펄스신호(ICPH1)을 캐리 펄스신호(CPH2)로 출력하기 위한 제1, 제2선택수단(130,140)으로 구성되어 있다.
제8도는 제7도에 나타낸 필드 아웃 출력신호(field out) 발생회로의 회로도이다.
제8도에 있어서, 필드 아웃 출력신호 발생회로는 수직 동기신호(Vsync)에 응답하여 토글링된 필드 아웃 출력신로를 발생하기 위한 T플립플롭(150)으로 구성되어 있다.
제7도와 제8도에 나타낸 회로는 수직라인 캐리 펄스신호(CPV1)가 짝수번째 라인에서는 로우이다. 필드 아웃 신호(Field out)'로우레벨이고 수직라인 캐리 펄스신호(CPV1)가 로우 레벨일 때 제6도에 나타낸 수평 캐리 펄스(CH1,CH2)가 발생하게 된다.
제7도와 제8도에 나타낸 회로는 짝수번째 라인을 제어하기 위한 회로 구성을 나타내는 것으로, 홀수번째 라인을 제어하기 위한 회로 구성은 변경되어야 한다.
따라서, 본 발명의 액정 표시 패널의 표시 . 제어방법 및 회로의 델타 구조의 액정 표시 패널의 구조상 화면상에 나타나는 요철 표시의 화면을 제거하여 표시장치의 화질을 개선할 수 있다.

Claims (4)

  1. 델타 구조의 액정 표시 패널에 데이터를 표시하기 위한 액정 표시 패널의 표시 제어방법에 있어서, 제1프레임 기간동안 상기 액정 표시 패널에 원래의 데이터를 표시하는 단계; 제2프레임 기간동안 상기 액정 표시 패널에 원래의 데이터의 짝수번째 라인에 표시되는 데이터를 1픽셀만큼 지연하여 표시하는 단계로 이루어진 것을 특징으로 하는 액정 표시 패널의 표시 제어방법.
  2. 델타 구조의 액정 표시 패널에 데이터를 표시하기 위한 액정 표시 패널의 표시 제어방법에 있어서, 제1프레임 기간동안 상기 액정 표시 패널에 원래의 데이터를 표시하는 단계; 제2프레임 기간동안 상기 액정 표시 패널에 원래의 데이터의 홀수번재 라인에 표시되는 데이터를 1픽셀만큼 지연하여 표시하는 단계로 이루어진 것을 특징으로 하는 액정 표시 패널의 표시 제어방법.
  3. 델타 구조의 액정 표시 패널; 상기 액정 표시 패널의 소오스를 구동하기 위한 소오스 구동수단; 상기 액정 표시 패널의 게이트를 구동하기 위한 게이트 구동수단을 구비한 액정 표시 패널의 표시 제어회로에 있어서, 상기 소오스 구동수단이 제1프레임 기간동안은 상기 액정 표시 패널에 원래의 영상 데이터를 표시하기 위한 제1신호에 의해서 제어되고, 제2프레임 기간동안 상기 액정 표시패널의 짝수번째 라인의 데이터를 1픽셀 표시기간만큼 지연시켜 표시하기 위한 제2신호에 의해서 제어되는 것을 특징으로 하는 액정 표시 패널의 제어회로.
  4. 델타 구조의 액정 표시 패널; 상기 액정 표시 패널의 소오스를 구동하기 위한 소오스 구동수단; 상기 액정 표시 패널의 게이트를 구동하기 위한 게이트 구동수단을 구비한 액정 표시 패널의 표시 제어회로에 있어서, 상기 소오스 구동수단이 제1프레임 기간동안은 상기 액정 표시 패널에 원래의 영상 데이터를 표시하기 위한 제1신호에 의해서 제어되고, 제2프레임 기간동안은 상기 액정 표시 패널의 홀수번째 라인의 데이터를 1픽셀 표시기간만큼 지연시켜 표시하기 위한 제2신호에 의해서 제어되는 것을 특징으로 하는 액정 표시 패널의 제어회로.
KR1019940010775A 1994-05-17 1994-05-17 액정 표시 패널의 표시 제어방법 및 회로 KR0120574B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940010775A KR0120574B1 (ko) 1994-05-17 1994-05-17 액정 표시 패널의 표시 제어방법 및 회로
TW086218242U TW488544U (en) 1994-05-17 1995-05-16 Display control circuit of LCD panel
US08/443,284 US5654777A (en) 1994-05-17 1995-05-17 Method for controlling display of video data on an LCD and circuit for implementing the same
JP11869995A JP3742442B2 (ja) 1994-05-17 1995-05-17 液晶表示パネルの表示制御方法及びその回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010775A KR0120574B1 (ko) 1994-05-17 1994-05-17 액정 표시 패널의 표시 제어방법 및 회로

Publications (2)

Publication Number Publication Date
KR950033567A KR950033567A (ko) 1995-12-26
KR0120574B1 true KR0120574B1 (ko) 1997-10-22

Family

ID=19383253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010775A KR0120574B1 (ko) 1994-05-17 1994-05-17 액정 표시 패널의 표시 제어방법 및 회로

Country Status (4)

Country Link
US (1) US5654777A (ko)
JP (1) JP3742442B2 (ko)
KR (1) KR0120574B1 (ko)
TW (1) TW488544U (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956086A (en) * 1995-10-06 1999-09-21 Asahi Kogaku Kogyo Kabushiki Kaisha Image indicating device and imaging device
US5838327A (en) * 1996-11-01 1998-11-17 Woo Bo Electronics Co., Ltd. Controller for converting digital plane image data to virtual three-dimensional image data
KR100489445B1 (ko) * 2001-11-29 2005-05-17 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
JP4172409B2 (ja) * 2003-06-13 2008-10-29 ソニー株式会社 画像表示制御装置、画像表示制御方法
KR100602358B1 (ko) 2004-09-22 2006-07-19 삼성에스디아이 주식회사 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218627A (ja) * 1984-04-13 1985-11-01 Sharp Corp カラ−液晶表示装置
EP0441661B1 (en) * 1990-02-09 1996-01-10 Sharp Kabushiki Kaisha A driving method and a driving device for a display device
KR970004242B1 (ko) * 1992-11-24 1997-03-26 샤프 가부시끼가이샤 표시장치의 구동회로
JP3202384B2 (ja) * 1993-02-22 2001-08-27 シャープ株式会社 表示装置の駆動回路

Also Published As

Publication number Publication date
TW488544U (en) 2002-05-21
JPH0850467A (ja) 1996-02-20
US5654777A (en) 1997-08-05
KR950033567A (ko) 1995-12-26
JP3742442B2 (ja) 2006-02-01

Similar Documents

Publication Publication Date Title
JP2982722B2 (ja) 映像表示装置
EP0382567A3 (en) Liquid crystal display device and driving method therefor
US4604617A (en) Driving system for a matrix display panel
KR0163931B1 (ko) 엘씨디 구동 회로
JP2010091967A (ja) 電気光学装置
JPS62175074A (ja) 液晶表示装置
KR19980081010A (ko) 평면표시장치 및 표시방법
KR0120574B1 (ko) 액정 표시 패널의 표시 제어방법 및 회로
KR19990024046A (ko) 액정표시장치
US20110043439A1 (en) Liquid crystal display device, display control device, and liquid crystal display method
KR950010660A (ko) 와이드 화면의 좌우 공백을 줄이기 위한 방법 및 그 장치
CA2164803C (en) Method and circuit for driving picture display devices
US6396467B1 (en) System and method for driving a nematic liquid crystal
CN109358830B (zh) 消除ar/vr画面撕裂的双屏显示方法及ar/vr显示设备
US5386217A (en) Method for controlling a liquid crystal display module to show interlaced picture data thereon
JP2577796B2 (ja) マトリクス型液晶表示装置のための駆動回路
KR0147597B1 (ko) 와이드 텔레비젼 수상기용 액정패널 구동장치
KR100226814B1 (ko) 액정 표시장치의 구동방법
JP2003186454A (ja) 平面表示装置
KR20010023722A (ko) 다른 비디오 표준들로부터의 비디오 신호들을디스플레이하도록 적합된 매트릭스 디스플레이 장치
KR970009853B1 (ko) 액정표시장치의 구동회로
JPH07147659A (ja) 液晶パネル駆動回路
JPH0537909A (ja) 液晶映像表示装置
KR950007604B1 (ko) 액정칼라 텔레비젼의 액정표시용 판넬구동회로
JPH03285479A (ja) ドットマトリクス表示素子を用いた画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee