JP2006154480A - 表示装置用駆動回路及びフレキシブルプリント配線板並びにアクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】ＬＣＤ表示装置の駆動回路において、ビデオ信号のサンプリングタイミングを調整する。
【解決手段】駆動用ＩＣ１１及び基準電源１２からの駆動信号はＦＰＣ１４を介してＬＣＤパネル１６に供給される。水平クロック信号は伝搬遅延調整回路３０で遅延量が２段階に択一的に切替調整され水平方向シフトレジスタ２０に供給される。ＦＰＣ１４は、高電位の電圧信号ＶＤＤあるいは低電位の電圧信号ＶＳＳのいずれかを分岐させて切替信号を生成し、伝搬遅延調整回路３０に供給する。
【選択図】図１

Description

本発明は表示装置用駆動回路等、特に液晶表示装置等のアクティブマトリクス型表示装置を駆動するためのサンプリングクロック信号のタイミング調整に関する。

液晶表示装置は薄型で軽量かつ低消費電力であることから多くの機器に使用されている。

一般に、アクティブマトリクス型液晶表示装置では、駆動ＩＣからビデオ信号（アナログビデオ信号あるいはデジタルビデオ信号）やクロック信号、電源から駆動電圧信号がＦＰＣ（フレキシブルプリント配線板）を介して供給される。液晶パネルには、各画素にスイッチ素子としての薄膜トランジスタ（ＴＦＴ）が設けられ、画素ＴＦＴのオンオフを行方向に延在するゲートラインで制御し、画素ＴＦＴを介して列方向に延在するデータラインから各画素に表示データを供給する。液晶パネルの表示部周辺にはゲートラインを順に制御する垂直方向ドライバ（Ｖドライバ）及び所定タイミングでデータラインに表示データを供給する水平方向ドライバ（Ｈドライバ）が設けられる。Ｈドライバは、水平方向スタート信号（ＨＳＴ）を水平方向クロック信号（ＨＣＬＫ）に従って順次シフトする水平方向シフトレジスタ（ＨＳＲ）及び各水平方向レジスタからのサンプリングパルスによりオンオフ制御され所望のタイミングでビデオ信号をサンプリングするＴＦＴを有する。液晶パネル内の信号伝搬特性はトランジスタの特性のばらつき等に起因して液晶パネル毎に異なるため、同一クロック信号を駆動回路から液晶パネルに供給してもビデオ信号のサンプリングタイミングは異なることになる。液晶パネルの信号伝搬遅延量を、例えばサンプリングタイミングがビデオ信号の最適サンプリング期間内のほぼ中間のタイミングとなるように設定すれば、多少の遅延特性のばらつきが生じていても最適サンプリング期間内にサンプリングタイミングを位置せしめることができ、サンプルホールドマージンを広げて種々の信号伝搬特性を有する液晶パネルに対応し得る。

なお、下記の特許文献には、ビデオ信号をサンプリングして画素ＴＦＴに供給する際のサンプリングタイミングを調整する技術に関するものではないが、これに類似する技術として、アナログビデオ信号をデジタル信号に変換するＡ／Ｄのサンプリングタイミングを調整する技術が記載されている。位相制御回路からサンプリングクロックの１周期内で４つの異なる位相の信号をＡ／Ｄに出力する。Ａ／Ｄは、位相の互いに異なるサンプリングクロックでアナログビデオ信号をサンプリングし、８ビットのデジタル信号を映像処理回路に出力する。４つの位相から最適の位相のサンプリングクロックを選択し、最適サンプリング位相に設定する。

ＷＯ９９／４２９８９号

しかしながら、近年、特に液晶パネル等において高精細化への要求から駆動周波数が高速化しており、この駆動周波数の高速化要求に応じてビデオ信号の最適サンプリング期間も漸次短くなっていることから、最適サンプリング期間内にサンプリングタイミングを維持することが困難となり、サンプリングタイミングのずれによる画像品質の低下や歩留まりの低下を招く問題があった。

このような問題に対する一つの解決方法としては、液晶パネル内に互いに遅延時間の異なる複数の遅延回路を設け、いずれかを選択して液晶パネルの特性ばらつきによる遅延特性ばらつきを補償あるいはキャンセルすることが考えられるが、遅延回路の他にこれらの遅延回路を選択する回路が必要になることから液晶パネル構成が複雑化する傾向にあり、選択回路の簡易化が重要な課題となる。

本発明の目的は、簡易な構成で、かつ確実に表示装置の遅延特性ばらつきを補償し、画像品質を維持ないし向上できる駆動回路等を提供することにある。

本発明は、アクティブマトリクス型表示装置を駆動する駆動回路であって、高電位電源電圧信号及び低電位電源電圧信号並びにクロック信号を前記表示装置に供給するフレキシブルプリント配線板を有し、前記表示装置は、前記フレキシブル配線板から供給された前記クロック信号を第１遅延量だけ遅延させる第１遅延回路と、前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路と、切替信号に応じて前記第１遅延回路と前記第２遅延回路とを選択的に切り替える切替スイッチとを有し、前記フレキシブルプリント配線板は、前記高電位電源電圧信号あるいは低電位電源電圧信号のいずれかを分岐させて前記切替信号を生成し前記切替スイッチに供給することを特徴とする。

また、本発明は、アクティブマトリクス型表示装置を駆動する駆動信号を供給するフレキシブルプリント配線板であって、高電位電源電圧信号を前記表示装置に供給する高電位電源電圧信号線と、低電位電源電圧信号を前記表示装置に供給する低電位電源電圧信号線と、クロック信号を前記表示装置に供給するクロック信号線と、前記高電位電源電圧信号線あるいは前記低電位電源電圧信号線のいずれかを分岐させてなる切替信号線であって、前記表示装置内に設けられた複数の遅延回路を選択的に切り替える切替信号を前記表示装置に供給する切替信号線とを有することを特徴とする。

また、本発明は、アクティブマトリクス型表示装置であって、アクティブマトリクス型画素を有する表示パネルと、前記表示パネルを駆動するクロック信号及び電圧信号を含む駆動信号を前記表示パネルに供給するフレキシブルプリント配線板とを有し、前記表示パネルは、前記フレキシブル配線板から供給された前記クロック信号を第１遅延量だけ遅延させる第１遅延回路と、前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路と、切替信号に応じて前記第１遅延回路と前記第２遅延回路とを選択的に切り替える切替スイッチとを有し、前記フレキシブルプリント配線板は、前記電圧信号を分岐させて前記切替信号を前記切替スイッチに供給する切替信号線とを有することを特徴とする。

また、本発明は、アクティブマトリクス型表示装置を駆動する駆動回路であって、クロック信号を出力する駆動ＩＣと、電圧信号を出力する電源と、前記電圧信号及び前記クロック信号を前記表示装置に供給するとともに、前記表示装置内に設けられた、前記クロック信号を第１遅延量だけ遅延させる第１遅延回路及び前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路を選択的に切り替える切替スイッチに対し、前記電圧信号を分岐させて切替信号を供給するフレキシブルプリント配線板とを有することを特徴とする。

本発明では、表示装置に遅延量を少なくとも２段階に可変設定するための第１及び第２遅延回路が設けられ、遅延回路の選択をフレキシブルプリント配線板（ＦＰＣ）からの切替信号で制御する。フレキシブルプリント配線板には既存の高電位及び低電位の電圧信号線が存在するから、これらのいずれかを分岐させて切替信号として表示装置に供給する。高電位の電圧信号から分岐した切替信号は、第１及び第２遅延回路のいずれかを択一的に動作させ、低電位の電圧信号から分岐した切替信号は、第１及び第２遅延回路の他方を択一的に動作させる。表示装置の遅延量が大である場合には第１遅延回路を選択し、表示装置の遅延量が小である場合には第２遅延回路を選択することで表示装置固有の遅延ばらつきが補償される。

本発明によれば、表示装置に設けられた複数の遅延回路の切替を行うための切替信号をフレキシブルプリント配線板の電圧信号を分岐させて生成しているので、簡易な構成でありながら複数の遅延回路を選択し、これにより表示装置の遅延特性ばらつきを解消できる。本発明によれば、特に、表示装置の遅延特性に応じたフレキシブルプリント配線板を選択して表示装置に接続するだけで表示装置の遅延ばらつきを解消し得る。

以下、図面に基づき本発明の実施形態について説明する。

＜全体構成＞
まず、本実施形態に係るアクティブマトリクス型表示装置の全体構成について説明する。図１に示される表示装置は、例えば携帯電話に搭載される液晶表示装置であり、一対の基板間に液晶が封入されて構成された液晶表示パネル（ＬＣＤパネル）１６と、このＬＣＤパネル１６を駆動する駆動回路１０を備える。駆動回路１０は、ビデオ信号（図中ＤＡＴＡ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、クロック（ＭＣＬＫ）が供給され、これらに基づいてアナログビデオ信号（Ｒ，Ｇ，Ｂ各信号）やクロック信号を生成して出力する駆動用ＩＣ１１、基準電源１２、駆動用ＩＣ１１からの各種駆動信号及び基準電源１２からの電圧信号をＬＣＤパネル１６に供給するフレキシブルプリント配線板（ＦＰＣ）１４を有して構成される。

ＬＣＤパネル１６は、各画素にスイッチ素子として薄膜トランジスタ（ＴＦＴ）が設けられ、このＴＦＴのオンオフを行方向に延在するゲートラインで制御し、ＴＦＴを介して列方向に延在するデータラインから各画素に表示データを供給することで画素毎の表示を可能とするアクティブマトリクス型ＬＣＤパネルである。パネルの表示部２６の周辺には、所定タイミングでデータラインに表示データを供給する水平方向ドライバ、及びゲートラインを順に制御する垂直方向ドライバが形成される。水平方向ドライバは、ＦＰＣ１４からパッド１５を介して供給されたクロック信号（ＨＣＬＫ）に応じて水平スタートパルス（ＨＳＴ）を順次シフトする複数段の水平方向シフトレジスタ（ＨＳＲ）２０、ＨＳＲ２０からのスタートパルスに応じてアナログビデオ信号をサンプリングするサンプリング回路２４を有する。クロック信号（ＨＣＬＫ）はレベルシフタ１８でレベル調整されてＨＳＲ２０に供給され、サンプリング回路２４でサンプリングされたビデオ信号はデータラインに供給される。垂直方向ドライバは垂直方向レジスタ２８を有し、ＬＣＤパネル１６のゲートライン数に応じて垂直クロック（ＶＣＬＫ）をクロックとして垂直スタートパルス（ＶＳＴ）を順次シフトし、所定の論理演算を行った後にゲートラインに出力する。

ここに、水平方向クロック（ＨＣＬＫ）は、上記のようにＦＰＣ１４からレベルシフタ（Ｌ／Ｓ）１８を介してＨＳＲ２０に供給されるが、本実施形態におけるＬＣＤパネル１６は、パッド１５とレベルシフタ１８との間に伝搬遅延調整回路３０を有する。この伝搬遅延調整回路３０は、互いに遅延時間の異なる複数の遅延回路が並列に設けられ、ＦＰＣ１４からパッド１５を介して供給される切替信号に応じていずれかが択一的に選択されてその回路が動作する。

駆動用ＩＣ１１は、ＨｓｙｎｃやＶｓｙｎｃ、ドットクロック（ＤＯＴＣＬＫ）に応じて上記の水平クロック（ＨＣＬＫ）、水平スタートパルス（ＨＳＴ）、垂直クロック（ＶＣＬＫ）、垂直スタートパルス（ＶＳＴ）等を生成するタイミングコントローラ（Ｔ／Ｃ）を有する。ＤＯＴＣＬＫは分周回路を介してＨカウンタに供給される。Ｈカウンタは１Ｈ期間毎にＤＯＴＣＬＫをカウントし、そのカウント値をデコーダに出力する。デコーダでデコードされたパルス信号は論理ゲートを介してＨＣＬＫとして出力される。また、他のデコーダはカウント値に基づいて１Ｈ期間の開始直前のタイミングを求めてパルス信号を生成する。デコーダからのこのパルス信号は同様に論理ゲートを介してＨＳＴとして出力される。ＶＣＬＫやＶＳＴも同様に生成され出力されるが、これらの生成方法は例えば特開２００１−３５６７４６号公報に開示されている。

基準電源１２は、ＶＤＤ（高電位電源電圧）及びＶＳＳ（低電位電源電圧）を生成して出力する。ＶＳＳはＧＮＤとしてもよい。例えばＶＤＤ＝８Ｖ、ＶＳＳ＝０Ｖである。駆動用ＩＣ１１からのＨＣＬＫ、ＨＳＴ、ＶＣＬＫ、ＶＳＴ及びビデオ信号Ｒ，Ｇ，Ｂ、並びに基準電源１２からのＶＤＤ、ＶＳＳはＦＰＣ１４の信号線を介してＬＣＤパネル１６に供給される。

また、本実施形態におけるＦＰＣ１４は、これらの信号に加え、レベルシフタ１８とＨＳＲ２０との間に形成されたＨＣＬＫの伝搬遅延調整回路３０に切替信号を供給するための切替信号線を有する。この切替信号線は、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれかをＦＰＣ１４内で分岐させたものであり、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれを分岐させるかは、伝搬遅延調整回路３０内のいずれの遅延回路を動作させるか、すなわち、ＬＣＤパネル１６の有する遅延特性がどの程度のものであるか、に依存して設定される。本実施形態では、ＬＣＤパネル１６の伝搬遅延特性は良／悪の２段階で評価され、この評価結果に応じていずれかの遅延回路が選択的に動作する。

以下、伝搬遅延調整回路３０及びＦＰＣ１４について、さらに詳述する。

＜伝搬遅延調整回路＞
図２には、図１における伝搬遅延調整回路３０の構成が示されている。伝搬遅延調整回路３０は、遅延時間ｔ１を有する遅延回路３４、遅延時間ｔ２（ｔ１＜ｔ２）を有する遅延回路３６を有し、さらに遅延回路３４と遅延回路３６とを択一的に動作させる入力側スイッチ３２及び出力側スイッチ３８を有する。図では遅延回路３４は１つの遅延素子（インバータ）、遅延回路３６は３つの遅延素子（インバータ）を備えており、ｔ２＝ｔ１×３として設定されているが、遅延回路３４、３６それぞれの遅延時間ｔ１、ｔ２は任意に設定し得る。

入力側スイッチ３２はＣＭＯＳから構成され、入力端子に水平方向クロックＨＣＬＫが供給され、ゲート端子にＦＰＣ１４からの切替信号ＳＷ及びインバータで反転された反転信号が供給される。入力側スイッチ３２の２つの出力端子の一方には遅延回路３４、他方には遅延回路３６が接続される。出力側スイッチ３８も同様であり、出力側スイッチ３８の２つの入力端子の一方には遅延回路３４、他方には遅延回路３６が接続され、ゲート端子には切替信号ＳＷ及びインバータで反転された反転信号が供給される。

切替信号ＳＷがＨ（Ｈｉ）の場合、入力側スイッチ３２及び出力側スイッチ３８の上側ＴＦＴがともにＯＮし、ＨＣＬＫは遅延回路３４を介して水平方向シフトレジスタＨＳＲ２０に供給される。このときのＨＣＬＫの遅延時間は、遅延回路３４での遅延時間ｔ１である。

一方、切替信号ＳＷはＬ（Ｌｏｗ）の場合、入力側スイッチ３２及び出力側スイッチ３８の下側ＴＦＴがともにＯＮし、ＨＣＬＫは遅延回路３６を介してＨＳＲ２０に供給される。このときのＨＣＬＫの遅延時間は、遅延回路３６での遅延時間ｔ２である。

このように、本実施形態では、ＦＰＣ１４からの切替信号ＳＷにより遅延時間ｔ１及び遅延時間ｔ２を有するＨＣＬＫを選択的に生成してＬＣＤパネル１６のＨＳＲ２０に供給することが可能である。したがって、ＬＣＤパネル１６が与えられた場合において、その伝搬遅延特性を測定した結果、遅延特性が良（通常の遅延量の範囲内）であれば遅延回路３６を選択すべくその信号レベルがＬの切替信号ＳＷをＬＣＤパネル１６に供給し、ＬＣＤパネル１６の遅延特性が悪い（遅延量が大きい）のであればその遅延量を補償すべく遅延回路３４を選択するようにその信号レベルがＨの切替信号ＳＷをＬＣＤパネル１６に供給することで、ＬＣＤパネル１６の伝搬遅延特性ばらつきにも対応し得る。

＜ＦＰＣ＞
図３には、図１におけるＦＰＣ１４の構成が模式的に示されている。上記のように、ＦＰＣは駆動ＩＣ１１及び基準電源１２からの各信号をＬＣＤパネル１６に供給するための信号線を複数有するが、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれかを途中で分岐させて切替信号線を生成し、この切替信号線を用いて切替信号をＬＣＤパネル１６に供給する。図３（ａ）はＶＤＤ信号線を分岐させて切替信号線を生成する場合であり、切替信号ＳＷのレベルはＶＤＤレベル、すなわちＨとなる。図３（ｂ）はＶＳＳ信号線を分岐させて切替信号線を生成する場合であり、切替信号ＳＷのレベルはＶＳＳレベル、すなわちＬとなる。伝搬遅延調整回路３０内の複数（本実施形態では２個）の遅延回路は、切替信号ＳＷのレベルをＨあるいはＬのいずれかに設定することで選択可能であり、ＦＰＣ１４には既に基準電源１２からの高電位の電圧信号をＬＣＤパネル１６に供給するためのＶＤＤ信号線及び低電位の電圧信号を供給するためのＶＳＳ信号線が形成されている。本実施形態では、このことに着目し、新たに切替信号ＳＷを生成するための回路をＬＣＤパネル１６内に別個に設ける、あるいはＬＣＤパネル１６の外部に別個に設けることなく、ＦＰＣ１４の既存の信号線を利用することで、部品点数を徒に増大させることなく遅延回路の選択を実現している。図３（ａ）、（ｂ）のＦＰＣ１４を予め用意しておき、ＬＣＤパネル１６の遅延特性を測定した結果、遅延特性が良であれば図３（ｂ）のＦＰＣ１４をＬＣＤパネル１６のパッド１５に接続し、遅延特性が悪い場合には図３（ａ）のＦＰＣ１４をＬＣＤパネル１６のパッド１５に接続すればよい。

図４及び図５には、以上のようにして遅延回路を選択することによりＨＣＬＫの遅延量を調整した場合の、ＨＳＲ２０及びサンプリング回路２４でのサンプリングタイミングが示されている。図４は、ＨＳＲ２０及びサンプリング回路２４の構成である。ＦＰＣ１４からパッド１５を介してＨＣＬＫ及びその反転クロック並びに水平方向スタートパルスＨＳＴがＨＳＲ２０を構成するシフトレジスタに供給される。ＨＳＴ、ＨＣＬＫ及びその反転クロックは、伝搬遅延調整回路３０で遅延調整された後にシフトレジスタに供給される。各シフトレジスタは、ＨＣＬＫに応じてＨＳＴを順次シフトしてサンプリング回路２４に供給する。遅延回路３６で遅延調整されたＨＣＬＫは、遅延回路３４で遅延調整されたＨＣＬＫに対して位相が所定時間だけ遅れている。遅延特性が良の場合を「デフォルト状態」と仮定すると、遅延回路３６で遅延調整されたＨＣＬＫはデフォルトの位相を有するクロックであり、遅延回路３４で遅延調整されたＨＣＬＫはこのデフォルトのクロックに対して所定時間だけ位相の進んだクロックと表現することもできる。サンプリング回路２４は、スイッチングＴＦＴを有し、その入力端にはＦＰＣ１４からのビデオ信号が供給され、ゲート端子にはインバータを介してシフトレジスタの出力、すなわちＨＣＬＫに同期したＨＳＴがサンプリングパルスとして供給される。サンプリングパルスがＨに立ち上がるタイミングでビデオ信号のサンプリングが開始され、データラインに供給される。

図５は、サンプリングパルスによるビデオ信号のサンプリングタイミングを示すタイミングチャートである。図５（ａ）はサンプリング回路２４のスイッチングＴＦＴに供給されるビデオ信号波形であり、あるタイミングで当該画素にビデオ信号が供給され、その後に供給が停止される様子を示す。次のタイミングでは当該画素の次のビデオ信号が供給される。最適サンプリング期間は、ビデオ信号が一定のレベルに達した期間であり、この期間においてサンプリングを完了すれば正確な表示データをデータラインに供給することができる。図５（ｂ）は、伝搬遅延特性が悪いＬＣＤパネル１６を用いた場合のサンプリングパルスである。ＬＣＤパネル１６の伝搬遅延特性が悪いため、サンプリング完了タイミングが遅れてしまい、最適サンプリング期間外でサンプリングしている。このような場合、ＦＰＣ１４として図３（ａ）に示されるＦＰＣ１４を選択し、信号レベルがＨの切替信号ＳＷをＬＣＤパネル１６に供給する。切替信号ＳＷのレベルに応じて伝搬遅延調整回路３０内の遅延回路３４が選択的に動作し、ＨＣＬＫの遅延量を小さく設定する。図５（ｃ）は、ＦＰＣ１４として図３（ａ）に示されるＦＰＣ１４を用い、遅延回路３４を動作させた場合のサンプリングパルスである。遅延時間が小さいため、サンプリングパルスの位相も早くなり、ビデオ信号が一定のレベルに達する最適サンプリング期間内においてサンプリングすることができる。図５（ｄ）は、伝搬遅延特性が良いＬＣＤパネル１６の場合であり、ＦＰＣ１４として図３（ｂ）に示されるＦＰＣ１４を用い、遅延回路３６を動作させた場合のサンプリングパルスである。図５（ｂ）の場合と異なり、ＬＣＤパネル１６の遅延特性が良（遅延量が所定の範囲内）であるため遅延回路３６を用いても最適サンプリング期間内においてサンプリングすることができる。

このように、本実施形態では、伝搬遅延調整回路３０として２つの遅延回路３４、３６を並列的に設け、ＦＰＣ１４で生成した切替信号に応じてこれらの遅延回路３４、３６を択一的に選択することで、ＬＣＤパネル１６の遅延特性の大小に応じてサンプリングタイミングを適応的に調整することができる。また、遅延回路３４、３６を切り替えるための切替信号をＦＰＣ１４内のＶＤＤ信号あるいはＶＳＳ信号を分岐させて供給しているため、部品点数の増大もなく、簡易な構成でありながらＬＣＤパネル１６に応じて確実に切り替えることが可能である。

図６には、本実施形態におけるＬＣＤ表示装置の製造フローチャートが示されている。まず、ＬＣＤパネル１６の伝搬遅延特性を測定する（Ｓ１０１）。伝搬遅延特性の測定方法は任意であるが、例えばＴＥＧ（Test Element Group）を作成して実際に信号遅延量を測定する、駆動周波数を変化させて白黒のバースト信号をＬＣＤパネルに表示させ、サンプリングタイミングの遅れによる白黒のにじみを視認することで遅延量を測定する、等がある。

伝搬遅延特性を測定した後、遅延量が所定範囲内であるかを判定する（Ｓ１０２）。所定範囲内であれば遅延回路３６を選択する（Ｓ１０３）。そして、ＬＣＤパネル１６内において遅延回路３６が選択されるように、ＦＰＣ１４としてＶＳＳから分岐した切替信号線を有するＦＰＣ１４を選択してＬＣＤパネル１６に接続する（Ｓ１０４）。一方、遅延量が所定範囲を超える場合には遅延回路３４を選択する（Ｓ１０５）。そして、ＬＣＤパネル１６内において遅延回路３４が選択されるように、ＦＰＣ１４としてＶＤＤから分岐した切替信号線を有するＦＰＣ１４を選択してＬＣＤパネル１６に接続する（Ｓ１０６）。図６に示された一連の工程は、自動化することが可能である。すなわち、伝搬遅延特性評価部、ＦＰＣ選択部を備え、ＬＣＤパネル１６を伝搬遅延特性評価部に供給してその遅延量を評価する。得られた遅延量を所定範囲と大小比較し、所定範囲内であればＶＳＳ分岐線を有するＦＰＣ１４のストッカからＦＰＣ１４を取り出してＬＣＤパネル１６に接続し、そうでなければＶＤＤ分岐線を有するＦＰＣ１４のストッカからＦＰＣ１４を取り出してＬＣＤパネル１６に接続する。遅延量の測定、所定範囲との大小比較、及びＦＰＣ１４の選択はコンピュータで制御できる。

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変形が可能である。

例えば、本実施形態では伝搬遅延調整回路３０内に２つの遅延回路３４、３６を設けているが、必要に応じて３個以上設けることができる。但し、この場合には、ＶＤＤあるいはＶＳＳを分岐させた切替信号ではこれら３個以上の遅延回路を選択することができないので、さらに別の信号線から分岐させる必要がある。

また、本実施形態は、駆動周波数の高い高解像度のＬＣＤ表示装置に適用できるが、駆動周波数によらず任意のアクティブマトリクス型表示装置に適用してもよい。

また、本実施形態では、ＬＣＤパネル１６の伝搬遅延特性に応じて２種類のＦＰＣ１４（図３参照）のいずれかを選択してＬＣＤパネル１６に接続しているが、ＶＤＤ及びＶＳＳからともに分岐した切替信号線を有する１種類のＦＰＣ１４をＬＣＤパネル１６に接続し、ＬＣＤパネル１６の伝搬遅延特性に応じていずれかの分岐を焼き切る等してＶＤＤあるいはＶＳＳのいずれかから分岐させるようにしてもよい。

また、ＶＤＤあるいはＶＳＳのいずれかから分岐させる場合においても、その分岐点はＦＰＣ１４内の任意の位置でよく、図３に示されるようにＬＣＤパネル１６に近い側で分岐させる他、ＶＤＤとＶＳＳの分岐点を互いに異なる位置とすることで図３（ａ）、（ｂ）の２種類のＦＰＣ１４の識別を容易なものとする、等も可能である。ＶＤＤあるいはＶＳＳから分岐させた切替信号線は、分岐させていない他方の信号線とのショートを避けるべく、他方の信号線と異なる方向に分岐させることも好適であろう。図３（ａ）において、ＶＤＤからの分岐線はＶＤＤとＶＳＳとの間に配線しているが、ＶＤＤからの分岐線をＶＳＳとは反対側に配線する等である。但し、パッド１５の端子配列もこれに応じて変更しておく必要がある。

実施形態に係る表示装置の全体構成図である。 図１における伝搬遅延調整回路の構成図である。 図１におけるＦＰＣの構成図である。 図１における水平方向シフトレジスタ（ＨＳＲ）及びサンプリング回路の構成図である。 実施形態のサンプリングタイミングを示すタイミングチャートである。 実施形態の製造方法フローチャートである。

符号の説明

１０ 駆動回路、１１ 駆動用ＩＣ、１２ 基準電源、１４ フレキシブルプリント配線板（ＦＰＣ）、１６ ＬＣＤパネル、３０ 伝搬遅延調整回路。

Claims (4)

1. アクティブマトリクス型表示装置を駆動する駆動回路であって、
   高電位電源電圧信号及び低電位電源電圧信号並びにクロック信号を前記表示装置に供給するフレキシブルプリント配線板
   を有し、
   前記フレキシブルプリント配線板は、前記表示装置内に設けられた、前記クロック信号を第１遅延量だけ遅延させる第１遅延回路及び前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路を選択的に切り替える切替スイッチに対し、前記高電位電源電圧信号あるいは低電位電源電圧信号のいずれかを分岐させて切替信号を供給する
   ことを特徴とする表示装置用駆動回路。
2. アクティブマトリクス型表示装置を駆動する駆動信号を供給するフレキシブルプリント配線板であって、
   高電位電源電圧信号を前記表示装置に供給する高電位電源電圧信号線と、
   低電位電源電圧信号を前記表示装置に供給する低電位電源電圧信号線と、
   クロック信号を前記表示装置に供給するクロック信号線と、
   前記高電位電源電圧信号線あるいは前記低電位電源電圧信号線のいずれかを分岐させてなる切替信号線であって、前記表示装置内に設けられた複数の遅延回路を選択的に切り替える切替信号を前記表示装置に供給する切替信号線と、
   を有することを特徴とする表示装置駆動用フレキシブルプリント配線板。
3. アクティブマトリクス型表示装置であって、
   アクティブマトリクス型画素を有する表示パネルと、
   前記表示パネルを駆動するクロック信号及び電圧信号を含む駆動信号を前記表示パネルに供給するフレキシブルプリント配線板と、
   を有し、
   前記表示パネルは、
   前記フレキシブル配線板から供給された前記クロック信号を第１遅延量だけ遅延させる第１遅延回路と、
   前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路と、
   切替信号に応じて前記第１遅延回路と前記第２遅延回路とを選択的に切り替える切替スイッチと、
   を有し、
   前記フレキシブルプリント配線板は、
   前記電圧信号を分岐させて前記切替信号を前記切替スイッチに供給する切替信号線と、
   を有することを特徴とするアクティブマトリクス型表示装置。
4. アクティブマトリクス型表示装置を駆動する駆動回路であって、
   クロック信号を出力する駆動ＩＣと、
   電圧信号を出力する電源と、
   前記電圧信号及び前記クロック信号を前記表示装置に供給するとともに、前記表示装置内に設けられた、前記クロック信号を第１遅延量だけ遅延させる第１遅延回路及び前記フレキシブル配線板から供給された前記クロック信号を第２遅延量（第１遅延量＜第２遅延量）だけ遅延させる第２遅延回路を選択的に切り替える切替スイッチに対し、前記電圧信号を分岐させて切替信号を供給するフレキシブルプリント配線板と、
   を有することを特徴とする表示装置用駆動回路。
   

Images