CN1811533A - 显示装置用驱动电路及可挠式印刷配线板及主动矩阵型显示装置 - Google Patents

Abstract

本发明提供一种调整视频信号的取样时序的LCD显示装置的驱动电路。来自驱动用IC和基准电源的驱动信号系经由可挠式印刷配线板FPC而供应于LCD面板。水平时钟信号系藉由传送延迟调整电路而使延迟量择一性地切换调整为2阶段，并供应于水平方向移位缓存器。FPC系将高电位的电压信号VDD或低电位的电压信号VSS的任一个予以区分而产生切换信号，并供应于传送延迟调整电路。亦可将具有与传送延迟调整电路相同的功能的相位切换电路设置于驱动IC内。

Description

显示装置用驱动电路及可挠式印刷配线板及主动矩阵型显示装置

技术领域

本发明一种有关于显示装置用驱动电路等，特别是有关于用以驱动液晶显示装置等的主动矩阵型显示装置的取样时钟信号的时序调整。

背景技术

由于液晶显示装置是薄型而轻量，且为低消耗电力，故被使用于多数的机器。

一般而言，主动矩阵型液晶显示装置系从驱动IC供应视频信号(模拟视频信号或数字视频信号)或时钟信号，且从电源经由FPC(可挠式印刷配线板，flexible printed cirwit)而供应驱动电压信号。在液晶面板，于各像素设有作为开关组件的薄膜晶体管(TFT)，且藉由延伸于列方向的栅极线来控制像素TFT的导通/不导通，并从延伸于行方向的数据线而将显示数据供给至各像素。液晶面板的显示部外围系设有：垂直方向驱动器(V驱动器)，依序控制栅极线；以及水平方向驱动器(H驱动器)，以预定时序将显示数据供应给数据线。H驱动器系具有：水平方向移位缓存器(HSR)，根据水平方向时钟信号(HCLK)而依序使水平方向起动信号(HST)移位；以及TFT，藉由来自各水平方向缓存器的取样脉冲而控制导通/不导通，并以所希望的时序而将视频信号予以取样。由于液晶面板内的信号传送特性系起因于晶体管的特性的参差不齐等，而使各液晶面板不相同，故即使从驱动电路将相同的时钟信号供给至液晶面板，视频信号的取样时序亦不相同。例如取样时序系以能成为视频信号的最佳取样期间内的大致中间的时序的方式而设定液晶面板的信号传送延迟量时，即使多少产生延迟特性的参差不齐，亦能在最佳取样期间内使取样时序予以定位，且扩展取样保持界限，并能对应于具有各种信号传送特性的液晶面板。

又，WO99/42989号专利案虽非有关于将视频信号予以取样而调整供应于像素TFT时的取样时序的技术，但其记载有一种以类似于此的技术而将模拟视频信号变换成数字信号的A/D的取样时序予以调整的技术。在取样时钟的1周期内，从相位控制电路将4个不同的相位的信号输出至A/D。A/D系以相位互不相同的取样时钟将模拟视频信号予以取样，并将8位的数字信号输出于影像处理电路。由4个相位中选择最适的相位的取样时钟，并设定为最适取样相位。

发明内容

(发明所欲解决的课题)

然而，近年来，特别是在液晶面板等中，由于要求高精细化而使驱动频率高速化，且由于因应该驱动频率的高速化要求而造成视频信号的最适取样期间亦逐渐变短，故难以在最适取样期间内维持取样时序，且具有因取样时序的偏移而导致画像品质降低或制造良率降低的问题。

对如此的问题的一种解决方法，虽系考量在液晶面板内设置延迟时间互不相同的多个延迟电路，并选择其中任意一个而补偿或消除因液晶面板的特性参差不齐而导致的延迟特性参差不齐的方法，但由于除了延迟电路的外，尚须设置用以选择此等延迟电路的电路，故具有液晶面板构成趋于复杂化的倾向。因此，期待能以简易的构成使取样时序最适化的技术。

(解决课题的手段)

本发明系提供一种驱动电路等，其系以简易的构成，且确实地补偿显示装置的延迟特性参差不齐，并能维持乃至提升画像品质。

本发明系一种驱动主动矩阵型显示装置的驱动电路，包括用以将高电位电源电压信号、低电位电源电压信号、以及时钟信号供给至前述显示装置的可挠式印刷配线板。前述显示装置系具有：

第1延迟电路，将由前述可挠式配线板所供应的前述时钟信号仅延迟第1延迟量；

第2延迟电路，将由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)；以及

切换开关，对应于切换信号而选择性切换前述第1延迟电路和前述第2延迟电路。

前述可挠式印刷配线板系将前述高电位电源电压信号或低电位电源电压信号的任一个予以区分，并产生前述切换信号而供应于前述切换开关。

此外，本发明系供应用以驱动主动矩阵型显示装置的驱动信号的可挠式印刷配线板，具有：

高电位电源电压信号线，将高电位电源电压信号供应于前述显示装置；

低电位电源电压信号线，将低电位电源电压信号供应于前述显示装置；

时钟信号线，将时钟信号供应于前述显示装置；以及

切换信号线，将前述高电位电源电压信号线或前述低电位电源电压信号线的任一个予以区分，且将选择性切换设置于前述显示装置内的多个延迟电路的切换信号供应于前述显示装置。

此外，本发明系一种主动矩阵型显示装置，具有：

显示面板，具有主动矩阵型像素；以及

可挠式印刷配线板，将包含驱动前述显示面板的时钟信号及电压信号的驱动信号供应于前述显示面板，

前述显示面板系具有：

第1延迟电路，使由前述可挠式配线板所供应的前述时钟信号仅延迟第1延迟量；

第2延迟电路，使由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)；以及

切换开关，对应于切换信号选择性切换前述第1延迟电路和前述第2延迟电路。

前述可挠式印刷配线板系具有切换信号线，其系将前述电压信号予以区分，并将前述切换信号供应于前述切换开关。

此外，本发明系一种驱动主动矩阵型显示装置的驱动电路，具有：

驱动IC，输出时钟信号；

电源，输出电压信号；以及

可挠式印刷配线板，将前述电压信号及前述时钟信号供应于前述显示装置的同时，亦对选择性切换设置于前述显示装置内且使前述时钟信号仅延迟第1延迟量的第1延迟电路、以及使由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)的第2延迟电路的切换开关，使前述电压信号产生区分而供应切换信号。

本发明系于显示装置设置有用以使以可变方式将延迟量设定成至少2阶段的第1和第2延迟电路，并以来自可挠式印刷配线板(FPC)的切换信号控制延迟电路的选择。由于在可挠式印刷配线板存在有既存的高电位和低电位的电压信号线，故此等信号线的任一个予以区分，且作为切换信号而供应于显示装置。由高电位的电压信号所区分的切换信号系择一性地使第1和第2延迟电路中任一个动作，而由低电位的电压信号所区分的切换信号系择一性地使第1和第2延迟电路的另一方动作。显示装置的延迟量较大时，即选择第1延迟电路，显示装置的延迟量较小时，则选择第2延迟电路，借此能补偿显示装置固有的延迟参差不齐。

根据本发明，则由于将可挠式印刷配线板的电压信号予以区分而产生切换信号(该切换信号系用以进行设置于显示装置的多个延迟电路的切换)，故能够以简易的构成选择多个延迟电路，由此消除显示装置的延迟特性参差不齐。根据本发明，特别是只要选择对应于显示装置的延迟特性的可挠式印刷配线板而连接于显示装置，即能消除显示装置的延迟参差不齐。

在本发明中，将主动矩阵型显示装置的驱动电路内的驱动IC作成对应于切换信号而选择性输出相位不相同的时钟信号的驱动IC，且由印刷配线板将切换信号供应于前述驱动IC亦可。

附图说明

图1系实施形态的显示装置的整体构成图。

图2系图1的传送延迟调整电路的构成图。

图3A及图3B系图1的FPC的构成图。

图4系图1的水平方向移位缓存器(HSR)和取样电路的构成图。

图5(a)至(d)表示实施形态的取样时序的时序图。

图6系实施形态的制造方法流程图。

(注：以下为SY-1606的内容)

图7表示其它实施形态的显示装置的整体构成图。

图8A及图8B系图7的FPC的构成图。

图9系来自VDD信号线的切换信号线的区分的说明图。

图10(a)至(d)表示其它实施形态的取样时序的时序图。

图11表示来自VDD信号线的切换信号线的其它区分的说明图。

图12A及12B表示LCD面板内的区分说明图。

【主要组件符号说明】

10驱动电路  11驱动用IC

12基准电源

14可挠式印刷配线板(FPC)

15连接垫16LCD面板

18电平移位器

20水平方向移位缓存器24取样电路

26显示部  28垂直方向缓存器

30延迟调整电路 31相位切换电路

32输入侧开关   34、36延迟电路

38输出侧开关   Hsync水平同步信号

Data数据信号   Vsync垂直同步信号

MCLK  时钟     R.G.B视频信号

具体实施方式

根据附图说明本发明的实施形态如下。

第1实施形态

<整体构成>

首先，说明有关于本实施形态的主动矩阵型显示装置的全体构成。图1所示的显示装置系载装于例如行动电话的液晶显示装置，其系具备使液晶装入于一对的基板间而构成的液晶显示面板(LCD面板)16、以及驱动该LCD面板16的驱动电路10。驱动电路10系具有以下构件而构成：

驱动用IC11，供应视频信号(图中DATA)、水平同步信号(Hsync)、垂直同步信号(Vsync)、以及时钟(MCLK)，并根据此等而产生模拟视频信号(R、G、B各信号)或时钟信号，并予以输出；

基准电源12；以及

可挠式印刷配线板(FPC)14，将来自驱动用IC 11的各种驱动信号、以及来自基准电源12的电压信号供应于LCD面板16。

LCD面板16系主动矩阵型LCD面板，其系于各像素设有作为开关组件的薄膜晶体管(TFT)，且以延伸于列方向的栅极线而控制该TFT的导通/不导通，并经由TFT从延伸于行方向的数据线将显示数据供应于各像素，借此可进行各像素的显示。在面板的显示部26的外围系形成有：

水平方向驱动器，以预定时序将显示数据供应于数据线；以及

垂直方向驱动器，依序控制栅极线。

水平方向驱动器系具有：

多段的水平方向移位缓存器(HSR)20，对应于从FPC14经由连接垫15而供应的时钟信号(HCLK)，依序将水平起动脉冲(HST)移位；以及

取样电路24，对应于来自HSR20的起动脉冲而将模拟视频信号进行取样。

时钟信号(HCLK)系以电平移位器18而进行电平调整，并供应于HSR20，以取样电路24而取样的视频信号系供应于数据线。垂直方向驱动器系具有垂直方向缓存器28，并对应于LCD面板16的栅极线数而将垂直时钟(VCLK)作为时钟，且依序使垂直起动脉冲(VST)移位，在进行预定的逻辑演算之后而输出于栅极线。

在此，水平方向时钟(HCLK)系如上述，虽从FPC14经由电平移位器(L/S)18而供应于HSR20，但本实施形态的LCD面板16系在HSR20与电平移位器18之间具有传送延迟调整电路30。该传送延迟调整电路30系并联设置有延迟时间互不相同的多个延迟电路，且对应于从FPC14经由连接垫15所供应的切换信号，而择一性地选择其中任一个，并使该电路动作。

驱动用IC11系具有时序控制器(T/C)，其系对应于Haync或Vsync、图点时钟(DOTCLK)而产生上述的水平时钟(HCLK)、水平起动脉冲(HST)、垂直时钟(VCLK)、以及垂直起动脉冲(VST)等。DOTCLK系经由分频电路而供应于H计数器。H计数器系在各1H期间，计数DOTCLK并将该计数值输出于译码器。以译码器进行译码的脉冲信号系经由逻辑栅极而作为HCLK予以输出。此外，另外的译码器系根据计数值而求得1H期间的开始前的时序，并产生脉冲信号。来自译码器的该脉冲信号系同样地经由逻辑栅极而作为HST予以输出。VCLK或VST虽亦同样地产生并输出，但此等的产生方法系揭示于例如2001-356746号公报。

基准电源12系产生并输出VDD(高电位电源电压)、以及VSS(低电位电源电压)。VSS亦可作成GND。例如VDD＝8V、VSS＝0V。来自驱动用IC11的HCLK、HST、VCLK、VST、视频信号R、G、B，以及来自基准电源12的VDD、VSS系经由FPC14的信号线而供应于LCD面板16。

此外，本实施形态的FPC14系除了此等信号的外，还具有切换信号线，其系将切换信号供应于形成于电平移位器18与HSR20之间的HCLK的传送延迟调整电路30。该切换信号线系在FPC14内将VDD信号线或VSS信号线的任一个予以区分，而将VDD信号线或VSS信号线的任一个予以区分，系依存于是否使传送延迟调整电路30内的任一个延迟电路动作，亦即依存于LCD面板16所具有的延迟特性系何种程度而设定。本实施形态中，LCD面板16的传送延迟特性系由佳/不佳的2阶段而予以评价，并对应于该评价结果而选择性使任一个延迟电路动作。

进而详述有关于传送延迟调整电路30和FPC14如下。

<传送延迟调整电路>

图2系显示图1的传送延迟调整电路30的构成。传送延迟调整电路30系具有：具有延迟时间t1的延迟电路34、以及具有延迟时间t2(t1＜t2)的延迟电路36，还具有择一性地使延迟电路34和延迟电路36动作的输入侧开关32、以及输出侧开关38。图中，延迟电路34系具备1个延迟组件(反相器)，而延迟电路36系具备3个延迟组件(反相器)，虽设定为t2＝t1×3，但延迟电路34、36的各个延迟时间t1、t2则可任意设定。

输入侧开关32系由CMOS所构成，且将水平方向时钟HCLK供应于输入端子，并将来自FPC14的切换信号SW和以反相器予以反转的反转信号供应于栅极端子。在输入侧开关32的2个输出端子的一方系连接有延迟电路34，而另一方系连接有延迟电路36。输出侧开关38亦同样地，输出侧开关38的2个输入端子的一方系连接有延迟电路34，而另一方系连接有延迟电路36，在栅极端子系供应有切换信号SW和以反相器予以反转的反转信号。

当切换信号SW为H(Hi)时，则输入侧开关32及输出侧开关38的上侧TFT皆成为ON(导通)状态，HCLK系经由延迟电路34而供应于水平方向移位缓存器HSR20。此时的HCLK的延迟时间系延迟电路34的延迟时间t1。

另一方面，当切换信号SW为L(Low)时，则输入侧开关32及输出侧开关38的下侧TFT时成为ON状态，HCLK系经由延迟电路36而供应于HSR20。此时的HCLK的延迟时间系延迟电路36的延迟时间t2。

如此，本实施形态系能根据来自FPC14的切换信号SW而选择性产生具有延迟时间t1和延迟时间t2的HCLK，并供应于LCD面板16的HSR20。因此，在供应LCD面板16时，测定该传送延迟特性的结果，若延迟特性佳(一般的延迟量的范围内)时，则应选择延迟电路36，而该信号电平系将L的切换信号SW供应于LCD面板16，若LCD面板16的延迟特性不佳(延迟量较大)时，则以补偿该延迟量而选择延迟电路34的方式，使该信号电平将H的切换信号SW供应于LCD面板16，借此亦可因应LCD面板16的传送延迟特性参差不齐。

<FPC>

图3A和图3B系模式性显示图1的FPC14的构成。如上所述，FPC虽系具有用以将来自驱动IC11和基准电源12的各信号供应于LCD面板16的多条信号线，但在中途将VDD信号线或VSS信号线的任一条予以区分而产生切换信号线，并使用该切换信号线将切换信号供应于LCD面板16。图3A系将VDD信号线予以区分而产生切换信号线的情形，且切换信号SW的电平系成为VDD电平，亦即成为H。图3B系将VSS信号线予以区分而产生切换信号线的情形，且切换信号SW的电平系成为VSS电平，亦即成为L。传送延迟调整电路30内的多个(本实施形态系2个)延迟电路，系可藉由将切换信号SW的电平设定成H或L的任一个而选择，在FPC14形成有用以将来自基准电源12的高电位的电压信号供应于LCD面板16的VDD信号线、以及用以供应低电位的电压信号的VSS信号线。本实施形态系着眼于上述情形，另外在LCD面板16内设置用以产生新的切换信号SW的电路，或不个别设置于LCD面板16的外部，而利用FPC14的既存的信号线，借此在不增大零件数量的情况下可实现延迟电路的选择。预先准备图3A、图3B的FPC14，测定LCD面板16的延迟特性的结果，若延迟特性佳时，则将图3B的FPC14连接于LCD面板16的连接垫15，若延迟特性不佳时，则将图3A的FPC14连接于LCD面板16的连接垫15即可。

图4和图5表示如上的处理藉由选择延迟电路而调整HCLK的延迟量时，其HSR20和取样电路24的取样时序。图4系HSR20和取样电路24的构成。从FPC14经由连接垫15而将HCLK及其反转时钟、以及水平方向起动脉冲HST供应于构成HSR20的移位缓存器。HST、HCLK以及其反转时钟系在以传送延迟调整电路30予以延迟调整之后而供应于移位缓存器。各移位缓存器系对应于HCLK而依序使HST移位，并供应于取样电路24。以延迟电路36而予以延迟调整的HCLK系对以延迟电路34而予以延迟调整的HCLK，其相位仅延迟预定时间。若将延迟特性佳的情形假定为「预设状态」时，则以延迟电路36而予以延迟调整的HCLK系具有预设相位的时钟，以延迟电路34而予以延迟调整的HCLK系对该预设的时钟亦可显示仅前进预定时间的相位的时钟。取样电路24系具有切换TFT，且在其输入端供应有来自FPC14的视频信号，在栅极端子经由反相器供应有与移位缓存器的输出(亦即HCLK)同步的HST，以作为取样脉冲。取样脉冲系在上升为H的时序开始视频信号的取样，并供应于数据线。

图5表示取样脉冲的视频信号的取样时序的时序图。图5(a)表示供应于取样电路24的切换TFT的视频信号波形，在某个时序将视频信号供应于该像素，此后则停止供应的情形。下一个时序系供应该像素的下一个视频信号。最适当取样期间系视频信号达于一定电平的期间，且在该期间中，若结束取样时，即能将正确的显示数据供应于数据线。图5(b)系使用传送延迟特性不佳的LCD面板16时的取样脉冲。由于LCD面板16的传送延迟特性不佳，故取样结束时序会延迟，而在最适当取样期间的外进行取样。此时，作为FPC14而选择图3A所示的FPC14，并将信号电平为H的切换信号SW供应于LCD面板16。对应于切换信号SW的电平而选择性使传送延迟调整电路30内的延迟电路34作动，并将HCLK的延迟量设定为较小。图5(c)系作为FPC14而使用图3A所示的FPC14，且使延迟电路34动作时的取样脉冲。由于延迟时间较小，故取样脉冲的相位亦变快，且在视频信号达于一定电平的最适当取样期间内可进行取样。图5(d)为传送延迟特性佳的LCD面板16的情况，作为FPC14而使用图3B所示的FPC14，且使延迟电路36作动时的取样脉冲。和图5(b)的情形不同，由于LCD面板16的延迟特性佳(延迟量系预定的范围内)，故即使使用延迟电路36，亦可在最适当取样期间内进行取样。

如此，本实施形态系作为传送延迟调整电路30而并联设置延迟电路34、36，并对应于由FPC 14所产生的切换信号而择一性地选择此等延迟电路34、36，借此即能对应于LCD面板16的延迟特性的大小而适当性地调整取样时序。此外，由于将FPC14内的VDD信号或VSS信号予以区分而供应用以切换延迟电路34、36的切换信号，故零件数目亦不会增大，且为简易的构成，并能对应于LCD面板16而确实地切换。

图6表示实施形态的LCD显示装置的制造流程图。首先，测定LCD面板16的传送延迟特性(S101)。传送延迟特性的测定方法虽为任意，但具有例如作成TEG(Test Element Group，测试组件组群)而实际地测定信号延迟量，使驱动频率产生变化，且将黑白的丛发(burst)信号显示于LCD面板，并辨识因取样时序的延迟而导致的黑白光晕(halation)，借此测定延迟量等方法。

在测定传送延迟特性之后，即判定延迟量是否在预定范围内(S102)。若在预定范围内时，则选择延迟电路36(S103)。继的为了在LCD面板16内选择延迟电路36，则作为FPC14而选择具有由VSS所区分的切换信号线的FPC14而连接于LCD面板16(S104)。另一方面，在延迟量超过预定范围时，则选择延迟电路34(S105)。然后为了在LCD面板16内选择延迟电路34，作为FPC14而选择具有由VDD所区分的切换信号线的FPC14而连接于LCD面板16(S106)。图6所示的一系列的步骤系可作成自动化。亦即，具备传送延迟特性评价部、以及FPC选择部，且将LCD面板16供应于传送延迟特性评价部而评价该延迟量。将取得的延迟量与预定范围作大小比较，若在预定范围内时，则自具有VSS区分线的FPC14的收纳箱而取出FPC14，并连接于LCD面板16，若非在预定范围内时，则自具有VDD区分线的FPC14的收纳箱而取出FPC14，并连接于LCD面板16。延迟量的测定、与预定范围的大小比较、以及FPC14的选择系可由计算机控制。

上述的实施形态虽系于传送延迟调整电路30内设置2个延迟电路34、36，但可因应需求而设置3个以上。但在该情形下，由于将VDD或VSS予以区分的切换信号无法选择此等3个以上的延迟电路，故进一步需要从另外的信号线予以区分。

此外，本实施形态虽能适用于驱动频率高的高分辨率的LCD显示装置，但亦可不拘驱动频率适用于任意的主动矩阵型显示装置。

此外，本实施形态虽系对应于LCD面板16的传送延迟特性而选择2种类的FPC14(参阅第3A、3B图)中任一个，并连接于LCD面板16，但将具有均由VDD和VSS区分的切换信号线的1利FPC14连接于LCD面板16，对应于LCD面板16的传送延迟特性而烧断任一个的区分等，并由VDD和VSS中任一个区分亦可。

此外，即使在由VDD和VSS中任一个区分时，其区分点系FPC14内的任意位置即可，如第3A、3B图所示，在接近LCD面板16侧予以区分的外，亦能将VDD和VSS的区分点作成互相不同的位置，借此易于进行图3A、图3B的2种FPC 14的辨识等。为了避免与未区分的另一方的信号线产生短路，由VDD和VSS所区分的切换信号线最好区分于与另一方的信号线不同的方向。在图3A中，来自VDD的区分线虽系配线于VDD与VSS之间，但亦可将来自VDD的区分线配线于与VSS的相反侧等。但连接垫15的端子排列亦必须因应于此而予以变更。

(注：以下为SY-1606的内容)

第2实施形态

第1实施形态中，传送延迟调整电路30虽系设置于LCD面板16内，但亦可设置于驱动用IC11内。本实施形态系说明有关于将进行传送延迟调整的电路设置于驱动用IC11内的情形。

图7表示本实施形态的构成。与图1不同的点系传送延迟调整电路30并不存在于LCD面板16内，而具有与传送延迟调整电路30相同的功能的相位切换电路31系设置于驱动用IC11内。

驱动用IC11系与图1同样地具有时序控制器(T/C)，其系对应于Haync或Vsync、图点时钟(DOTCLK)而产生上述的水平时钟(HCLK)、水平起动脉冲(HST)、垂直时钟(VCLK)、以及垂直起动脉冲(VST)等。DOTCLK系经由分频电路而供应于H计数器。H计数器系在各1H期间，计数DOTCLK并将该计数值输出于译码器。以译码器进行译码的脉冲信号系经由逻辑栅极而作为HCLK予以输出。此外，另外的译码器系根据计数值而求得1H期间的开始前的时序，并产生脉冲信号。来自译码器的该脉冲信号系同样地经由逻辑栅极而作为HST予以输出。VCLK或VST亦同样地产生并输出。

此外，驱动用IC11系具有将产生的HCLK的相位切换成2阶段的相位切换电路31。相位切换电路31的构成系任意，例如图2所示，可由分别产生相对较快的相位的HCLK和相对较慢的相位的HCLK的2个延迟电路34、36、以及选择性地切换此等延迟电路34、36并予以输出的切换开关32、38所构成。驱动用IC11系具有用以由外部输入切换信号的切换端子，并经由切换端子而将切换信号供应于切换开关。切换开关系对应于该切换信号而选择性地切换2个延迟电路34、36中任一个，并输出快慢2个相位中任一个。切换信号系由应输出HCLK的LCD面板16侧，更特定而言则由FPC14侧所供应。

FPC14系具有用以将切换信号供应于上述驱动用IC11的相位切换电路31的切换信号线。该切换信号线系在FPC14内将VDD信号线或VSS信号线之中任一个予以区分，而是否将VDD信号线或VSS信号线中任一个予以区分系依存于LCD面板16的延迟特性的程度而设定。

图8A和图8B系模式性显示图7的FPC14的构成。FPC14虽系具有用以将来自驱动用IC11和基准电源12的各信号供应于LCD面板16的信多条号线，但在中途将VDD信号线或VSS信号线中任一条予以区分而产生切换信号线，并使用该切换信号线而将切换信号供应于驱动用IC11。图8A系将VDD信号线予以区分而产生切换信号线的情形，且切换信号SW的电平系成为VDD电平，亦即成为H。图8B系将VSS信号线予以区分而产生切换信号线的情形，且切换信号SW的电平系成为VSS电平，亦即成为L。如上所述，驱动用IC11的相位切换电路31内的多个(本实施形态系2个)延迟电路，系能藉由将切换信号SW的电平设定成H或L的任一个而选择，在FPC 14形成有用以将来自基准电源12的高电位的电压信号供应于LCD面板16的VDD信号线、以及用以供应低电位的电压信号的VSS信号线。本实施形态系着眼于上述情形，另外将用以产生新的切换信号SW的电路设置于LCD面板16内，或不个别设置于LCD面板16的外部，而利用FPC14的既存的信号线，借此在不增大零件数量的情况下可实现延迟电路的选择。预先准备第8A、8B图的FPC14，测定LCD面板16的延迟特性的结果，若延迟特性佳时，则将图8B的FPC14的一端连接于LCD面板16的连接垫15，若延迟特性不佳时，则将图8A的FPC14的一端连接于LCD面板16的连接垫15即可。在FPC14的另一端子连接有驱动用IC11，而FPC14的切换信号线系连接于驱动用IC11的切换端子。因此，在驱动用IC11的切换端子供应有对应于LCD面板16的传送延迟特性的切换信号SW，由于对应于切换信号SW而输出快慢2个相位的任一个HCLK，故结果为对传送延迟特性佳的LCD面板16输出相位相对较慢的HCLK，而对传送延迟特性不佳的LCD面板16输出相位相对较快的HCLK，并供应于LCD面板16的HRS20。

图9表示由FPC 14而连接驱动用IC11、基准电源(面板电源)12、LCD面板16的构成。且为LCD面板16的传送延迟特性不佳的情形。FPC14系图8A所示的FPC14，亦即由VDD信号线予以区分而产生切换信号线的FPC14。FPC14的切换信号线系连接于驱动用IC11的切换端子，且经由该切换端子将来自FPC14的切换信号供应于驱动用IC11的相位切换电路31。由于切换信号的电平系VDD，亦即H，故选择相位切换电路31内的延迟电路34，且产生相位相对较快的HCLK并予以输出。相位快的HCLK系经由FPC14的时钟信号线而供应于LCD面板16的HRS20。由于LCD面板16内的传送延迟特性不佳，故HCLK虽系延迟，但由驱动用IC11供应相位原本即快的HCLK，故LCD面板16内的传送延迟会被抵消，并以最适当的取样时序将视频信号进行取样，并将显示数据供应于数据线。

图10表示如上的处理，藉由切换控制驱动用IC11内的相位切换电路30而调整HCLK的相位时，HRS20和取样电路24的取样时序。图10(a)、(b)系传送延迟特性佳(延迟时间快)的LCD面板16时的时序图，如图10(a)所示，从驱动用IC11经由延迟电路36而供应相位慢的HCLK。HCLK系在LCD面板16内仅延迟预定时间T1，结果，如图10(b)所示，提供视频信号达于一定电平的最适当取样时序。另一方面，图10(c)、(d)系传送延迟特性不佳(延迟时间慢)的LCD面板16时的时序图，如图10(c)所示，从驱动用IC11经由延迟电路34而供应相位快的HCLK(以相较于图10(a)的HCLK更快的时序上升)。HCLK系在LCD面板16内虽仅延迟预定时间T2(T1＜T2)，但由于原本的HCLK的相位较快，故(T2-T1)份的延迟大致被取消，如，图10(d)所示，在该情形下，亦能提供与图10(b)大致相同的最适当取样时序。

又，由于T2、T1均分别对应于LCD面板16而变动，且驱动用IC11内的相位切换电路30系选择性切换输出具有预定的相位差的2个HCLK的构成，故难以完全取消(T2-T1)。但即使为相同的机种，亦由于传送延迟特性不佳，故习知技术中，即使系作为不良品而处理的LCD面板16，在本实施形态中系藉由输出相位快的HCLK，而在视频信号的电平一定的期间可进行取样，故不会有使LCD面板16形成浪费的情形。

如此，本实施形态系于驱动用IC11设置相位切换电路31，并对应于由FPC14所产生的切换信号而切换控制相位切换电路31，借此即可对应于LCD面板16的延迟特性的大小而适当性地调整取样时序，且能以最适当的时序将视频信号进行取样。此外，由于将FPC14内的VDD信号或VSS信号予以区分而供应用以切换控制相位切换电路31的切换信号，故零件数目亦不会增大，且为简易的构成，并可对应于LCD面板16而确实地切换。

此外，本实施形态虽能适用于驱动频率高的高分辨率的LCD显示装置，但亦可不拘驱动频率而适用于任意的主动矩阵型显示装置。

此外，本实施形态虽系将来自基准电源12的电压信号予以区分而产生切换信号，但基准电源12的VDD系较高的电压(例如8V)，当无法将高电压供应于驱动用IC11，而仅能供应低电压信号时，则作成利用FPC14将由驱动用IC11供应于FPC14的VDD(例如3V)信号予以区分而产生切换信号，并供应于驱动用IC11的切换端子的构成亦可。图11表示此形时的构成。来自驱动用IC11的VDD信号系由FPC14而回授于切换端子，相位切换电路31系藉由该VDD信号而切换控制。

此外，本实施形态虽系在FPC14内将VDD或VSS予以区分而产生切换信号，但由于VDD或VSS系供应于LCD面板16，故不在FPC14内，而在LCD面板16内将VDD或VSS予以区分而产生切换信号亦可。在LCD面板16内所区分的切换信号系经由FPC 14内的切换信号线而供应于驱动用IC11的切换端子。在LCD面板16内，VDD信号线和VSS信号线系藉由SiO2等的层间绝缘膜互相绝缘而形成多层构造。因此，例如在LCD面板16内，形成如VDD信号线/第1层间绝缘膜/切换信号线/第2层间绝缘膜/VSS信号线的多层构造，当由VDD予以区分而产生切换信号时，则因激光照射等而破坏第1层间绝缘膜，并使VDD信号线和切换信号线短路，当由VSS予以区分而产生切换信号时，则藉由激光照射等而破坏第2层间绝缘膜，并使VSS信号线和切换信号线短路亦可。或者，在预设状态下，使VSS信号线和切换信号线短路，在传送延迟特性佳的LCD面板16情况下，系在预设状态下使用，且从驱动用IC11将相位慢的HCLK供应于LCD面板16，而在传送延迟特性不佳的LCD面板16情况下，则藉由激光照射而破坏VSS信号线与切换信号线的连接且予以断线，并且藉由激光照射而破坏切换信号线与VDD信号线之间的绝缘膜，并使其短路亦可。第12A、12B图表示此时的构成。图12A系预设状态的LCD面板16，且VSS信号线和切换信号线系在LCD面板16内产生短路。切换信号的电平系L，且由驱动用IC11供应相位慢的HCLK。第12B图系传送延迟特性不佳的LCD面板16的情形，其系藉由激光照射而使VSS信号线和切换信号线断线，并破坏VDD信号线与切换信号线之间的绝缘膜而使其短路的情形。切换信号的电平系H，且由驱动用IC11供应相位快的HCLK。

此外，在本实施形态中，即使在由VDD或VSS中任一个而将切换信号予以区分时，其区分点可为FPC14内或LCD面板16内的任意位置，在FPC14内予以区分时，则如第8A、8B图所示，在接近驱动用IC11侧而予以区分的外，亦能将VDD和VSS的区分点作成互不相同的位置，借此而易于进行图8A、图8B的2种FPC14的辨识等。为了避免与未区分的另一方的信号线产生短路，由VDD和VSS所区分的切换信号线最好区分于与另一方的信号线不同的方向。在图8A中，来自VDD的区分线虽系配线于VDD和VSS之间，但将来自VDD的区分线配线于与VSS的相反侧等。但驱动用IC11的切换端子排列亦必须因应于此而予以变更。

此外，本实施形态虽作成由VDD而使切换信号区分，且将其电平设为H时，则由驱动用IC11输出相位快的HCLK，而由VSS而使切换信号区分，且将其电平设为L时，则输出相位慢的HCLK的构成，但作成由VDD而使切换信号区分，且将其电平设为H时，则输出相位慢的HCLK的构成亦可。考虑到切换信号线的断线等，作成当切换信号的电平为L时，则由驱动用IC11输出相位慢的HCLK的构成也可。

Claims (7)

1.一种驱动电路，用于驱动主动矩阵型显示装置，包括用于将高电位电源电压信号、低电位电源电压信号、以及时钟信号供应于前述显示装置的可挠式印刷配线板，

其中，前述可挠式印刷配线板是对选择性切换设置于前述显示装置内且使前述时钟信号仅延迟第1延迟量的第1延迟电路、以及使由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)的第2延迟电路的切换开关，将前述高电位电源电压信号或低电位电源电压信号的任一个予以区分而供应切换信号。

2.一种可挠式印刷配线板，其供应用以驱动主动矩阵型显示装置的驱动信号，包括：

高电位电源电压信号线，将高电位电源电压信号供应于前述显示装置；

低电位电源电压信号线，将低电位电源电压信号供应于前述显示装置；

时钟信号线，将时钟信号供应于前述显示装置；以及

切换信号线，将前述高电位电源电压信号线或前述低电位电源电压信号线的任一条予以区分而成，其将选择性切换设置于前述显示装置内的多个延迟电路的切换信号供应于前述显示装置。

3.一种主动矩阵型显示装置，包括：

显示面板，具有主动矩阵型像素；以及

可挠式印刷配线板，将含有用以驱动前述显示面板的时钟信号及电压信号的驱动信号供应于前述显示面板，

其中，前述显示面板具有：

第1延迟电路，使由前述可挠式配线板所供应的前述时钟信号仅延迟第1延迟量；

第2延迟电路，使由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)；以及

切换开关，对应于切换信号而选择性切换前述第1延迟电路和前述第2延迟电路；

前述可挠式印刷配线板具有使前述电压信号区分而前述切换信号将供应于前述切换开关的切换信号线。

4.一种驱动电路，其驱动主动矩阵型显示装置，包括：

驱动IC，输出时钟信号；

电源，输出电压信号；以及

可挠式印刷配线板，将前述电压信号和前述时钟信号供应于前述显示装置的同时，亦对选择性切换设置于前述显示装置内且使前述时钟信号仅延迟第1延迟量的第1延迟电路、以及使由前述可挠式配线板所供应的前述时钟信号仅延迟第2延迟量(第1延迟量＜第2延迟量)的第2延迟电路的切换开关，使前述电压信号区分而供应切换信号。

5.一种驱动电路，其驱动主动矩阵型显示装置，包括：

驱动IC，对应于切换信号而选择性输出相位不同的时钟信号；

电源，输出电压信号；以及

可挠式印刷配线板，将来自前述电源的前述电压信号及来自前述驱动IC的前述时钟信号供应于前述显示装置，并将前述电压信号作为前述切换信号而供应于前述驱动IC。

6.一种可挠式印刷配线板，其供应用以驱动主动矩阵型显示装置的驱动信号，包括：

高电位电源电压信号线，用于供应高电位电源电压信号至前述显示装置；

低电位电源电压信号线，将低电位电源电压信号供应于前述显示装置；

时钟信号线，将时钟信号供应于前述显示装置；以及

切换信号线，将前述高电位电源电压信号线或前述低电位电源电压信号线的任一条予以区分而成，其将切换信号供应于产生前述时钟信号的驱动IC，以切换前述时钟信号的相位。

7.一种主动矩阵型显示装置，包括：

显示面板，具有主动矩阵型像素；

驱动IC，对应于切换信号而选择性输出相位不同的时钟信号；以及

可挠式印刷配线板，将含有前述时钟信号及电压信号的驱动信号供应于前述显示面板的同时，亦将使前述电压信号予以区分而成的切换信号供应于前述驱动IC，以切换前述时钟信号的相位。

Images