JP4223712B2 - 薄膜トランジスタ型液晶表示装置ドライバー - Google Patents
薄膜トランジスタ型液晶表示装置ドライバー Download PDFInfo
- Publication number
- JP4223712B2 JP4223712B2 JP2001359844A JP2001359844A JP4223712B2 JP 4223712 B2 JP4223712 B2 JP 4223712B2 JP 2001359844 A JP2001359844 A JP 2001359844A JP 2001359844 A JP2001359844 A JP 2001359844A JP 4223712 B2 JP4223712 B2 JP 4223712B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- flip
- signal
- input
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ(Thin Film Transistor: TFT)型液晶表示装置(Liquid Crystal Display: LCD)に係り、より詳細には、薄膜トランジスタ型液晶表示装置のパネルを駆動するための薄膜トランジスタ型液晶表示装置ドライバーで消費される電流を減らしうる薄膜トランジスタ型液晶表示装置ドライバーに関する。
【０００２】
【従来の技術】
一般にTFT型LCDのパネルを駆動するためにTFT型LCDドライバーは、薄膜トランジスタのゲートライン(またはロー(row)ラインと称する)を駆動するためのゲートドライバー及び、薄膜トランジスタのソースライン(またはカラム(column)ラインと称する)を駆動するためのソースドライバーを具備する。ゲートドライバーがTFT型LCDに高電圧を印加して薄膜トランジスタをターンオン状態にすれば、ソースドライバーは、各ソースラインに色を表示するためのソース駆動信号を印加することによって、液晶表示装置に画面を表示する。このようなソースドライバー及びゲートドライバーは、順次に信号を印加するために多数のシフトレジスターを内蔵している。
【０００３】
TFT型LCDのパネルを駆動させるためのゲートドライバーは、同一のゲートラインに該当する画素を駆動するために走査ラインを通じて選択パルスを印加し、ソースドライバーは、所定の信号ラインを通じてターンオンされた薄膜トランジスタに映像信号を印加する。この時、各々の信号ラインを通じて薄膜トランジスタに順次に映像信号を印加するためには、ソースドライバーの内部にシフトレジスターを具備し、入力されたデータを外部クロック信号に応答して順次にラッチする。
例えば、６ビット３００チャンネルのTFT型LCDのソースドライバーにおいて、１ポートの映像信号を処理する場合には、１００個のフリップフロップより構成されたシフトレジスターが内蔵される。
【０００４】
ところが、大部分のTFT型LCDのソースドライバーは、一般にノートブックコンピュータなど携帯用装置に搭載されるように具現されているので、消費電流を減らすことは非常に重要な問題である。ソースドライバーの内部に備わったシフトレジスターは、多数のフリップフロップより構成されたシフトレジスターが、一つのクロック信号に応答して動作するために、シフトレジスターで消費される電流は、一定に印加されるクロック信号により増加する。また、高周波で駆動する場合、クロック信号の"ハイ"状態や"ロー"状態が維持される時間が短くなるので、有効なクロック信号として認識されず、誤動作が発生し、したがって、フリップフロップが一定の"ハイ"状態または"ロー"状態を認識するためには、充分のバッファリングが確保されねばならないが、これも電流の消費が増加する短所がある。すなわち、高周波で駆動するほど、TFT型LCDドライバーの電流消費は増加するという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、外部クロックの２分周信号をクロック信号として使用して、クロックの遷移回数を減らすことによって、TFT型LCDドライバーで消費される電流を減らしうるTFT型LCDドライバーを提供することにある。
【０００６】
【課題を解決するための手段】
前記技術的課題を達成するための本発明によれば、多数のトランジスタ及びキャパシタより構成されるパネルのゲートラインを駆動するためのゲートドライバー及び、前記パネルのソースラインを駆動するためのソースドライバーとを具備する。
【０００７】
前記ソースドライバーは、外部クロックを分周した信号がクロック信号として入力され、入出力端が直列接触された第１ないし第nフリップフロップを具備し、前記第１フリップフロップの入力信号として駆動パルス信号が前記クロック信号に応答して印加されるシフトレジスター部と、前記対応する第１ないし第nフリップフロップで生じる第１ないし第n中間駆動パルス信号と第１ないし第n出力信号の反転信号とを論理積して、第１ないし第nラッチクロック信号を生じる第１ないし第n論理積手段、を具備するラッチクロック信号発生部と、データ信号を各々受信し、前記対応する第１ないし第nラッチクロック信号に各々応答して前記データ信号をラッチして出力する第１ないし第nラッチを具備するデータラッチ部、とを具備する、ことを特徴とするTFT型LCDドライバーを提供する。
【０００８】
特に、前記クロック信号が、前記第１ないし第nフリップフロップのうち奇数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第nフリップフロップのうち偶数番目のフリップフロップに入力されたり、あるいは、前記クロック信号が前記第１ないし第nフリップフロップのうち偶数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第nフリップフロップのうち奇数番目のフリップフロップに入力される。
【０００９】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を示す添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を示す。
【００１０】
図１を参照すれば、本発明に係るTFT型LCDのドライバー１００は、多数のトランジスタ及びキャパシタより構成されるパネル１１０のゲートラインを駆動するためのゲートドライバー１２０、及びパネル１１０のソースラインを駆動するためのソースドライバー１３０、を具備する。
パネル１１０に接続される基準信号VCOMは、接地と接続でき、その他の電圧とも接続できる。
【００１１】
図１のドライバー１００は、ソースドライバー１３０及びゲートドライバー１２０の二つの半導体装置に分けられ、ソースドライバー１３０は、画面にディスプレイされる１画素当たり６ビットの色相データを入力される。ソースドライバー１３０には、画面の一つのゲートライン(横線)の画素に該当する色相データが入力されてラッチされる。ソースドライバーは、画面の一つのゲートライン(横線)の画素数に該当する色相データを全てラッチした後、最後に各画素の色相データにマルチプレックスして、色相を表示させる信号LAT１Q,LAT２Q,LAT３Q,...LATnQを、パネル１１０に１行ずつ同時に印加する。ここでnは１より大きい整数であり、以下で同一である。ソースドライバー１３０の詳細な動作は、後述する図２で詳細に説明される。
【００１２】
ゲートドライバー１２０は、外部クロックに応答してシフティング動作を行うシフトレジスター(図示せず)、シフトレジスター(図示せず)でシフティングされた値に応答してレベルをシフトするレベルシフタ(図示せず)及び、シフティングされたレベルをバッファリングし、バッファリングされたレベルを液晶表示装置のパネル１１０のゲートラインを駆動するための信号GS１,GS２,...GSnとして出力するバッファ(図示せず)、を具備する。すなわち、ゲートドライバー１２０は、液晶表示装置のパネル１１０のゲートラインの１行に連結されたトランジスタのゲートに電圧を印加して、トランジスタをターンオンさせる。したがってターンオンされたトランジスタのソースを通じて、キャパシタにソースドライバー１３０で作られた画素の色相信号LAT１Q,LAT２Q,LAT３Q,...LATnQが印加されて、キャパシタが充電され、液晶表示装置は、充電された電圧だけターンオンされて色相を表示する。
【００１３】
図２を参照すれば、図１に示したソースドライバー１３０は本発明の核心構成要素であって、シフトレジスター部２１０、ラッチクロック信号発生部２３０、データラッチ部２５０、及び分周器２７０を具備する。
【００１４】
シフトレジスター部２１０は、外部クロックICLKを分周した信号がクロック信号CLKとして入力され、入出力端が直列接触された第１ないし第nフリップフロップF１〜Fnを具備し、第１フリップフロップF１の入力信号として、駆動パルス信号STARTがクロック信号CLKに応答して印加される。ここで、クロック信号CLKは、外部クロックICLKをいくつに分周させて使用できるが、図２のソースドライバー１３０では２分周信号を使用する。また、図２のソースドライバー１３０で、クロック信号CLKは、第１ないし第nフリップフロップF１〜Fnのうち奇数番目のフリップフロップに入力され、クロック信号CLKの位相反転信号は、第１ないし第nフリップフロップF１〜Fnのうち偶数番目のフリップフロップに入力されたり、または、クロック信号CLKは、第１ないし第nフリップフロップF１〜Fnのうち偶数番目のフリップフロップに入力され、クロック信号CLKの位相反転信号は、第１ないし第nフリップフロップF１〜Fnのうち奇数番目のフリップフロップに入力される。
【００１５】
ラッチクロック信号発生部２３０は、対応する第１ないし第nフリップフロップF１〜Fnで生じる第１ないし第n中間駆動パルス信号S１〜Snと第１ないし第n出力信号Q１〜Qnの反転信号とを論理積して、第１ないし第nラッチクロック信号LACK１〜LACKnを生じる第１ないし第n論理積手段N１〜Nn、を具備する。クロック信号CLKが２分周信号ではない場合には、ラッチクロック信号発生部２３０の構成は変わりうる。
【００１６】
データラッチ部２５０は、データ信号DATAを各々受信し、対応する第１ないし第nラッチクロック信号LACK１〜LACKnに各々応答して、データ信号DATAをラッチして出力する第１ないし第nラッチLAT１〜LATn、を具備する。
分周器２７０は、外部クロックICLKを分周してクロック信号CLKを生じ、図１では、２分周信号がクロック信号CLKとして生じる。
【００１７】
図３では、フリップフロップF１〜Fnのうち、第１フリップフロップF１の構造が代表的に示され、示された第１フリップフロップF１の構造は、他のフリップフロップF１〜Fnにおいても共通している。第１フリップフロップF１は、クロック信号を反転させるインバータ３０５及びクロック信号CLKに応答して、駆動パルス信号STARTを受信して中間駆動パルス信号S１を生じるマスタ段３２５、及び、クロック信号CLKに応答して中間駆動パルス信号S１を受信して出力信号Q１を生じるスレーブ段３５０、を具備する。マスタ段３２５は、トランスファゲート３１０、３２０、及びインバータ３１３、３１６、３１９、より構成される。スレーブ段３５０は、トランスファゲート３３０、３４０、及びインバータ３３３、３３６、３３９、より構成される。
【００１８】
図４では、ラッチLAT１〜LATnのうち、第１ラッチLAT１の構造が代表的に示され、示された第１ラッチLAT１の構造は、他のラッチLAT１〜LATnにおいても共通している。第１ラッチLAT１は、第１ラッチクロック信号LACK１を反転させるインバータ４０５と、トランスファゲート４１０、４２０、及びインバータ４１３、４１６、４１９、より構成される。
以下、図２、図３及び図４を参照して、本発明の実施例に係るソースドライバー１３０の動作を詳細に説明する。
【００１９】
シフトレジスター部２１０は、駆動パルス信号STARTを入出力端が直列接触されたn個のフリップフロップF１〜Fnを通じて順次にラッチし、第１ないし第n中間駆動パルス信号S１〜Sn、及び第１ないし第n出力信号Q１〜Qn、を生じる。さらに説明すれば、シフトレジスター部２１０の第１フリップフロップF１は、駆動パルス信号STARTを受信して第１出力信号Q１を生じ、第１出力信号Q１は、第２フリップフロップF２の入力として印加される。第２フリップフロップF２の出力信号Q２は、第３フリップフロップF３の入力として印加され、同じ方式で第nフリップフロップFnの入力としては、第n-１フリップフロップFn-１の出力信号Qn-１が印加される。すなわち、第１フリップフロップF１の入力として印加された駆動パルス信号STARTは、クロック信号CLKに応答して出力され、第２フリップフロップF２の入力として印加される。ここで、クロック信号CLKは、外部クロックICLKを分周器１７０を通じて２分周した信号である。
【００２０】
クロック信号CLKと、クロック信号CLKの位相が反転された信号とが、第１ないし第nフリップフロップF１〜Fnのクロック入力として、交代に入力される。すなわち、奇数番目のフリップフロップにクロック信号CLKが入力されれば、偶数番目のフリップフロップにクロック信号CLKの位相が反転されて入力される。または、偶数番目のフリップフロップにクロック信号CLKが入力されれば、奇数番目のフリップフロップにクロック信号CLKの位相が反転されて入力される。
【００２１】
図３を参照すれば、クロック信号CLKの立ち下がりエッジで、マスタ段３２５のトランスファゲート３１０がターンオンされれば、駆動パルス信号STARTは、トランスファゲート３１０を通過して、インバータ３１３、３１６により、中間駆動パルス信号S１として生じる。二つのインバータ３１３、３１６を通過するので、位相はそのまま維持される。クロック信号CLKの立ち上がりエッジで、スレーブ段３５０のトランスファゲート３３０がターンオンされれば、中間駆動パルス信号S１は、トランスファゲート３３０を通過して、インバータ３３３、３３６により第１出力信号Q１として生じる。この時、マスタ段３２５のインバータ３１３の出力はインバータ３１９を通過し、ターンオンされているトランスファゲート３２０を通過して、インバータ３１３の入力段に連結されてラッチされる。再びクロック信号CLKが論理ローレベルに遷移されれば、スレーブ段３５０のトランスファゲート３４０がターンオンされ、インバータ３３３の出力がラッチされる。
【００２２】
第２フリップフロップF２のクロック入力としては、クロック信号CLKの位相が反転された信号が入力されるので、前述したフリップフロップの動作と反対のクロック位相で中間駆動パルス信号S２及び出力信号Q２が生じる。したがって、各々の中間駆動パルス信号(Si,I＝１〜n)、及び出力信号(Qi,I＝１〜n)が、クロック信号CLKの立ち上がりエッジ及び立ち下がりエッジごとに、すなわち、半周期ごとに一回ずづ論理ハイレベルとして生じて、クロック信号CLKの一周期中に維持された後、論理ローレベルに遷移される。
したがって、外部クロックICLKの２分周信号が使われてクロックの遷移回数が減るが、後述のように、データ信号DATAは、外部クロックICLKに直接応答して動作する場合と同じタイミングでラッチされる。
【００２３】
ラッチクロック信号発生部２３０は、第１ないし第n論理積手段N１〜Nnを具備し、第１ないし第nフリップフロップF１〜Fnで生じた中間駆動パルス信号S１〜Snと対応する出力信号Q１〜Qnの位相が反転された信号が、第１ないし第n論理積手段N１〜Nnに印加されて、第１ないし第nラッチクロック信号LACK１〜LACKnが生じる。クロック信号CLKが２分周信号でない場合には、ラッチクロック信号発生部２３０の構成は変わりうるが、このような構成は当業者には自明なのでその詳細な説明は省略する。
【００２４】
データラッチ部２５０はデータ信号DATAを各々受信し、対応する第１ないし第nラッチクロック信号LACK１〜LACKnに各々応答して、データ信号DATAをラッチし出力する第１ないし第nラッチLAT１〜LATn、を具備する。ここで、データ信号DATAは、液晶の画面に色相を表示させる色相データを含む信号である。図４を参照すれば、第１ラッチクロック信号LACK１の論理ハイレベルで、伝送ゲート４１０がターンオンされてデータ信号DATAを受信した第１ラッチLAT１は、第１ラッチクロック信号LACK１が論理ローレベルに遷移される時に、伝送ゲート４２０がターンオンされて、データ信号DATAをラッチし続ける。第２ラッチLAT２は、第２ラッチクロック信号LACK２が論理ローレベルに遷移される時に、データ信号DATAをラッチし続ける。同様に第nラッチは、第nラッチクロック信号LACKnが論理ローレベルに遷移される時に、データ信号DATAをラッチし続ける。このようにラッチされたデータ信号DATAは、色相を表示させる信号LAT１Q,LAT２Q,LAT３Q,...LATnQとして生じて、パネル１１０に１行ずつ同時に印加される。
【００２５】
図５を参照すれば、図２の第１ないし第nフリップフロップF１〜Fnの動作は同じ方式で行われるので、図５には第１ないし第３フリップフロップF１〜F３の動作に関するタイミング図だけが、代表的に示される。
【００２６】
クロック信号CLKの立ち下がりエッジで、駆動パルス信号STARTに応答して第１中間駆動パルス信号S１が論理ハイレベルとして生じ、クロック信号CLKの一周期後に論理ローレベルになる。第２中間駆動パルス信号S２は、図２に示した第２フリップフロップF２が、クロック信号CLKの反転信号に応答して動作するので、第１中間駆動パルス信号S１が生じたクロック信号CLKの立ち下がりエッジから半周期後の立ち上がりエッジで第１出力信号Q１と共に論理ハイレベルとして生じて、クロック信号CLKの一周期中に維持される。第３中間駆動パルス信号S３は、クロック信号CLKが位相の反転なしにそのまま入力されるので、第２中間駆動パルス信号S２が生じたクロック信号CLKの立ち上がりエッジから半周期後の立ち下がりエッジで第２出力信号Q２と共に"ハイ"値として生じて、クロック信号CLKの一周期中に維持される。同じ方式で、クロック信号CLKの半周期ごとに中間駆動パルス信号(Si,I＝１〜n)、及び出力信号(Qi,I＝１〜n)が、"ハイ"値として一周期中に生じる。
【００２７】
第１ないし第３ラッチクロック信号LACK１〜LACK３は、第１ないし第３中間駆動パルス信号S１〜S３と第１ないし第３出力信号Q１〜Q３の反転信号とが論理積されて生じるので、第１ないし第３ラッチクロック信号LACK１〜LACK３も、クロック信号CLKの半周期ごとに論理ハイレベルとして生じて半周期中に維持された後、論理ローレベルに遷移される。このような動作は、残りのラッチクロック信号LACK４〜LACKnにおいても、同一に行われる。
【００２８】
第１ラッチクロック信号LACK１の立ち下がりエッジで、第１データ信号１stDATAがラッチされ、第２ラッチクロック信号LACK２の立ち下がりエッジで、第２データ信号２nd DATAがラッチされ、同じ方式で、第nラッチクロック信号LACKnの立ち下がりエッジで、第nデータ信号nth DATAがラッチされる。データ信号DATAがラッチされるタイミングは、ソースドライバーが外部クロックICLKに直接応答して動作する場合と同一である。すなわち、データ信号DATAのラッチには変化がなく、また外部クロックICLKの２分周信号を使用することによって、クロックの遷移回数が減って電流の消耗が減少でき、またクロック信号CLKの"ハイ"状態や"ロー"状態が維持される時間が、外部クロックICLKが直接使われる場合より長くなるので、誤動作が生じる可能性が少なくなる。
【００２９】
【発明の効果】
前述したように、本発明に係るTFT型LCDドライバーは、外部クロックの２分周信号をクロック信号として使用してクロックの遷移回数を減らすことによって、TFT型LCDドライバーの電流消費を減らしうる長所がある。
【００３０】
以上のように、図面及び明細書で最適の実施例が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の通常の知識を有する者であれば、これより多様な変形及び均等な他の実施例が可能であるという点が理解できる。そして、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【図面の簡単な説明】
【図１】本発明のTFT型LCDのドライバーを説明するためのブロック図である。
【図２】図１に示したソースドライバーを示す回路図である。
【図３】図２に示したシフトレジスター部のフリップフロップの構造を示す回路図である。
【図４】図２に示したデータラッチ部のラッチの構造を示す回路図である。
【図５】図２に示したソースドライバーの動作を示すタイミング図である。
【符号の説明】
１００ ドライバー
１１０ パネル
１２０ ゲートドライバー
１３０ ソースドライバー
２１０ シフトレジスター部
２３０ ラッチクロック信号発生部
２５０ データラッチ部
２７０、１７０ 分周器
３２５ マスタ段
３５０ スレーブ段
３１０、３２０、３３０、３４０、４１０、４２０、 トランスファゲート
３１３、３１６、３１９、３３３、３３６、３３９、４０５、４１３、４１６、４１９、 インバータ
ICLK 外部クロック
CLK クロック信号
LAT１Q、LAT２Q、LAT３Q、...LATnQ 色相信号
LAT１〜LATn 第１〜第nラッチ
GS１、GS２、...GSn ゲートラインを駆動するための信号
F１〜Fn 第１〜第nフリップフロップ
START 駆動パルス信号
S１〜Sn 第１〜第n中間駆動パルス信号
Q１〜Qn 第１〜第n出力信号
LACK１〜LACKn 第１〜第nラッチクロック信号
N１〜Nn 第１〜第n論理積手段
DATA データ信号
【発明の属する技術分野】
本発明は薄膜トランジスタ(Thin Film Transistor: TFT)型液晶表示装置(Liquid Crystal Display: LCD)に係り、より詳細には、薄膜トランジスタ型液晶表示装置のパネルを駆動するための薄膜トランジスタ型液晶表示装置ドライバーで消費される電流を減らしうる薄膜トランジスタ型液晶表示装置ドライバーに関する。
【０００２】
【従来の技術】
一般にTFT型LCDのパネルを駆動するためにTFT型LCDドライバーは、薄膜トランジスタのゲートライン(またはロー(row)ラインと称する)を駆動するためのゲートドライバー及び、薄膜トランジスタのソースライン(またはカラム(column)ラインと称する)を駆動するためのソースドライバーを具備する。ゲートドライバーがTFT型LCDに高電圧を印加して薄膜トランジスタをターンオン状態にすれば、ソースドライバーは、各ソースラインに色を表示するためのソース駆動信号を印加することによって、液晶表示装置に画面を表示する。このようなソースドライバー及びゲートドライバーは、順次に信号を印加するために多数のシフトレジスターを内蔵している。
【０００３】
TFT型LCDのパネルを駆動させるためのゲートドライバーは、同一のゲートラインに該当する画素を駆動するために走査ラインを通じて選択パルスを印加し、ソースドライバーは、所定の信号ラインを通じてターンオンされた薄膜トランジスタに映像信号を印加する。この時、各々の信号ラインを通じて薄膜トランジスタに順次に映像信号を印加するためには、ソースドライバーの内部にシフトレジスターを具備し、入力されたデータを外部クロック信号に応答して順次にラッチする。
例えば、６ビット３００チャンネルのTFT型LCDのソースドライバーにおいて、１ポートの映像信号を処理する場合には、１００個のフリップフロップより構成されたシフトレジスターが内蔵される。
【０００４】
ところが、大部分のTFT型LCDのソースドライバーは、一般にノートブックコンピュータなど携帯用装置に搭載されるように具現されているので、消費電流を減らすことは非常に重要な問題である。ソースドライバーの内部に備わったシフトレジスターは、多数のフリップフロップより構成されたシフトレジスターが、一つのクロック信号に応答して動作するために、シフトレジスターで消費される電流は、一定に印加されるクロック信号により増加する。また、高周波で駆動する場合、クロック信号の"ハイ"状態や"ロー"状態が維持される時間が短くなるので、有効なクロック信号として認識されず、誤動作が発生し、したがって、フリップフロップが一定の"ハイ"状態または"ロー"状態を認識するためには、充分のバッファリングが確保されねばならないが、これも電流の消費が増加する短所がある。すなわち、高周波で駆動するほど、TFT型LCDドライバーの電流消費は増加するという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、外部クロックの２分周信号をクロック信号として使用して、クロックの遷移回数を減らすことによって、TFT型LCDドライバーで消費される電流を減らしうるTFT型LCDドライバーを提供することにある。
【０００６】
【課題を解決するための手段】
前記技術的課題を達成するための本発明によれば、多数のトランジスタ及びキャパシタより構成されるパネルのゲートラインを駆動するためのゲートドライバー及び、前記パネルのソースラインを駆動するためのソースドライバーとを具備する。
【０００７】
前記ソースドライバーは、外部クロックを分周した信号がクロック信号として入力され、入出力端が直列接触された第１ないし第nフリップフロップを具備し、前記第１フリップフロップの入力信号として駆動パルス信号が前記クロック信号に応答して印加されるシフトレジスター部と、前記対応する第１ないし第nフリップフロップで生じる第１ないし第n中間駆動パルス信号と第１ないし第n出力信号の反転信号とを論理積して、第１ないし第nラッチクロック信号を生じる第１ないし第n論理積手段、を具備するラッチクロック信号発生部と、データ信号を各々受信し、前記対応する第１ないし第nラッチクロック信号に各々応答して前記データ信号をラッチして出力する第１ないし第nラッチを具備するデータラッチ部、とを具備する、ことを特徴とするTFT型LCDドライバーを提供する。
【０００８】
特に、前記クロック信号が、前記第１ないし第nフリップフロップのうち奇数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第nフリップフロップのうち偶数番目のフリップフロップに入力されたり、あるいは、前記クロック信号が前記第１ないし第nフリップフロップのうち偶数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第nフリップフロップのうち奇数番目のフリップフロップに入力される。
【０００９】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を示す添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を示す。
【００１０】
図１を参照すれば、本発明に係るTFT型LCDのドライバー１００は、多数のトランジスタ及びキャパシタより構成されるパネル１１０のゲートラインを駆動するためのゲートドライバー１２０、及びパネル１１０のソースラインを駆動するためのソースドライバー１３０、を具備する。
パネル１１０に接続される基準信号VCOMは、接地と接続でき、その他の電圧とも接続できる。
【００１１】
図１のドライバー１００は、ソースドライバー１３０及びゲートドライバー１２０の二つの半導体装置に分けられ、ソースドライバー１３０は、画面にディスプレイされる１画素当たり６ビットの色相データを入力される。ソースドライバー１３０には、画面の一つのゲートライン(横線)の画素に該当する色相データが入力されてラッチされる。ソースドライバーは、画面の一つのゲートライン(横線)の画素数に該当する色相データを全てラッチした後、最後に各画素の色相データにマルチプレックスして、色相を表示させる信号LAT１Q,LAT２Q,LAT３Q,...LATnQを、パネル１１０に１行ずつ同時に印加する。ここでnは１より大きい整数であり、以下で同一である。ソースドライバー１３０の詳細な動作は、後述する図２で詳細に説明される。
【００１２】
ゲートドライバー１２０は、外部クロックに応答してシフティング動作を行うシフトレジスター(図示せず)、シフトレジスター(図示せず)でシフティングされた値に応答してレベルをシフトするレベルシフタ(図示せず)及び、シフティングされたレベルをバッファリングし、バッファリングされたレベルを液晶表示装置のパネル１１０のゲートラインを駆動するための信号GS１,GS２,...GSnとして出力するバッファ(図示せず)、を具備する。すなわち、ゲートドライバー１２０は、液晶表示装置のパネル１１０のゲートラインの１行に連結されたトランジスタのゲートに電圧を印加して、トランジスタをターンオンさせる。したがってターンオンされたトランジスタのソースを通じて、キャパシタにソースドライバー１３０で作られた画素の色相信号LAT１Q,LAT２Q,LAT３Q,...LATnQが印加されて、キャパシタが充電され、液晶表示装置は、充電された電圧だけターンオンされて色相を表示する。
【００１３】
図２を参照すれば、図１に示したソースドライバー１３０は本発明の核心構成要素であって、シフトレジスター部２１０、ラッチクロック信号発生部２３０、データラッチ部２５０、及び分周器２７０を具備する。
【００１４】
シフトレジスター部２１０は、外部クロックICLKを分周した信号がクロック信号CLKとして入力され、入出力端が直列接触された第１ないし第nフリップフロップF１〜Fnを具備し、第１フリップフロップF１の入力信号として、駆動パルス信号STARTがクロック信号CLKに応答して印加される。ここで、クロック信号CLKは、外部クロックICLKをいくつに分周させて使用できるが、図２のソースドライバー１３０では２分周信号を使用する。また、図２のソースドライバー１３０で、クロック信号CLKは、第１ないし第nフリップフロップF１〜Fnのうち奇数番目のフリップフロップに入力され、クロック信号CLKの位相反転信号は、第１ないし第nフリップフロップF１〜Fnのうち偶数番目のフリップフロップに入力されたり、または、クロック信号CLKは、第１ないし第nフリップフロップF１〜Fnのうち偶数番目のフリップフロップに入力され、クロック信号CLKの位相反転信号は、第１ないし第nフリップフロップF１〜Fnのうち奇数番目のフリップフロップに入力される。
【００１５】
ラッチクロック信号発生部２３０は、対応する第１ないし第nフリップフロップF１〜Fnで生じる第１ないし第n中間駆動パルス信号S１〜Snと第１ないし第n出力信号Q１〜Qnの反転信号とを論理積して、第１ないし第nラッチクロック信号LACK１〜LACKnを生じる第１ないし第n論理積手段N１〜Nn、を具備する。クロック信号CLKが２分周信号ではない場合には、ラッチクロック信号発生部２３０の構成は変わりうる。
【００１６】
データラッチ部２５０は、データ信号DATAを各々受信し、対応する第１ないし第nラッチクロック信号LACK１〜LACKnに各々応答して、データ信号DATAをラッチして出力する第１ないし第nラッチLAT１〜LATn、を具備する。
分周器２７０は、外部クロックICLKを分周してクロック信号CLKを生じ、図１では、２分周信号がクロック信号CLKとして生じる。
【００１７】
図３では、フリップフロップF１〜Fnのうち、第１フリップフロップF１の構造が代表的に示され、示された第１フリップフロップF１の構造は、他のフリップフロップF１〜Fnにおいても共通している。第１フリップフロップF１は、クロック信号を反転させるインバータ３０５及びクロック信号CLKに応答して、駆動パルス信号STARTを受信して中間駆動パルス信号S１を生じるマスタ段３２５、及び、クロック信号CLKに応答して中間駆動パルス信号S１を受信して出力信号Q１を生じるスレーブ段３５０、を具備する。マスタ段３２５は、トランスファゲート３１０、３２０、及びインバータ３１３、３１６、３１９、より構成される。スレーブ段３５０は、トランスファゲート３３０、３４０、及びインバータ３３３、３３６、３３９、より構成される。
【００１８】
図４では、ラッチLAT１〜LATnのうち、第１ラッチLAT１の構造が代表的に示され、示された第１ラッチLAT１の構造は、他のラッチLAT１〜LATnにおいても共通している。第１ラッチLAT１は、第１ラッチクロック信号LACK１を反転させるインバータ４０５と、トランスファゲート４１０、４２０、及びインバータ４１３、４１６、４１９、より構成される。
以下、図２、図３及び図４を参照して、本発明の実施例に係るソースドライバー１３０の動作を詳細に説明する。
【００１９】
シフトレジスター部２１０は、駆動パルス信号STARTを入出力端が直列接触されたn個のフリップフロップF１〜Fnを通じて順次にラッチし、第１ないし第n中間駆動パルス信号S１〜Sn、及び第１ないし第n出力信号Q１〜Qn、を生じる。さらに説明すれば、シフトレジスター部２１０の第１フリップフロップF１は、駆動パルス信号STARTを受信して第１出力信号Q１を生じ、第１出力信号Q１は、第２フリップフロップF２の入力として印加される。第２フリップフロップF２の出力信号Q２は、第３フリップフロップF３の入力として印加され、同じ方式で第nフリップフロップFnの入力としては、第n-１フリップフロップFn-１の出力信号Qn-１が印加される。すなわち、第１フリップフロップF１の入力として印加された駆動パルス信号STARTは、クロック信号CLKに応答して出力され、第２フリップフロップF２の入力として印加される。ここで、クロック信号CLKは、外部クロックICLKを分周器１７０を通じて２分周した信号である。
【００２０】
クロック信号CLKと、クロック信号CLKの位相が反転された信号とが、第１ないし第nフリップフロップF１〜Fnのクロック入力として、交代に入力される。すなわち、奇数番目のフリップフロップにクロック信号CLKが入力されれば、偶数番目のフリップフロップにクロック信号CLKの位相が反転されて入力される。または、偶数番目のフリップフロップにクロック信号CLKが入力されれば、奇数番目のフリップフロップにクロック信号CLKの位相が反転されて入力される。
【００２１】
図３を参照すれば、クロック信号CLKの立ち下がりエッジで、マスタ段３２５のトランスファゲート３１０がターンオンされれば、駆動パルス信号STARTは、トランスファゲート３１０を通過して、インバータ３１３、３１６により、中間駆動パルス信号S１として生じる。二つのインバータ３１３、３１６を通過するので、位相はそのまま維持される。クロック信号CLKの立ち上がりエッジで、スレーブ段３５０のトランスファゲート３３０がターンオンされれば、中間駆動パルス信号S１は、トランスファゲート３３０を通過して、インバータ３３３、３３６により第１出力信号Q１として生じる。この時、マスタ段３２５のインバータ３１３の出力はインバータ３１９を通過し、ターンオンされているトランスファゲート３２０を通過して、インバータ３１３の入力段に連結されてラッチされる。再びクロック信号CLKが論理ローレベルに遷移されれば、スレーブ段３５０のトランスファゲート３４０がターンオンされ、インバータ３３３の出力がラッチされる。
【００２２】
第２フリップフロップF２のクロック入力としては、クロック信号CLKの位相が反転された信号が入力されるので、前述したフリップフロップの動作と反対のクロック位相で中間駆動パルス信号S２及び出力信号Q２が生じる。したがって、各々の中間駆動パルス信号(Si,I＝１〜n)、及び出力信号(Qi,I＝１〜n)が、クロック信号CLKの立ち上がりエッジ及び立ち下がりエッジごとに、すなわち、半周期ごとに一回ずづ論理ハイレベルとして生じて、クロック信号CLKの一周期中に維持された後、論理ローレベルに遷移される。
したがって、外部クロックICLKの２分周信号が使われてクロックの遷移回数が減るが、後述のように、データ信号DATAは、外部クロックICLKに直接応答して動作する場合と同じタイミングでラッチされる。
【００２３】
ラッチクロック信号発生部２３０は、第１ないし第n論理積手段N１〜Nnを具備し、第１ないし第nフリップフロップF１〜Fnで生じた中間駆動パルス信号S１〜Snと対応する出力信号Q１〜Qnの位相が反転された信号が、第１ないし第n論理積手段N１〜Nnに印加されて、第１ないし第nラッチクロック信号LACK１〜LACKnが生じる。クロック信号CLKが２分周信号でない場合には、ラッチクロック信号発生部２３０の構成は変わりうるが、このような構成は当業者には自明なのでその詳細な説明は省略する。
【００２４】
データラッチ部２５０はデータ信号DATAを各々受信し、対応する第１ないし第nラッチクロック信号LACK１〜LACKnに各々応答して、データ信号DATAをラッチし出力する第１ないし第nラッチLAT１〜LATn、を具備する。ここで、データ信号DATAは、液晶の画面に色相を表示させる色相データを含む信号である。図４を参照すれば、第１ラッチクロック信号LACK１の論理ハイレベルで、伝送ゲート４１０がターンオンされてデータ信号DATAを受信した第１ラッチLAT１は、第１ラッチクロック信号LACK１が論理ローレベルに遷移される時に、伝送ゲート４２０がターンオンされて、データ信号DATAをラッチし続ける。第２ラッチLAT２は、第２ラッチクロック信号LACK２が論理ローレベルに遷移される時に、データ信号DATAをラッチし続ける。同様に第nラッチは、第nラッチクロック信号LACKnが論理ローレベルに遷移される時に、データ信号DATAをラッチし続ける。このようにラッチされたデータ信号DATAは、色相を表示させる信号LAT１Q,LAT２Q,LAT３Q,...LATnQとして生じて、パネル１１０に１行ずつ同時に印加される。
【００２５】
図５を参照すれば、図２の第１ないし第nフリップフロップF１〜Fnの動作は同じ方式で行われるので、図５には第１ないし第３フリップフロップF１〜F３の動作に関するタイミング図だけが、代表的に示される。
【００２６】
クロック信号CLKの立ち下がりエッジで、駆動パルス信号STARTに応答して第１中間駆動パルス信号S１が論理ハイレベルとして生じ、クロック信号CLKの一周期後に論理ローレベルになる。第２中間駆動パルス信号S２は、図２に示した第２フリップフロップF２が、クロック信号CLKの反転信号に応答して動作するので、第１中間駆動パルス信号S１が生じたクロック信号CLKの立ち下がりエッジから半周期後の立ち上がりエッジで第１出力信号Q１と共に論理ハイレベルとして生じて、クロック信号CLKの一周期中に維持される。第３中間駆動パルス信号S３は、クロック信号CLKが位相の反転なしにそのまま入力されるので、第２中間駆動パルス信号S２が生じたクロック信号CLKの立ち上がりエッジから半周期後の立ち下がりエッジで第２出力信号Q２と共に"ハイ"値として生じて、クロック信号CLKの一周期中に維持される。同じ方式で、クロック信号CLKの半周期ごとに中間駆動パルス信号(Si,I＝１〜n)、及び出力信号(Qi,I＝１〜n)が、"ハイ"値として一周期中に生じる。
【００２７】
第１ないし第３ラッチクロック信号LACK１〜LACK３は、第１ないし第３中間駆動パルス信号S１〜S３と第１ないし第３出力信号Q１〜Q３の反転信号とが論理積されて生じるので、第１ないし第３ラッチクロック信号LACK１〜LACK３も、クロック信号CLKの半周期ごとに論理ハイレベルとして生じて半周期中に維持された後、論理ローレベルに遷移される。このような動作は、残りのラッチクロック信号LACK４〜LACKnにおいても、同一に行われる。
【００２８】
第１ラッチクロック信号LACK１の立ち下がりエッジで、第１データ信号１stDATAがラッチされ、第２ラッチクロック信号LACK２の立ち下がりエッジで、第２データ信号２nd DATAがラッチされ、同じ方式で、第nラッチクロック信号LACKnの立ち下がりエッジで、第nデータ信号nth DATAがラッチされる。データ信号DATAがラッチされるタイミングは、ソースドライバーが外部クロックICLKに直接応答して動作する場合と同一である。すなわち、データ信号DATAのラッチには変化がなく、また外部クロックICLKの２分周信号を使用することによって、クロックの遷移回数が減って電流の消耗が減少でき、またクロック信号CLKの"ハイ"状態や"ロー"状態が維持される時間が、外部クロックICLKが直接使われる場合より長くなるので、誤動作が生じる可能性が少なくなる。
【００２９】
【発明の効果】
前述したように、本発明に係るTFT型LCDドライバーは、外部クロックの２分周信号をクロック信号として使用してクロックの遷移回数を減らすことによって、TFT型LCDドライバーの電流消費を減らしうる長所がある。
【００３０】
以上のように、図面及び明細書で最適の実施例が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の通常の知識を有する者であれば、これより多様な変形及び均等な他の実施例が可能であるという点が理解できる。そして、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【図面の簡単な説明】
【図１】本発明のTFT型LCDのドライバーを説明するためのブロック図である。
【図２】図１に示したソースドライバーを示す回路図である。
【図３】図２に示したシフトレジスター部のフリップフロップの構造を示す回路図である。
【図４】図２に示したデータラッチ部のラッチの構造を示す回路図である。
【図５】図２に示したソースドライバーの動作を示すタイミング図である。
【符号の説明】
１００ ドライバー
１１０ パネル
１２０ ゲートドライバー
１３０ ソースドライバー
２１０ シフトレジスター部
２３０ ラッチクロック信号発生部
２５０ データラッチ部
２７０、１７０ 分周器
３２５ マスタ段
３５０ スレーブ段
３１０、３２０、３３０、３４０、４１０、４２０、 トランスファゲート
３１３、３１６、３１９、３３３、３３６、３３９、４０５、４１３、４１６、４１９、 インバータ
ICLK 外部クロック
CLK クロック信号
LAT１Q、LAT２Q、LAT３Q、...LATnQ 色相信号
LAT１〜LATn 第１〜第nラッチ
GS１、GS２、...GSn ゲートラインを駆動するための信号
F１〜Fn 第１〜第nフリップフロップ
START 駆動パルス信号
S１〜Sn 第１〜第n中間駆動パルス信号
Q１〜Qn 第１〜第n出力信号
LACK１〜LACKn 第１〜第nラッチクロック信号
N１〜Nn 第１〜第n論理積手段
DATA データ信号
Claims (4)
- 多数のトランジスタ及びキャパシタより構成されるパネルのゲートラインを駆動するためのゲートドライバーと、
前記パネルのソースラインを駆動するためのソースドライバーと、を具備し、
前記ソースドライバーは、
外部クロックを分周した信号がクロック信号として入力され、入出力端が直列接触された第１ないし第ｎフリップフロップを具備し、前記第１フリップフロップの入力信号として駆動パルス信号が前記クロック信号に応答して印加される、シフトレジスター部と、
前記対応する第１ないし第ｎフリップフロップで前記クロック信号の第１エッジに応答して生じる第１ないし第ｎ中間駆動パルス信号と前記対応する第１ないし第ｎフリップフロップで前記クロック信号の第２エッジに応答して生じる第１ないし第ｎ出力信号の反転信号とを論理積して、第１ないし第ｎラッチクロック信号を生じる第１ないし第ｎ論理積手段を具備する、ラッチクロック信号発生部と、
データ信号を各々受信し、前記対応する第１ないし第ｎラッチクロック信号に各々応答して前記データ信号をラッチして出力する第１ないし第ｎラッチを具備するデータラッチ部と、を具備し、
前記第１エッジが前記クロック信号の上昇エッジの場合前記第２エッジは前記クロック信号の下降エッジであり、前記第１エッジが前記クロック信号の下降エッジの場合前記第２エッジは前記クロック信号の上昇エッジである、ことを特徴とする薄膜トランジスタ型液晶表示装置ドライバー。 - 前記クロック信号が、前記第１ないし第ｎフリップフロップのうち奇数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第ｎフリップフロップのうち偶数番目のフリップフロップに入力される、ことを特徴とする請求項１に記載の薄膜トランジスタ型液晶表示装置ドライバー。
- 前記クロック信号が、前記第１ないし第ｎフリップフロップのうち偶数番目のフリップフロップに入力され、前記クロック信号の位相反転信号が前記第１ないし第ｎフリップフロップのうち奇数番目のフリップフロップに入力される、ことを特徴とする請求項１に記載の薄膜トランジスタ型液晶表示装置ドライバー。
- 前記クロック信号は、前記外部クロックの２分周信号である、ことを特徴とする請求項１に記載の薄膜トランジスタ型液晶表示装置ドライバー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-000843 | 2001-01-06 | ||
| KR1020010000843A KR20020057768A (ko) | 2001-01-06 | 2001-01-06 | 소비 전류의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221951A JP2002221951A (ja) | 2002-08-09 |
| JP4223712B2 true JP4223712B2 (ja) | 2009-02-12 |
Family
ID=19704344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359844A Expired - Fee Related JP4223712B2 (ja) | 2001-01-06 | 2001-11-26 | 薄膜トランジスタ型液晶表示装置ドライバー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6727876B2 (ja) |
| JP (1) | JP4223712B2 (ja) |
| KR (1) | KR20020057768A (ja) |
| TW (1) | TW548624B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3974124B2 (ja) * | 2003-07-09 | 2007-09-12 | シャープ株式会社 | シフトレジスタおよびそれを用いる表示装置 |
| KR101061846B1 (ko) * | 2004-08-19 | 2011-09-02 | 삼성전자주식회사 | 표시 장치용 구동 장치 |
| TWI402796B (zh) * | 2008-01-09 | 2013-07-21 | Chunghwa Picture Tubes Ltd | 源極驅動電路與其顯示裝置 |
| JP2010281914A (ja) * | 2009-06-03 | 2010-12-16 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| JP2010281993A (ja) * | 2009-06-04 | 2010-12-16 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| CN107195328B (zh) * | 2009-10-09 | 2020-11-10 | 株式会社半导体能源研究所 | 移位寄存器和显示装置以及其驱动方法 |
| KR101128729B1 (ko) | 2010-02-12 | 2012-03-27 | 매그나칩 반도체 유한회사 | 동작 특성이 개선된 시프트 레지스터 회로 및 이를 구비한 소오스 드라이버 |
| KR101920752B1 (ko) * | 2011-07-05 | 2018-11-23 | 엘지디스플레이 주식회사 | 게이트 구동회로 |
| KR101441958B1 (ko) * | 2012-09-28 | 2014-09-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 보상회로를 포함하는 액정표시장치 |
| CN109637415A (zh) | 2018-12-29 | 2019-04-16 | 武汉华星光电技术有限公司 | 扫描信号生成方法、装置及电子设备 |
| EP4134943A4 (en) * | 2020-04-10 | 2023-05-31 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE, METHOD FOR MAKING IT AND DISPLAY APPARATUS |
| CN112201194B (zh) * | 2020-10-21 | 2022-08-23 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2911089B2 (ja) * | 1993-08-24 | 1999-06-23 | シャープ株式会社 | 液晶表示装置の列電極駆動回路 |
| JP3367808B2 (ja) * | 1995-06-19 | 2003-01-20 | シャープ株式会社 | 表示パネルの駆動方法および装置 |
| TW455725B (en) * | 1996-11-08 | 2001-09-21 | Seiko Epson Corp | Driver of liquid crystal panel, liquid crystal device, and electronic equipment |
| KR100234717B1 (ko) | 1997-02-03 | 1999-12-15 | 김영환 | 엘씨디 패널의 구동전압 공급회로 |
| GB2323958A (en) * | 1997-04-04 | 1998-10-07 | Sharp Kk | Active matrix devices |
| GB9706943D0 (en) * | 1997-04-04 | 1997-05-21 | Sharp Kk | Active matrix device circuits |
| GB2323957A (en) * | 1997-04-04 | 1998-10-07 | Sharp Kk | Active matrix drive circuits |
-
2001
- 2001-01-06 KR KR1020010000843A patent/KR20020057768A/ko not_active Application Discontinuation
- 2001-09-18 US US09/956,746 patent/US6727876B2/en not_active Expired - Fee Related
- 2001-10-02 TW TW090124235A patent/TW548624B/zh not_active IP Right Cessation
- 2001-11-26 JP JP2001359844A patent/JP4223712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020089476A1 (en) | 2002-07-11 |
| KR20020057768A (ko) | 2002-07-12 |
| TW548624B (en) | 2003-08-21 |
| US6727876B2 (en) | 2004-04-27 |
| JP2002221951A (ja) | 2002-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10210791B2 (en) | Shift register unit, driving method, gate driver on array and display device | |
| KR101096693B1 (ko) | 쉬프트 레지스터와 이를 이용한 액정표시장치 | |
| JP4619631B2 (ja) | シフトレジスタ | |
| US8519764B2 (en) | Shift register, scanning signal line drive circuit provided with same, and display device | |
| US11100834B2 (en) | Gate driving sub-circuit, driving method and gate driving circuit | |
| US10453369B2 (en) | Shift register unit, driving method thereof, gate driver on array and display apparatus | |
| US7274351B2 (en) | Driver circuit and shift register of display device and display device | |
| WO2013084813A1 (ja) | 表示装置および電子機器 | |
| JP5414894B2 (ja) | 表示装置 | |
| KR102230370B1 (ko) | 표시장치 | |
| JP2006106460A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4223712B2 (ja) | 薄膜トランジスタ型液晶表示装置ドライバー | |
| US20120133839A1 (en) | Source line driving circuit, active matrix type display device and method for driving the same | |
| US8098224B2 (en) | Driver circuit for display device and display device | |
| KR20090002994A (ko) | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 | |
| KR20030066362A (ko) | 액정 표시 장치 | |
| JP3637898B2 (ja) | 表示駆動回路及びこれを備えた表示パネル | |
| JP3764733B2 (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
| TW200530980A (en) | Pulse output circuit, driving circuit for display device and display device using the pulse output circuit, and pulse output method | |
| US8330745B2 (en) | Pulse output circuit, and display device, drive circuit, display device, and pulse output method using same circuit | |
| JP2001228830A (ja) | 電気光学装置の駆動装置、電気光学装置、及び電子機器 | |
| KR100806247B1 (ko) | Ｌｃｄ 패널 구동 방법 | |
| CN108389559B (zh) | 移位寄存器模块及驱动方法、栅极驱动电路和显示装置 | |
| KR100800466B1 (ko) | 칩 사이즈의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버 | |
| KR101002000B1 (ko) | 액정 패널의 게이트 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080430 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |