JP4345399B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4345399B2 JP4345399B2 JP2003288988A JP2003288988A JP4345399B2 JP 4345399 B2 JP4345399 B2 JP 4345399B2 JP 2003288988 A JP2003288988 A JP 2003288988A JP 2003288988 A JP2003288988 A JP 2003288988A JP 4345399 B2 JP4345399 B2 JP 4345399B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- signal
- activation
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Description
102A−105A Aブロック制御用の回路ブロック
102B−105B Bブロック制御用の回路ブロック
106B セレクタ
301 コマンドデコーダ
302A−305A Aブロック制御用の回路ブロック
302B−305B Bブロック制御用の回路ブロック
Claims (4)
- セルアレイを夫々有する第1及び第2のバンクと、
外部から入力されたコマンドをデコードするコマンドデコーダと、
を備え、
前記第1及び第2のバンクのパラレルテスト時において、
外部から入力された1回のバンク・アクティブコマンドに応答して、前記コマンドデコーダが前記第1のバンクに対するバンク活性化信号を生成し、
前記バンク活性化信号に基づいて生成された第1のバンク制御信号の活性化により前記第1のバンクを活性化した後、
前記第1のバンク制御信号に基づいて生成された第2のバンク制御信号の活性化により前記第2のバンクを活性化する、ことを特徴とする半導体記憶装置。 - セルアレイを夫々有する第1及び第2のバンクと、
外部から入力されたコマンドをデコードするコマンドデコーダと、
を備え、
前記第1及び第2のバンクのパラレルテスト時において、
外部から入力された1回のバンク・アクティブコマンドに応答して、前記コマンドデコーダが前記第1のバンクに対するバンク活性化信号を生成し、
前記バンク活性化信号に基づいて生成された第1のバンク制御信号を活性化して前記第1のバンクを活性化し、
前記第1のバンク制御信号を前記第2のバンクに対するバンク活性化信号として供給し、前記第1のバンク制御信号に基づいて生成された第2のバンク制御信号を活性化して前記第2のバンクを活性化する、ことを特徴とする半導体記憶装置。 - 前記第1のバンク制御信号に対する前記第2のバンク制御信号の活性化が遅延されることにより、第1のバンクに対して第2のバンクの活性化タイミングが遅延される、ことを特徴とする請求項1又は2に記載の半導体記憶装置。
- 外部から入力されたバンク・アクティブコマンドに応答して、前記第1及び第2のバンクの夫々に対応したバンク活性化信号を生成する前記コマンドデコーダと、
パラレルテスト信号が制御信号として入力される選択回路と、
を備え、
前記パラレルテスト信号が2値の論理レベルの一方の論理レベルとされた通常動作時には、バンク・アクティブコマンドに応答して生成された前記第2のバンクに対応したバンク活性化信号を、前記選択回路を介して前記第2のバンクに供給し、
前記パラレルテスト信号が2値の論理レベルの他方の論理レベルとされた前記パラレルテスト時には、前記第1のバンク制御信号を、前記選択回路を介して前記第2のバンクに対するバンク活性化信号として供給する、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288988A JP4345399B2 (ja) | 2003-08-07 | 2003-08-07 | 半導体記憶装置 |
US10/913,371 US7064991B2 (en) | 2003-08-07 | 2004-08-09 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288988A JP4345399B2 (ja) | 2003-08-07 | 2003-08-07 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005056529A JP2005056529A (ja) | 2005-03-03 |
JP4345399B2 true JP4345399B2 (ja) | 2009-10-14 |
Family
ID=34190924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288988A Expired - Fee Related JP4345399B2 (ja) | 2003-08-07 | 2003-08-07 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7064991B2 (ja) |
JP (1) | JP4345399B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4808856B2 (ja) * | 2001-04-06 | 2011-11-02 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR100576454B1 (ko) * | 2004-03-22 | 2006-05-08 | 주식회사 하이닉스반도체 | 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법 |
KR100706830B1 (ko) | 2005-10-19 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 메모리의 액티브 구간 제어장치 및 방법 |
JP4899557B2 (ja) * | 2006-03-17 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP4777807B2 (ja) * | 2006-03-29 | 2011-09-21 | エルピーダメモリ株式会社 | 積層メモリ |
KR100718042B1 (ko) | 2006-04-06 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 테스트 방법 |
KR100886629B1 (ko) | 2006-09-28 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7907466B2 (en) | 2007-03-09 | 2011-03-15 | Hynix Semiconductor Inc. | Semiconductor memory apparatus |
US8159898B2 (en) | 2008-01-18 | 2012-04-17 | Hynix Semiconductor Inc. | Architecture of highly integrated semiconductor memory device |
KR101075497B1 (ko) | 2008-04-30 | 2011-10-20 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100945803B1 (ko) * | 2008-06-24 | 2010-03-08 | 주식회사 하이닉스반도체 | 로우 메인 신호를 생성하는 반도체 집적 회로 |
KR100942949B1 (ko) | 2008-06-30 | 2010-02-22 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
KR101094917B1 (ko) | 2009-11-30 | 2011-12-15 | 주식회사 하이닉스반도체 | 전원 회로 및 이를 이용한 반도체 메모리 회로 |
KR101094918B1 (ko) | 2009-12-23 | 2011-12-15 | 주식회사 하이닉스반도체 | 글로벌 비트 라인을 구비한 상변화 메모리 장치 및 그 구동방법 |
KR101062776B1 (ko) | 2010-01-29 | 2011-09-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP2024508064A (ja) * | 2022-01-28 | 2024-02-22 | 長江存儲科技有限責任公司 | メモリ、メモリの制御方法及びメモリシステム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4043941A (en) * | 1975-11-26 | 1977-08-23 | Emery Industries, Inc. | Supported transition metal catalysts and process for their preparation |
JP3416281B2 (ja) * | 1994-04-12 | 2003-06-16 | エーザイ株式会社 | α−トコフェロール誘導体の製造方法および触媒 |
JPH1145599A (ja) | 1997-07-29 | 1999-02-16 | Fujitsu Ltd | 半導体記憶装置のメモリセル試験方法 |
US5969986A (en) * | 1998-06-23 | 1999-10-19 | Invox Technology | High-bandwidth read and write architectures for non-volatile memories |
JPH11242632A (ja) | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
JP5431624B2 (ja) * | 2000-05-30 | 2014-03-05 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置 |
-
2003
- 2003-08-07 JP JP2003288988A patent/JP4345399B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-09 US US10/913,371 patent/US7064991B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7064991B2 (en) | 2006-06-20 |
US20050041493A1 (en) | 2005-02-24 |
JP2005056529A (ja) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345399B2 (ja) | 半導体記憶装置 | |
JP5160770B2 (ja) | レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法 | |
US6246614B1 (en) | Clock synchronous semiconductor memory device having a reduced access time | |
US7466623B2 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
KR100274602B1 (ko) | 동기형 메모리 장치 | |
JP5649777B2 (ja) | 半導体装置 | |
JP2000311028A (ja) | 位相制御回路、半導体装置及び半導体メモリ | |
JP2000021198A (ja) | 同期型半導体集積回路装置 | |
US20030081490A1 (en) | Semiconductor memory device allowing high density structure or high performance | |
US7522467B2 (en) | Semiconductor memory device | |
US7450446B2 (en) | Semiconductor memory device having delay circuit | |
JP2007184072A (ja) | 半導体装置のアドレス変換器及び半導体メモリ装置 | |
US6529423B1 (en) | Internal clock signal delay circuit and method for delaying internal clock signal in semiconductor device | |
KR20020085959A (ko) | 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스 | |
US20140226423A1 (en) | Device | |
JP3831309B2 (ja) | 同期型半導体記憶装置及びその動作方法 | |
KR100200763B1 (ko) | 반도체 메모리 장치의 컬럼 선택 라인 인에이블 회로 | |
US9384800B2 (en) | Semiconductor device and semiconductor system having the same | |
US6456563B1 (en) | Semiconductor memory device that operates in sychronization with a clock signal | |
KR20200116248A (ko) | 라이트커맨드를 생성하는 방법 및 이를 수행하는 반도체시스템 | |
US7466622B2 (en) | Method for controlling time point for data output in synchronous memory device | |
KR20080069298A (ko) | 반도체 메모리 장치 및 그의 동작 제어방법 | |
US20100124129A1 (en) | Data writing apparatus and method for semiconductor integrated circuit | |
JP2012113819A (ja) | 自動プリチャージ制御回路と半導体メモリ装置とプリチャージング動作制御方法 | |
KR20080078232A (ko) | 반도체 메모리 장치 및 그 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |