JP4289507B2 - シンセサイザモジュール - Google Patents
シンセサイザモジュール Download PDFInfo
- Publication number
- JP4289507B2 JP4289507B2 JP2006302269A JP2006302269A JP4289507B2 JP 4289507 B2 JP4289507 B2 JP 4289507B2 JP 2006302269 A JP2006302269 A JP 2006302269A JP 2006302269 A JP2006302269 A JP 2006302269A JP 4289507 B2 JP4289507 B2 JP 4289507B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- channel number
- memory
- control unit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
- H03J1/0066—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength
- H03J1/0075—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength where the receiving frequencies of the stations are stored in a permanent memory, e.g. ROM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/04—Alignment of a transmitter during fabrication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
本発明は、地上デジタル放送用の周波数シンセサイザモジュールに係り、特に、仕向け先地域にかかわらず、共通の仕様で地域に応じた適切な発振周波数を容易に設定することができるシンセサイザモジュールに関する。
［先行技術の説明］
従来の地上デジタル放送用の周波数シンセサイザでは、すべてのチャンネル範囲をいくつかのバンドに分割し、そのバンド内のチャンネル番号をデジタルスイッチにより選択し、発振周波数の設定を行うものがあった（非特許文献１参照）。
従来の地上デジタル放送用の周波数シンセサイザでは、すべてのチャンネル範囲をいくつかのバンドに分割し、そのバンド内のチャンネル番号をデジタルスイッチにより選択し、発振周波数の設定を行うものがあった（非特許文献１参照）。
しかしながら、上記の周波数設定方法では、日本国内のように、固定の周波数間隔でチャンネル周波数が配置された仕向け先地限定ならば対応可能であるが、万国共通のシンセサイザモジュールとしては１Ｈｚステップで周波数設定が可能な仕様が求められる。
尚、１Ｈｚステップでオールバンド対応可能なシンセサイザモジュールが開発、提供されている（非特許文献２参照）。
尚、１Ｈｚステップでオールバンド対応可能なシンセサイザモジュールが開発、提供されている（非特許文献２参照）。
また、周波数シンセサイザのチャンネル設定に関する先行技術としては、特開平１０−３２２２５２号公報（特許文献１）、特開平０５−０４１６６４号公報（特許文献２）、特開平０８−３４０２５４号公報（特許文献３）、特開２０００−３０７４５８号公報（特許文献４）がある。
特許文献１には、周波数シンセサイザにおいて、グループ設定モードに対応するようなパラメータなどをメモリから読み取り、スイッチなどにより任意の周波数を設定可能な構造が記載されている。
特許文献２には、周波数シンセサイザにおいて、プログラムディバイダにより所定の周波数を設定可能な構造が記載されている。
特許文献２には、周波数シンセサイザにおいて、プログラムディバイダにより所定の周波数を設定可能な構造が記載されている。
また、特許文献３には、周波数シンセサイザにおいて、周波数設定パラメータをメモリから読み取り、入力ロック周波数の１／２以下の任意の周波数を設定可能な構造が記載されている。
特許文献４には、ＰＬＬ内蔵チューナにおいて、帯域と中間周波数の中心周波数をデータコントロールにより任意に設定可能な構造が記載されている。
特許文献４には、ＰＬＬ内蔵チューナにおいて、帯域と中間周波数の中心周波数をデータコントロールにより任意に設定可能な構造が記載されている。
しかしながら、上記従来の２つの設定方法があるものの、両方法を単純に統合化しただけでは、周波数設定者の利便性を考慮して、発振周波数を容易に設定できるものではないという問題点があった。
本発明は上記実情に鑑みて為されたもので、仕向け先地域にかかわらず、全世界共通で使用することができ、且つ出力周波数の設定を容易にできるシンセサイザモジュールを提供することを目的とする。
上記従来例の問題点を解決するための本発明は、基準クロックを発生させる基準クロック発振回路と、電圧制御発振器と、電圧制御発振器からの出力を増幅する増幅器と、基準クロックに基づいて設定される周波数の信号を生成し、生成した設定周波数の信号と電圧制御発振器から入力される信号の位相を比較し、位相差信号を電圧値として電圧制御発振器に出力する制御部と、チャンネル番号を設定するスイッチと、制御部に設定する周波数の情報を出力する中央演算処理装置とを備えたシンセサイザモジュールであって、外部から選択された周波数モードを記憶するメモリを備え、中央演算処理装置が、メモリに記憶された選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力する中央演算処理装置であることを特徴としている。
また、本発明は、上記シンセサイザモジュールにおいて、メモリには、特定の周波数の値が記憶されており、中央演算処理装置は、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、メモリから特定の周波数の値を読み込んで、制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力することを特徴としている。
また、本発明は、上記シンセサイザモジュールにおいて、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力することを特徴としている。
また、本発明は、基準クロックを発生させる基準クロック発振回路と、電圧制御発振器と、電圧制御発振器からの出力を増幅する増幅器と、基準クロックに基づいて設定される周波数の信号を生成し、生成した設定周波数の信号と電圧制御発振器から入力される信号の位相を比較し、位相差信号を電圧値として電圧制御発振器に出力する制御部と、チャンネル番号を設定するスイッチと、制御部に設定する周波数の情報を出力する中央演算処理装置とを備えたシンセサイザモジュールであって、複数のチャンネルの周波数モード毎に、チャンネル番号とそれに対応する周波数の値を記憶するテーブルと、外部から選択された周波数モード及びデフォルトの周波数の値を記憶するメモリを備え、中央演算処理装置が、メモリから選択された周波数モードを読み込み、スイッチに設定されたチャンネル番号を読み込み、当該チャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲内であれば、周波数モードとチャンネル番号に基づいてテーブルを検索して対応する周波数の値を求め、制御部に出力し、有効範囲内でなければ、メモリからデフォルトの周波数の値を制御部に出力する中央演算処理装置であることを特徴としている。
また、本発明は、上記シンセサイザモジュールにおいて、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力することを特徴としている。
また、本発明は、基準クロックを発生させる基準クロック発振回路と、電圧制御発振器と、電圧制御発振器からの出力を増幅する増幅器と、基準クロックに基づいて設定される周波数の信号を生成し、生成した設定周波数の信号と電圧制御発振器から入力される信号の位相を比較し、位相差信号を電圧値として電圧制御発振器に出力する制御部と、チャンネル番号を設定するスイッチと、制御部に設定する周波数の情報を出力する中央演算処理装置とを備えたシンセサイザモジュールであって、複数のチャンネルの周波数モード毎に、チャンネル番号とそれに対応する周波数の値を記憶するテーブルと、外部から選択された周波数モード及びデフォルトの周波数の値を記憶するメモリを備え、中央演算処理装置が、メモリから選択された周波数モードを読み込み、スイッチに設定されたチャンネル番号を読み込み、当該チャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲内であれば、周波数モードとチャンネル番号に基づいてテーブルを検索して対応する周波数の値を求め、制御部に出力し、有効範囲内でなければ、メモリからデフォルトの周波数の値を制御部に出力する中央演算処理装置であることを特徴としている。
また、本発明は、上記シンセサイザモジュールにおいて、メモリには、特定の周波数の値が記憶されており、中央演算処理装置は、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、メモリから特定の周波数の値を読み込んで、制御部に出力することを特徴としている。
また、本発明は、上記シンセサイザモジュールにおいて、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力することを特徴としている。
本発明によれば、外部から選択された周波数モードを記憶するメモリを備え、中央演算処理装置が、メモリに記憶された選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力するシンセサイザモジュールとしているので、仕向け先地域の周波数モードをメモリに設定しておけば、チャンネル番号を設定する操作だけで、適切な計算式でチャンネル番号に対応した周波数を算出して、制御部に設定することができ、仕向け先地域にかかわらず、共通の装置仕様で適切な周波数を出力することができ、装置コストを低減すると共に、周波数設定の操作を容易にすることができる効果がある。
また、本発明によれば、メモリには、特定の周波数の値が記憶されており、中央演算処理装置は、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、メモリから特定の周波数の値を読み込んで、制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力する上記シンセサイザモジュールとしているので、スイッチから誤ったチャンネル番号が設定された場合でも、当該周波数モードにおける標準の周波数を設定することができる効果がある。
また、本発明によれば、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力する上記シンセサイザモジュールとしているので、スイッチから誤ったチャンネル番号が設定された場合でも、当該周波数モードにおける標準の周波数を設定することができる効果がある。
また、本発明によれば、複数のチャンネルの周波数モード毎に、チャンネル番号とそれに対応する周波数の値を記憶するテーブルと、外部から選択された周波数モード及びデフォルトの周波数の値を記憶するメモリを備え、中央演算処理装置が、メモリから選択された周波数モードを読み込み、スイッチに設定されたチャンネル番号を読み込み、当該チャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲内であれば、周波数モードとチャンネル番号に基づいてテーブルを検索して対応する周波数の値を求め、制御部に出力し、有効範囲内でなければ、メモリからデフォルトの周波数の値を制御部に出力するシンセサイザモジュールとしているので、仕向け先地域の周波数モードをメモリに設定しておけば、チャンネル番号を設定する操作だけで、チャンネル番号が有効範囲内に限り、チャンネル番号に対応した周波数を読み出して制御部に設定することができ、仕向け先地域にかかわらず、共通の装置仕様で適切な周波数を出力することができ、装置コストを低減すると共に、周波数設定の操作を容易にすることができる効果がある。
また、本発明によれば、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力し、有効範囲内であれば、メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を周波数計算式に基づいて算出し、制御部に出力する上記シンセサイザモジュールとしているので、スイッチから誤ったチャンネル番号が設定された場合でも、当該周波数モードにおける標準の周波数を設定することができる効果がある。
また、本発明によれば、複数のチャンネルの周波数モード毎に、チャンネル番号とそれに対応する周波数の値を記憶するテーブルと、外部から選択された周波数モード及びデフォルトの周波数の値を記憶するメモリを備え、中央演算処理装置が、メモリから選択された周波数モードを読み込み、スイッチに設定されたチャンネル番号を読み込み、当該チャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲内であれば、周波数モードとチャンネル番号に基づいてテーブルを検索して対応する周波数の値を求め、制御部に出力し、有効範囲内でなければ、メモリからデフォルトの周波数の値を制御部に出力するシンセサイザモジュールとしているので、仕向け先地域の周波数モードをメモリに設定しておけば、チャンネル番号を設定する操作だけで、チャンネル番号が有効範囲内に限り、チャンネル番号に対応した周波数を読み出して制御部に設定することができ、仕向け先地域にかかわらず、共通の装置仕様で適切な周波数を出力することができ、装置コストを低減すると共に、周波数設定の操作を容易にすることができる効果がある。
また、本発明によれば、メモリには、特定の周波数の値が記憶されており、中央演算処理装置は、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、メモリから特定の周波数の値を読み込んで、制御部に出力する上記シンセサイザモジュールとしているので、スイッチから誤ったチャンネル番号が設定された場合にも、当該周波数モードにおける標準の周波数を設定することができる効果がある。
また、本発明によれば、中央演算処理装置に、特定の周波数の値が設定されており、中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、特定の周波数の値を制御部に出力する上記シンセサイザモジュールとしているので、スイッチから誤ったチャンネル番号が設定された場合にも、当該周波数モードにおける標準の周波数を設定することができる効果がある。
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るシンセサイザモジュールは、予め不揮発性メモリに、複数の周波数モードと、それら周波数モードに対応してチャンネル番号からキャリア周波数を算出する計算式を記憶しておき、ＣＰＵが、デジタルスイッチからチャンネル番号が設定されると、設定時に制御端末から選択された周波数モードに対応する計算式に基づいて当該チャンネル番号に対応するキャリア周波数を算出して、当該周波数をＰＬＬ部に設定するものであり、初期設定時に使用地域に応じた周波数モードを設定しておけば、現場で作業者がデジタルスイッチを用いてチャンネル番号を設定するだけで、世界各地の使用地域に応じた適切なキャリア周波数を出力することができ、周波数設定を容易に行うことができるものである。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るシンセサイザモジュールは、予め不揮発性メモリに、複数の周波数モードと、それら周波数モードに対応してチャンネル番号からキャリア周波数を算出する計算式を記憶しておき、ＣＰＵが、デジタルスイッチからチャンネル番号が設定されると、設定時に制御端末から選択された周波数モードに対応する計算式に基づいて当該チャンネル番号に対応するキャリア周波数を算出して、当該周波数をＰＬＬ部に設定するものであり、初期設定時に使用地域に応じた周波数モードを設定しておけば、現場で作業者がデジタルスイッチを用いてチャンネル番号を設定するだけで、世界各地の使用地域に応じた適切なキャリア周波数を出力することができ、周波数設定を容易に行うことができるものである。
［実施の形態の構成：図１］
図１は、本発明の実施の形態に係るシンセサイザモジュールの構成ブロック図である。
本発明の実施の形態に係るシンセサイザモジュール（本シンセサイザモジュール）は、図１に示すように、基準クロック源（基準クロック発振回路）１と、ＰＬＬ（Phase Locked Loop）を用いた制御部（ＣＯＮＴ）２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）３と、増幅器（ＡＭＰ）４と、中央演算処理装置（ＣＰＵ：Central Processing Unit）１０と、ロータリースイッチ（ＳＷ）１１と、不揮発性メモリ１２と、シリアルバス１３とから構成されている。
図１は、本発明の実施の形態に係るシンセサイザモジュールの構成ブロック図である。
本発明の実施の形態に係るシンセサイザモジュール（本シンセサイザモジュール）は、図１に示すように、基準クロック源（基準クロック発振回路）１と、ＰＬＬ（Phase Locked Loop）を用いた制御部（ＣＯＮＴ）２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）３と、増幅器（ＡＭＰ）４と、中央演算処理装置（ＣＰＵ：Central Processing Unit）１０と、ロータリースイッチ（ＳＷ）１１と、不揮発性メモリ１２と、シリアルバス１３とから構成されている。
基準クロック源１は、基準となる周期のクロックを発振してＣＯＮＴ２に出力する。
ＣＯＮＴ（ＰＬＬ）２は、シンセサイザ部分の制御部であり、ＣＰＵ１０から設定される周波数の信号を基準クロック源１からの信号を分周して生成し、生成した設定周波数の信号とＶＣＯ３から入力される信号の位相を比較し、位相差信号を電圧値としてＶＣＯ３に出力する。
ＣＯＮＴ（ＰＬＬ）２は、シンセサイザ部分の制御部であり、ＣＰＵ１０から設定される周波数の信号を基準クロック源１からの信号を分周して生成し、生成した設定周波数の信号とＶＣＯ３から入力される信号の位相を比較し、位相差信号を電圧値としてＶＣＯ３に出力する。
ＶＣＯ３は、ＣＯＮＴ２から入力される電圧値に従って発振周波数を変化させる調整を行い、その出力をＡＭＰ４とＣＯＮＴ２に出力する。
ＡＭＰ４は、ＶＣＯ３からの入力を増幅し、シンセ出力を行う。
上記基準クロック源１、ＣＯＮＴ２、ＶＣＯ３、ＡＭＰ４は、シンセサイザの基本構成である。そして、本シンセサイザモジュールでは、ＣＰＵ１０から設定された周波数を１Ｈｚステップで出力可能なものとなっている。
ＡＭＰ４は、ＶＣＯ３からの入力を増幅し、シンセ出力を行う。
上記基準クロック源１、ＣＯＮＴ２、ＶＣＯ３、ＡＭＰ４は、シンセサイザの基本構成である。そして、本シンセサイザモジュールでは、ＣＰＵ１０から設定された周波数を１Ｈｚステップで出力可能なものとなっている。
ＣＰＵ１０は、内部に処理プログラムを記憶し、当該処理プログラムに従って処理を実行する。当該処理については、後述する。
また、ＣＰＵ１０は、本シンセサイザモジュールの特徴として、不揮発性メモリ１２に設定されている周波数モードとロータリーＳＷ１１からのチャンネル（ＣＨ）番号の設定に応じて、ＣＨ番号に対応したキャリア周波数を算出し、ＣＯＮＴ２に周波数設定を行う。
また、ＣＰＵ１０は、本シンセサイザモジュールの特徴として、不揮発性メモリ１２に設定されている周波数モードとロータリーＳＷ１１からのチャンネル（ＣＨ）番号の設定に応じて、ＣＨ番号に対応したキャリア周波数を算出し、ＣＯＮＴ２に周波数設定を行う。
ロータリーＳＷ１１は、２桁のＣＨ番号を設定するデジタルスイッチである。尚、ＣＨ番号を設定できる入力部であれば、ロータリーＳＷに限定するものではなく、例えば、ディップスイッチ等でもよい。通常は、現場での作業者が周波数設定時に操作を行うものである。
不揮発性メモリ１２は、本シンセサイザモジュールの特徴部分であり、ＥＥＰＲＯＭ等で構成され、複数の周波数モードに応じたキャリア周波数計算式を記憶する計算式テーブルを備えている。計算式テーブルについては、後述する。
また、不揮発性メモリ１２は、本シンセサイザモジュールの運用前の各種パラメータ設定時に外部制御装置２０から設定された周波数モードを特定のエリアに記憶している。
更に、不揮発性メモリ１２は、予め設定された特定の周波数や、前回に設定された周波数の値をデフォルト周波数として記憶している。デフォルト周波数は、ロータリーＳＷ１１から設定されたチャンネル番号が、有効範囲外であった場合にＣＰＵ１０がＣＯＮＴ２に出力する周波数の値である。尚、デフォルト周波数を、周波数モード毎に記憶しておいてもよいし、ＣＰＵ１０が記憶している構成としても構わない。
更に、不揮発性メモリ１２は、予め設定された特定の周波数や、前回に設定された周波数の値をデフォルト周波数として記憶している。デフォルト周波数は、ロータリーＳＷ１１から設定されたチャンネル番号が、有効範囲外であった場合にＣＰＵ１０がＣＯＮＴ２に出力する周波数の値である。尚、デフォルト周波数を、周波数モード毎に記憶しておいてもよいし、ＣＰＵ１０が記憶している構成としても構わない。
シリアルバス１３は、外部制御装置２０からの周波数モード情報（図では「モード情報」）をシリアル信号で入力してＣＰＵ１０に出力する。
外部制御装置２０は、周波数モード情報をシリアル信号でシリアルバス１３に出力するものである。
外部制御装置２０は、周波数モード情報をシリアル信号でシリアルバス１３に出力するものである。
［計算テーブルの構成：図２］
不揮発性メモリ１２に記憶されている計算式テーブルについて図２を用いて説明する。図２は、計算式テーブルの構成を示す模式説明図である。
図２に示すように、計算式テーブルは、複数の周波数モード（又は仕向け先コード）と、それに対応するチャンネル有効範囲と、周波数計算式とを記憶しているものである。周波数モードは、チャンネル番号とキャリア周波数の組合せを特定するパラメータである。
不揮発性メモリ１２に記憶されている計算式テーブルについて図２を用いて説明する。図２は、計算式テーブルの構成を示す模式説明図である。
図２に示すように、計算式テーブルは、複数の周波数モード（又は仕向け先コード）と、それに対応するチャンネル有効範囲と、周波数計算式とを記憶しているものである。周波数モードは、チャンネル番号とキャリア周波数の組合せを特定するパラメータである。
本シンセサイザモジュールの例では、周波数モードとして「モード１」「モード２」「モード３」「モード４」の４種類が設けられている。周波数モードの代わりに、それに対応する識別番号や、仕向け先コードを記憶していても構わない。
チャンネル有効範囲は、各周波数モードに応じた利用可能なチャンネルの範囲である。例えば、「モード１」は１３〜６２チャンネルが利用可能であり、「モード３」は、１４〜８３チャンネルが利用可能となっている。
そして、チャンネル有効範囲は、ロータリーＳＷ１１からチャンネル番号が設定された場合に、ＣＰＵ１０が当該チャンネル番号が有効か否かを判断する際に用いられるものである。
そして、チャンネル有効範囲は、ロータリーＳＷ１１からチャンネル番号が設定された場合に、ＣＰＵ１０が当該チャンネル番号が有効か否かを判断する際に用いられるものである。
周波数計算式は、設定されたチャンネル番号から各周波数モードに応じたキャリア周波数を算出するための計算式である。
本シンセサイザモジュールでは、ＣＰＵ１０が、起動時に、不揮発性メモリ１２からパラメータ設定時に設定された周波数モードと、それに対応する周波数計算式を読み込んでおき、ロータリーＳＷ１１から設定されたチャンネル番号を当該計算式に代入することによってキャリア周波数を算出するようになっている。
本シンセサイザモジュールでは、ＣＰＵ１０が、起動時に、不揮発性メモリ１２からパラメータ設定時に設定された周波数モードと、それに対応する周波数計算式を読み込んでおき、ロータリーＳＷ１１から設定されたチャンネル番号を当該計算式に代入することによってキャリア周波数を算出するようになっている。
尚、本シンセサイザモジュールでは不揮発性メモリ１２に計算式テーブルを記憶しているものとしたが、ＣＰＵ１０における処理プログラムの中に計算式を保持していても構わない。
［キャリア周波数テーブル：図３］
また、チャンネル番号からキャリア周波数が単純な計算式で表せない場合には、周波数モード毎に、チャンネル番号とそれに対応するキャリア周波数とをキャリア周波数テーブルとして記憶しておくことも可能である。
また、チャンネル番号からキャリア周波数が単純な計算式で表せない場合には、周波数モード毎に、チャンネル番号とそれに対応するキャリア周波数とをキャリア周波数テーブルとして記憶しておくことも可能である。
図３はキャリア周波数テーブルの例を示す模式説明図である。
図３に示すように、キャリア周波数テーブルでは、各周波数モード毎に、有効範囲のチャンネル番号に対応するキャリア周波数の数値が具体的に記憶されている。そして、ＣＰＵ１０が、現在設定されている選択された周波数モードに対応するキャリア周波数テーブルを参照して、ロータリーＳＷ１２から設定されたチャンネル番号に対応するキャリア周波数を読み出し、ＣＯＮＴ２に設定するようになっている。
図３に示すように、キャリア周波数テーブルでは、各周波数モード毎に、有効範囲のチャンネル番号に対応するキャリア周波数の数値が具体的に記憶されている。そして、ＣＰＵ１０が、現在設定されている選択された周波数モードに対応するキャリア周波数テーブルを参照して、ロータリーＳＷ１２から設定されたチャンネル番号に対応するキャリア周波数を読み出し、ＣＯＮＴ２に設定するようになっている。
［本シンセサイザモジュールの動作］
次に、本シンセサイザモジュールの動作について説明する。
本シンセサイザモジュールは、運用前に、外部制御端末２０がシリアルバスによって接続され、外部制御端末２０から本シンセサイザモジュールのＣＰＵ１０又は不揮発性メモリ１２に各種パラメータが設定される。
このとき、計算式テーブルに記憶されている周波数モードの内のいずれかが、外部制御装置２０によって選択され、周波数モード情報として不揮発性メモリ１２に設定されて、「選択された周波数モード」として不揮発性メモリ１２の特定のエリアに保持される。各種パラメータの設定が終了すると、外部制御端末２０は取り外される。
次に、本シンセサイザモジュールの動作について説明する。
本シンセサイザモジュールは、運用前に、外部制御端末２０がシリアルバスによって接続され、外部制御端末２０から本シンセサイザモジュールのＣＰＵ１０又は不揮発性メモリ１２に各種パラメータが設定される。
このとき、計算式テーブルに記憶されている周波数モードの内のいずれかが、外部制御装置２０によって選択され、周波数モード情報として不揮発性メモリ１２に設定されて、「選択された周波数モード」として不揮発性メモリ１２の特定のエリアに保持される。各種パラメータの設定が終了すると、外部制御端末２０は取り外される。
［周波数設定時の動作：図４］
次に、周波数設定時のＣＰＵ１０の処理について図４を用いて説明する。図４は、本シンセサイザモジュールにおける周波数設定時のＣＰＵ１０の処理を示すフローチャート図である。
図４に示すように、本シンセサイザモジュールの設置現場において、電源が投入されると、ＣＰＵ１０は、不揮発性メモリ１２の特定のエリアから、設定されている「選択された周波数モード」を読み込み、どの周波数モードで周波数設定を行うのかを判断する（１００）。
次に、周波数設定時のＣＰＵ１０の処理について図４を用いて説明する。図４は、本シンセサイザモジュールにおける周波数設定時のＣＰＵ１０の処理を示すフローチャート図である。
図４に示すように、本シンセサイザモジュールの設置現場において、電源が投入されると、ＣＰＵ１０は、不揮発性メモリ１２の特定のエリアから、設定されている「選択された周波数モード」を読み込み、どの周波数モードで周波数設定を行うのかを判断する（１００）。
そして、作業者の操作により、ロータリーＳＷ１１からチャンネル番号が入力されると（１０２）、ＣＰＵ１０は、計算式テーブルを参照し、入力されたチャンネル番号が、現在設定されている周波数モードにおいて有効か否かを判断する（１０４）。
入力されたチャンネル番号が有効範囲であった場合には、ＣＰＵ１０は、不揮発性メモリ１２の計算式テーブルから、現在設定されている周波数モードに応じた計算式を読み込み（１０６）、設定されたチャンネル番号を計算式に代入してキャリア周波数を算出し（１０８）、当該周波数をＣＯＮＴ２に設定する（１２０）。
また、処理１０４において、入力されたチャンネル番号が有効範囲でなかった場合には、ＣＰＵ１０は、不揮発性メモリ１２から、デフォルトの周波数を読み取って（１１０）、ＣＯＮＴ２に周波数設定を行う（１２０）。
このようにして、本シンセサイザモジュールにおける周波数設定の動作が行われるものである。
このようにして、本シンセサイザモジュールにおける周波数設定の動作が行われるものである。
［実施の形態の効果］
本発明の実施の形態に係るシンセサイザモジュールによれば、不揮発性メモリ１２の計算式テーブルに、複数の周波数モードと、それに対応するキャリア周波数の計算式を記憶しておき、更に、装置の初期設定時に設定された周波数モードを特定のエリアに記憶しておき、ＣＰＵ１０が、周波数設定時にロータリーＳＷ１０からチャンネル番号が入力されると、現在設定されている周波数モードに応じた計算式でチャンネル番号に対応するキャリア周波数を算出して、ＰＬＬ部のＣＯＮＴ２に当該周波数を設定するシンセサイザモジュールとしているので、仕向け先地域毎に装置の仕様を変更しなくても、各仕向け先地域に応じた周波数モードを設定すれば、当該地域に適した計算式でキャリア周波数を算出してＰＬＬ部に設定して適切な周波数を出力することができ、装置コストを低減でき、納期の短縮及び保守用部品の共通化によるコスト削減を図ることができる効果がある。
本発明の実施の形態に係るシンセサイザモジュールによれば、不揮発性メモリ１２の計算式テーブルに、複数の周波数モードと、それに対応するキャリア周波数の計算式を記憶しておき、更に、装置の初期設定時に設定された周波数モードを特定のエリアに記憶しておき、ＣＰＵ１０が、周波数設定時にロータリーＳＷ１０からチャンネル番号が入力されると、現在設定されている周波数モードに応じた計算式でチャンネル番号に対応するキャリア周波数を算出して、ＰＬＬ部のＣＯＮＴ２に当該周波数を設定するシンセサイザモジュールとしているので、仕向け先地域毎に装置の仕様を変更しなくても、各仕向け先地域に応じた周波数モードを設定すれば、当該地域に適した計算式でキャリア周波数を算出してＰＬＬ部に設定して適切な周波数を出力することができ、装置コストを低減でき、納期の短縮及び保守用部品の共通化によるコスト削減を図ることができる効果がある。
また、本シンセサイザモジュールによれば、装置の初期設定時に仕向け先地域に応じた周波数モードを設定しておけば、現場の保守作業者は、ロータリーＳＷ１１でチャンネル番号を設定するだけでキャリア周波数を容易に設定でき、周波数の設定作業を容易にすることができる効果がある。
また、本シンセサイザモジュールによれば、不揮発性メモリ１２に以前設定された周波数や予め決められた周波数をデフォルト周波数として記憶しておき、ＣＰＵ１０が、ロータリーＳＷ１１から設定されたチャンネル番号が有効範囲外であった場合に、当該デフォルト周波数をＣＯＮＴ２に出力するようにしているので、ロータリーＳＷ１１で誤ったチャンネル番号が設定されたとしても、当該周波数モードの標準の周波数を設定することができる効果がある。
本発明は、仕向け先地域にかかわらず、共通の仕様で地域に応じた適切な発振周波数を容易に設定することができるシンセサイザモジュールに適している。
１…基準クロック源、 ２…ＣＯＮＴ（ＰＬＬ）、 ３…ＶＣＯ、 ４…ＡＭＰ、 １０…ＣＰＵ、 １１…ロータリースイッチ、 １２…不揮発性メモリ、 １３…シリアルバス、 ２０…外部制御装置
Claims (4)
- 基準クロックを発生させる基準クロック発振回路と、電圧制御発振器と、前記電圧制御発振器からの出力を増幅する増幅器と、前記基準クロックに基づいて設定される周波数の信号を生成し、生成した設定周波数の信号と前記電圧制御発振器から入力される信号の位相を比較し、位相差信号を電圧値として前記電圧制御発振器に出力する制御部と、チャンネル番号を設定するスイッチと、前記制御部に設定する周波数の情報を出力する中央演算処理装置とを備えたシンセサイザモジュールであって、
外部から選択された周波数モードを記憶するメモリを備え、
前記中央演算処理装置が、前記メモリに記憶された選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、前記スイッチに設定されたチャンネル番号に対応する周波数の値を前記周波数計算式に基づいて算出し、前記制御部に出力する中央演算処理装置であることを特徴とするシンセサイザモジュール。 - メモリには、特定の周波数の値が記憶されており、
中央演算処理装置は、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、前記メモリから前記特定の周波数の値を読み込んで、制御部に出力し、有効範囲内であれば、前記メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を前記周波数計算式に基づいて算出し、前記制御部に出力する請求項１記載のシンセサイザモジュール。 - 中央演算処理装置に、特定の周波数の値が設定されており、
前記中央演算処理装置が、スイッチに設定されたチャンネル番号が、メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲外であれば、前記特定の周波数の値を制御部に出力し、有効範囲内であれば、前記メモリに記憶されている選択された周波数モードと、当該周波数モードに対応した周波数計算式とを読み込んで、スイッチに設定されたチャンネル番号に対応する周波数の値を前記周波数計算式に基づいて算出し、前記制御部に出力する請求項１記載のシンセサイザモジュール。 - 基準クロックを発生させる基準クロック発振回路と、電圧制御発振器と、前記電圧制御発振器からの出力を増幅する増幅器と、前記基準クロックに基づいて設定される周波数の信号を生成し、生成した設定周波数の信号と前記電圧制御発振器から入力される信号の位相を比較し、位相差信号を電圧値として前記電圧制御発振器に出力する制御部と、チャンネル番号を設定するスイッチと、前記制御部に設定する周波数の情報を出力する中央演算処理装置とを備えたシンセサイザモジュールであって、
複数のチャンネルの周波数モード毎に、チャンネル番号とそれに対応する周波数の値を記憶するテーブルと、外部から選択された周波数モード及びデフォルトの周波数の値を記憶するメモリを備え、
前記中央演算処理装置が、前記メモリから選択された周波数モードを読み込み、前記スイッチに設定されたチャンネル番号を読み込み、当該チャンネル番号が、前記メモリに記憶されている選択された周波数モードに対応するチャンネル番号の有効範囲内か否かを判定し、有効範囲内であれば、前記周波数モードと前記チャンネル番号に基づいて前記テーブルを検索して対応する周波数の値を求め、前記制御部に出力し、前記有効範囲内でなければ、前記メモリからデフォルトの周波数の値を前記制御部に出力する中央演算処理装置であることを特徴とするシンセサイザモジュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006302269A JP4289507B2 (ja) | 2006-11-08 | 2006-11-08 | シンセサイザモジュール |
| CNA2007800128022A CN101421924A (zh) | 2006-11-08 | 2007-10-31 | 合成器模块 |
| PCT/JP2007/071205 WO2008056581A1 (fr) | 2006-11-08 | 2007-10-31 | Module synthésiseur |
| EP07830939A EP2091150A4 (en) | 2006-11-08 | 2007-10-31 | SYNTHESIZER MODULE |
| US12/318,785 US7825702B2 (en) | 2006-11-08 | 2009-01-08 | Synthesizer module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006302269A JP4289507B2 (ja) | 2006-11-08 | 2006-11-08 | シンセサイザモジュール |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008118586A JP2008118586A (ja) | 2008-05-22 |
| JP2008118586A5 JP2008118586A5 (ja) | 2008-09-04 |
| JP4289507B2 true JP4289507B2 (ja) | 2009-07-01 |
Family
ID=39364401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006302269A Active JP4289507B2 (ja) | 2006-11-08 | 2006-11-08 | シンセサイザモジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7825702B2 (ja) |
| EP (1) | EP2091150A4 (ja) |
| JP (1) | JP4289507B2 (ja) |
| CN (1) | CN101421924A (ja) |
| WO (1) | WO2008056581A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8427205B1 (en) * | 2011-12-16 | 2013-04-23 | Motorola Solutions, Inc. | Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer |
| KR101543378B1 (ko) | 2014-12-19 | 2015-08-11 | 엘아이지넥스원 주식회사 | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치 및 이의 동작 방법 |
| KR101543379B1 (ko) | 2014-12-19 | 2015-08-11 | 엘아이지넥스원 주식회사 | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 |
| JP6865856B2 (ja) * | 2017-12-12 | 2021-04-28 | 三菱電機株式会社 | 光通信装置、制御方法、及び制御プログラム |
| CN110988466A (zh) * | 2019-12-11 | 2020-04-10 | 云南大学 | 一种基于双模的高精度频率计 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962644A (en) * | 1975-05-30 | 1976-06-08 | Tennelec, Inc. | Crystalless scanning radio receiver controlled by processing means |
| JPS593891B2 (ja) * | 1979-01-17 | 1984-01-26 | ソニー株式会社 | 受信検出回路 |
| US4302778A (en) * | 1980-06-30 | 1981-11-24 | Zenith Radio Corporation | AFT-wide automatic frequency control system and method |
| US4545072A (en) * | 1982-02-22 | 1985-10-01 | Motorola, Inc. | Method and apparatus for eliminating interference due to spurious signals generated in synthesized receivers |
| US4510623A (en) * | 1982-07-23 | 1985-04-09 | General Electric Company | Television channel lockout |
| US4551856A (en) * | 1983-05-16 | 1985-11-05 | Motorola, Inc. | Synthesized multiple conversion receiver system with provision for avoiding receiver self-quieting spurious response |
| GB2155263A (en) * | 1984-03-02 | 1985-09-18 | Philips Electronic Associated | Frequency synthesised multichannel radio apparatus |
| US4679246A (en) * | 1985-05-01 | 1987-07-07 | General Electric Company | One-shot tuning circuit |
| US4727591A (en) * | 1986-09-04 | 1988-02-23 | Arvin Industries, Inc. | Microprocessor controlled tuning system |
| DE69032974T2 (de) * | 1989-11-29 | 1999-07-08 | Matsushita Electric Ind Co Ltd | Empfänger |
| JPH0541664A (ja) | 1991-08-07 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 周波数シンセサイザ |
| JP2816038B2 (ja) * | 1991-10-28 | 1998-10-27 | 三洋電機株式会社 | Ｐｌｌ周波数シンセサイザ回路 |
| US5608758A (en) * | 1992-07-15 | 1997-03-04 | Futaba Denshi Kogyo, K.K. | Radio control device having crystal high frequency module and high frequency phase lockloop for selective use, modules detachably mounted |
| US5678211A (en) * | 1992-08-28 | 1997-10-14 | Thomson Consumer Electronics, Inc. | Television tuning apparatus |
| JPH08340254A (ja) | 1995-06-12 | 1996-12-24 | Fujitsu Ltd | 周波数シンセサイザ |
| JPH10191314A (ja) * | 1996-12-20 | 1998-07-21 | Fujitsu General Ltd | ディジタルｃｓ受信装置 |
| JPH10322252A (ja) | 1997-05-16 | 1998-12-04 | Toa Corp | 周波数選択装置及び該周波数選択装置を用いた無線送信機及び無線受信機 |
| FI112741B (fi) * | 1998-11-26 | 2003-12-31 | Nokia Corp | Menetelmä ja järjestely RF-signaalien lähettämiseksi ja vastaanottamiseksi tiedonsiirtojärjestelmien erilaisissa radiorajapinnoissa |
| JP2000286731A (ja) * | 1999-03-30 | 2000-10-13 | Aiwa Co Ltd | 記憶機能付き受信装置 |
| JP2000307458A (ja) | 1999-04-21 | 2000-11-02 | Nec Corp | Ｐｌｌ内蔵チューナｉｃ |
| JP2006005489A (ja) * | 2004-06-15 | 2006-01-05 | Sharp Corp | Ｐｌｌ回路および高周波受信装置 |
-
2006
- 2006-11-08 JP JP2006302269A patent/JP4289507B2/ja active Active
-
2007
- 2007-10-31 EP EP07830939A patent/EP2091150A4/en not_active Withdrawn
- 2007-10-31 WO PCT/JP2007/071205 patent/WO2008056581A1/ja active Application Filing
- 2007-10-31 CN CNA2007800128022A patent/CN101421924A/zh active Pending
-
2009
- 2009-01-08 US US12/318,785 patent/US7825702B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101421924A (zh) | 2009-04-29 |
| EP2091150A4 (en) | 2010-08-25 |
| US7825702B2 (en) | 2010-11-02 |
| WO2008056581A1 (fr) | 2008-05-15 |
| JP2008118586A (ja) | 2008-05-22 |
| EP2091150A1 (en) | 2009-08-19 |
| US20090128197A1 (en) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4289507B2 (ja) | シンセサイザモジュール | |
| US4123724A (en) | Communication equipment | |
| US20100060366A1 (en) | Two-step vco calibration method | |
| JP2004282425A (ja) | 電波受信装置、電波時計及び同調容量設定方法 | |
| JP5420235B2 (ja) | 温度補償型水晶発振器の温度補償値設定方法 | |
| CN103368564A (zh) | 半导体装置以及变化信息获得程序 | |
| US20150244378A1 (en) | Reliable crystal oscillator start-up | |
| JP2007067635A (ja) | 半導体集積回路 | |
| JP5719541B2 (ja) | 電波時計用受信回路 | |
| JPH09270706A (ja) | Ｐｌｌ回路 | |
| JP2001069003A (ja) | Ｐｌｌ制御回路及びその制御方法 | |
| JP2008011168A (ja) | シンセサイザモジュール | |
| JP6804347B2 (ja) | 位相制御発振器 | |
| JP6133071B2 (ja) | 発振回路及びその制御方法 | |
| JPS6322644B2 (ja) | ||
| JP2005079998A (ja) | 発振周波数制御回路 | |
| KR102046580B1 (ko) | 주파수 합성 방법 및 그 장치 | |
| JPH11168399A (ja) | 受信回路 | |
| KR960012016B1 (ko) | 텔레비젼 수상기의 단축스킵(Skip) 장치 및 그 방법 | |
| JP2004363833A (ja) | 受信装置、その方法及びそのプログラム | |
| JP6078868B2 (ja) | チューナ | |
| JP2812276B2 (ja) | Ｐｌｌシンセサイザ方式チューナ装置 | |
| JP2002319847A (ja) | 選局システム | |
| KR100814429B1 (ko) | 디스플레이 장치 및 그 채널 전환 방법 | |
| JP2009171212A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080717 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090325 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4289507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |