CN101421924A - 合成器模块 - Google Patents

合成器模块 Download PDF

Info

Publication number
CN101421924A
CN101421924A CNA2007800128022A CN200780012802A CN101421924A CN 101421924 A CN101421924 A CN 101421924A CN A2007800128022 A CNA2007800128022 A CN A2007800128022A CN 200780012802 A CN200780012802 A CN 200780012802A CN 101421924 A CN101421924 A CN 101421924A
Authority
CN
China
Prior art keywords
frequency
mentioned
channel number
memory
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800128022A
Other languages
English (en)
Inventor
盐原毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN101421924A publication Critical patent/CN101421924A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
    • H03J1/0066—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength
    • H03J1/0075—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength where the receiving frequencies of the stations are stored in a permanent memory, e.g. ROM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/04—Alignment of a transmitter during fabrication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明提供一种合成器模块，提供不仅可在发送目的地地域而且可在全世界共同地使用的、且可容易地进行输出频率的设定的合成器模块。作成了下述的合成器模块：在非易失性存储器(12)的计算式表中存储了多个频率模式和与其对应的载波频率的计算式，进而在特定的区域中存储了在装置的初始设定时设定了的频率模式，如果在频率设定时从旋转SW(11)输入信道编号，则CPU(10)根据与现在设定了的频率模式对应的计算式计算与信道编号对应的载波频率，在PLL部的CONT(2)中设定该频率。

Description

合成器模块
技术领域
本发明涉及地面数字广播用的频率合成器模块，特别是涉及不管发送目的地地域如何都可用共同的规格可容易地设定与地域对应的振荡频率的合成器模块。
背景技术
在以前的地面数字广播用的频率合成器中，有下述的结构：将全部的信道范围分割为几个频带，利用数字开关选择该频带内的信道编号，进行振荡频率的设定(参照非专利文献1)。
但是，在上述的频率设定方法中，如果象日本国内那样限定以固定的频率间隔配置了信道频率的发送目的地则可予以对应，但作为全世界共同的合成器模块要求能以1Hz间隔进行频率进行设定的规格。
此外，已开发、提供了能以1Hz间隔与所有的频带对应的合成器模块(参照非专利文献2)。
此外，作为与频率合成器的信道设定有关的先行技术，有特开平10-322252号公报(专利文献1)、特开平05-041664号公报(专利文献2)、特开平08-340254号公报(专利文献3)、特开2000-307458号公报(专利文献4)。
在专利文献1中记载了在频率合成器中从存储器读取与组设定模式对应的那样的参数等并利用开关等可设定任意的频率的结构。
在专利文献2中记载了在频率合成器中利用程序分频器可设定既定的频率的结构。
另外，在专利文献3中记载了在频率合成器中从存储器读取频率设定参数、而可设定输入时钟频率的1/2以下的任意的频率的结构。
在专利文献4中记载了在PLL内置调谐器中利用数据控制器可任意地设定频域与中频的中心频率的结构。
专利文献1：特开平10-322252号公报
专利文献2：特开平05-041664号公报
专利文献3：特开平08-340254号公报
专利文献4：特开2000-307458号公报
非专利文献1：SYSTEC RESEARCH Inc.，“UHF Band FrequencySynthesizer for SFN & MFN of Digetal TV Broadcasting Model：DCN-SP501/801-Bxx”Nov.2005 http://www.systec-r.com/pdf/dcn-sp501j.p df
非专利文献2：SYSTEC RESEARCH Inc.，“UHF Band FrequencySynthesizer Model：DTV-2000N”Sep.2005 http://www.systec-r.com/pdf/ dtv2000nj.pdf
发明内容
但是，虽然存在上述以往二种设定方法，但若只是单纯地合并两方法，则考虑到频率设定者的便利性，存在不能容易地设定振荡频率这样的问题。
本发明是鉴于上述情况而进行的，其目的在于提供不管发送目的地地域如何都可在全世界共同地使用的、且可容易地进行输出频率的设定的合成器模块。
用于解决上述以前例的问题的本发明是具备下述部分的合成器模块：发生基准时钟的基准时钟振荡电路；电压控制振荡器；放大来自电压控制振荡器的输出的放大器；控制部，生成根据基准时钟设定的频率的信号，比较所生成的设定频率的信号与从电压控制振荡器输入的信号的相位，将相位差信号作为电压值输出给电压控制振荡器；设定信道编号的开关；以及输出在控制部中设定的频率的信息的中央运算处理装置，其特征在于：具备存储从外部选择了的频率模式的存储器，中央运算处理装置读入在存储器中存储了的所选择的频率模式和与该频率模式对应的频率计算式，根据频率计算式计算与在开关中设定了的信道编号对应的频率的值并输出给控制部。
此外，本发明是具备下述部分的合成器模块，具备：发生基准时钟的基准时钟振荡电路；电压控制振荡器；放大来自电压控制振荡器的输出的放大器；控制部，生成根据基准时钟设定的频率的信号，比较所生成的设定频率的信号与从电压控制振荡器输入的信号的相位，将相位差信号作为电压值输出给电压控制振荡器；设定信道编号的开关；以及输出在控制部中设定的频率的信息的中央运算处理装置，其特征在于：具备存储器，该存储器存储从外部选择了的频率模式和对于多个信道的每个频率模式存储信道编号和与其对应的频率的值的表，中央运算处理装置读入从存储器选择了的频率模式，读入在开关中设定了的信道编号，根据频率模式和信道编号检索表以求出对应的频率的值并输出给控制部。
此外，本发明在上述合成器模块中作成了下述的合成器模块：在存储器中存储了特定的频率的值，中央运算处理装置判定在开关中设定了的信道编号是否在与在存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则从存储器读入特定的频率的值，输出给控制部。
此外，本发明在上述合成器模块中作成了下述的合成器模块：在中央运算处理装置中设定了特定的频率的值，中央运算处理装置判定在开关中设定了的信道编号是否在与存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则将特定的频率的值输出给控制部。
按照本发明，由于作成了下述的合成器模块：具备存储从外部选择了的频率模式的存储器，中央运算处理装置读入在存储器中存储了的所选择的频率模式和与该频率模式对应的频率计算式，根据频率计算式计算与在上述开关中设定了的信道编号对应的频率的值并输出给上述控制部，故如果在存储器中设定发送目的地地域的频率模式，则只用设定信道编号的操作就能用适当的计算式计算与信道编号对应的频率并设定在控制部中，不管发送目的地地域如何都可用共同的装置规格输出适当的频率，降低装置成本，并且具有可使频率设定的操作变得容易的效果。
此外，按照本发明，由于作成了下述的合成器模块：具备存储器，该存储器存储从外部选择了的频率模式和对于多个信道的每个频率模式存储信道编号和与其对应的频率的值的表，上述中央运算处理装置读入从存储器选择了的频率模式，读入在开关中设定了的信道编号，根据频率模式和信道编号检索表以求出对应的频率的值并输出给控制部，故如果在存储器中设定发送目的地地域的频率模式，则只用设定信道编号的操作就能用读出与信道编号对应的频率并设定在控制部中，不管发送目的地地域如何都可用共同的装置规格输出适当的频率，降低装置成本，并且具有可使频率设定的操作变得容易的效果。
此外，按照本发明，由于作成了下述的合成器模块：在存储器中存储了特定的频率的值，中央运算处理装置判定在开关中设定了的信道编号是否在与存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则从存储器读入特定的频率的值，输出给控制部，故具有即使在从开关设定了错误的信道编号的情况下也能设定该频率模式中的标准的频率的效果。
此外，按照本发明，由于作成了下述的合成器模块：在中央运算处理装置中设定了特定的频率的值，中央运算处理装置判定在开关中设定了的信道编号是否在与存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则将特定的频率的值输出给控制部，故具有即使在从开关设定了错误的信道编号的情况下也能设定该频率模式中的标准的频率的效果。
附图说明
图1是与本发明的实施方式有关的合成器模块的结构框图。
图2是表示计算式表的结构的示意性说明图。
图3是表示载波频率表的例子的示意性说明图。
图4是表示本合成器模块中的频率设定时的CPU10的处理的流程图。
符号的说明
1  基准时钟源
2  CONT(PLL)
3  VCO
4  AMP
10 CPU
11 旋转开关
12 非易失性存储器
13 串行总线
20 外部控制装置
具体实施方式
[发明的概要]
一边参照附图一边说明本发明的实施方式。
与本发明的实施方式有关的合成器模块预先在非易失性存储器中存储了多个频率模式和与这些频率模式对应地从信道编号计算载波频率的计算式，如果从数字开关设定信道编号，则CPU根据与在设定时从控制终端选择了的频率模式对应的计算式来计算与该信道编号对应的载波频率，在PLL部中设定该频率，如果在初始设定时设定了与使用地域对应的频率模式，则在现场作业者只通过使用数字开关设定信道编号就能输出与世界各地的使用地域对应的适当的载波频率，可容易地进行频率设定。
[实施方式的结构：图1]
图1是与本发明的实施方式有关的合成器模块的结构框图。
与本发明的实施方式有关的合成器模块(本合成器模块)，如图1中所示，由下述部分构成：基准时钟源(基准时钟振荡电路)1；使用了PLL(锁相环)的控制部(CONT)2；电压控制振荡器(VCO：压控振荡器)3；放大器(AMP)4；中央运算处理装置(CPU：中央处理单元)10；旋转开关(SW)11；非易失性存储器12；以及串行总线13。
基准时钟源1使成为基准的周期的时钟振荡，输出给CONT2。
CONT(PLL)2是合成器部分的控制部，对来自基准时钟源1的信号进行分频，生成从CPU10设定的频率的信号，比较所生成的设定频率的信号与从VCO3输入的信号的相位，将相位差信号作为电压值输出给VCO3。
VCO3按照从CONT2输入的电压值进行使振荡频率变化的调整，将其输出输出给AMP4和CONT2。
AMP4对来自VCO3的输入进行放大，进行合成器输出。
上述基准时钟源1、CONT2、VCO3、AMP4是合成器的基本结构。而且，在本合成器模块中，成为能以1Hz间隔输出从CPU10设定了的频率的结构。
CPU10在内部存储处理程序，按照该处理程序执行处理。后面叙述该处理。
此外，作为本合成器模块的特征，CPU10按照在非易失性存储器12中设定了的频率模式和来自旋转SW11的信道(CH)编号的设定，计算与CH编号对应的载波频率，在CONT2中进行频率设定。
旋转SW11是设定2位的CH编号的数字开关。此外，只要是能设定CH编号的输入部，就不限定于旋转SW，例如也可以是双列直插式开关等。通常是在现场的作业者在频率设定时进行操作的部件。
非易失性存储器12是本合成器模块的特征部分，用EEPROM等来构成，具备存储与多个频率模式对应的载波频率计算式的计算式表。后面叙述计算式表。
此外，非易失性存储器12在特定的区域中存储了在本合成器模块的运用前的各种参数设定时从外部控制装置20所设定的频率模式。
进而，非易失性存储器12将预先设定了的特定的频率或在上次设定了的频率的值作为默认频率来存储。在从旋转SW11所设定的信道编号处于有效范围外的情况下，默认频率是CPU10对CONT2输出的频率的值。此外，可对于每个频率模式存储默认频率，也可作成CPU10来存储的结构。
串行总线13用串行信号输入来自外部控制装置20的频率模式信息(在图中“模式信息”)，输出给CPU10。
外部控制装置20用串行信号将频率模式信息输出给串行总线13。
[计算式表的结构：图2]
使用图2说明在非易失性存储器12中存储了的计算式表。图2是表示计算式表的结构的示意性的说明图。
如图2中所示，计算式表存储了多个频率模式(或发送目的地代码)、与其对应的信道有效范围和频率计算式。频率模式是确定信道编号与载波频率的组合的参数。
在本合成器模块的例子中，作为频率模式设置了“模式1”、“模式2”、“模式3”、“模式4”这四种。也可代替频率模式存储与其对应的识别编号或发送目的地代码。
信道有效范围是与各频率模式对应的可利用的信道的范围。例如，“模式1”可利用13～62信道，“模式3”可利用14～83信道。
而且，在从旋转SW11设定了信道编号的情况下，在CPU10判断该信道编号是否有效时使用信道有效范围。
频率计算式是用于从所设定的信道编号计算与各频率模式对应的载波频率的计算式。
在本合成器模块中，CPU10在起动时读入从非易失性存储器12在参数设定时所设定的频率模式和与其对应的频率计算式，通过在该计算式中代入从旋转SW11设定了信道编号来计算载波频率。
此外，在本合成器模块中，假定在非易失性存储器12中存储了计算式表，但也可在CPU10的处理程序中保持计算式。
[载波频率表的结构：图3]
此外，在根据信道编号不能用单纯的计算式来表达载波频率的情况下，也可对于每个频率模式将信道编号和与其对应的载波频率作为载波频率表来存储。
图3是表示载波频率表的例子的示意性说明图。
如图3中所示，在载波频率表中，对于每个频率模式具体地存储了与有效范围的信道编号对应的载波频率的数值。然后，CPU10参照与现在设定了的所选择的频率模式对应的载波频率表，读出与从旋转SW11设定了信道编号对应的载波频率，在CONT2中设定。
[本合成器模块的工作]
其次，说明本合成器模块的工作。
本合成器模块在运用前利用串行总线连接外部控制终端20，从外部控制终端20对本合成器模块的CPU10或非易失性存储器12设定各种参数。
此时，利用外部控制装置20选择在计算式表中存储的频率模式内的某一个，作为频率模式信息设定在非易失性存储器12中，作为“所选择的频率模式”保持在非易失性存储器12的特定的区域中。如果结束各种参数的设定，就卸下外部控制终端20。
[频率设定时的工作：图4]
其次，使用图4说明频率设定时的CPU10的处理。图4是表示本合成器模块中的频率设定时的CPU10的处理的流程图。
如图4中所示，如果在本合成器模块的设置现场接通电源，则CPU10从非易失性存储器12的特定的区域读入设定了的”所选择的频率模式”，判断用哪个频率模式进行频率设定(100)。
然后，如果利用作业者的操作从旋转SW11输入信道编号(102)，则CPU10参照计算式表，判断所输入的信道编号是否在现在设定了的频率模式中有效(104)。
在所输入的信道编号处于有效范围内的情况下，CPU10从非易失性存储器12的计算式表读入与现在设定了的频率模式对应的计算式(106)，将所设定的信道编号代入计算式，计算载波频率(108)，在CONT2中设定该频率(120)。
此外，在处理104中，在所输入的信道编号不在有效范围内的情况下，CPU10从非易失性存储器12读取默认的频率(110)，在CONT2中进行频率设定(120)。
这样一来进行本合成器模块中的频率设定的工作。
[实施方式的效果]
按照与本发明的实施方式有关的合成器模块，由于作成了下述的合成器模块：在非易失性存储器12的计算式表中存储了多个频率模式和与其对应的载波频率的计算式，进而在特定的区域中存储了在装置的初始设定时设定了的频率模式，如果CPU10在频率设定时从旋转SW11输入信道编号，则由于用与现在设定了的频率模式对应的计算式计算与信道编号对应的载波频率，在PLL部的CONT2中设定该频率，故即使不对每个发送目的地地域变更装置的规格，如果设定与各发送目的地地域对应的频率模式，则可用适合于该地域的计算式计算载波频率、在PLL部中设定并输出适当的频率，可减少装置成本，具有可谋求因交纳期限的缩短和共同使用保养用部件而导致的成本削减的效果。
此外，按照本合成器模块，如果在装置的初始设定时设定了与发送目的地地域对应的频率模式，则在现场的保养作业者只通过使用旋转SW11设定信道编号就能容易地设定载波频率，具有可使频率的设定作业变得容易的效果。
此外，按照本合成器模块，在非易失性存储器12中将以前设定了的频率或预先决定了的频率作为默认频率来存储，则由于在从旋转SW11设定了的信道编号处于有效范围外的情况下，CPU10对CONT2输出该默认频率，故具有即使用旋转SW11设定了错误的信道编号也能设定该频率模式的标准的频率的效果。
产业上利用的可能性
本发明适合于不管发送目的地地域如何都可容易地以共同的规格设定与地域对应的适当的振荡频率的合成器模块。

Claims (4)

1.一种合成器模块，具备：发生基准时钟的基准时钟振荡电路；电压控制振荡器；放大来自上述电压控制振荡器的输出的放大器；控制部，生成根据上述基准时钟设定的频率的信号，比较所生成的设定频率的信号与从上述电压控制振荡器输入的信号的相位，将相位差信号作为电压值输出给上述电压控制振荡器；设定信道编号的开关；以及输出在上述控制部中设定的频率的信息的中央运算处理装置，其特征在于：
具备存储从外部选择了的频率模式的存储器，
上述中央运算处理装置读入在上述存储器中存储了的所选择的频率模式和与该频率模式对应的频率计算式，根据上述频率计算式计算与在上述开关中设定了的信道编号对应的频率的值并输出给上述控制部。
2.一种合成器模块，具备：发生基准时钟的基准时钟振荡电路；电压控制振荡器；放大来自上述电压控制振荡器的输出的放大器；控制部，生成根据上述基准时钟设定的频率的信号，比较所生成的设定频率的信号与从上述电压控制振荡器输入的信号的相位，将相位差信号作为电压值输出给上述电压控制振荡器；设定信道编号的开关；以及输出在上述控制部中设定的频率的信息的中央运算处理装置，其特征在于：
具备存储器，该存储器存储从外部选择了的频率模式和对于多个信道的每个频率模式存储信道编号和与其对应的频率的值的表，
上述中央运算处理装置读入从上述存储器选择了的频率模式，读入在上述开关中设定了的信道编号，根据上述频率模式和上述信道编号检索上述表以求出对应的频率的值并输出给上述控制部。
3.如权利要求1或权利要求2中所述的合成器模块，其特征在于：
在存储器中存储了特定的频率的值，
中央运算处理装置判定在开关中设定了的信道编号是否在与在上述存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则从上述存储器读入上述特定的频率的值，输出给控制部。
4.如权利要求1或权利要求2中所述的合成器模块，其特征在于：
在中央运算处理装置中设定了特定的频率的值，
上述中央运算处理装置判定在开关中设定了的信道编号是否在与存储器中存储了的所选择的频率模式对应的信道编号的有效范围内，如果是在有效范围外，则将上述特定的频率的值输出给控制部。
CNA2007800128022A 2006-11-08 2007-10-31 合成器模块 Pending CN101421924A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP302269/2006 2006-11-08
JP2006302269A JP4289507B2 (ja) 2006-11-08 2006-11-08 シンセサイザモジュール

Publications (1)

Publication Number Publication Date
CN101421924A true CN101421924A (zh) 2009-04-29

Family

ID=39364401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800128022A Pending CN101421924A (zh) 2006-11-08 2007-10-31 合成器模块

Country Status (5)

Country Link
US (1) US7825702B2 (zh)
EP (1) EP2091150A4 (zh)
JP (1) JP4289507B2 (zh)
CN (1) CN101421924A (zh)
WO (1) WO2008056581A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427205B1 (en) * 2011-12-16 2013-04-23 Motorola Solutions, Inc. Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer
KR101543378B1 (ko) 2014-12-19 2015-08-11 엘아이지넥스원 주식회사 다중 위상 동기 루프 회로 구조의 주파수 합성 장치 및 이의 동작 방법
KR101543379B1 (ko) 2014-12-19 2015-08-11 엘아이지넥스원 주식회사 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러
CN111434055B (zh) * 2017-12-12 2023-02-28 三菱电机株式会社 光通信装置、控制方法和记录介质
CN110988466A (zh) * 2019-12-11 2020-04-10 云南大学 一种基于双模的高精度频率计

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962644A (en) * 1975-05-30 1976-06-08 Tennelec, Inc. Crystalless scanning radio receiver controlled by processing means
JPS593891B2 (ja) * 1979-01-17 1984-01-26 ソニー株式会社 受信検出回路
US4302778A (en) * 1980-06-30 1981-11-24 Zenith Radio Corporation AFT-wide automatic frequency control system and method
US4545072A (en) * 1982-02-22 1985-10-01 Motorola, Inc. Method and apparatus for eliminating interference due to spurious signals generated in synthesized receivers
US4510623A (en) * 1982-07-23 1985-04-09 General Electric Company Television channel lockout
US4551856A (en) * 1983-05-16 1985-11-05 Motorola, Inc. Synthesized multiple conversion receiver system with provision for avoiding receiver self-quieting spurious response
GB2155263A (en) * 1984-03-02 1985-09-18 Philips Electronic Associated Frequency synthesised multichannel radio apparatus
US4679246A (en) * 1985-05-01 1987-07-07 General Electric Company One-shot tuning circuit
US4727591A (en) * 1986-09-04 1988-02-23 Arvin Industries, Inc. Microprocessor controlled tuning system
WO1991008618A1 (en) * 1989-11-29 1991-06-13 Matsushita Electric Industrial Co., Ltd. Receiver
JPH0541664A (ja) 1991-08-07 1993-02-19 Nec Ic Microcomput Syst Ltd 周波数シンセサイザ
JP2816038B2 (ja) * 1991-10-28 1998-10-27 三洋電機株式会社 Ｐｌｌ周波数シンセサイザ回路
DE4323795C2 (de) * 1992-07-15 1998-04-16 Futaba Denshi Kogyo Kk Funksteuerungseinrichtung
US5678211A (en) * 1992-08-28 1997-10-14 Thomson Consumer Electronics, Inc. Television tuning apparatus
JPH08340254A (ja) 1995-06-12 1996-12-24 Fujitsu Ltd 周波数シンセサイザ
JPH10191314A (ja) * 1996-12-20 1998-07-21 Fujitsu General Ltd ディジタルｃｓ受信装置
JPH10322252A (ja) 1997-05-16 1998-12-04 Toa Corp 周波数選択装置及び該周波数選択装置を用いた無線送信機及び無線受信機
FI112741B (fi) * 1998-11-26 2003-12-31 Nokia Corp Menetelmä ja järjestely RF-signaalien lähettämiseksi ja vastaanottamiseksi tiedonsiirtojärjestelmien erilaisissa radiorajapinnoissa
JP2000286731A (ja) * 1999-03-30 2000-10-13 Aiwa Co Ltd 記憶機能付き受信装置
JP2000307458A (ja) 1999-04-21 2000-11-02 Nec Corp Ｐｌｌ内蔵チューナｉｃ
JP2006005489A (ja) * 2004-06-15 2006-01-05 Sharp Corp Ｐｌｌ回路および高周波受信装置

Also Published As

Publication number Publication date
EP2091150A4 (en) 2010-08-25
WO2008056581A1 (fr) 2008-05-15
JP4289507B2 (ja) 2009-07-01
US7825702B2 (en) 2010-11-02
JP2008118586A (ja) 2008-05-22
US20090128197A1 (en) 2009-05-21
EP2091150A1 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
CN101421924A (zh) 合成器模块
CN1784831B (zh) 低抖动双环路分数n型合成器的方法和装置
US7925463B2 (en) Method and system for compensating temperature readings from a temperature sensing crystal integrated circuit
US3864637A (en) Frequency regulation of voltage controlled oscillators using clock-driven digital counters
TWI444835B (zh) A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same
GB2304259B (en) Radio apparatus suitable for use with an information processor
CN103378856B (zh) 自动校正振荡信号的方法及其装置
CN101719766A (zh) 频率生成技术
CN101652928B (zh) 振荡频率控制电路
CN101420294A (zh) 一种时钟锁相环控制方法及装置
SE446799B (sv) Mottagare forsedd med en avstemningskrets
SE454035B (sv) Radiomottagare
CN203340051U (zh) 锁相环系统
JPS6069909A (ja) 自動選局装置
JP3868943B2 (ja) 選局装置及びラジオ受信機
JPH11168399A (ja) 受信回路
JP2004146892A (ja) 周波数変調装置およびその変調周波数測定方法
CN100574107C (zh) 音频时钟信号生成装置
EP2658121B1 (en) Tuner with calibration of center frequency of IF notch filter and calibration of S-Meter
RU1795415C (ru) Устройство синтеза испытательного сигнала измерителей фазочастотных характеристик
JP3807134B2 (ja) 発振回路
JPH04235618A (ja) マイクロコンピュータシステム
JPH0736522B2 (ja) Ｐｌｌロック検出回路
JPS5943010B2 (ja) 選局装置
RU2002111328A (ru) Устройство автоматического выбора рабочих частот

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090429