JPS5943010B2 - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPS5943010B2 JPS5943010B2 JP7383779A JP7383779A JPS5943010B2 JP S5943010 B2 JPS5943010 B2 JP S5943010B2 JP 7383779 A JP7383779 A JP 7383779A JP 7383779 A JP7383779 A JP 7383779A JP S5943010 B2 JPS5943010 B2 JP S5943010B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- local oscillator
- oscillation frequency
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビ等に用いる選局装置に関し、その目的と
するところはジャストチューニングを取る際にナユーナ
が実際に出力している中間周波数（以後ＩＦと称す）と
規定のＩＦとを比較して一致するように局部発振器を制
（財）して確実な同調が得られる選局装置を提供するに
ある。
するところはジャストチューニングを取る際にナユーナ
が実際に出力している中間周波数（以後ＩＦと称す）と
規定のＩＦとを比較して一致するように局部発振器を制
（財）して確実な同調が得られる選局装置を提供するに
ある。
従来の選局装置は第１図に示すように入力装置１からの
所望チャンネルを指示する信号ｆこより中央処理装置（
以後ＣＰＵと称す）３をリセットして所望ナヤンネルに
対応する局部発振周波数のデータをメモリ４から読み出
す。
所望チャンネルを指示する信号ｆこより中央処理装置（
以後ＣＰＵと称す）３をリセットして所望ナヤンネルに
対応する局部発振周波数のデータをメモリ４から読み出
す。
そのデータをＤ／Ａ変換器５に入力し、Ｄ／Ａ変換器５
からのデータに対応した同調用電圧をナユーナ６に出力
して所望のチャンネルに対して同調し、受信を可能とす
る。
からのデータに対応した同調用電圧をナユーナ６に出力
して所望のチャンネルに対して同調し、受信を可能とす
る。
ナユーナ６の出力をＡＦＣ回路７に入力し、ＡＦＣ回路
回路用力をＣＰＵ３に入力してＤ／Ａ変換器５への出力
を調整し、目的の同調周波数を保持する。
回路用力をＣＰＵ３に入力してＤ／Ａ変換器５への出力
を調整し、目的の同調周波数を保持する。
このような従来の選局装置では確実な同調を得るために
ＡＦＣ回路を設けなければならず、また、ＣＰＵはメモ
リからデータを読み出し、次段（こ転送する程度の機能
であるために使用効率が悪い。
ＡＦＣ回路を設けなければならず、また、ＣＰＵはメモ
リからデータを読み出し、次段（こ転送する程度の機能
であるために使用効率が悪い。
更に、選択したチャンネルが放送をしていない場合、次
の局にスキップさせる機能を付加するにはＩＦ倍信号有
無を検出する装置等の関部回路を多く必要とする等の欠
点があった。
の局にスキップさせる機能を付加するにはＩＦ倍信号有
無を検出する装置等の関部回路を多く必要とする等の欠
点があった。
本発明は上記欠点を解消したもので、その実施例を第２
図〜第４図に示して説明すると、まず、第４図において
、チューナ６は高周波増幅器１０、混合器１１、チャー
ジポンプ８によって発振周波数を制菌される局部発振器
１２、ＩＦ増幅器１３から成り、チューナ６の出力とし
てＩＰ倍信号テレビのＩＦ段に出力すると共（こその一
部をカウンタ９に供給する。
図〜第４図に示して説明すると、まず、第４図において
、チューナ６は高周波増幅器１０、混合器１１、チャー
ジポンプ８によって発振周波数を制菌される局部発振器
１２、ＩＦ増幅器１３から成り、チューナ６の出力とし
てＩＰ倍信号テレビのＩＦ段に出力すると共（こその一
部をカウンタ９に供給する。
また、局部発振器１２の出力を混合器１１に供給すると
共にその一部をカウンタ９に供給できるようなチューナ
６を用い、カウンタ９は混合器１１の出力であるＩＦ倍
信号周波数と局部発振器１２の局部発振周波数とを計数
できるようになっている。
共にその一部をカウンタ９に供給できるようなチューナ
６を用い、カウンタ９は混合器１１の出力であるＩＦ倍
信号周波数と局部発振器１２の局部発振周波数とを計数
できるようになっている。
次に、第２図、第３図において、入力装置１からの所望
のチャンネルの信号をＣＰＵ３に入力するとＣＰＵ３の
レジスタがリセットされて初期設定されると共に所望の
チャンネルに対応する局部発振周波数のデータをメモリ
４から読み出し、そのデータを保持する。
のチャンネルの信号をＣＰＵ３に入力するとＣＰＵ３の
レジスタがリセットされて初期設定されると共に所望の
チャンネルに対応する局部発振周波数のデータをメモリ
４から読み出し、そのデータを保持する。
チューナ６の局部発振器１２からの発振出力を分周して
、あるいは直接カウンタ９で計数し、その計数値をＣＰ
Ｕ３に入力してＣＰＵ３で保持しである局部発振周波数
のデータと比較する。
、あるいは直接カウンタ９で計数し、その計数値をＣＰ
Ｕ３に入力してＣＰＵ３で保持しである局部発振周波数
のデータと比較する。
そして、比較した結果、局部発振器１２の出力を規定の
周波数範囲（目的の周波数ｆｄｅｓ）こ対しその前後の
近傍の周波数±ｆｓを加えた周波数範囲ｆｄｅｓ±ｆｓ
）に入るようにチャージポンプ８の出力をＹｉｌＪＸ］
する。
周波数範囲（目的の周波数ｆｄｅｓ）こ対しその前後の
近傍の周波数±ｆｓを加えた周波数範囲ｆｄｅｓ±ｆｓ
）に入るようにチャージポンプ８の出力をＹｉｌＪＸ］
する。
局部発振器１２の発振周波数が規定の周波数範囲内に入
るとＣＰ Ｕ ３の制菌信号によってチャージポンプ８
の出力電圧を固定すると共にカウンタ９をリセットし、
次に、カウンタ９はＣＰＵ３の制（財）によってチュー
ナ６の混合器１１が出力するＩＦ倍信号周波数を計数す
るように切換えられる。
るとＣＰ Ｕ ３の制菌信号によってチャージポンプ８
の出力電圧を固定すると共にカウンタ９をリセットし、
次に、カウンタ９はＣＰＵ３の制（財）によってチュー
ナ６の混合器１１が出力するＩＦ倍信号周波数を計数す
るように切換えられる。
また、メモリ４には局部発振周波数のデータと共に、正
規のＩＦのデータも予め記憶されており、ＣＰＵ３はこ
のＩＦデータをメモリ４から読み出してＣＰＵ３に保持
する。
規のＩＦのデータも予め記憶されており、ＣＰＵ３はこ
のＩＦデータをメモリ４から読み出してＣＰＵ３に保持
する。
カウンタ９でＩＦ倍信号計数し、その計数値をＣＰＵ３
に入力して、正規のＩＦと比較し、正規のＩＦと一致す
るようにチャージポンプ８の出力電圧を制（財）して局
部発振器１２の発振周波数を制置する。
に入力して、正規のＩＦと比較し、正規のＩＦと一致す
るようにチャージポンプ８の出力電圧を制（財）して局
部発振器１２の発振周波数を制置する。
その際、チャージポンプに入力される制菌信号は比ｆｌ
Ｊされた正規のＩＦと実際にチューナ６から出力される
ＩＦとの差に応じてパルス幅が変化するようになってお
り、そのパルス幅は周波数差に比例する。
Ｊされた正規のＩＦと実際にチューナ６から出力される
ＩＦとの差に応じてパルス幅が変化するようになってお
り、そのパルス幅は周波数差に比例する。
選択したチャンネルを受信している間はＩＦ倍信号一致
を検出しつづけ、一致が得られなくなると制菌信号を出
力してＩＦを常時一定に保つように働く。
を検出しつづけ、一致が得られなくなると制菌信号を出
力してＩＦを常時一定に保つように働く。
なお、２は受信チャンネルを表示する表示器である。
斜上のように本発明は局部発振周波数を計数して所望の
チャンネルの規定周波数範囲まで局部発振器の発振周波
数を割肌し、次に、チューナのＩＦを計数して正規のＩ
Ｆと一致するように局部発振器の発振周波数を制菌し、
選択したチャンネルを受信している間はＩＦの一致を検
出制菌しつづけるので、特別に弁別回路等のＡＦＣ動作
に必要な夕１部回路（ＡＦＣ回路）を設けなくても常（
こ正規のＩＦが得られ、また、同一チャンネルでも地域
ζこよっては周波数が異なるが、必ず放送周波数は規定
周波数範囲に入っており（入るように規定周波数範囲を
定めてあろう、必ずＩＰが得られるので確実に同調が取
れる。
チャンネルの規定周波数範囲まで局部発振器の発振周波
数を割肌し、次に、チューナのＩＦを計数して正規のＩ
Ｆと一致するように局部発振器の発振周波数を制菌し、
選択したチャンネルを受信している間はＩＦの一致を検
出制菌しつづけるので、特別に弁別回路等のＡＦＣ動作
に必要な夕１部回路（ＡＦＣ回路）を設けなくても常（
こ正規のＩＦが得られ、また、同一チャンネルでも地域
ζこよっては周波数が異なるが、必ず放送周波数は規定
周波数範囲に入っており（入るように規定周波数範囲を
定めてあろう、必ずＩＰが得られるので確実に同調が取
れる。
従って、メモリのデータを書き換える作業を不要となす
。
。
同調を取るためにＩＦを検出するので、もし所望したチ
ャンネルが放送をしていなかった場合はＩＦがないこと
を検出して、次のチャンネル（こ自動的に切換えること
が容易にでき、かつ、新たに外部回路を付加する必要も
ない。
ャンネルが放送をしていなかった場合はＩＦがないこと
を検出して、次のチャンネル（こ自動的に切換えること
が容易にでき、かつ、新たに外部回路を付加する必要も
ない。
ＣＰＵはメモリの読み出し、局部発振周波数の判別、Ｉ
Ｆの判別、局部発振器の制（財）を行なうのでＣＰＵの
使用効率が非常（こ高いものとなる等の極めて大きな効
果を奏する。
Ｆの判別、局部発振器の制（財）を行なうのでＣＰＵの
使用効率が非常（こ高いものとなる等の極めて大きな効
果を奏する。
第１図は従来の選局装置を示すブロック図、第２図は本
発明による実施例を示すブロック図、第３図は実施例の
フローチャート、第４図は実施例に採用するチューナを
示すブロック図である。 １・・・・・・入力装置、２・・・・・・表示器、３・
・・・・・中火処理装置、４・・・・・・メモリ、６・
・・・・・チューナ、８・・・・・・チャージポンプ、
９・・・・・・カウンタ。
発明による実施例を示すブロック図、第３図は実施例の
フローチャート、第４図は実施例に採用するチューナを
示すブロック図である。 １・・・・・・入力装置、２・・・・・・表示器、３・
・・・・・中火処理装置、４・・・・・・メモリ、６・
・・・・・チューナ、８・・・・・・チャージポンプ、
９・・・・・・カウンタ。
Claims (1)
- １ 所望のチャンネルを指示する入力装置と、各チャン
ネルに対応した局部発振周波数と正規の中間周波数との
値を記憶するメモリと、ナユーナの局部発振器の局部発
振周波数出力又は中間周波数出力を計数するカウンタと
、２つの周波数を比較するとともに周波数の差に対応し
た信号発生する中央処理装置と、該中央処理装置から発
生される該信号に応じて前記局部発振器の発振周波数を
制菌する制菌信号を発生するチャージポンプとを具備し
、前記中央処理装置は前記メモリから局部発振周波数を
読み出すと共に、前記カウンタからの出力と比較し、そ
の差に応じた信号をチャージポンプに入力して前記局部
発振器の発振周波数を制餌し、該発振周波数が所定の値
以内になると前記メモリから正規の中間周波数を読み出
して前記チューナの中間周波数出力と比較し、その差に
応じた信号をチャージポンプに入力するようにしたこと
を特徴とする選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7383779A JPS5943010B2 (ja) | 1979-06-12 | 1979-06-12 | 選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7383779A JPS5943010B2 (ja) | 1979-06-12 | 1979-06-12 | 選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55165023A JPS55165023A (en) | 1980-12-23 |
| JPS5943010B2 true JPS5943010B2 (ja) | 1984-10-19 |
Family
ID=13529643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7383779A Expired JPS5943010B2 (ja) | 1979-06-12 | 1979-06-12 | 選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943010B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194619A (en) * | 1981-05-27 | 1982-11-30 | Toshiba Corp | Control circuit for discrimination of auto search stop of receiver |
| US4601060A (en) * | 1984-10-24 | 1986-07-15 | Rca Corporation | Automatic digital fine tuning system |
-
1979
- 1979-06-12 JP JP7383779A patent/JPS5943010B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55165023A (en) | 1980-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
| US4317213A (en) | Television reception interfering apparatus | |
| JPS627728B2 (ja) | ||
| KR960000523B1 (ko) | 수신기 | |
| JPS6257147B2 (ja) | ||
| WO1985005744A1 (en) | Frequency controlled oscillator | |
| JPS6114693B2 (ja) | ||
| JPS625492B2 (ja) | ||
| JPS5943010B2 (ja) | 選局装置 | |
| US4337486A (en) | Synchronizing signal discriminator for use in channel selection apparatus of television receiver | |
| KR930006673B1 (ko) | 미동조 장치 | |
| KR960012692B1 (ko) | 텔레비젼 수상기의 중간주파수 조정회로 | |
| JPH0631779Y2 (ja) | 電子選局装置 | |
| JP2790121B2 (ja) | 受信機 | |
| JPH03270507A (ja) | Ａｆｃ回路 | |
| JP2959126B2 (ja) | 受信装置 | |
| JPH0795109A (ja) | マルチプレクス回路 | |
| JPS6233400Y2 (ja) | ||
| JPS6013118Y2 (ja) | バツクアツプ回路 | |
| JPS5934015B2 (ja) | デイジイタル値のセツト回路 | |
| JPH05259998A (ja) | 受信装置 | |
| KR840001206B1 (ko) | 텔레비젼 수상기 | |
| JPS5844678Y2 (ja) | 通信機の周波数表示装置 | |
| JPS6322493B2 (ja) | ||
| JPS5846729A (ja) | 周波数帯自動同調可変周波数発振器 |