JPS6013118Y2

JPS6013118Y2 - バツクアツプ回路

Info

Publication number: JPS6013118Y2
Application number: JP3607479U
Authority: JP
Inventors: 昇染野
Original assignee: ソニー株式会社
Priority date: 1979-03-20
Filing date: 1979-03-20
Publication date: 1985-04-26
Also published as: JPS55135555U

Description

【考案の詳細な説明】この考案は、例えはプリセット式受信機のバックアップ
回路に関する。

プリセット式のＡＭ受信機は、例えば第１図に示すよう
に構成されている。

すなわち、第１図において、１０は受信回路を示し、１
１は高周波同調回路１２は高周波アンプ、１３はミキサ
回路、１４は局部発振回路、１５は中間周波アンプ、１
６は検波回路、１７は低周波アンプ、１８はスピーカで
ある。

また、２０ハＰＬＬを示し、発振回路１４がｖＣＯと
され、その発振信号がプログラマブルカウンタ２１に供
給されて１／Ｎの周波数に分周され、その分周信号が位
相比較回路２２に供給されると共に、発振回路２３にお
いて基準となる発振信号が形成され、この信号が分周回
路２３に供給されて周波数が例えば９ｋＨｚの信号に分
周され、この信号が比較回路２２に供給される。

そして、比較回路２２の比較出力が局発回路（ＶＣＯ）
１４及び同調回路１１の例えば可変容量ダイオードに制
御電圧として供給される。

従って、定常時には、カウンタ２１の出力信号の周波数
は、分周回路２４からの分周信号の周波数９ｋＨ２に等
しくなるので、このときの局発回路１４の発振周波数は
ＮＸ９ｋＨｚとなり、従って、このとき、周波数
ＮＸ９−４５０ｋＨｚの放送が、中間周波数４５０
ｋＨｚの中間周波信号に変換される。

従って、カウンタ２１の分周比Ｎを、Ｎ＝１０９〜２２
９の間で１ずつ変更すれば、５３１〜１６１１ｋＨ２の
帯域を９ｋＨｚステツプで受信できる。

さらに、３０は分周比Ｎを変更して受信周波数のスキャ
ンを行うための選局制御回路を示し、３１はそのスキャ
ン用のアップダウンカウンタ（スキャンカウンタ）で、
このカウンタ３１のカウント値Ｎがカウンタ２１に転送
されてその分周比Ｎとなる。

また、３２はカウンタ３１のカウント入力となる周波数
１０Ｈｚ程度のパルス（スキャンパルス）Ｐ３□を形
成するパルス形成回路、Ｓｕは受信周波数を上昇方向に
スキャンするためのアップスイッチ１、Ｓｄは下降方向
にスキャンするためのダウンスイッチ、３５．３６は立
ち下がりトリガタイプのＲ３７９７１７０７１回路で、
フリップフロップ回路３６の出丈ＩＱａｅがカウンタ３
１にカウントモードの制御信号として供給され、Ｑ３３
＝“１”のときにはアップカウントモード、Ｑ３８＝“
０”のときにはダウンカウントモードとされる。

さらに、３８は例えば７局分の放送局の周波数データを
記憶しておくためのＲＡＭ、３７はそのＲＡＭ３８の書
き込み及び読み出しあるいはアドレス指定などを行う制
御回路、Ｓｍは放送の周波数データを記憶させるための
メモリスイッチ、Ｓ１〜Ｓ７は第１〜第７チヤンネルを
選局する選局スイッチである。

なお、実際には、ＰＬＬ２０は１チツプＩＣ化され、制
御回路３０も１チツプＩＣ化されている。

また、４１は中間周波信号を検波及び整形して放送の有
無を検出する検出回路で、放送の受信レベルが所定値ｖ
ｔｈ以上のときには、検出回路４１の出力Ｑ４１は“１
°゛となる。

従って、例えばアップスイッチＳｕをオンにすると、こ
のスイッチ出力がオア回路３４を通じてフリップフロッ
プ回路３５にセット入力として供給され、その出力Ｑ３
５は“１゛°になる。

従って、形成回路３２からのパルスＰ３□がアンド回路
３３を通じてカウンタ３１にカウント入力として供給さ
れる。

また、このとき、スイッチＳｕの出力によりフリップフ
ロップ回路３６がセットされてその出力Ｑ３６が°１゛
となるので、カウンタ３１はアップカウントモードとさ
れる。

従って、カウンタ３１のカウント値Ｎは、パルスＰ３□
ごとに１ずつ増加していき、これにつれてカウンタ２１
の分周比Ｎも１ずつ上昇していく。

従って、受信周波数は、１ステツプずつ、すなわち、９
ｋＨｚずつ上昇していく。

そして、受信周波数がある周波数ｆ＋になったとき、放
送が受信できたとすれば、このとき、検出回路４１の出
力Ｑ４□が“１゛になり、これがフリップフロップ回路
３５にリセット入力として供給され、その出力Ｑあは“
０パとなる。

従って、パルスＰ３□はカウンタ３１に供給されなくな
り、カウンタ３１のカウントが停止するので、以後、こ
の周波数ｆ＋における受信状態が続く。

一方、ダウンスイッチＳｄをオンにすると、同様にして
カウンタ３１にパルスＰ３□が供給されると共に、スイ
ッチＳｄの出力によりフリップフロップ回路３６がリセ
ットされてＱ３６＝“０パとなるので、カウンタ３１は
ダウンカウントモードとされる。

従って、カウンタ３１のカウント値Ｎは、パルスＰ３２
ごとに１ずつ減少していくので、受信周波数は９ｋＨ２
ずつ下降していく。

そして、放送を受信できれば、検出回路４１の出力Ｑ４
１によりその受信周波数で停止する。

従って、スイッチＳｕ、Ｓｄを操作することにより受
信周波数のスキャンが行われ、任意の周波数の放送を選
局できる。

そして、ある周波数ｆ、の放送の受信時、メモリスイッ
チＳｍをオンにしながら選局スイッチＳ１〜Ｓ７のうち
の任意のスイッチＳｊをオンにすると、このときのカウ
ンタ３１のカウント値Ｎｉが、ＲＡＭ３８の対応するメ
モリ番地Ａｊに書き込まれる。

なお、このカウント値Ｎｉの書き込み、すなわち、放送
の周波数データの書き込みは、スイッチＳ１〜Ｓ７に対
応して７局分できる。

そして、ＲＡＭ３＄に放送の周波数データが書き込まれ
ている場合には、選局スイッチＳ１〜Ｓ７のうちの任意
のスイッチＳｊをオンにすると、ＲＡＭ３８の対応する
メモリ番地Ａｊから周波数データＮｉが読み出され、こ
れがカウンタ３１にセットされる。

従って、カウンタ２１の分周比ＮもＮｉとなるので、以
後、対応する周波数ｆ、の放送の受信状態となる。

こうして、第１図の受信機では、スイッチＳｕ、ｓｃ
ｔの操作により受信周波数をスキャンしての受信ができ
、スイッチＳｍの操作により周波数データのプリセット
ができると共に、スイッチＳ１〜Ｓ７を操作すれば、プ
リセットしておいた放送を選局できる。

ところで、このような受信機では、電源を電池とした場
合、その電池の交換時、ＲＡＭ３８に電圧が供給されな
くなるので、このＲＡＭ３８に記憶されている周波数デ
ータは消えてしまう。

そこで、電池のプリセット受信機では、電源回路を第２
図に示すように構成してＲＡＭ３８をバックアップして
いる。

すなわち、選局制御回路３０をＩＣ化する場合、Ｃ−Ｍ
ＯＳ−ＩＣ化すると共に、ＲＡＭ３８のバックアップ電
源端子（ホット側電源端子）と、回路３１〜３７のメイ
ン電源端子（ホット側電源端子）とを分離しておく。

そして、回路１０，２０．３０を図の実線で示すように
接続する。

なお、Ｅは電源用の電池、Ｓは電源スィッチ、Ｃはバッ
クアップ用のコンデンサである。

コノヨウニすルト、ＲＡＭ３８はＣ−ＭＯＳ−ＩＣ化
することによりバックアップ時の消費電流が１μＡ以下
になる。

従って、電池Ｅの交換時には、スイッチＳをオフにして
おけば、電池Ｅをはずしても、ＲＡＭ３ｆｉはコンデン
サＣの充電電圧によりバックアップされ、周波数データ
は消えない。

例えば、コンデンサＣの容量はを１００μＦとすれば、
数分間はバックアップできる。

ところが、このような回路では、通常の使用時、スイッ
チＳをオンにすると、電池Ｅからかなりのラッシュカレ
ントが回路１０．２０に流れると共に、コンデンサＣの
充電電荷もラッシュカレントとして流れるのでＲＡＭ３
８の電源電圧が低下してしまう。

この場合、受信回路１０の電源ラインには、一般にデカ
ップリング用として大容量のコンデンサが接続されてい
るので、電源スィッチＳの投入時のラッシュカレントは
かなり大きく、従って、ＲＡＭ３ｆｉの電源電圧は大幅
に低下し、バックアップ電圧（例えば１．ＩＶ）以下
となることがある。

そして、バックアップ電圧以下になれば、もはやＲＡＭ
３８の内容はでたらめになり、プリセットされていた放
送の選局はできなくなってしまう。

また、電源投入時、ＲＡＭ３ｇの電源電圧がバックアッ
プ電圧以下にならないまでも、あまり電圧変動が激しい
と、ＲＡＭ３ｇの内容が変化することがある。

すなわち、第２図の回路は、電池Ｅの交換に対しては、
ＲＡＭ３８をバックアップできるが、電源スィッチＳの
投入時の電圧変動に対してはＲＡＭ３ｇをバックアップ
できないことがある。

また、コンデンサＣに代えて第２図に破線で示すように
、バックアップ用の電池Ｅｂ及び逆流防止用のダイオー
ドＤを接続した回路もある。

この回路によれば、電源スィッチＳの投入時にも、ＲＡ
Ｍ３ｇは電池Ｅｂによりバックアップされるので、ＲＡ
Ｍ３８の内容が消えることはない。

しかし、この回路では、電池ＥｂやダイオードＤを必要
とするので、コストアップになり、また、電池Ｅｂの保
守が問題になってしまう。

この考案は、これらの点にかんがみ、電池Ｅの交換時は
勿論のこと、電源スィッチＳの投入時にもＲＡＭ３８を
バックアップでき、しかも、コストアップや保守に問題
を生じないバックアップ回路を提供しようとするもので
ある。

以下その一例について説明しよう。

第３図において、バックアップ用の大容量のコンデンサ
Ｃと、所定のインダクタンスを有するコイルＬとが直列
接続され、この直列回路が電池Ｅに並列接続されると共
に、コンデンサＣの両端が、ＲＡＭ３８のバックアップ
電源端子及び共通端子（アース側電源端子）に接続され
る。

さらに、回路１０，２０．３１〜３７のホット側電源端
子が電源スィッチＳを通じて電池Ｅの一端に接続され、
アース側電源端子が電池Ｅの他端に接続される。

このような構成によれば、通常の使用状態にあるとき（
定常時）には、電池Ｅの電圧が、コイルＬを通じてＲＡ
Ｍ３８及び回路３・１〜３７に供給されると共に、スイ
ッチＳを通じて回路１０．２０に供給される。

従って、第１図において説明した動作を行うことができ
る。

また、電池Ｅの交換時には、スイッチＳをオフにした状
態で行う。

そのようにすれば、電池Ｅをはずしても、コンデンサＣ
の充電電圧がＲＡＭ３８に供給されるので、ＲＡＭ３８
をバックアップできる。

さらに、電源スィッチＳの投入時には、電池Ｅカラ回路
１０，２０に大きなラッシュカレントが流れる。

しかし、この場合、コンデンサＣの充電電荷が回路１０
．２０に流れようとしても、その電流路にはコイルＬが
接続されているので、コンデンサＣから回路１０．２０
にラッシュカレントが流れることはできない。

すなわち、電源スィッチＳの投入時、回路１０．２０に
大きなラッシュカレントが流れ、このため回路１０．２
０への供給電圧が一時的に低下することがあっても、コ
ンデンサＣに直列接続されたコイルＬのインダクタンス
によりこのコンデンサＣの両端電圧が供給電圧の一時的
低下に追従して急激に減少することはなく、従って、Ｒ
ＡＭ３８の内容が電源投入時に乱されることがない。

従って、コンデンサＣの充電電圧は、電源スィッチＳの
投入時にも安定なので、ＲＡＭ３８の内容が電源投入時
に乱されることがない。

このコイルＬのインダクタンスは、ＲＡＭ３８のバック
アップ時の消費電流及びバックアップ電圧、コンデンサ
Ｃの容量、電池Ｅの内部抵抗及び電圧などによって決ま
るが、実験によれば、第２図で述べた数値例の場合（電
池Ｅの電圧は４．５Ｖ）、コイルＬのインダクタンスを
４７０μＨとすることにより電源投入時におけるＲＡＭ
３８のバックアップを十分確実に行うことができた。

こうして、この考案によれば、電池Ｅの交換時は勿論の
こと、電源スィッチＳの投入時にも、ＲＡＭ３ｇをバッ
クアップすることができる。

しかも、そのための構成は、小さなインダクタンスのコ
イルＬを１個追加するだけでよいので、はとんどコスト
アップとならず、また、保守が全く不要である。

さらに、制御回路３０の内部で発生したノイズが電源ラ
インに乗っても、これはコイルＬで阻止され、受信回路
１０には流れないので、受信機としての特性を向上させ
ることができる。

なお、上述において、コイルＬは第４図に示すように電
源ラインのホット側に接続してもよい。

また、コイルＬの代わりに抵抗器としてもよい。

【図面の簡単な説明】

第１図はプリセット式受信機の一例をの系統図、第２図
は従来例の接続図、第３図及び第４図はこの考案の一例
の接続図である。１０は受信回路、２０はＰＬＬ、３０は選局制御回路で
ある。

Claims

【実用新案登録請求の範囲】

メモリを（： −ＭＯＳ−ＩＣで構成し、大容量のコン
デンサと所定のインダクタンスまたは抵抗を有する素子
とを直列接続し、この直列回路を電源に並列接続し、上
記コンデンサに上記メモリのバックアップ電源端子及び
共通端子を接続し、上記コンデンサの端子電圧を上記メ
モリに供給して上記メモリのバックアップを行うように
したバックアップ回路。