KR102046580B1 - 주파수 합성 방법 및 그 장치 - Google Patents

주파수 합성 방법 및 그 장치 Download PDF

Info

Publication number
KR102046580B1
KR102046580B1 KR1020130036462A KR20130036462A KR102046580B1 KR 102046580 B1 KR102046580 B1 KR 102046580B1 KR 1020130036462 A KR1020130036462 A KR 1020130036462A KR 20130036462 A KR20130036462 A KR 20130036462A KR 102046580 B1 KR102046580 B1 KR 102046580B1
Authority
KR
South Korea
Prior art keywords
channel
channel codes
channel code
codes
error
Prior art date
Application number
KR1020130036462A
Other languages
English (en)
Other versions
KR20140120552A (ko
Inventor
한상욱
이성준
강인엽
조병학
이준희
전시범
최종원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130036462A priority Critical patent/KR102046580B1/ko
Priority to US14/244,206 priority patent/US9490829B2/en
Publication of KR20140120552A publication Critical patent/KR20140120552A/ko
Application granted granted Critical
Publication of KR102046580B1 publication Critical patent/KR102046580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성 장치 및 방법에 관한 것으로서, 주파수 합성 장치는, 기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드를 출력하는 뱅크 변환기와, 상기 뱅크 변환기로부터 출력된 채널 코드에 오프셋을 적용하여 변경된 채널 코드를 생성하는 채널 코드 매핑기와, 상기 변경된 채널 코드를 바탕으로 다수의 커패시터에 의한 총 커패시턴스를 제어하고, 총 커패시턴스에 의한 주파수를 발진하는 전압 제어 발진기를 포함한다.

Description

주파수 합성 방법 및 그 장치{METHOD FOR SYNTHESIS FREQUENCY AND AN APPARATUS THEREOF}
본 발명은 주파수 합성기(frequency synthesizer)에 관한 것으로서, 특히 주파수 합성기에서 전압 제어 발진기의 주파수를 제어하기 위한 관한 것이다.
주파수 합성기(frequency synthesizer)는 전압제어를 통해 다양한 주파수를 발생시키는 전압 제어 발진기(VCO: Voltage Controlled Oscillator)와 전압 제어 발진기에서 발생된 주파수를 피드백 루프(feed-back loop)로 고정시켜 주파수의 안정도를 높이는 위상 고정 루프(PLL; Phase Locked Loop)로 구성된다.
전압 제어 발진기는 주로 코일의 인덕턴스(inductance)와 커패시터의 정전용량(capacitance)에 의해 발진 주파수가 결정되는 LC 발진 방식을 이용한다. LC 발진 방식을 이용하는 전압 제어 발진기에서 인덕터와 커패시터의 값을 고정하고 입력 전압만을 변경시켜 발생 주파수를 변경시키는 경우, 매우 큰 VCO 이득(gain)이 필요하며, 전력 소모와 위상 잡음이 증가하게 된다. 이에 따라, 최근에는 채널 코드를 기반으로 전압 제어 발진기의 커패시턴스를 조절하여 공진주파수(resonant frequency)를 변경시키는 방식이 제안되고 있다. 이와 같은 방식의 전압 제어 발진기는 다수의 커패시터와 다수의 스위치로 구성된 커패시터 뱅크 배열을 포함하고, 입력되는 채널 코드에 따라 다수의 스위치를 제어하여 총 커패시턴스를 변경시키는 바이너리 가중 배열(binary weighted array) 방식에 따라 동작한다.
바이너리 가중 배열 방식을 이용하는 전압 제어 발진기에서 채널 코드에 의해 변경되는 총 커패시턴스는 선형성(linearity)을 가져야 한다. 즉, 전압 제어 발진기의 채널 코드를 차례로 증가시킬 경우, 채널 코드 각각에 대응하는 커패시턴스의 총합들은 동일한 간격으로 증가해야 한다. 하지만 프로세서 변화(process variation) 혹은 주변 커패시턴스(fringe capacitance)로 인해, 커패시턴스의 총합의 간격이 일정하지 않게 되는 경우가 발생한다. 이는, 결과적으로 전압 제어 발진기의 발진 주파수의 간격이 균일하지 않게 되는 상황으로 이어진다.
예를 들어, 이상적인 전압 제어 발진기에 입력되는 채널 코드의 값이 차례로 증가할 때, 전압 제어 발진기의 발진 주파수 값이 차례로 증가해야 한다. 그러나, 도 1에 도시된 바와 같이, 채널 코드의 값이 차례로 증가할 때 특정 채널코드들에 대응하는 주파수들의 간격이 좁아지거나, 역전되는 현상이 나타난다. 예를 들어, 도 2에 도시된 바와 같이, 채널 코드가 31에서 32로 변경될 때, 채널 코드 31에 대응하여 발진된 주파수보다 채널 코드 32에 대응하여 발진된 주파수가 더 낮은 값을 갖게 되는 역전 현상이 발생한다. 또한, 채널 코드가 63에서 64로 변경될 때에 두 개의 채널 코드 각각에 대응하여 발진된 주파수가 동일한 현상이 발생될 수 있다. 또한, 채널 코드가 95에서 96으로 변경될 때, 채널 코드 95에 대응하는 주파수와 채널 코드 96에 대응하는 주파수 사이의 간격이 다른 채널 코드들에 대응하는 주파수 사이의 간격에 비해 좁아지는 현상이 발생될 수 있다.
이와 같이, 전압 제어 발진기에서 발진되는 주파수 간격이 좁아지거나, 역전되는 경우 주파수 합성기에서 두 개의 인접한 주파수 중에서 원하는 주파수를 구분하는데 필요한 시간(frequency lock time)이 길어지는 문제점이 발생한다. 또한, 바이너리 가중 배열 방식에서는 바이너리 검색 알고리즘을 이용하는데 이는 선형 검색 방식과는 달리, 검색 중에 에러가 발생하게 되면 최종적으로 원하는 주파수를 검색할 수 없게되는 상황이 발생될 수 있다. 예를 들어, 도 2에 도시된 바와 같이 채널 코드가 31에서 32로 변경될 때에 주파수 역전 현상이 발생되는 경우, 바이너리 검색 과정 중에 잘못된 커패시터 뱅크 코드로 접근하게 되고, 결과적으로 원하는 주파수를 검색하지 못하게 될 수 있다.
따라서, 주파수 검색 효율을 향상시키기 위해, 전압 제어 발진기의 선형성을 보장하기 위한 기술이 제안될 필요가 있다.
따라서, 본 발명의 실시 예는 주파수 합성기(frequency synthesizer)에서 전압 제어 발진기의 주파수 간격을 제어하기 위한 방법 및 장치에 관한 것이다.
본 발명의 다른 실시 예는 주파수 합성기에서 전압 제어 발진기의 선형성을 보장하기 위해, 전압 제어 발진기로 입력되는 채널코드를 선택적으로 제거 및 재배열하는 방법 및 장치에 관한 것이다.
본 발명의 또 다른 실시 예는 주파수 합성기에서 전압 제어 발진기로 입력되는 채널 코드에 오프셋을 적용하여 채널 코드를 재배열하는 방법 및 장치에 관한 것이다.
본 발명의 실시 예에 따르면, 주파수 합성 장치는, 기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드를 출력하는 뱅크 변환기와, 상기 뱅크 변환기로부터 출력된 채널 코드에 오프셋을 적용하여 변경된 채널 코드를 생성하는 채널 코드 매핑기와, 상기 변경된 채널 코드를 바탕으로 다수의 커패시터에 의한 총 커패시턴스를 제어하고, 총 커패시턴스에 의한 주파수를 발진하는 전압 제어 발진기를 포함한다.
본 발명의 실시 예에 따르면, 주파수 합성 방법은, 기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드를 생성하는 과정과, 상기 생성된 채널 코드에 오프셋을 적용하여 상기 채널 코드를 변경시키는 과정과, 상기 변경된 채널 코드를 바탕으로 전압 제어 발진기의 총 커패시턴스를 제어하여 주파수를 발진하시키는 과정을 포함한다.
전자 장치의 주파수 합성 장치는, 기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드를 출력하는 뱅크 변환기와, 상기 뱅크 변환기로부터 출력된 채널 코드에 오프셋을 적용하여 변경된 채널 코드를 생성하는 채널 코드 매핑기와, 상기 변경된 채널 코드를 바탕으로 다수의 커패시터에 의한 총 커패시턴스를 제어하고, 총 커패시턴스에 의한 주파수를 발진하는 전압 제어 발진기를 포함한다.
본 발명의 실시 예에서는 바이너리 가중 배열 방식을 이용하는 커패시터 뱅크 배열 구조의 전압 제어 발진기를 포함하는 주파수 합성기에서, 전압 제어 발진기로 입력되는 채널코드에 오프셋을 적용하여 채널코드를 선택적으로 제거하고, 이를 통해 채널 코드를 재배열함으로써, 전압 제어 발진기의 발진 주파수 간격이 불균일하게 나타나는 현상을 방지할 수 있으며, 이에 따라 주파수 합성기의 락 타임(lock time)을 감소시킬 수 있고, 전자 장치의 통신 방식 혹은 채널 전환을 용이하게 수행할 수 있으며 전력 소모를 감소시킬 수 있는 효과가 있다.
도 1은 종래 기술에 따른 전압 제어 발진기에서 발생되는 주파수 간격을 도시하는 도면,
도 2는 종래 기술에 따른 전압 제어 발진기에서 채널 코드에 따라 불균일하게 나타나는 주파수 간격을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 주파수 합성기의 블럭 구성을 도시하는 도면,
도 4는 도 3의 채널 코드 매핑기의 상세한 블럭 구성을 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 주파수 합성기에서 채널 코드를 재배열하는 예를 나타내는 도면, 및
도 6은 본 발명의 실시 예에 따른 주파수 합성기의 동작 절차를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 설명에서는 전자 장치에 구비된 주파수 합성기(frequency synthesizer)에서 전압 제어 발진기의 주파수 간격을 제어하기 위한 기술에 관해 설명할 것이다.
도 3은 본 발명의 실시 예에 따른 주파수 합성기의 블럭 구성을 도시하고 있다.
도 3을 참조하면, 주파수 합성기는 위상 주파수 검출기(Phase Freqeuncy Detector, 300), 충전펌프(Charge Pump, 310), 저역필터(Low Pass Filter, 320), 자동 뱅크 변환기(Auto Bank Changer, 330), 채널 코드 매핑기(Channel Code Mapper, 340), 전압 제어 발진기(Voltage controlled Oscillator, 350), 전치분주기(Prescaler, 360), 분주기(Divider, 370), 델타-시그마 변조기(Delta-sigma modulator)를 포함하여 구성될 수 있다.
위상 주파수 검출기(300)는 입력되는 기준 주파수 신호와 분주기(370)로부터 출력되는 피드백 주파수 신호를 비교하여 기준 주파수 신호와 피드백 신호의 위상 차이를 측정하고, 측정된 위상 차이를 나타내는 클럭 신호를 생성하여 출력한다. 이때, 기준 주파수 신호는 온도보상수정발진기(TCXO: Temperature Compensated X-tal Oscillator)로부터 출력되는 신호일 수 있다.
충전 펌프(310)는 위상 차이를 나타내는 클럭 신호를 입력받고, 입력된 클럭 신호의 펄스 폭에 대응하는 전하(혹은 전류)량을 밀어내거나 당겨오는 기능을 수행한다. 저역 필터(320)는 일반적으로 루프 필터라고 불리는 필터로서, 충전 펌프(310)에 의해 입력되는 전하를 축적하였다가 방출하며, 미리 설정된 낮은 주파수 대역에 대응하는 신호를 필터링하고, 필터링 결과를 전압 제어 발진기(350)로 제공한다.
자동 뱅크 변환기(330)는 전압 제어 발진기(350)의 발진 주파수를 제어하기 위한 채널 코드들을 생성하여 출력한다. 예를 들어, 전압 제어 발진기(350)에 포함된 커패시터 뱅크 배열이 M개의 커패시터로 구성된 경우, 자동 뱅크 변환기(330)는 0부터 M^2-1까지에 대응하는 각각의 숫자를 나타내는 M비트의 채널 코드들을 출력할 수 있다. 즉, 자동 뱅크 변환기(330)는 M^2개의 채널 코드들을 출력할 수 있다. 자동 뱅크 변환기(330)는 기준 주파수와 피드백된 주파수를 비교하여, 기준 주파수에 가능한 가까운 발진 주파수를 발생시키는 채널 코드가 선택될 때까지 미리 설정된 방식에 따라 채널 코드를 변경하여 생성 및 출력할 수 있다.
채널 코드 매핑기(340)는 자동 뱅크 변환기(330)로부터 출력되는 채널 코드들을 검사하여, 문제가 될 수 있는 채널 코드를 제거하는 기능을 수행한다. 즉, 채널 코드 매핑기(340)는 자동 뱅크 변환기(330)로부터 출력되는 코드들 중에서 오류 발생 가능성이 있는 채널 코드들을 제거하고, 나머지 코드들을 전압 제어 발진기(350)로 제공한다. 여기서, 오류 발생 가능성이 있는 채널 코드는 전압 제어 발진기(350)에서 발생되는 발진 주파수의 간격을 불균일하게 하는 채널 코드, 즉, 다른 채널코드와의 주파수 간격이 임계 간격보다 작거나, 주파수 역전 현상을 발생시키는 채널 코드를 의미한다. 이하에서는 설명의 편의를 위해, 오류 발생 가능성이 있는 채널 코드를 오류 채널 코드라 칭하기로 한다. 이때, 오류 채널 코드는 채널 코드의 상위 N개의 비트 혹은 상위 N개의 바이트를 기반으로 결정할 수 있다. 예를 들어, 채널 코드 매핑기(340)는 연속된 채널 코드들 중에서 상위 첫 번째 비트 혹은 상위 두 번째 비트의 값이 변경되는 연속된 두 개의 코드들을 오류 채널 코드들로 결정할 수 있다. 일 예로, 자동 뱅크 변환기(330)로부터 "0000000, 0000001, 0000010, ..., 0111111, 1111111"의 채널 코드들이 입력되는 경우, 채널 코드 매핑기(340)는 상위 두 번째 비트가 0에서 1로 변경되는 채널코드 "0011111(31)" 및 "0100000(32)"을 오류 채널 코드로 결정하고, 상위 첫 번째 비트가 0에서 1로 변경되는 채널코드 "0111111(63)" 및 "1000000(64)"를 오류 채널 코드로 결정하고, 또한 상위 두 번째 비트가 0에서 1로 변경되는 채널코드 "1011111(95)" 및 "1100000(96)"를 오류 채널 코드로 결정할 수 있다. 이때, 채널 코드 매핑기(340)는 상위 N번째 비트의 값이 0에서 1로 변경되는 두 개의 채널 코드들을 모두 오류 채널 코드로 결정할 수도 있고, 두 개의 채널 코드들 중에서 작은 값을 갖는 채널 코드만을 오류 채널 코드로 결정할 수도 있고, 큰 값을 갖는 채널 코드만을 오류 채널 코드로 결정할 수도 있다. 또한, 채널 코드 매핑기(340)는 상위 N번째 비트의 값이 변경되는 두 개의 채널 코드들 중에서, 전체 채널 코드들에 대응하는 주파수 간격을 보다 균일하게 하는 하나의 채널 코드를 오류가 발생하지 않는 정상 채널 코드로 결정하고, 나머지 하나의 채널 코드를 오류 채널 코드로 결정할 수 있다. 여기서, 오류 채널 코드는 채널 코드 매핑기(340)가 자동 뱅크 변환기(330)로부터 채널 코드를 입력받기 이전에, 미리 설정된 방식에 따라 미리 결정할 수도 있으며, 사업자 혹은 설계자로부터 직접 입력받을 수도 있다.
채널 코드 매핑기(340)는 오류 채널 코드를 제거하기 위해, 자동 뱅크 변환기(330)로부터 입력되는 채널 코드들 각각에 오프셋을 적용하여 입력 채널 코드들을 재배열한다. 이때, 오프셋은 오류 채널 코드를 제거하고, 전압 제어 발진기(350)로 입력될 채널 코드들을 재배열하기 위해 채널 코드 각각에 적용되는 값을 의미한다. 채널 코드 매핑기(340)는 전체 채널 코드들을 다수의 구간으로 구분한 후, 구분된 각각의 채널 코드 구간에 대해 서로 다른 오프셋을 적용하여, 오류 채널 코드를 제거할 수 있다. 예를 들어, 채널 코드 매핑기(340)는 오류 채널 코드가 "31", "63" 및 "95"인 경우, 채널 코드 1 내지 31에 대한 오프셋을 -1, 채널 코드 32 내지 62에 대한 오프셋을 0, 채널 코드 63 내지 93에 대한 오프셋을 1, 채널 코드 94 내지 127에 대한 오프셋을 2로 설정하여, 입력되는 0 내지 127의 채널 코드들이 "31", "63" 및 "95"를 포함하지 않는 코드들로 재배열되도록 한다.
더하여, 본 발명의 실시 예에 따라, 채널 코드 매핑기(340)는 도 4에 도시된 바와 같이, 다수 개의 레지스터(410)와 다수개의 오프셋(411)을 포함하는 저장부(400)와 오프셋 결정기(420) 및 가산기(430)를 포함하여 구성될 수 있다. 이때, 채널 코드 매핑기(340)는 저장부(400)에 포함된 채널 코드별 오프셋 정보를 기반으로 오프셋 결정기(420)에서 입력 채널 코드에 대응하는 오프셋을 결정한 후, 가산기(430)에서 결정된 오프셋을 입력 채널 코드에 가산하여 출력할 수 있다.
자세히 말해, 저장부(400)는 오류 채널 코드를 나타내는 다수의 레지스터들(410)을 포함하고, 오류 채널 코드를 기준으로 결정된 채널코드별 오프셋(411)을 저장한다. 예를 들어, 레지스터 #1은 오류 채널 코드가 31 및 32이고, 레지스터 #2는 오류 채널 코드가 62 및 63이고, 레지스터 #3은 오류 채널 코드가 95 및 96임을 나타낼 수 있다. 또 다른 예로, 레지스터 #1은 오류 채널 코드가 31이고, 레지스터 #2는 오류 채널 코드가 63이고, 레지스터 #3은 오류 채널 코드가 95임을 나타낼 수도 있다. 또 다른 예로, 레지스터들은 오류 채널 코드를 기반으로 구분된 채널 코드 구간들을 나타낼 수 있다. 즉, 레지스터 #1은 0 내지 31을 나타내고, 레지스터 #2는 32 내지 62를 나타내고, 레지스터 #3은 레지스터 3은 63 내지 93을 나타내고, 레지스터 #4는 95 내지 127을 나타낼 수 있다. 또한, 저장부(400)는 다수의 오프셋(410)을 저장한다. 이때 다수의 오프셋(411) 각각은 오류 채널 코드로 구분되는 다수의 채널 코드 구간 각각에 매핑될 수 있다. 예를 들어, 채널 코드 1 내지 31에 대한 오프셋은 -1, 채널 코드 32 내지 62에 대한 오프셋은 0, 채널 코드 63 내지 93에 대한 오프셋은 1, 채널 코드 94 내지 127에 대한 오프셋은 2로 매핑될 수 있다. 여기서, 레지스터 및 오프셋은 외부 접근에 의해 설정 및 변경될 수 있으며, 미리 설정된 방식에 따라 입력 채널 코드를 고려하여 자동으로 설정 및 변경될 수도 있을 것이다.
오프셋 결정기(420)는 다수의 레지스터(410) 및 다수의 오프셋(411)을 기반으로 자동 뱅크 변환기(330)로부터 입력되는 채널 코드에 대응하는 오프셋을 결정한다. 예를 들어, 오프셋 결정기(420)는 입력되는 채널 코드와 각 레지스터 값을 비교하여 입력 채널 코드에 대응하는 레지스터를 결정하고, 결정된 레지스터에 매핑된 오프셋을 입력 채널 코드의 오프셋으로 결정할 수 있다. 오프셋 결정기(420)는 입력 채널 코드에 대응하는 오프셋을 가산기(430)로 출력한다. 가산기(430)는 자동 뱅크 변환기(330)로부터 입력되는 채널 코드에 오프셋 결정기(420)로부터 출력되는 오프셋을 더하여 그 결과값을 전압 제어 발진기(350)로 제공한다. 이와 같은 동작을 통해, 채널 코드 매핑기(340)는 도 5에 도시된 바와 같이, 오류 채널 코드가 "31", "63" 및 "95"로 설정된 경우, 채널 코드 1 내지 31에 오프셋 -1(520-1)을 더하고, 채널 코드 32 내지 62에 오프셋 0(520-2)을 더하고, 채널 코드 63 내지 93에 오프셋 1(520-3)을 더하고, 채널 코드 94 내지 127에 대한 오프셋 2(520-4)를 더하여 출력함으로써, 오류 채널 코드인 31, 63, 95를 포함하지 않도록 재배열된 코드들을 전압 제어 발진기(350)로 제공할 수 있다.
전압 제어 발진기(350)는 커패시터 뱅크 배열을 포함하여, 입력되는 채널 코드에 따라 전체 커패시턴스를 변경시키고, 이에 따라 발진 주파수를 변경한다. 이때, 커패시터 뱅크 배열은 적어도 하나의 인덕터, 병렬로 연결된 다수 개의 커패시터 및 다수 개의 커패시터 각각에 연결된 다수 개의 스위치로 구성될 수 있다. 즉, 전압 제어 발진기(350)는 다수의 커패시터에 연결된 다수의 스위치 각각을 입력되는 채널 코드에 따라 온/오프함으로써, 전체 커패시턴스를 변경시키고, 변경된 전체 커패시턴스에 대응하는 주파수를 발생시킨다. 예를 들어, 전압 제어 발진기(350)의 커패시터 뱅크 배열이 M개의 커패시터를 포함하는 경우, 전압 제어 발진기(350)는 0부터 M^2-1까지에 대응하는 숫자를 나타내는 M비트의 채널 코드들을 입력받을 수 있다. 이때, 전압 제어 발진기(350)는 M비트를 구성하는 M개의 비트 각각을 M개의 커패시터 각각에 연결된 M개의 스위치와 매핑하여, M개의 비트 각각의 값에 따라 M개의 스위치가 온/오프되도록 한다. 예를 들어, 전압 제어 발진기(350)는 입력되는 M비트의 채널 코드의 하위 1번째 비트부터 상위 M번째 비트 각각이 제 1 스위치 내지 제 M 스위치와 매핑되도록 구성됨으로써, 전압 제어 발진기(350)로 입력되는 채널 코드의 n번째 비트가 1이면, 대응하는 제 n 스위치가 온되어 해당 커패시터의 커패시턴스를 변경시키는 방식으로 주파수를 변경하여 발생시킬 수 있다. 물론, 전압 제어 발진기(350)는 설계 방식에 따라 다르게 설정될 수도 있을 것이다.
전치분주기(360)와 분주기(370)는 전압 제어 발진기(350)의 출력주파수를 미리 설정된 비율로 분주하여 출력한다. 예를 들어, 전압 제어 발진기(350)의 출력 주파수가 800MHz인 경우, 전치분주기(360)는 800MHz를 1/100로 분주하여 8MHz로 변경하여 출력할 수 있다. 이때, 분주기(370)에서 출력 주파수를 분주하는 비율은 델타-시그마 변조기(380)로부터 입력되는 신호에 의해 변경될 수 있다.
델타-시그마 변조기(380)는 분주기(370)에서 출력 주파수를 분주하는 비율을 제어하기 위한 신호를 출력한다.
도 6은 본 발명의 실시 예에 따른 주파수 합성기의 동작 절차를 도시하고 있다.
도 6을 참조하면, 주파수 합성기는 601 동작에서 기준 주파수와 피드백된 주파수를 바탕으로 채널 코드를 생성한다. 여기서, 기준 주파수는 온도보상수정발진기(TCXO: Temperature Compensated X-tal Oscillator)로부터 출력되는 신호일 수 있다. 또한, 피드백 주파수는 주파수 합성 기 내 전압 제어 발진기로부터 출력되는 주파수 신호일 수 있다.
주파수 합성기는 603 동작에서 생성된 채널 코드에 대응하는 오프셋을 결정한다. 이때, 주파수 합성기는 채널 코드의 상위 N개의 비트 값을 기준으로 오류 채널 코드를 결정할 수 있으며, 오류 채널 코드를 기준으로 각 채널 코드의 오프셋 값을 결정할 수 있다. 예를 들어, 7비트로 구성된 채널 코드가 입력되는 것을 가정할 때, 주파수 합성기는 상위 두 번째 비트가 0에서 1로 변경되는 연속된 채널코드들 "0011111(31)" 및 "0100000(32)"을 오류 채널 코드로 결정하고, 상위 첫 번째 비트가 0에서 1로 변경되는 연속된 채널코드들 "0111111(63)" 및 "1000000(64)"를 오류 채널 코드로 결정하고, 또한 상위 두 번째 비트가 0에서 1로 변경되는 채널코드들 "1011111(95)" 및 "1100000(96)"를 오류 채널 코드로 결정할 수 있다. 이때, 주파수 합성기는 오류 채널 코드를 바탕으로 채널 코드 1 내지 31에 대한 오프셋을 -1, 채널 코드 32 내지 62에 대한 오프셋을 0, 채널 코드 63 내지 93에 대한 오프셋을 1, 채널 코드 94 내지 127에 대한 오프셋을 2로 미리 결정할 수 있다. 이에 따라, 주파수 합성기는 생성된 채널 코드가 5인 경우 오프셋을 -1로 결정할 수 있고, 생성된 채널 코드가 32인 경우 오프셋을 0으로 결정할 수 있다.
주파수 합성기는 605 동작에서 오프셋을 생성된 채널 코드에 적용하여 새로운 채널 코드를 생성한다. 즉, 주파수 합성기는 601 동작을 통해 생성된 채널 코드에 오프셋을 적용하여 새로운 채널 코드를 생성함으로써, 오류 채널 코드를 제거할 수 있다.
새로운 채널 코드를 생성한 주파수 합성기는 607 동작에서 새로운 채널 코드를 바탕으로 전압 제어 발진기의 커패시턴스를 조절하여, 조절된 커패시턴스에 대응하는 주파수를 발진시킨다. 이때, 주파수 합성기는 전압 제어 발진기의 커패시터 뱅크 배열 내에 포함된 다수개의 커패시터에 연결된 다수의 스위치에 대한 온/오프를 채널 코드를 바탕으로 제어함으로써, 전압 제어 발진기의 총 커패시턴스를 변경시킬 수 있으며, 이에 따라 총 커패시턴스에 대응하는 주파수를 발진시킬 수 있다.
주파수 합성기는 원하는 발진 주파수가 발생될 때까지 601 동작 내지 607 동작을 반복하여 수행할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에서는 주파수 합성기에서 전압 제어 발진기(350)로 입력될 채널 코드에서 오류 채널 코드를 제거함으로써, 전압 제어 발진기(350)에서 균일한 간격의 주파수들을 생성하도록 할 수 있다. 즉, 본 발명의 실시 예에서는 채널 코드 재배열을 통해 커패시턴스 뱅크 배열의 오류를 보정하여 주파수 합성기가 정상적으로 동작할 수 있도록 하고, 이에 따라 모든 대역의 주파수를 안정적으로 지원할 수 있으며, 채널 코드 변경 시에 락 타임(lock time)이 대폭 감소되도록 하여 교정 시간을 감소시킬 수 있는 효과가 있다. 물론, 상술한 실시 예에 따라 오류 채널 코드를 제거하는 경우, 바이너리 검색 알고리즘의 특성으로 인해 1 LSB의 오류가 발생할 수 있으나, 일반적으로 1 LSB의 오류는 주파수 합성기에서 감당 가능하도록 설계되기 때문에 시스템 전체 측면에서 볼 때, 문제가 되지 않는 정도이다. 결과적으로, 본 발명의 실시 예에서는 주파수 합성기의 성능을 열화시키지 않도록 채널 코드를 최적화하였으므로, 모뎀에서 별도의 작업을 수행하지 않고, RFIC(Radio Frequency Integrated Circuit)에서 자체적인 교정(calibration)을 통해 빠른 시간 내에 안정화된 성능을 제공할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 주파수 합성 장치에 있어서,
    기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드들을 출력하는 변환기와,
    상기 변환기로부터 출력되는 상기 채널 코드들의 일부인 N개 비트들에 기반하여 오류 채널 코드를 결정하고, 상기 결정된 오류 채널 코드에 기반하여 상기 채널 코드들에 대한 오프셋들을 결정하고, 상기 채널 코드들에 상기 오프셋들을 적용하여 변경된 채널 코드들을 생성하는 매핑기와,
    상기 변경된 채널 코드들에 기반하여 다수의 커패시터들의 총 커패시턴스를 제어하고, 상기 총 커패시턴스에 대응하는 주파수를 발진하는 전압 제어 발진기를 포함하고,
    상기 오프셋들은, 상기 변환기로부터 출력되는 상기 채널 코드들로부터 상기 오류 채널 코드를 배제하기 위해 결정되고,
    상기 오프셋들은, 상기 채널 코드들에 각각 대응하고,
    상기 오류 채널 코드는, 상기 주파수의 간격 오류(interval error)를 발생시키는 장치.
  2. 제 1항에 있어서,
    상기 채널 코드들의 일부인 N개 비트들은, 상기 채널 코드들의 상위 N개 비트들인 장치.
  3. 제 2항에 있어서,
    상기 매핑기는, 상기 변환기로부터 출력되는 상기 채널 코드들에 상기 채널 코드들에 대한 오프셋들을 적용하여, 상기 전압 제어 발진기로 제공될 채널 코드들로부터 상기 오류 채널 코드를 제거하는 장치.
  4. 제 2항에 있어서,
    상기 매핑기는, 연속된 채널 코드들 중에서 상위 N개 비트들 중 적어도 하나의 비트 값이 변경되는 연속된 두 개의 채널 코드들을 결정하고, 상기 결정된 두 개의 채널 코드들 중에서 적어도 하나를 상기 오류 채널 코드로 결정하는 장치.
  5. 제 4항에 있어서,
    상기 매핑기는, 채널 코드별 발진 주파수 사이의 간격에 기반하여 상기 두 개의 채널 코드들 중에서 하나의 채널 코드를 상기 오류 채널 코드로 결정하는 장치.
  6. 제 2항에 있어서,
    상기 매핑기는, 출력된 채널 코드와 상기 오류 채널 코드를 비교하여 상기 출력된 채널 코드에 대한 오프셋을 결정하는 오프셋 결정기와,
    상기 출력된 채널 코드와 상기 결정된 오프셋을 가산하는 가산기를 포함하는 장치.
  7. 제 1항에 있어서,
    상기 전압 제어 발진기는,
    적어도 하나의 인덕터, 각각 병렬로 연결된 다수 개의 커패시터들을 포함하는 커패시터 뱅크 배열과, 상기 다수 개의 커패시터들 각각에 연결된 다수 개의 스위치들을 포함하고,
    상기 전압 제어 발진기는 상기 변경된 채널 코드들에 따라 상기 다수 개의 스위치들의 온/오프를 제어하는 장치.
  8. 제 1항에 있어서,
    상기 기준 주파수 신호와 상기 피드백되는 주파수 신호간의 위상 차에 대응하는 클럭 펄스 신호를 출력하는 위상 주파수 검출기와,
    상기 위상 주파수 검출기로부터 출력된 상기 클럭 펄스 신호에 따라 전하량을 출력하는 충전 펌프와,
    입력되는 전하를 축적하였다가 방출하고, 상기 전압 제어 발진기로 제공하기 전에 미리 결정된 낮은 주파수 대역에 대응하는 신호를 필터링하는 저역 필터와,
    상기 전압 제어 발진기의 발진 주파수를 미리 결정된 비율로 분주하고,
    상기 위상 주파수 검출기로 피드백하는 분주기를 더 포함하는 장치.
  9. 주파수 합성 방법에 있어서,
    기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드들을 생성하는 과정과,
    상기 생성된 채널 코드들의 일부인 N개 비트들에 기반하여 오류 채널 코드를 결정하는 과정과,
    상기 결정된 오류 채널 코드에 기반하여 상기 채널 코드들에 대한 오프셋들을 결정하는 과정과,
    상기 채널 코드들에 상기 오프셋들을 적용하여 상기 채널 코드들을 변경시키는 과정과,
    상기 변경된 채널 코드들에 기반하여 전압 제어 발진기의 총 커패시턴스를 제어하여 주파수를 발진시키는 과정을 포함하고,
    상기 오프셋들은, 변환기로부터 출력되는 채널 코드들로부터 상기 오류 채널 코드를 배제하기 위해 결정되고,
    상기 오프셋들은, 상기 채널 코드들에 각각 대응하고,
    상기 오류 채널 코드는, 상기 주파수의 간격 오류(interval error)를 발생시키는 방법.
  10. 제 9항에 있어서,
    상기 채널 코드들의 일부인 N개 비트들은, 상기 채널 코드들의 상위 N개 비트들인 방법.
  11. 제 10항에 있어서,
    상기 생성된 채널 코드들에 상기 채널 코드들에 대한 오프셋들을 적용하여, 상기 전압 제어 발진기로 제공될 채널 코드들로부터 상기 오류 채널 코드를 제거하는 과정을 더 포함하는 방법.
  12. 제 10항에 있어서,
    상기 오류 채널 코드를 결정하는 과정은,
    연속된 채널 코드들 중에서 상위 N개 비트들 중 적어도 하나의 비트 값이 변경되는 연속된 두 개의 채널 코드들을 결정하고, 상기 결정된 두 개의 채널 코드들 중에서 적어도 하나를 상기 오류 채널 코드로 결정하는 과정을 포함하는 방법.
  13. 제 12항에 있어서,
    상기 결정된 두 개의 채널 코드들 중에서 적어도 하나를 상기 오류 채널 코드로 결정하는 과정은,
    채널 코드별 발진 주파수 사이의 간격에 기반하여 상기 두 개의 채널 코드들 중에서 하나의 채널 코드를 상기 오류 채널 코드로 결정하는 과정을 포함하는 방법.
  14. 제 10항에 있어서,
    상기 채널 코드들을 변경시키는 과정은,
    생성된 채널 코드와 상기 오류 채널 코드를 비교하여 상기 생성된 채널 코드에 대한 오프셋을 결정하는 과정과,
    상기 생성된 채널 코드와 상기 결정된 오프셋을 가산하는 과정을 더 포함하는 방법.
  15. 제 9항에 있어서,
    상기 전압 제어 발진기는,
    적어도 하나의 인덕터, 각각 병렬로 연결된 다수 개의 커패시터들을 포함하는 커패시터 뱅크 배열과, 상기 다수 개의 커패시터들 각각에 연결된 다수 개의 스위치들을 포함하고,
    상기 전압 제어 발진기는 상기 변경된 채널 코드들에 따라 상기 다수 개의 스위치들을 온/오프하는 방법.
  16. 제 9항에 있어서,
    상기 기준 주파수 신호와 상기 피드백되는 주파수 신호간의 위상 차에 대응하는 클럭 펄스 신호를 출력하는 과정과,
    상기 출력된 클럭 펄스 신호에 따라 전하량을 출력하는 과정과,
    입력되는 전하를 축적하였다가 방출하고, 상기 전압 제어 발진기로 제공하기 전에, 미리 결정된 낮은 주파수 대역에 대응하는 신호를 필터링하는 과정과,
    상기 전압 제어 발진기의 발진 주파수를 미리 결정된 비율로 분주하고, 피드백하는 과정을 더 포함하는 방법.
  17. 주파수 합성을 위한 전자 장치에 있어서,
    기준 주파수 신호와 피드백되는 주파수 신호에 대응하는 채널 코드들을 생성하고, 상기 생성된 채널 코드들의 일부인 N개 비트들에 기반하여 오류 채널 코드를 결정하고, 상기 결정된 오류 채널 코드에 기반하여 상기 채널 코드들에 대한 오프셋들을 결정하고, 상기 채널 코드들에 상기 오프셋들을 적용하여 상기 생성된 채널 코드들을 변경하고, 상기 변경된 채널 코드들에 기반하여 전압 제어 발진기의 총 커패시턴스를 제어하여 주파수를 발진시키는 주파수 합성기를 포함하고,
    상기 오프셋들은, 변환기로부터 출력되는 채널 코드들로부터 상기 오류 채널 코드를 배제하기 위해 결정되고,
    상기 오프셋들은, 상기 채널 코드들에 각각 대응하고,
    상기 오류 채널 코드는, 상기 주파수의 간격 오류(interval error)를 발생시키는 전자 장치.
  18. 제 17항에 있어서,
    상기 채널 코드들의 일부인 N개 비트들은, 상기 채널 코드들의 상위 N개 비트들인 전자 장치.
  19. 제 18항에 있어서,
    상기 주파수 합성기는, 상기 변환기로부터 출력되는 채널 코드들에 상기 채널 코드들에 대한 오프셋들을 적용하여, 상기 전압 제어 발진기로 제공될 채널 코드들로부터 상기 오류 채널 코드를 제거하는 전자 장치.
  20. 제 18항에 있어서,
    상기 주파수 합성기는, 연속된 채널 코드들 중에서 상위 N개 비트들 중 적어도 하나의 비트 값이 변경되는 연속된 두 개의 채널 코드들을 결정하고, 상기 결정된 두 개의 채널 코드들 중에서 적어도 하나를 상기 오류 채널 코드로 결정하는 전자 장치.
KR1020130036462A 2013-04-03 2013-04-03 주파수 합성 방법 및 그 장치 KR102046580B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130036462A KR102046580B1 (ko) 2013-04-03 2013-04-03 주파수 합성 방법 및 그 장치
US14/244,206 US9490829B2 (en) 2013-04-03 2014-04-03 Method for synthesizing frequency and electronic device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130036462A KR102046580B1 (ko) 2013-04-03 2013-04-03 주파수 합성 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20140120552A KR20140120552A (ko) 2014-10-14
KR102046580B1 true KR102046580B1 (ko) 2019-11-19

Family

ID=51654011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036462A KR102046580B1 (ko) 2013-04-03 2013-04-03 주파수 합성 방법 및 그 장치

Country Status (2)

Country Link
US (1) US9490829B2 (ko)
KR (1) KR102046580B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
US8503503B1 (en) * 2007-06-29 2013-08-06 Marvell International Ltd. Agile frequency synthesizer scheme for fast hopping, low phase noise applications
US7579919B1 (en) 2007-10-13 2009-08-25 Weixun Cao Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
KR101360502B1 (ko) * 2010-09-07 2014-02-07 한국전자통신연구원 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Zerbe 외, "A 5 Gb/s Link With Matched Source Synchronous and Common-Mode Clocking Techniques," IEEE Journal of Solid-State Circuits, vol. 46, no. 4, pp. 974-985, 2011. 04.*

Also Published As

Publication number Publication date
KR20140120552A (ko) 2014-10-14
US9490829B2 (en) 2016-11-08
US20140300390A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
US8487707B2 (en) Frequency synthesizer
EP1982410B1 (en) Oscillator gain equalization
US7154342B2 (en) Phase locked loop circuit with a tunable oscillator and an independent frequency converter and frequency counter
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
JP2010252289A (ja) 電圧制御発振器のための補償回路
JP2006086740A (ja) 電圧制御発振器及び通信用半導体集積回路
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
US7023283B2 (en) Wide lock range phase locked loop and method of operation
JP5367075B2 (ja) Ｐｌｌ周波数シンセサイザ
KR101350554B1 (ko) 선형 특성을 개선한 디지털 제어형 발진기
US9490825B2 (en) Adjusting tuning segments in a digitally-controlled oscillator
KR101002244B1 (ko) 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
KR102046580B1 (ko) 주파수 합성 방법 및 그 장치
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US20120075028A1 (en) LC Oscillator
JP2012205137A (ja) Ｐｌｌ回路
JP2006033414A (ja) 位相同期回路
CN107113002B (zh) 振荡器校准
KR100423060B1 (ko) 위상 동기 루프를 이용한 동조 필터 회로
KR20120023997A (ko) 3단계 코어스 튜닝 기법이 적용된 광대역 능동 인덕터를 사용하는 디지털 제어 발진 방법 및 장치
KR101586796B1 (ko) 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법
JP2011166473A (ja) 半導体集積回路
US9621174B2 (en) Frequency calibration method for a voltage-controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant