JP2812276B2 - Ｐｌｌシンセサイザ方式チューナ装置 - Google Patents
Ｐｌｌシンセサイザ方式チューナ装置Info
- Publication number
- JP2812276B2 JP2812276B2 JP7330948A JP33094895A JP2812276B2 JP 2812276 B2 JP2812276 B2 JP 2812276B2 JP 7330948 A JP7330948 A JP 7330948A JP 33094895 A JP33094895 A JP 33094895A JP 2812276 B2 JP2812276 B2 JP 2812276B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- pll synthesizer
- signal
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＰＬＬシンセサイザ
方式チューナ装置に関し、特に衛星放送用のＰＬＬシン
セサイザ方式チューナ装置に関するものである。
方式チューナ装置に関し、特に衛星放送用のＰＬＬシン
セサイザ方式チューナ装置に関するものである。
【０００２】
【従来の技術】この主の従来のチューナ装置の一例を図
３のブロック図に示している。図３において、受信パラ
ボラアンテナ１から受信された衛星放送用の高周波受信
信号はローノイズコンバータ２へ供給されて０．９ＧＨ
ｚ〜２ＧＨｚのＩＦ（中間周波数）帯の信号に変換され
る。
３のブロック図に示している。図３において、受信パラ
ボラアンテナ１から受信された衛星放送用の高周波受信
信号はローノイズコンバータ２へ供給されて０．９ＧＨ
ｚ〜２ＧＨｚのＩＦ（中間周波数）帯の信号に変換され
る。
【０００３】このローノイズコンバータ２は、低雑音増
幅器３と、ミキサ４と、このミキサ４への局部発振出力
を供給する局部発振器５と、ミキサ４の出力であるＩＦ
信号を抽出するＢＰＦ（バンドパスフィルタ）６と、こ
のＩＦ信号７を増幅するＩＦ増幅器８とからなり、この
ＩＦ増幅器８の出力がＩＦ信号９となる。
幅器３と、ミキサ４と、このミキサ４への局部発振出力
を供給する局部発振器５と、ミキサ４の出力であるＩＦ
信号を抽出するＢＰＦ（バンドパスフィルタ）６と、こ
のＩＦ信号７を増幅するＩＦ増幅器８とからなり、この
ＩＦ増幅器８の出力がＩＦ信号９となる。
【０００４】このＩＦ信号９は次段の復調部１０へ入力
されてＰＬＬシンセサイザ２２から供給される復調用の
局部発振信号１５により復調され映像信号２１となって
出力される。
されてＰＬＬシンセサイザ２２から供給される復調用の
局部発振信号１５により復調され映像信号２１となって
出力される。
【０００５】この復調部１０は、前置増幅器１１と、Ａ
ＧＣ回路１２と、このＡＧＣ出力１３とＰＬＬシンセサ
イザ２２の局部発振信号１５とを混合するミキサ１４
と、このミキサ１４の出力１６から所望信号を抽出する
ＳＡＷ（表面弾性波）フィルタ１７と、このＳＡＷフィ
ルタ１７の出力１８を復調する復調器１９とを有してい
る。
ＧＣ回路１２と、このＡＧＣ出力１３とＰＬＬシンセサ
イザ２２の局部発振信号１５とを混合するミキサ１４
と、このミキサ１４の出力１６から所望信号を抽出する
ＳＡＷ（表面弾性波）フィルタ１７と、このＳＡＷフィ
ルタ１７の出力１８を復調する復調器１９とを有してい
る。
【０００６】ＰＬＬシンセサイザ２２はいわゆるＰＬＬ
（フェイズロックドループ）回路構成であり、ＶＣＯ
（電圧制御発振器）２３と、このＶＣＯ２３の発振出力
を分周するプログラマブル分周器２４と、基準信号発生
器２７と、この基準信号を分周する分周器２６と、この
分周出力とプログラマブル分周器２４の出力との位相比
較をなす位相比較器２５と、この位相比較出力を入力と
するループフィルタ２９とを有する。このループフィル
タ２９の出力がＶＣＯ２３の制御電圧として用いられて
いる。
（フェイズロックドループ）回路構成であり、ＶＣＯ
（電圧制御発振器）２３と、このＶＣＯ２３の発振出力
を分周するプログラマブル分周器２４と、基準信号発生
器２７と、この基準信号を分周する分周器２６と、この
分周出力とプログラマブル分周器２４の出力との位相比
較をなす位相比較器２５と、この位相比較出力を入力と
するループフィルタ２９とを有する。このループフィル
タ２９の出力がＶＣＯ２３の制御電圧として用いられて
いる。
【０００７】そして、プログラマブル分周器２４の分周
比を、選局指令に応答して入力される選局入力３４に基
づいてＣＰＵ３３により決定して、ＰＬＬシンセサイザ
２２のＶＣＯ２３の発振出力（局部発振周波数）１５を
決定制御することにより、希望する受信局の選択がなさ
れるようになっている。
比を、選局指令に応答して入力される選局入力３４に基
づいてＣＰＵ３３により決定して、ＰＬＬシンセサイザ
２２のＶＣＯ２３の発振出力（局部発振周波数）１５を
決定制御することにより、希望する受信局の選択がなさ
れるようになっている。
【０００８】この場合、ローノイズコンバータ２におい
ては、受信高周波信号がダウンコンバートによりＩＦ信
号に変換されるものであるが、このダウンコンバート時
に生じるＩＦ信号出力９の標準ＩＦ周波数に対する周波
数偏差は避けることができない。
ては、受信高周波信号がダウンコンバートによりＩＦ信
号に変換されるものであるが、このダウンコンバート時
に生じるＩＦ信号出力９の標準ＩＦ周波数に対する周波
数偏差は避けることができない。
【０００９】そこで、ＣＰＵ３３は、復調器１９から得
られる復調識別信号２０が検出されていない場合には、
このＩＦ信号９の周波数が標準ＩＦ周波数からずれてい
ると判断して、ＰＬＬシンセサイザ２２の発振周波数を
当該標準ＩＦ周波数に対応する出力周波数から許容範囲
内で掃引制御し、復調識別信号２０が得られた時点でこ
の掃引を停止し、希望受信局への同調を行うようになっ
ている。
られる復調識別信号２０が検出されていない場合には、
このＩＦ信号９の周波数が標準ＩＦ周波数からずれてい
ると判断して、ＰＬＬシンセサイザ２２の発振周波数を
当該標準ＩＦ周波数に対応する出力周波数から許容範囲
内で掃引制御し、復調識別信号２０が得られた時点でこ
の掃引を停止し、希望受信局への同調を行うようになっ
ている。
【００１０】また、このローノイズコンバータ２の標準
ＩＦ周波数に対する周波数偏差に対処する技術として、
特開平１−３０５７１８号公報に開示のものがある。
ＩＦ周波数に対する周波数偏差に対処する技術として、
特開平１−３０５７１８号公報に開示のものがある。
【００１１】この技術においては、直前に受信選局した
放送局を再度受信する場合に、テンキー操作による際、
上位桁数を入力すれば、下位桁数のオフセット値は、予
めオフセットメモリに記憶しておいた直前の受信局のオ
フセット値を読出して用いることにより、同調を正確に
行うものである。
放送局を再度受信する場合に、テンキー操作による際、
上位桁数を入力すれば、下位桁数のオフセット値は、予
めオフセットメモリに記憶しておいた直前の受信局のオ
フセット値を読出して用いることにより、同調を正確に
行うものである。
【００１２】
【発明が解決しようとする課題】図３に示した従来技術
においては、ローノイズコンバータ２の出力ＩＦ信号９
の周波数偏差が、最大許容値である場合には、選局操作
毎あるいは電源投入毎に、この最大許容値の周波数偏差
内の周波数帯の全域をＰＬＬシンセサイザ２２によって
掃引することが必要となる。
においては、ローノイズコンバータ２の出力ＩＦ信号９
の周波数偏差が、最大許容値である場合には、選局操作
毎あるいは電源投入毎に、この最大許容値の周波数偏差
内の周波数帯の全域をＰＬＬシンセサイザ２２によって
掃引することが必要となる。
【００１３】一般に、復調器１９の入力での許容入力偏
差に起因する掃引ステップ間隔は細かいために、選局操
作毎あるいは電源投入毎に、上述の如き最大許容周波数
帯全域を掃引制御すると、同調するまでに時間を要する
という問題がある。
差に起因する掃引ステップ間隔は細かいために、選局操
作毎あるいは電源投入毎に、上述の如き最大許容周波数
帯全域を掃引制御すると、同調するまでに時間を要する
という問題がある。
【００１４】後者の特開平１−３０５７１８号公報の技
術では、テンキー操作によりある桁数（上位数桁）は正
確に入力することが必要であり、入力操作の煩わしさが
ある。
術では、テンキー操作によりある桁数（上位数桁）は正
確に入力することが必要であり、入力操作の煩わしさが
ある。
【００１５】本発明の目的は、受信選局操作を簡単にし
たＰＬＬシンセサイザ方式チューナ装置を提供すること
である。
たＰＬＬシンセサイザ方式チューナ装置を提供すること
である。
【００１６】
【課題を解決するための手段】本発明によれば、受信高
周波信号を中間周波信号に変換する周波数変換手段と、
この周波数変換後の出力を復調する復調手段と、前記復
調手段に対して同調選局用の局部発振信号を生成供給す
るＰＬＬシンセサイザ手段と、選局指示に応答して前記
ＰＬＬシンセサイザ手段のプログラマブル分周器の分周
比を決定する制御手段とを含むＰＬＬシンセサイザ方式
チューナ装置であって、前記周波数変換手段は、標準中
間周波数に対して所定周波数偏差をもって周波数変換を
行うよう構成されており、前記制御手段は、直前の選局
動作時における所定偏差補正用の分周比を格納する格納
手段と、 前記選局指示に応答してこの選局周波数に対応
する分周比と前記格納手段からの周波数偏差補正用の分
周比とを加算する加算手段と、 前記ＰＬＬシンセサイザ
手段の出力周波数の掃引のためのアップダウンカウンタ
と、 前記復調手段の復調出力の非検出時にこのアップダ
ウンカウンタの所定方向計数を開始せしめ前記周波数偏
差の範囲より小なる第１の周波数範囲で周波数掃引を行
い、このカウンタの出力と前記加算手段の加算出力とを
加算して前記ＰＬＬシンセサイザ手段へ供給する手段
と、 前記ＰＬＬシンセサイザ手段の周波数の掃引時に前
記復調出力が検出されたときに前記カウンタの計数を停
止せしめ、この時のカウンタ出力と前記周波数偏差補正
用の分周比との加算結果を次回の選局時の周波数偏差補
正用の分周比として前記格納手段に格納する手段と、を
有することを特徴とするＰＬＬシンセサイザ方式チュー
ナ装置が得られる。
周波信号を中間周波信号に変換する周波数変換手段と、
この周波数変換後の出力を復調する復調手段と、前記復
調手段に対して同調選局用の局部発振信号を生成供給す
るＰＬＬシンセサイザ手段と、選局指示に応答して前記
ＰＬＬシンセサイザ手段のプログラマブル分周器の分周
比を決定する制御手段とを含むＰＬＬシンセサイザ方式
チューナ装置であって、前記周波数変換手段は、標準中
間周波数に対して所定周波数偏差をもって周波数変換を
行うよう構成されており、前記制御手段は、直前の選局
動作時における所定偏差補正用の分周比を格納する格納
手段と、 前記選局指示に応答してこの選局周波数に対応
する分周比と前記格納手段からの周波数偏差補正用の分
周比とを加算する加算手段と、 前記ＰＬＬシンセサイザ
手段の出力周波数の掃引のためのアップダウンカウンタ
と、 前記復調手段の復調出力の非検出時にこのアップダ
ウンカウンタの所定方向計数を開始せしめ前記周波数偏
差の範囲より小なる第１の周波数範囲で周波数掃引を行
い、このカウンタの出力と前記加算手段の加算出力とを
加算して前記ＰＬＬシンセサイザ手段へ供給する手段
と、 前記ＰＬＬシンセサイザ手段の周波数の掃引時に前
記復調出力が検出されたときに前記カウンタの計数を停
止せしめ、この時のカウンタ出力と前記周波数偏差補正
用の分周比との加算結果を次回の選局時の周波数偏差補
正用の分周比として前記格納手段に格納する手段と、を
有することを特徴とするＰＬＬシンセサイザ方式チュー
ナ装置が得られる。
【００１７】
【００１８】
【００１９】更に、前記格納手段は、前記加算結果を記
憶する不揮発性メモリと、前記選局指示に応答してこの
不揮発性メモリを読出して記憶するオフセットメモリと
を有し、このオフセットメモリの出力を前記直前の選局
動作時における所定偏差補正用の分周比とすることを特
徴としている。
憶する不揮発性メモリと、前記選局指示に応答してこの
不揮発性メモリを読出して記憶するオフセットメモリと
を有し、このオフセットメモリの出力を前記直前の選局
動作時における所定偏差補正用の分周比とすることを特
徴としている。
【００２０】
【００２１】そして、前記制御手段は、前記第１の周波
数範囲における掃引制御において前記復調出力が検出さ
れないとき更に前記所定偏差の範囲に相当する第２の周
波数範囲において前記ＰＬＬシンセサイザ手段の出力周
波数の掃引をなすよう制御することを特徴としている。
数範囲における掃引制御において前記復調出力が検出さ
れないとき更に前記所定偏差の範囲に相当する第２の周
波数範囲において前記ＰＬＬシンセサイザ手段の出力周
波数の掃引をなすよう制御することを特徴としている。
【００２２】
【発明の実施の形態】本発明の作用について述べる。直
前の選局時におけるプログラマブル分周器のオフセット
分周比（周波数偏差に対応するオフセット値）をオフセ
ットメモリに記憶しておき、選局時にこのオフセット値
を用いてＰＬＬシンセサイザの分周器の分周比を決定制
御する。
前の選局時におけるプログラマブル分周器のオフセット
分周比（周波数偏差に対応するオフセット値）をオフセ
ットメモリに記憶しておき、選局時にこのオフセット値
を用いてＰＬＬシンセサイザの分周器の分周比を決定制
御する。
【００２３】これによって復調出力が検出されない場合
には、最大許容周波数偏差より小の第１の周波数範囲で
ＰＬＬシンセサイザを掃引制御する様に分周比を可変制
御する。これでも復調出力が検出されないときに始めて
最大許容周波数偏差に等しい第２の周波数範囲で掃引制
御を行う。こうすることにより、掃引時間が短くて済み
短時間でかつ簡単に選局が行われて同調する。
には、最大許容周波数偏差より小の第１の周波数範囲で
ＰＬＬシンセサイザを掃引制御する様に分周比を可変制
御する。これでも復調出力が検出されないときに始めて
最大許容周波数偏差に等しい第２の周波数範囲で掃引制
御を行う。こうすることにより、掃引時間が短くて済み
短時間でかつ簡単に選局が行われて同調する。
【００２４】以下に、図面を用いて本発明の実施例につ
いて説明する。
いて説明する。
【００２５】図１は本発明の実施例のブロック図であ
り、図３と同等部分は同一符号にて示している。図３と
異なる部分は制御部３０を追加したことであり、この制
御部３０によりＰＬＬシンセサイザ２２のプログラム分
周器２４の分周比制御を行っている。尚、他の構成につ
いては図３の例と同じであり、その説明は省略するもの
とする。
り、図３と同等部分は同一符号にて示している。図３と
異なる部分は制御部３０を追加したことであり、この制
御部３０によりＰＬＬシンセサイザ２２のプログラム分
周器２４の分周比制御を行っている。尚、他の構成につ
いては図３の例と同じであり、その説明は省略するもの
とする。
【００２６】制御部３０において、ＣＰＵ３３は選局入
力（指令）３４に応答してこの選局に対応する分周比
（Ｍ）３５（予め設定されている）を生成すると共に、
アップダウンカウンタ３７のリセット並びに計数方向及
びスイッチ４３のオンのための制御信号３６を生成す
る。
力（指令）３４に応答してこの選局に対応する分周比
（Ｍ）３５（予め設定されている）を生成すると共に、
アップダウンカウンタ３７のリセット並びに計数方向及
びスイッチ４３のオンのための制御信号３６を生成す
る。
【００２７】オフセットメモリ３１は不揮発性メモリ４
２に格納されている直前のオフセット値（オフセット分
周比）を取り込むものである。アップダウンカウンタ３
７はＣＰＵ３３からの計数方向指示に従ってアップ／ダ
ウン計数を行うもので、この計数出力（Ｎ）３８を加算
器３９の一入力とする。
２に格納されている直前のオフセット値（オフセット分
周比）を取り込むものである。アップダウンカウンタ３
７はＣＰＵ３３からの計数方向指示に従ってアップ／ダ
ウン計数を行うもので、この計数出力（Ｎ）３８を加算
器３９の一入力とする。
【００２８】加算器３９はオフセットメモリ３１からの
オフセット値（Ｌ）３２と計数値（Ｎ）３８とを加算し
て、この加算出力（Ｎ＋Ｌ）４０を不揮発性メモリ４２
へ入力すると共に、加算器４１の一入力とする。
オフセット値（Ｌ）３２と計数値（Ｎ）３８とを加算し
て、この加算出力（Ｎ＋Ｌ）４０を不揮発性メモリ４２
へ入力すると共に、加算器４１の一入力とする。
【００２９】加算器４１はこの加算出力（Ｎ＋Ｌ）４０
とＣＰＵ３３の出力（Ｍ）３５とを加算して、プログラ
マブル分周器２４の分周比２８としてＰＬＬシンセサイ
ザ２２へ供給する。
とＣＰＵ３３の出力（Ｍ）３５とを加算して、プログラ
マブル分周器２４の分周比２８としてＰＬＬシンセサイ
ザ２２へ供給する。
【００３０】スイッチ４３は、ＣＰＵ３３からの制御信
号３６により、選局時または電源投入時のみ閉じて、不
揮発性メモリ４２の内容をオフセットメモリ３１へセッ
トするためのものである。
号３６により、選局時または電源投入時のみ閉じて、不
揮発性メモリ４２の内容をオフセットメモリ３１へセッ
トするためのものである。
【００３１】次に、図１の実施例の動作を図２のフロー
チャートを参照しつつ説明する。ここで、受信パラボラ
アンテナ１にて受信された希望信号はミキサ４にてＩＦ
信号に変換される際、例えば局部発振器５の発振周波数
に±１．５ＭＨｚの偏差が許容されているとすると、Ｉ
Ｆ信号帯にて±１．５ＭＨｚ以内の周波数偏差を伴って
ローノイズコンバータ２から出力されることになる。
チャートを参照しつつ説明する。ここで、受信パラボラ
アンテナ１にて受信された希望信号はミキサ４にてＩＦ
信号に変換される際、例えば局部発振器５の発振周波数
に±１．５ＭＨｚの偏差が許容されているとすると、Ｉ
Ｆ信号帯にて±１．５ＭＨｚ以内の周波数偏差を伴って
ローノイズコンバータ２から出力されることになる。
【００３２】従って、以下の動作説明では、ローノイズ
コンバータ２の局部発振周波数の許容偏差を±１．５Ｍ
Ｈｚとし、ＰＬＬシンセサイザ２２のプログラマブル分
周器２４の分周比が１変化する毎に出力周波数が０．１
２５ＭＨｚ変化するものとする。そして、上記許容偏差
±１．５ＭＨｚよりも小さい範囲における微小掃引範囲
を±０．２５ＭＨｚ（±２５０ＫＨｚ）として説明す
る。
コンバータ２の局部発振周波数の許容偏差を±１．５Ｍ
Ｈｚとし、ＰＬＬシンセサイザ２２のプログラマブル分
周器２４の分周比が１変化する毎に出力周波数が０．１
２５ＭＨｚ変化するものとする。そして、上記許容偏差
±１．５ＭＨｚよりも小さい範囲における微小掃引範囲
を±０．２５ＭＨｚ（±２５０ＫＨｚ）として説明す
る。
【００３３】図２のステップ５０において、選局入力３
４が印加されると、ＣＰＵ３３は加算器４１に対してこ
の選局入力３４に対応する標準分周比３５（Ｍ）を出力
すると共に、アップダウンカウンタ３７を“０”リセッ
トしスイッチ４３を閉じて直前に受信していたときのオ
フセット分周比４０（Ｌ）をオフセットメモリ３１へセ
ットする。
４が印加されると、ＣＰＵ３３は加算器４１に対してこ
の選局入力３４に対応する標準分周比３５（Ｍ）を出力
すると共に、アップダウンカウンタ３７を“０”リセッ
トしスイッチ４３を閉じて直前に受信していたときのオ
フセット分周比４０（Ｌ）をオフセットメモリ３１へセ
ットする。
【００３４】従って、制御部３０からは、選局入力に対
応する標準分周比Ｍに前回受信した際に得られたローノ
イズコンバータ２の出力９の周波数偏差が補正された分
周比２８（Ｍ＋Ｌ）が生成されてＰＬＬシンセサイザ２
２のプログラマブル分周器２４へ入力される。
応する標準分周比Ｍに前回受信した際に得られたローノ
イズコンバータ２の出力９の周波数偏差が補正された分
周比２８（Ｍ＋Ｌ）が生成されてＰＬＬシンセサイザ２
２のプログラマブル分周器２４へ入力される。
【００３５】この時、ＶＣＯ２３の局部発振周波数が同
調周波数に合致していれば、復調器１９から復調映像信
号２１が得られ、同時に復調識別信号２０も生成され
る。よって、ＣＰＵはこの復調識別信号２０を検出する
と、ステップ５２からステップ６９へ移行して、それ以
上の掃引制御は行わず処理終了となる。
調周波数に合致していれば、復調器１９から復調映像信
号２１が得られ、同時に復調識別信号２０も生成され
る。よって、ＣＰＵはこの復調識別信号２０を検出する
と、ステップ５２からステップ６９へ移行して、それ以
上の掃引制御は行わず処理終了となる。
【００３６】しかし、実際にはローノイズコンバータ２
の局部発振器５の発振周波数は経時変化や温度変化等に
よりわずかに変化するので、ステップ５２において復調
識別信号は検出されない。よって、ＣＰＵ３３は、分周
比（Ｍ＋Ｌ）を中心に、ＰＬＬシンセサイザ２２の発振
出力１５の周波数を微小範囲（±０．２５ＭＨｚ）で掃
引すべく、アップダウンカウンタ３７のカウント値Ｎを
±２の範囲内で増減させる（ステップ５３〜６１）。
の局部発振器５の発振周波数は経時変化や温度変化等に
よりわずかに変化するので、ステップ５２において復調
識別信号は検出されない。よって、ＣＰＵ３３は、分周
比（Ｍ＋Ｌ）を中心に、ＰＬＬシンセサイザ２２の発振
出力１５の周波数を微小範囲（±０．２５ＭＨｚ）で掃
引すべく、アップダウンカウンタ３７のカウント値Ｎを
±２の範囲内で増減させる（ステップ５３〜６１）。
【００３７】分周器２４の分周比が１変化すれば、ＰＬ
Ｌシンセサイザ２２の出力１５の周波数は０．１２５Ｍ
Ｈｚ変化するものとしているために、ステップ５３に示
す如く、−２≦Ｎ≦２とすることで、上述した微小範囲
（±０．２５ＭＨｚ）の掃引が可能となる。
Ｌシンセサイザ２２の出力１５の周波数は０．１２５Ｍ
Ｈｚ変化するものとしているために、ステップ５３に示
す如く、−２≦Ｎ≦２とすることで、上述した微小範囲
（±０．２５ＭＨｚ）の掃引が可能となる。
【００３８】尚、ステップ５６（またはステップ６０）
において、Ｎ＋Ｌ＝±１２かどうかを判定しているの
は、Ｎ＋Ｌ＝±１２になれば、許容偏差±１．５ＭＨｚ
の範囲に達してしまうからである。
において、Ｎ＋Ｌ＝±１２かどうかを判定しているの
は、Ｎ＋Ｌ＝±１２になれば、許容偏差±１．５ＭＨｚ
の範囲に達してしまうからである。
【００３９】ローノイズコンバータ２の出力信号９は周
囲環境が急激に変化しない限り周波数変動は微小である
ので、ステップ６１までの短期間においてＶＣＯ２３の
局部発振出力１５が同調周波数に合致し、復調映像信号
が得られることになる。
囲環境が急激に変化しない限り周波数変動は微小である
ので、ステップ６１までの短期間においてＶＣＯ２３の
局部発振出力１５が同調周波数に合致し、復調映像信号
が得られることになる。
【００４０】但し、ローノイズコンバータ２の周囲環境
が大幅に変化して局部発振器５の出力周波数が大きく変
化することを考慮して、ステップ６１までに復調信号が
得られなかった場合には、周波数偏差の許容値の上限と
下限との間で、アップダウンカウンタ３７のカウント値
を増減させ、周波数掃引を行わせ、復調映像信号２１を
得るようにするのである（ステップ６２〜６９）。
が大幅に変化して局部発振器５の出力周波数が大きく変
化することを考慮して、ステップ６１までに復調信号が
得られなかった場合には、周波数偏差の許容値の上限と
下限との間で、アップダウンカウンタ３７のカウント値
を増減させ、周波数掃引を行わせ、復調映像信号２１を
得るようにするのである（ステップ６２〜６９）。
【００４１】そして、最後に同調終了時の加算器３９の
出力（Ｎ＋Ｌ）を最新のオフセット値として不揮発性メ
モリ４２へ記憶し、次回のオフセット値として利用す
る。
出力（Ｎ＋Ｌ）を最新のオフセット値として不揮発性メ
モリ４２へ記憶し、次回のオフセット値として利用す
る。
【００４２】
【発明の効果】叙上の如く、本発明によれば、前回のオ
フセット値を用いてＰＬＬシンセサイザの分周比を決定
し、復調出力が得られなければ、先ず微小の範囲でＰＬ
Ｌシンセサイザの周波数掃引を行うようにしたので、よ
り短い時間で同調が終了できるという効果がある。
フセット値を用いてＰＬＬシンセサイザの分周比を決定
し、復調出力が得られなければ、先ず微小の範囲でＰＬ
Ｌシンセサイザの周波数掃引を行うようにしたので、よ
り短い時間で同調が終了できるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例の動作を示すフローチャートで
ある。
ある。
【図３】従来のＰＬＬシンセサイザ方式チューナ装置の
一例を示すブロック図である。
一例を示すブロック図である。
１ 受信パラボラアンテナ ２ ローノイズコンバータ ３ 低雑音増幅器 ４，１４ ミキサ ５ 局部発振器 ６ バンドパスフィルタ ８ ＩＦ増幅器 １０ 復調部 １１ 前置増幅器 １２ ＡＧＣ回路 １７ ＳＡＷフィルタ １９ 復調器 ２２ ＰＬＬシンセサイザ ２３ ＶＣＯ ２４ プログラマブル分周器 ２５ 位相比較器 ２６ 分周器 ２７ 基準信号発生器 ２９ ループフィルタ ３０ 制御部 ３１ オフセットメモリ ３３ ＣＰＵ ３７ アップダウンカウンタ ３９，４１ 加算器 ４２ 不揮発性メモリ ４３ スイッチ
Claims (3)
- 【請求項１】 受信高周波信号を中間周波信号に変換す
る周波数変換手段と、この周波数変換後の出力を復調す
る復調手段と、前記復調手段に対して同調選局用の局部
発振信号を生成供給するＰＬＬシンセサイザ手段と、選
局指示に応答して前記ＰＬＬシンセサイザ手段のプログ
ラマブル分周器の分周比を決定する制御手段とを含むＰ
ＬＬシンセサイザ方式チューナ装置であって、 前記周波数変換手段は、標準中間周波数に対して所定周
波数偏差をもって周波数変換を行うよう構成されてお
り、 前記制御手段は、 直前の選局動作時における所定偏差補正用の分周比を格
納する格納手段と、 前記選局指示に応答してこの選局周波数に対応する分周
比と前記格納手段からの周波数偏差補正用の分周比とを
加算する加算手段と、 前記ＰＬＬシンセサイザ手段の出力周波数の掃引のため
のアップダウンカウンタと、 前記復調手段の復調出力の非検出時にこのアップダウン
カウンタの所定方向計数を開始せしめ前記周波数偏差の
範囲より小なる第１の周波数範囲で周波数掃引を行い、
このカウンタの出力と前記加算手段の加算出力とを加算
して前記ＰＬＬシンセサイザ手段へ供給する手段と、 前記ＰＬＬシンセサイザ手段の周波数の掃引時に前記復
調出力が検出されたときに前記カウンタの計数を停止せ
しめ、この時のカウンタ出力と前記周波数偏差補正用の
分周比との加算結果を次回の選局時の周波数偏差補正用
の分周比として前記格納手段に格納する手段と、 を有する ことを特徴とするＰＬＬシンセサイザ方式チュ
ーナ装置。 - 【請求項２】 前記格納手段は、前記加算結果を記憶す
る不揮発性メモリと、前記選局指示に応答してこの不揮
発性メモリを読出して記憶するオフセットメモリとを有
し、このオフセットメモリの出力を前記直前の選局動作
時における周波数偏差補正用の分周比とすることを特徴
とする請求項１記載のＰＬＬシンセサイザ方式チューナ
装置。 - 【請求項３】 前記制御手段は、前記第１の周波数範囲
における掃引制御に おいて前記復調出力が検出されない
とき更に前記周波数偏差の範囲に相当する第２の周波数
範囲において前記ＰＬＬシンセサイザ手段の出力周波数
の掃引をなすよう制御することを特徴とする請求項１ま
たは２記載のＰＬＬシンセサイザ方式チューナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330948A JP2812276B2 (ja) | 1995-12-20 | 1995-12-20 | Ｐｌｌシンセサイザ方式チューナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330948A JP2812276B2 (ja) | 1995-12-20 | 1995-12-20 | Ｐｌｌシンセサイザ方式チューナ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172354A JPH09172354A (ja) | 1997-06-30 |
| JP2812276B2 true JP2812276B2 (ja) | 1998-10-22 |
Family
ID=18238209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330948A Expired - Fee Related JP2812276B2 (ja) | 1995-12-20 | 1995-12-20 | Ｐｌｌシンセサイザ方式チューナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812276B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315895A (ja) * | 1992-05-06 | 1993-11-26 | Mitsubishi Electric Corp | 衛星放送受信機及びその発振周波数制御方法 |
-
1995
- 1995-12-20 JP JP7330948A patent/JP2812276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09172354A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1162834B1 (en) | Channel selection device for receiving digital tv broadcasting, receiving device and channel selection method | |
| JPS6350110A (ja) | 掃引受信機の受信感度制御方式 | |
| JP2812276B2 (ja) | Ｐｌｌシンセサイザ方式チューナ装置 | |
| JPS632367B2 (ja) | ||
| JP2567634B2 (ja) | Ｒｄｓ受信機 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| EP1156611B1 (en) | Receiver comprising a frequency scanning means | |
| JP4199899B2 (ja) | 同調装置 | |
| JPH079456Y2 (ja) | 周波数シンセサイザ方式の受信機におけるａｆｔ装置 | |
| JPH0352411A (ja) | 受信機のチューニング方法 | |
| JP2822378B2 (ja) | Ｆｍ受信機の中間周波数自動調整方式 | |
| JPH05315896A (ja) | 自動周波数制御回路 | |
| JPH0342807B2 (ja) | ||
| JPS6246337Y2 (ja) | ||
| JPH0430837Y2 (ja) | ||
| JPS6157740B2 (ja) | ||
| JPS6322644B2 (ja) | ||
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| JP2009232236A (ja) | Ｆｍ選局回路 | |
| JP3873323B2 (ja) | チューニング方法 | |
| JPH04271679A (ja) | 動画受信装置の自動周波数制御方式 | |
| JPH06152665A (ja) | Ａｆｃ回路 | |
| KR0174143B1 (ko) | 주변온도에 의한 aft 자동조정장치 및 그 방법 | |
| JPS6174411A (ja) | テレビジヨンチユ−ナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |