JP4272330B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP4272330B2
JP4272330B2 JP2000084245A JP2000084245A JP4272330B2 JP 4272330 B2 JP4272330 B2 JP 4272330B2 JP 2000084245 A JP2000084245 A JP 2000084245A JP 2000084245 A JP2000084245 A JP 2000084245A JP 4272330 B2 JP4272330 B2 JP 4272330B2
Authority
JP
Japan
Prior art keywords
semiconductor element
layer
heat sink
alloy
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000084245A
Other languages
English (en)
Other versions
JP2001274270A (ja
Inventor
宗裕 上村
智也 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000084245A priority Critical patent/JP4272330B2/ja
Publication of JP2001274270A publication Critical patent/JP2001274270A/ja
Application granted granted Critical
Publication of JP4272330B2 publication Critical patent/JP4272330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波通信分野およびミリ波通信分野等で用いられ、高周波帯域で作動するガリウム砒素(GaAs)等の化合物半導体等から成る各種半導体素子を収納するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来のマイクロ波通信分野またはミリ波通信分野等で用いられ、高周波帯域で作動する各種半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージという)を図5に示す。同図において、21,24はそれぞれ金属材料から成り容器本体を構成する基体と側壁用の枠体、25はセラミックスから成り基体21上に接合され高周波信号を入出力する入出力端子、26は蓋体、28は半導体素子を示す。これら基体21、枠体24、入出力端子25、蓋体26とで、半導体素子28を半導体パッケージ内部に収納する。
【0003】
また、このような半導体パッケージは、一般に半導体素子28が載置される載置部21aを有する基体21と、基体21上面の外周部に載置部21aを囲繞するように接合される枠体24および接合面に金属層が設けられた入出力端子25とが、銀ロウ等のロウ材で接合される。さらに、蓋体26と枠体24上面とが、蓋体26と枠体24上面にそれぞれ設けられた金属層を介して金(Au)−錫(Sn)合金半田等の低融点ロウ材で接合される。
【0004】
基体21は、銅(Cu)−タングステン(W)合金等の比較的高い熱伝導性を有する金属材料から成り、半導体素子28作動時に発する熱を伝達し放散するための放熱板として機能するとともに、半導体素子28を支持する支持部材として機能する。
【0005】
また、枠体24は、基体21に熱膨張係数が近似する鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料から成るとともに、入出力端子25を嵌着するための貫通孔または切欠部から成る取付部24aが形成されており、入出力端子25の上面および下面にそれぞれ設けられた金属層を介して銀ロウ等のロウ材で接合される。
【0006】
また、この入出力端子25は、基体21,枠体24に熱膨張係数が近似するアルミナ(Al23)セラミックス等のセラミックスから成るとともに、半導体パッケージの内外を導出するようにモリブデン(Mo)−マンガン(Mn)等から成る金属ペーストを焼結したメタライズ層25aが被着されている。
【0007】
また、このメタライズ層25aには、外部電気回路との高周波信号の入出力を行なうために、導電性を有する鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料から成るリード端子27が銀ロウ等のロウ材で接合されるとともに、半導体素子28と電気的に接続するためのボンディングワイヤ29が接合される。
【0008】
なお、この半導体素子28は、載置部21aに錫(Sn)−鉛(Pb)半田等の低融点半田を介して接合され、半導体素子28の作動時に発する熱がこの低融点半田を介して基体21に伝熱される。
【0009】
しかる後、枠体24の上面に、Fe−Ni−Co合金等の金属材料またはアルミナセラミックス等のセラミックスから成る蓋体26により、金(Au)−錫(Sn)合金半田等の低融点ロウ材で接合することによって、半導体パッケージ内部に半導体素子28を気密に収容しその作動性を良好なものとする。
【0010】
このように、基体21、枠体24、入出力端子25、蓋体26とで、半導体素子28を半導体パッケージ内部に収容するとともに、ボンディングワイヤ29とリード端子27と外部電気回路とを電気的に接続することによって、半導体素子28が高周波信号によって作動する半導体装置となる。
【0011】
【発明が解決しようとする課題】
しかしながら、近年、半導体素子28は高密度化、高集積化が急激に進み、そのため半導体素子28の作動時に発する熱量が従来に比し極めて大きなものとなっている。従って、半導体素子28を従来の半導体パッケージに収納して半導体装置となした場合、半導体素子28の作動時に発する熱を放散するCu−W合金等から成る基体21の熱伝導率が200W/mK程度と比較的高くても、近年の半導体素子28が発する多量の熱を十分に吸収し伝熱させ放散することができない。その結果、半導体素子28は、発熱によって高温となり熱破壊を起こしたり、熱による特性劣化を引き起こし誤作動が生じる等の問題点を有していた。
【0012】
上記問題点を解決する手段として、図3および図4に示すように、放熱板12として、この上面から下面にかけて熱伝導率が300W/mK以上である部材、即ち厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料12aの上下両面に、各50μm以下の厚さを有するFe−Cr合金層12b−1,Cu層12b−2,Fe−Ni層またはFe−Ni−Co層12b−3の3層構造を有する金属層12bを拡散接合したものを用い、さらにこの放熱板12側部の気孔を塞ぎ耐外圧性を強化するため、Fe−Ni−Co合金またはFe−Ni合金から成る枠状の基体11の穴部(開口)11bに、放熱板12を銀ロウ等のロウ材で挿着させた構成のものを、本出願人は提案した(特願平10−327216号)。
【0013】
しかしながら、図3のものでは、基体11がFe,Ni等の強磁性体を主成分とするため、インダクタンス(L)成分が非常に高い。そのため、リード端子17を伝送する高周波信号によって、基体11にインダクタンス成分が発生することとなり、高周波信号の伝送特性が損なわれ、その結果、半導体素子18が誤作動を起こすという問題点を有していた。
【0014】
また、半導体素子18の作動時に発する熱が、アルミニウム(Al)等から成るヒートシンク,実装基板等に効率良く伝わるように、放熱板12下面をヒートシンク,実装基板等に密着させるとともに、半導体パッケージをヒートシンク,実装基板等に信頼性良く固定させるように、基体11の外周周縁部に形成されたネジ穴(図示せず)に非常に高いトルク(例えば19.6Nm〜29.4Nm)をかけてネジで締め付けていた。
【0015】
このとき放熱板12には、ネジ止めされる部位から挿着部のロウ材を介して大きな機械的応力が伝わる。そのため、伝わってきた大きな機械的応力によってヒートシンク,実装基板等に非常に強く押し付けられる放熱板12は、金属層12bを介しているとはいえ、この金属層12bは非常に薄いため、下面の金属層12bおよび脆性を有する一方向性複合材料12aが破損し、ヒートシンク,実装基板等に密着されない部位が生ずる。その結果、半導体素子18が作動時に発する熱をヒートシンク,実装基板等に効率良く伝えることができず、高温となった半導体素子18が特性劣化によって誤作動を起こすという問題点を有していた。
【0016】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、高周波信号の伝送特性が損なわれず、また半導体素子が作動時に発する熱をヒートシンク,実装基板等に効率良く伝熱し得るようにすることにより、半導体素子を長期間にわたり正常かつ安定に作動させ得る半導体パッケージを提供することにある。
【0017】
【課題を解決するための手段】
本発明の半導体パッケージは、上面に放熱板を介して半導体素子を載置する載置部を有する基体と、該基体上面に前記放熱板を囲繞するように取着され、かつ側部に貫通孔または切欠部から成る取付部を有する、Cu−W合金,Fe−Ni−Co合金,Fe−Ni合金またはCuから成る枠体と、前記取付部に嵌着される入出力端子とから成る半導体素子収納用パッケージにおいて、前記放熱板は、厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料から成り、かつ上面および下面に前記放熱板側からFe−Cr合金層とCu層とが順に積層された金属層が被着されており、前記基体はCuから成るとともに厚さが0.5〜3mmであることを特徴とする。
【0018】
また本発明において、好ましくは、前記放熱板と前記金属層との界面および前記金属層内の各層は、拡散接合により接合されていることを特徴とする。
【0019】
本発明は、上記の構成により、上面に半導体素子が載置される放熱板がその上面から下面にかけて熱伝導率が300W/mK以上であるものとなり、さらに、剛性に優れる金属材料で、かつ、この放熱板の下部に熱伝導率が約400W/mKを有する銅(Cu)板から成る基体を取着したことから、ネジ止めによる基体の破損を有効に防止できるとともに、半導体素子が作動時に発する熱を基体下部のヒートシンク,実装基板等に効率良く伝えることができる。また、インダクタンス成分を、従来のFe−Ni−Co合金またはFe−Ni合金から成る枠状の基体の場合と比較して、約1/15に抑えることができるため、熱による特性劣化や、高周波伝送特性が損なわれることによる半導体素子の誤作動を有効に防止できる。
【0020】
また、本発明は、放熱板の一方向性複合材料の上下面に2層構造を有する金属層を被着することによって、Cuから成る基体の熱膨張係数に近似させることができる。そのため、放熱板と基体とをロウ材で接合しても、それらの間に熱歪み等の熱応力はほとんど発生しない。その結果、放熱板と基体との間には、ネジ止めを行なった際に発生する機械的応力が僅かに作用するが、熱応力がほとんど無いため、それらの間で剥がれ易くなったり、それらの間に介在するロウ材にクラック等が発生し易くなることがない。即ち、放熱板と基体との間に発生する応力は、わずかな機械的応力のみであるため、接合を非常に強固なものとできる。
【0021】
一方、この放熱板の弾性率は、幅方向(横方向)で約30GPa以下、厚さ方向でその1/100以下と非常に低いため、ネジ止めを行なうことによって放熱板と半導体素子との間に作用する機械的応力を十分に吸収緩和することができるとともに、放熱板上面に熱膨張係数の異なる半導体素子を載置固定しても、それらの間に発生する熱応力を十分に吸収緩和できる。即ち、放熱板が応力緩衝材として機能するため、機械的応力や熱応力を十分に吸収緩和でき、その結果、放熱板と半導体素子との接合を強固なものとできる。
【0022】
さらに、本発明は、Cuから成る基体の厚さを0.5〜3mmとしたことから、基体がネジ止めの際のトルクによって破損するのを有効に防止できるとともに、ネジ止め後の基体の平坦度が損なわれることがない。さらには、基体の上面に熱膨張係数の異なる枠体や入出力端子を接合した際に発生する熱応力に応じて、基体が適度に変形することにより、その熱応力を十分に吸収緩和する所謂応力緩衝材として機能する。また、半導体パッケージの低背化といった市場要求に対しても十分に対応できる。
【0023】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージの一実施形態を示す断面図であり、図2は図1の放熱板の部分拡大断面図である。これらの図において、1は放熱板、2は基体、3は枠体、4は入出力端子、5は蓋体、6は半導体素子である。これら放熱板1、基体2、枠体3、入出力端子4および蓋体5とで、半導体素子6が作動時に発する熱を吸収し放散するとともに、半導体素子6を内部に収容するための容器が構成される。
【0024】
本発明において、放熱板1は、半導体素子6を支持する支持部材として機能するとともに、半導体素子6を載置固定した際に発生する熱応力を緩和する応力緩衝材として機能する。さらに、半導体素子6が作動時に発する熱を吸収し基体2に伝える伝熱機能をも有しており、図2に示すように、放熱板1は上面側から下面側にかけての熱伝導率が300W/mK以上である部材、即ち厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料1aから成り、その放熱板1の上下両面に、Fe−Cr合金層1b−1、Cu層1b−2の2層構造を有する金属層1bを、拡散接合によって積層させ被着させたものである。このとき、放熱板1と金属層1bとの界面および金属層1b内の各層が、拡散接合によって接合される。
【0025】
この一方向性複合材料1aは、例えば一方向に配向した炭素繊維の束を、固体のピッチあるいはコークス等の微粉末に分散させたフェノール樹脂等の熱硬化性樹脂の溶液中に含浸させ、次にこれを乾燥させて一方向に炭素繊維が配向している複数枚のシートを形成するとともに、各々のシートを炭素繊維の方向が同一となるようにして複数枚積層する。次に、積層された複数枚のシートに所定の圧力を加えるとともに加熱して熱硬化性樹脂部分を硬化させ、最後にこれを不活性雰囲気中高温で焼成し、フェノール樹脂とピッチあるいはコークスの微粉末を炭化させる(炭素を形成する)とともに、この炭素で各々の炭素繊維を結合させることによって製作される。
【0026】
また、この放熱板1の一方向性複合材料1aの上下両面には、Fe−Cr合金層1b−1、Cu層1b−2の2層構造を有する金属層1bが拡散接合によって積層され被着されており、それぞれの厚さを調整することによって、特に幅方向(横方向)の熱膨張係数を調整できる。
【0027】
なお、放熱板1の厚さ方向(縦方向)の熱膨張係数は、金属層1bの厚さが一方向性複合材料1aの厚さに比し非常に薄く、また、一方向性複合材料1aの厚さ方向の弾性率は、その幅方向の弾性率に比し1/100以下と非常に低いため、一方向性複合材料1aの厚さ方向の熱膨張係数にほとんど近似し、約7×10-6/℃となる。
【0028】
このようなことから、この放熱板1の幅方向の熱膨張係数を基体2の熱膨張係数に近似させ、それぞれを銀ロウ等のロウ材でロウ付けした際に発生する熱応力を非常に小さくし、接合を強固なものとするためには、Fe−Cr合金層1b−1、Cu層1b−2のそれぞれの厚さ、特に一方向性複合材料1aの熱膨張係数、弾性率のような特性の影響を直接的に受けにくい放熱板1の表層側のCu層1b−2の厚さを調整するのが良い。
【0029】
従って、放熱板1の熱膨張係数を、約18×10-6/℃のCuから成る基体2に近似させるためには、Cu層1b−2の厚さを、Fe−Cr合金層1b−1の厚さよりも十分に厚くするのが良い。具体的には、Cu層1b−2の厚さを20〜50μm程度、Fe−Cr合金層1b−1の厚さを5〜20μm程度とするのが好ましい。各層について、上記の厚さの範囲を外れると、各層形成用の箔の熱膨張差による熱歪が大きくなり、密着性が損なわれる傾向にある。また、Fe−Cr合金層1b−1の厚さが5μm未満の場合、箔の厚さのばらつきが大きくなり、拡散接合する際に接合性が劣化し易くなる。
【0030】
なお、金属層1bは一方向性複合材料1aの上下両面に拡散接合させることによって被着されており、具体的には、一方向性複合材料1aの上下両面にそれぞれの厚さが50μm以下でかつ基体の熱膨張係数に近似させるように厚さ調整された、Fe−Cr合金層1b−1用のFe−Cr合金箔,Cu層1b−2用のCu箔を、順次載置して積層させる。次に、これを真空ホットプレスで5MPaの圧力をかけつつ1200℃の温度で1時間加熱することによって、拡散接合させる。
【0031】
また、Fe−Cr合金層1b−1は、金属層1bを一方向性複合材料1aに強固に接合させる密着層であり、Cu層1b−2は、Fe−Cr合金層1b−1に強固に接合されるとともに、基体2の熱膨張係数に近似させる熱膨張係数調整層である。
【0032】
なお、Cu層1b−2は、その熱伝導性に優れた特性から、半導体素子6が発する熱を効率良く基体2上面に伝熱させる機能を有するとともに、基体2上面に強磁性体であるNiメッキを介することなく銀ロウ等のロウ材で強固に接合させることができる。そのため、高周波信号の伝送の際に発生するインダクタンス(L)成分を非常に低く抑えることができ、その結果、半導体素子6の作動性を良好なものとできる。
【0033】
基体2は、熱伝導率が約400W/mKと非常に高い熱伝導性を有するとともに、磁化率が小さい反磁性体であるためインダクタンス成分が非常に小さい銅から成ることから、放熱板1から伝わった熱を十分に吸収し放散でき、また、高周波信号の伝送によるインダクタンス成分の発生を抑止できる。その結果、半導体素子6の作動性を非常に良好なものとできる。
【0034】
また、この基体2は、その弾性率が非常に低く軟質であることから、基体2の外周周縁部に設けられたネジ穴(図示せず)に非常に高いトルクをかけて、ヒートシンク,実装基板等にネジ止めにより締め付けても、基体2が適度に変形することによって、ネジ止めされる部位から放熱板1へ伝わる機械的応力を非常に小さくする所謂緩衝材、および放熱板1の破損を有効に防止する所謂保護板として機能する。そのため、放熱板1と基体2との間に剥がれ等が発生したり放熱板1が破損することがない。その結果、半導体素子6が作動時に発する熱をヒートシンク,実装基板等に効率良く伝えることができ、半導体素子6の作動性を非常に良好なものとできる。
【0035】
なお、基体2の厚さは0.5mm〜3mmであり、0.5mm未満の場合、基体2は、ネジ止めの際のトルクによって潰される等の破損に至るおそれがあるとともに、ネジ止め後の基体2の平坦度が損なわれるおそれもある。一方、3mmを超える場合については後述する。
【0036】
また、この基体2は、その上面に放熱板1を囲繞するように、枠体3が銀ロウ等のロウ材を介して取着され、また入出力端子4が、この枠体3の側部に設けられた貫通孔または切欠部から成る取付部3’に嵌着されて基体2上面に取着される。
【0037】
枠体3は、Cu−W合金,Fe−Ni−Co合金,Fe−Ni合金またはCuの金属材料から成り、入出力端子4に熱膨張係数が近似したものを用いることによって、ロウ付け後の熱応力を小さいものとし、また、半導体パッケージ内外に高周波信号を入出力させた際に発生する電磁場を遮蔽する所謂電磁遮蔽板(シールド板)として機能する。
【0038】
この枠体3は、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施すことによって所定の枠状の形状に製作される。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層をメッキ法により被着させておくと、入出力端子4の上面との銀ロウ等のロウ材による接合をより強固なものとできる。
【0039】
なお、枠体3の上面即ち蓋体5に接合される面は、Au−Sn合金半田等の低融点ロウ材で接合されるため、その低融点ロウ材との濡れ性に優れる接合面としておく必要があることから、上述のNi層の表面にさらに厚さ0.5〜9μmのAu層を被着させておくと良い。
【0040】
この枠体3の取付部3’に嵌着される入出力端子4は、枠体3に熱膨張係数が近似するアルミナセラミックス等から成るセラミックスから成り、Mo−Mn等から成る金属ペーストを焼結したメタライズ層とその表面に被着したNiメッキ層とを介して、銀ロウ等のロウ材で接合される。
【0041】
なお、これら枠体3,入出力端子4と、その熱膨張係数が相違する基体2とは、それらを接合した際に熱応力が発生するが、基体2の弾性率が非常に低く軟質であることから、それらが接合される基体2の部位はその熱応力を吸収緩和するために適度に変形することによって、それらの接合を損なわせることはない。即ち、枠体3、入出力端子4が接合される基体2の部位は若干湾曲する等の変形を起こすことによって、接合を損なわせることのない所謂緩衝材として機能する。
【0042】
なお、このように枠体3,入出力端子4が接合される基体2の部位は若干の変形を起こすが、放熱板1が接合される基体2の部位は、それらの熱膨張係数が近似することから常に平坦であり、従って、ヒートシンク,実装基板に対して完全に密着されているため良好な熱伝導性を可能とする。
【0043】
また、基体2の厚さは0.5mm〜3mmであり、3mmを超える場合、枠体3,入出力端子4を接合した際に発生する熱応力に対して、その厚さが厚いことから変形できにくくなり十分に吸収緩和できない。さらには、半導体パッケージの低背化といった市場要求に対しても十分に対応できなくなる傾向にある。
【0044】
また、入出力端子4には、半導体パッケージ内外を電気的に導通するように、Mo−Mn等から成る金属ペーストを焼結したメタライズ層4’が被着されており、この入出力端子4上面にも枠体3との接合用のメタライズ層とその表面に被着されたNiメッキ層とが形成されている。
【0045】
このメタライズ層4’の表面には、耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層をメッキ法により被着させておくと、リード端子7との銀ロウ等のロウ材による接合を可能とし、また、このNi層の表面にさらに厚さ0.5〜9μmのAu層をメッキ法により被着させることによって、半導体素子6と電気的に接続させるためのボンディングワイヤ8を接合できる。
【0046】
このリード端子7は、外部電気回路との高周波信号の入出力を行なうために導電性を有するFe−Ni−Co合金等の金属材料から成り、その金属材料のインゴットに圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【0047】
また、枠体3の上面には、好ましくは熱膨張係数の整合の点でFe−Ni−Co合金等の金属材料から成り、またはアルミナセラミックス等のセラミックスから成る蓋体5が、Au−Sn合金半田等の低融点ロウ材を介して接合される。
【0048】
かくして、半導体素子6は、半導体パッケージ内部に気密に封止され、また半導体装置となされた後に作動時に発する熱が効率良くヒートシンク,実装基板等に伝わるとともに、高周波伝送特性が良好であるため、誤作動等の問題を全く発生させない。
【0049】
このように、本発明の半導体パッケージは、上面に放熱板1を介して半導体素子6を載置する載置部2’を有する基体2と、基体2上面に放熱板1を囲繞するように取着され、かつ側部に貫通孔または切欠部から成る取付部3’を有する枠体3と、取付部3’に嵌着される入出力端子4とから成る半導体素子収納用パッケージにおいて、放熱板1は、厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料1aから成り、かつ上面および下面に放熱板1側から鉄−クロム合金層1b−1と銅層1b−2とが順に積層された金属層1bが被着されており、基体2は銅から成るとともに厚さが0.5〜3mmである。なお、図1において、1’は放熱板1上面における半導体素子6の載置部である。
【0050】
これにより、上面に半導体素子6が載置される放熱板1が、その上面から下面にかけて熱伝導率が300W/mK以上であるものとなり、さらに、放熱板1の下部に剛性に優れる金属材料でありかつ熱伝導率が約400W/mKである銅(Cu)から成る基体2を取着したことから、この基体2がネジ止めによる破損を有効に防止する。また、半導体素子6が作動時に発する熱を、基体2の下部にネジ止めされるヒートシンク,実装基板等に効率良く伝えることができ、また、インダクタンス成分を、従来のFe−Ni−Co合金,Fe−Ni合金等から成る枠状の基体の約1/15に抑えることができるため、熱による特性劣化や、高周波伝送特性が損なわれることによる半導体素子6の誤作動を有効に防止できる。
【0051】
また、本発明は、放熱板1の一方向性複合材料1aの上下面に2層構造の金属層1bを被着することによって、Cuから成る基体2の熱膨張係数に近似させることができる。そのため、放熱板1と基体2とをロウ材で接合しても熱応力はほとんど発生しない。その結果、放熱板1と基体2との間には、ネジ止めを行なった際に発生する機械的応力がわずかに作用するが、熱応力がほとんど無いため、それらの間が剥がれ易くなったり、それらの間に介在するロウ材にクラックが発生し易くなることがない。即ち、放熱板1と基体2との間に発生する応力は、わずかな機械的応力のみであるため、接合を非常に強固なものとできる。
【0052】
一方、この放熱板1の弾性率は、幅方向で約30GPa以下、厚さ方向でその1/100以下と非常に低いため、ネジ止めにより放熱板1と半導体素子6との間に作用する機械的応力を十分に吸収緩和することができるとともに、放熱板1上面に熱膨張係数の異なる半導体素子6を載置固定しても、それらの間に発生する熱応力を十分に吸収緩和できる。即ち、放熱板1が応力緩衝材として機能するため、機械的応力や熱応力を十分に吸収緩和でき、その結果、放熱板1と半導体素子6との接合を強固なものとできる。
【0053】
さらに、本発明は、Cuから成る基体2の厚さを0.5〜3mmとしたことから、基体2がネジ止めの際のトルクによって破損するのを有効に防止できるとともに、ネジ止め後の基体2の平坦度が損なわれることがない。さらには、この基体2の上面に熱膨張係数の異なる枠体3や入出力端子4を接合した際に発生する熱応力に応じて、基体2が適度に変形することによって、その熱応力を十分に吸収緩和する所謂応力緩衝材として機能する。また、半導体パッケージの低背化といった市場要求に対しても十分に対応できる。
【0054】
また、放熱板1の載置部1’を有する上面の大きさは、半導体素子6の下面に対して、面積比で50%以上であるのがよく、50%未満では、熱放散効果が従来のCu−W合金から成るものを半導体素子6の下面に100%程度の面積比で形成した場合と同等以下となる。
【0055】
かくして、本発明の半導体パッケージは、放熱板1の載置部1’上に、半導体素子6をSn−Pb半田等の低融点半田を介して載置固定するとともに、半導体素子6の各電極をボンディングワイヤ8を介してメタライズ層4’に接続させ、しかる後、枠体3の上面に蓋体5をAu−Sn合金半田等の低融点ロウ材を介して接合させ、放熱板1、基体2、枠体3、入出力端子4および蓋体5とから成る容器内部に半導体素子6を収納することによって、製品としての半導体装置となる。
【0056】
なお、本発明は上記実施形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行なうことは何等支障ない。
【0057】
例えば、一方向性複合材料1aの側面、即ち炭素繊維が露出している面を、磁化率の小さな反磁性体でありかつ熱伝導性の高いCuメッキ層で被覆することによって、半導体素子6が作動時に発する熱を一方向性複合材料1aの側面即ちCuメッキ層からも基体2へ伝熱できる。また、このCuメッキ層は磁化率の小さな反磁性体であることから、高周波伝送特性が損なわれることはない。
【0058】
【発明の効果】
本発明は、放熱板は、厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料から成り、かつ上面および下面に放熱板側からFe−Cr合金層とCu層とが順に積層された金属層が積層されており、基体はCuから成るとともに厚さが0.5〜3mmであることにより、半導体素子6は、半導体パッケージ内部に気密に封止され、また半導体装置となされた後に作動時に発する熱が効率良くヒートシンク,実装基板等に伝わるとともに、高周波伝送特性が良好であるため、誤作動等の問題を全く発生させない。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す断面図である。
【図2】図1の放熱板の部分拡大断面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】図3の放熱板の部分拡大断面図である。
【図5】従来の半導体パッケージの断面図である。
【符号の説明】
1:放熱板
1a:一方向性複合材料
1b:金属層
1’:載置部
2:基体
2’:載置部
3:枠体
3’:取付部
4:入出力端子
4’:メタライズ層
6:半導体素子

Claims (2)

  1. 上面に放熱板を介して半導体素子を載置する載置部を有する基体と、該基体上面に前記放熱板を囲繞するように取着され、かつ側部に貫通孔または切欠部から成る取付部を有する、Cu−W合金,Fe−Ni−Co合金,Fe−Ni合金またはCuから成る枠体と、前記取付部に嵌着される入出力端子とから成る半導体素子収納用パッケージにおいて、前記放熱板は、厚さ方向に配向した炭素繊維を炭素で結合した一方向性複合材料から成り、かつ上面および下面に前記放熱板側からFe−Cr合金層とCu層とが順に積層された金属層が被着されており、前記基体はCuから成るとともに厚さが0.5〜3mmであることを特徴とする半導体素子収納用パッケージ。
  2. 前記放熱板と前記金属層との界面および前記金属層内の各層は、拡散接合により接合されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
JP2000084245A 2000-03-24 2000-03-24 半導体素子収納用パッケージ Expired - Fee Related JP4272330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000084245A JP4272330B2 (ja) 2000-03-24 2000-03-24 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000084245A JP4272330B2 (ja) 2000-03-24 2000-03-24 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2001274270A JP2001274270A (ja) 2001-10-05
JP4272330B2 true JP4272330B2 (ja) 2009-06-03

Family

ID=18600744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000084245A Expired - Fee Related JP4272330B2 (ja) 2000-03-24 2000-03-24 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4272330B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153985B2 (en) * 2017-06-29 2021-10-19 Rosemount Inc. Modular hybrid circuit packaging

Also Published As

Publication number Publication date
JP2001274270A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
EP1351301B1 (en) Semiconductor built-in millimeter-wave band module
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JPH02146747A (ja) 半導体装置
JP2007059875A (ja) 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
KR20070003526A (ko) 반도체 장치 및 그 제조 방법
JP4272329B2 (ja) 半導体素子収納用パッケージ
JP2001313345A (ja) 半導体素子収納用パッケージ
JP4272330B2 (ja) 半導体素子収納用パッケージ
WO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP4018575B2 (ja) 半導体内蔵ミリ波帯モジュール
JP2000183253A (ja) 半導体素子収納用パッケージ
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001339021A (ja) 半導体素子収納用パッケージ
JP2002246497A (ja) 半導体素子収納用パッケージ
JP2003046042A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2740976B2 (ja) 電子部品塔載用基板
JPH03171744A (ja) 半導体装置及びその製造方法
JP2002057235A (ja) 半導体素子収納用パッケージ
JP2004235205A (ja) 電磁波吸収体およびそれを用いた高周波回路用パッケージ
JP2000183236A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090227

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees