JP2004235205A - 電磁波吸収体およびそれを用いた高周波回路用パッケージ - Google Patents

電磁波吸収体およびそれを用いた高周波回路用パッケージ Download PDF

Info

Publication number
JP2004235205A
JP2004235205A JP2003018658A JP2003018658A JP2004235205A JP 2004235205 A JP2004235205 A JP 2004235205A JP 2003018658 A JP2003018658 A JP 2003018658A JP 2003018658 A JP2003018658 A JP 2003018658A JP 2004235205 A JP2004235205 A JP 2004235205A
Authority
JP
Japan
Prior art keywords
electromagnetic wave
wave absorber
frequency circuit
package
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003018658A
Other languages
English (en)
Inventor
Ritsuko Terasaki
律子 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003018658A priority Critical patent/JP2004235205A/ja
Publication of JP2004235205A publication Critical patent/JP2004235205A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】共振、発信を生じず高周波特性に優れ、かつ、信頼性に優れた高周波回路用パッケージを得る。
【解決手段】高周波回路用パッケージの内部に接合して空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料からなり、接合面に金属膜を有するとともに、その表面粗さを0.05〜0.20μmとする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電磁波吸収体とこれを用いた高周波回路用パッケージに関するものである。
【0002】
【従来の技術】
高周波回路用パッケージでは、金属又はセラミックス等からなる蓋体をパッケージベースに取り付けることにより気密封止を行う。従って、上記高周波回路用パッケージ内には直方体状の空洞が形成されることから、高周波回路用パッケージは方形空洞共振器と同様の性質を有する。そのため上記空洞の寸法によって定まる遮断周波数より高い周波数帯域で、空洞共振を生じるので、上記周波数帯域で動作する高周波半導体素子あるいはその他の回路素子を高周波回路用パッケージに実装する場合には、上記空洞の寸法を小さくすることによって、遮断周波数を上記素子が動作する周波数帯域よりも十分に高くしている。
【0003】
しかしながら上記方法では、素子の動作周波数が高周波化するに伴い、上記素子が動作する周波数帯域より空洞共振が生じる周波数の方が低くなるという問題がある。特に近年では、光通信、無線通信の高速化への要求が高まると共に、これらの素子の動作周波数もますます高速化しており、このような問題が避けられない状況にある。
【0004】
さらに、高周波回路用パッケージでは、空洞共振のみならず、高周波回路用パッケージ内に実装する増幅器の発信現象を引き起こすこともある。すなわち、高周波回路用パッケージおよび高周波半導体素子に形成された高周波電送線路からの輻射電磁波が蓋体によって反射されることにより、増幅器入出力線路間に不要信号の期間が生じ、不要な発信が生じる。
【0005】
従来の高周波回路用モジュールは、この問題点を解決するために、電磁波吸収体を高周波回路用パッケージ内部に配設して、空洞共振時の電界又は磁界エネルギーを吸収することにより、空洞共振を抑制する方法が採られている。
【0006】
例えば、図4の高周波回路用パッケージ40は、金属ケース41内に半導体チップ42をマウントし、半導体チップ42を覆うように磁性損材料からなる電磁波吸収体キャップ43を冠着したもの(特許文献1)である。
【0007】
また、例えば、高周波回路用パッケージ内部に使用される電磁波吸収体としては、図5の高周波回路用パッケージ50のように、パッケージベース52を気密封止するための蓋体51の裏面に直方体の形状を有するフェライトシートからなる電磁波吸収体53を接着剤54で装着したもの、あるいは液状のフェライト塗料を塗布したもの(特許文献2)が知られている。
【0008】
また、例えば、図6の高周波回路用パッケージ60は、金属製の凹部を有するパッケージベース61と、パッケージベース61の側壁に取り付けられたセラミック端子62と、セラミック端子62上に形成された配線パターン63と、パッケージベース61の開口面を気密封止用部材64と金属性蓋体65で封止され、金属製蓋体65の裏面に板状の電磁波吸収体66を取り付けて構成している。さらに高周波回路用パッケージ60は、電磁波吸収体66の2次元平面の大きさを表す各種値のうちの少なくとも1つの値を、パッケージベース61の開口面の2次元平面の大きさを表す各種値のうちの同種の値よりも大きめに設定したもの(特許文献3)である。
【0009】
【特許文献1】
特開平2−237053号公報
【特許文献2】
特開平6−236935号公報
【特許文献3】
特開平6−338696号公報
【0010】
【発明が解決しようとする課題】
しかしながら、図4の高周波回路用パッケージ40のように、半導体チップ42を覆うように電磁波吸収体キャップ43を冠着するものは、誘電体基板44上に固定するため、誘電体44のスペースが狭くなり、さらに、誘電体基板44上に形成された伝送経路と近接しているため、伝送特性が劣化する問題があった。
【0011】
また、図5の高周波回路用パッケージ50のように、フェライトシートからなる電磁波吸収体53を接着剤54で蓋材に装着する際、電磁波吸収体53、および接着剤は耐熱性が低いため、電磁波吸収体53がパッケージベース52と蓋体51の気密封止時の温度上昇によって劣化したり、アウトガスが発生し、内部に封入される半導体素子等の特性が劣化するという問題と、接着剤54が劣化して電磁波吸収体53がはがれたり、電磁波吸収体53同様にアウトガスが発生するという問題があった。
【0012】
一方、図5の高周波回路用パッケージ50のように、電磁波吸収体53を蓋材に装着する方法として、止着材にろう材を用いる場合が考えられるが、その場合、電磁波吸収体53表面には金属膜が必要になる。例えば電磁波吸収体53の蓋材との接合面全面に金属膜を形成した場合、ろう材がはみ出して電磁波吸収体側面を覆うため、電磁波吸収面が狭くなり、パッケージ内部の空洞共振を抑制する効果が低減するという問題が考えられる。
【0013】
また、図6の高周波回路用パッケージ60のように、弾性を持つスペーサーと凸部を設けたヘッダー部との挟み込みによってキャップ部の内部に固定する方法により、構造的に電磁波吸収体を固定していたが、製造時にずれたりはずれたりするという問題があり、高周波パッケージの蓋体に電磁波吸収体を強固に止着しなければならないという課題があった。
【0014】
【課題を解決するための手段】
そこで上記課題に対して検討を重ねた結果、本発明は、高周波回路用パッケージの内部に接合してパッケージ内部の空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料であり、接合面に金属膜を有するとともに、その面の表面粗さRaが0.5μm〜2.0μmであることを特徴とするものである。
【0015】
また、前記電磁波吸収体は樹脂と軟磁性粉末の複合材料からなり、接合面に金属膜を成膜するとともに、その周縁部に未成膜部分を有することを特徴とするものである。
【0016】
また、前記電磁波吸収体の未成膜部分の幅は、接合主面を平面視したときの長辺寸法の5%〜40%であることを特徴とする。
【0017】
さらに、前記金属膜が蒸着法によって成膜されたものであることを特徴とする。
【0018】
さらに、本発明の高周波回路用パッケージは上記の電磁波吸収体を融点100℃〜400℃の低融点金属を用いて内部に実装したことを特徴とする。
【0019】
また、本発明の高周波回路用パッケージは上記電磁波吸収体を内部実装する上記低融点金属の厚みが80μm〜200μmであることを特徴とする。
【0020】
【発明の実施の形態】
以下、本発明の実施形態による高周波回路用パッケージおよびその内部に接合してパッケージ内部の空洞共振を抑制するための電磁波吸収体について説明する。
【0021】
まず本発明の実施形態による電磁波吸収体について説明する。
【0022】
図1(a)に示すように、電磁波吸収体10は、熱硬化性樹脂に60〜99体積%の軟磁性金属粉末を分散させて造粒した原料を成形した後加熱硬化させてなり、高周波パッケージ用蓋体との接合のため、接合面10aの一部に金属膜11を成膜している。よって接合主面10aは金属膜11と、周縁部に沿った未成膜部分10bから構成される。
【0023】
電磁波吸収体10を、熱硬化性樹脂に60〜99体積%の軟磁性金属粉末を分散させたものとすることで、軟磁性金属粉末の有する特性、すなわち準ミリ波、ミリ波領域の電磁波に対する吸収効果がより大きくなるため電磁波吸収特性に優れ、また樹脂分の含有量が少なくできるため耐熱性に優れたものとなり、熱処理によって各部品を接合する際、変質、変形及び強度劣化が少なく、脱ガスの発生量も少なくすることができる。
【0024】
ここで、前記電磁波吸収体10は、軟磁性金属粉末の含有量が60体積%未満となると、熱硬化性樹脂の含有量が増加し、製造工程時の乾燥工程で溶媒が熱硬化性樹脂に残留し、加熱硬化時に成形体の変形、膨れが生じるため形状不良が発生したり、得られた成型体の耐熱が劣るものとなったりする。一方、99体積%を越えると、熱硬化性樹脂が少なすぎるため、曲げ強度や熱変形温度が著しく低下する。従って、前記軟磁性金属粉末の含有量は60〜99体積%に特定され、強度の観点から95体積%以下とすることがより好ましい。
【0025】
なお、前記電磁波吸収体10中の軟磁性金属粉末の含有量は、電磁波吸収体10の互いに直交する任意の3断面を走査型電子顕微鏡で観察し、それぞれの断面における熱硬化性樹脂と軟磁性金属粉末との占有面積比を算出した後、それらの平均値を算出することによって調べることができる。
【0026】
また、前記電磁波吸収体10は、熱硬化性樹脂と磁性金属粉末の複合材料であり、Br、Cl、S元素の化合物を実質的に含まないことが重要である。こうすることにより、後述するパッケージベースへ蓋体を接合する際の溶接工程における温度上昇によって、腐食性のあるアウトガスを発生することがなく、高周波回路用パッケージの信頼性低下を防止できる。
【0027】
前記電磁波吸収体10を構成する熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂等があり、これらの中でも耐熱性、寸法安定性、強度、コスト等の点からエポキシ樹脂、フェノール樹脂が特に好適である。
【0028】
また、軟磁性金属粉末としては、Ni−Fe系合金類であれば、36−パーマロイ、45−パーマロイ、μ−メタル、78−パーマロイ、Cr−パーマロイ、Mo−パーマロイ、スーパーマロイ等、純鉄、軟鋼、Fe−Si合金類、Fe−Al合金類、Fe−Si−Al合金類、Co−Fe系合金類、カーボニル鉄等が好適に使用され、本発明においてはこれら軟磁性粉末のうち少なくとも一種類以上混合して用いることができるが、特に準ミリ波、ミリ波の領域での吸収特性に優れた、Mo−パーマロイ、カーボニル鉄等が好適である。
【0029】
さらに、軟磁性金属粉末の平均粒径は0.01μm以上300μm以下、特に1μm以上20μm以下とすることが好ましい。平均粒径が0.01μm未満になるとコストが高くなり経済的に合わなくなるためであり、また、300μmより大きくなると高周波での電磁波吸収特性が低下するため、図2に示す本発明の高周波回路用パッケージ蓋体20の部材としては好ましくない。
【0030】
また、軟磁性金属粉末の最大粒径は500μm以下、特に300μm以下とすることが好ましい。最大粒径が500μmより大きくなると、熱硬化性樹脂との混合時における分散性が悪いため、強度を十分に保つことが出来ない。
【0031】
尚、軟磁性金属粉末の平均粒径とは、粒子の前後、左右、上下の寸法を各々測定した値の平均値であり、最大粒径とは、前後、左右、上下の寸法を測定した時に最も長い部分の長さのことである。
【0032】
さらに電磁波吸収体10の接合面10aには基体21との止着強度を高めるため、平坦度が要求される。電磁波吸収体10の接合面10aには基体21との止着強度は、電磁波吸収体10と金属膜11の密着強度が大きく影響するが、電磁波吸収体10の接合面10aの表面粗さが0.5μm未満であると表面が平滑すぎて金属膜が密着しないため、電磁波吸収体10と金属膜11の密着強度が低くなる。また電磁波吸収体10の接合主面10aの表面粗さが2.0μmを超えると表面の凸凹が大きく金属膜11作成の際、厚みが不均一となり、電磁波吸収体10と金属膜11の密着強度が低くなる。よって結果的に電磁波吸収体10と基体21との止着強度が小さくなり、電磁波吸収体10が基体21から脱落してしまうなど、高周波回路用パッケージ蓋体の信頼性が低下する。
【0033】
よって、金属膜11を作成する前に電磁波吸収体の接合主面10aは固定砥石あるいは遊離砥粒などを用いて研削し、その表面粗さRaは0.5μm〜2.0μmとする。
【0034】
加えて前記未成膜部分10bを接合面10aの周縁部に作成する。これは、未成膜部分10bが電磁波吸収体10の接合面10aの中央部であると、電磁波吸収体10を基体21に接合する際、ろう材23が電磁波吸収体周縁部の金属膜11上に濡れ広がって電磁波吸収体側面10c側へはみ出してしまい、ろう材23が本来抑制するべき発振現象の原因となる恐れがあるためである。
【0035】
また未成膜部分10bの幅は、狭すぎると前述したようなろう材23のはみ出しが懸念される。反対に広すぎるとろう材23が濡れ広がる面積が小さいので、基体21と電磁波吸収体10の止着強度が著しく小さくなる。以上のことから未成膜部分10bの幅は、接合面10aの長辺に対して5〜40%であることが望ましい。
【0036】
ここで金属膜11は、電磁波吸収体10と図2に示す基体21とを止着するろう材23との濡れ性を考慮するとAu,Ag,Al、Sn,Zn,Pd,Cu,Ni,Fe等の金属、およびこれらを含む合金を使用することが好ましく、1層または2層以上に積層しても構わない。化学的安定性が高いことから表面層としてはAuが好ましいが、特にろう材23との濡れ性、封止接合の信頼性の高いことから表面層がAu、その下地層がNiとすることが好ましい。
【0037】
また、上記金属膜11は蒸着法を用いて形成することが望ましい。図1(b)、(c)に示すように、接合面10aに未成膜部分10bを作成する方法として、成膜予定部分のみくりぬかれた蓋体14を有する冶具に搭載したり、未成膜予定部分にマスキングシート14をはり付けたまま金属膜を形成したのち、冶具から取り出す、もしくはマスキングシート14をはがす方法が挙げられる。ここで、蒸着法以外のその他の成膜方法として電解めっきがあげられるが、めっき液浸積の際に、めっき液が冶具中の蓋体14と電磁波吸収体10の隙間から未成膜作成予定部分にまでしみこんだり、マスキングシート14がめっき液中ではがれたりして安定して未成膜部分を形成できない場合があるためである。
【0038】
次に、本発明の実施形態による高周波回路用パッケージの蓋体について説明する。
【0039】
図2に示すように、高周波回路用パッケージ蓋体20は基体21と前述の金属膜11を有する電磁波吸収体10および両者を止着するろう材23よりなる。
【0040】
基体21はFe−Ni−Coなどの金属合金板からなり、その表面全体に下地Ni、表面Auの2層の金属膜21bが形成された構成となっている。また、基体21はFe−Ni−Coなどの金属合金板のかわりにアルミナ、ステアタイト、コージェライト等のセラミックを使用してもよく、この場合、蓋体20とパッケージベースはAu−Snシール等で接合すればよい。また基体21の形状は、平板、キャップ、ハット型キャップ等形状からなるが、形状はその限りではない。
【0041】
また、ろう材23は、Sn、Zn、Au、Bi、Cu、Pb、In、Ag等の金属の内、2種以上の金属の合金を用いれば良いが、前記金属膜21b、22bとの濡れ性および融点温度を考慮し、Au−Sn、Sn−Pb、Sn−Ag−Cu、Sn−Bi−Ag、In−Sn等の合金を使用するのがよい。
【0042】
こうすることにより、基体21と電磁波吸収体22の止着が強固なものとなり、パッケージベース31へ蓋体20を接合する際の工程や、使用条件下における温度上昇の際にも、蓋体20から電磁波吸収体10が脱落せず、さらに有機系の接着剤等を用いないことから、アウトガスが発生せず、内部に封入される半導体素子等の特性劣化が防止できる。
【0043】
前記接合時には、通常シーム溶接法が用いられ、蓋体20は100℃近くまで温度が上昇することから、前記ろう材23の融点は100℃以上であることが好ましく、接合条件によって適切に選択することが出来る。
【0044】
また、前記ろう材23の融点が高すぎると、基体21表面の金属膜21bおよび電磁波吸収体10表面の金属膜11が部分的に剥離したり、止着強度が低下するため、前記ろう材23の融点は400℃以下とすることが好ましい。
【0045】
また、前記低融点金属をろう材とした場合、ろう材厚みは接合主面の金属膜成膜部分全面に内部気泡なく濡れ広がり、最も止着強度が高い80μmから200μmの範囲が好ましい。
【0046】
次に、本発明の実施形態による高周波回路用パッケージについて説明する。
【0047】
図3に断面図で示すように、高周波回路用モジュール30は、半導体素子33が実装された回路基板32を収納したパッケージベース31に、図2に示す蓋体20を金すずシール、シーム溶接等の方法で、内部空間37を気密封止するように接合する。蓋体20の内部空間側には、電磁波吸収体10が金属層11とろう材23を介して止着されており、半導体素子33は回路基板32上の伝送線路34にボンディングワイヤ36等で接続され、さらに回路基板32上の伝送線路34と端子電極35がボンディングワイヤ36等で接続されている。
【0048】
こうすることにより高周波回路用モジュール30は、半導体素子33、伝送線路34、ボンディングワイヤ35、およびそれぞれの接続部分等からの輻射電磁波が電磁波吸収体10により吸収減衰されるため、蓋体20による内部反射が抑制された結果、空洞共振や発振現象が抑制され、高周波での周波数特性に優れたものとすることが可能となるのである。
【0049】
【実施例】
(実施例1)
図3に示すように、半導体素子33が実装された回路基板32を実装したパッケージベース31に、金属製の基体21と電磁波吸収部材10をろう材23により止着した蓋体20をシーム溶接にて気密封止し、高周波回路用モジュール30を作製した。ここで、高周波モジュール30の端子電極35と、回路基板32上に形成された伝送線路34とはボンディングワイヤ36で接続されている。
【0050】
電磁波吸収体10は、熱硬化性樹脂としてフェノール樹脂、磁性材粉末としてMo−パーマロイをそれぞれ所定の比率に混合、造粒後、粉末加圧成形法にて成形し、金型から離型後、常圧180℃×10時間の加熱硬化処理を行い作製した。
【0051】
なお、高周波回路モジュール30は、内部に19mm×11mm、高さ4mmの概直方体の空洞37を有している。
【0052】
まず、電磁波吸収体10の接合面10aの表面粗さの最適範囲を検証するために、それぞれの接合面10aの表面粗さを変化させた電磁波吸収体10を作製し、これを接合面10aの成膜予定部分のみくりぬかれた蓋体を持つ冶具に搭載して、接合10面に蒸着法により金属膜11を形成し、前記基体21にあらかじめ箔片状に加工した前記ろう材23を厚み100μmを介して積層し、酸素濃度が1000ppm以下にコントロールされた窒素雰囲気下で、前記ろう材23の融点温度以上で加熱することにより、前記ろう材23を介して前記基体21と前記電磁波吸収体10を止着することによって得られたパッケージ蓋体20の曲げ強度を調査した。
【0053】
【表1】
Figure 2004235205
【0054】
その結果、表1に示すように本発明実施例である電磁波吸収体(No.3〜No.6)では、密着強度に優れていたのに対し、比較例のNo.1〜2では、表面が平滑すぎて金属膜11が密着しないことが確認された。また、比較例のNo.7では表面の凸凹が大きいため、金属膜11の密着が悪く、不均一となり、それにより振動や衝撃などの機械的強度、温度サイクルや高温放置など耐熱性が低下したりするため、高周波回路用パッケージ蓋体20として使用することは出来なかった。
【0055】
(実施例2)
次に、電磁波吸収体10の接合面10a周縁部の未成膜部分10bの最適範囲を検証するために、接合面10aに蒸着法により金属膜11を形成する際、それぞれの接合面10aの周縁部の未成膜部分10bの寸法を接合面の長辺寸法に対して変化させて電磁波吸収体10を作製した。その後、実施例1と同様に前記ろう材23を介して前記基体21と前記電磁波吸収体10を止着することによって得られた高周波回路用パッケージ蓋体20の曲げ強度を調査した。あわせてろう材のはみ出しがないか目視および双眼で観察を行った。
【0056】
【表2】
Figure 2004235205
【0057】
その結果、本発明実施例である電磁波吸収体(No.2〜No.6)は密着強度に優れていたのに対し、比較例のNo.7では止着面積が著しく小さくなり、振動や衝撃などの機械的強度、温度サイクルや高温放置など耐熱性が低下したりすることが確認された。また、比較例のNo.1では止着面積が著しく大きくなり止着強度は大きくなったが、電磁波吸収体側面へのはみ出しがみられ、共振抑制面積が小さくなり、高周波回路用パッケージ蓋体20として使用することは出来なかった。
【0058】
(実施例3)
さらに、前記基体21と前記電磁波吸収体10を止着する際に用いるろう材の厚みの最適範囲を検証するために、実施例1と同様に接合面10aに蒸着法により金属膜11を形成し、前記ろう材23を介して前記基体21と前記電磁波吸収体10を止着する際、あらかじめ様々な厚みで箔片状に加工した前記ろう材23を様々な厚みに積層し、実施例1と同様に止着することによって得られたパッケージ蓋体の曲げ強度を調査した。あわせてろう材のはみ出しがないか目視および双眼で観察を行った。
【0059】
【表3】
Figure 2004235205
【0060】
その結果、本発明の実施例である電磁波吸収体(No.3〜No.6)では、密着強度に優れていたのに対し、比較例のNo.1〜2では、はんだ量が金属膜範囲に対し著しく少なく、濡れ広がりが小さかったため結果的に止着面積が小さくなり、振動や衝撃などの機械的強度、温度サイクルや高温放置など耐熱性が低下したりすることが確認された。また、比較例のNo.7では、はんだ量が金属膜範囲に対して著しく大きくなり止着強度は大きくなったが、電磁波吸収体側面へのはみ出しがみられ、共振抑制面積が小さくなり、高周波回路用パッケージ蓋体20として使用することは出来なかった。
【0061】
【発明の効果】
以上詳述したとおり、本発明によれば高周波回路用パッケージの内部に接合して空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料からなり、接合面に金属膜を有するとともに、その表面粗さを0.05〜0.20μmとすることによって、この電磁波吸収体を内部に接合すれば、共振、発信を生じず高周波特性に優れ、かつ、信頼性に優れた高周波回路用パッケージを得ることが可能となる。
【0062】
また、本発明によれば、高周波回路用パッケージの内部に接合して空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料からなり、接合面の周縁部に未成膜部分を有することによって、この電磁波吸収体を内部に接合すれば、共振、発信を生じず高周波特性に優れ、かつ、信頼性に優れた高周波回路用パッケージを得ることが可能となる。
【図面の簡単な説明】
【図1】(a)は本発明の電磁波吸収体の斜視図、(b)は本発明の電磁波吸収体の製造方法を説明するための平面図、(c)は本発明の電磁波吸収体の製造方法を説明するための断面図である。
【図2】本発明の高周波回路用パッケージに用いる蓋体の断面図である。
【図3】本発明の高周波回路用パッケージの断面図である。
【図4】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図5】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【図6】従来の電磁波吸収体を用いた高周波回路用パッケージの断面図である。
【符号の説明】
10:電磁波吸収体
10a:接合面
10b:未成膜部
10c:側面
11金属膜
12:マスク部
13:吸収体露出部
14:冶具の蓋体
20:蓋体
21:基体
21b:金属膜
23:ろう材
30:高周波回路用モジュール
31:パッケージベース
32:回路基板
33:半導体素子
34:伝送線路
35:端子電極
36:ボンディングワイヤ
37:内部空間
40:高周波回路用パッケージ
41:金属ケース
42:半導体チップ
43:電磁波吸収体キャップ
44:誘電体基板
50:高周波回路用パッケージ
51:蓋体
52:パッケージベース
53:電磁波吸収体
54:接着剤
60:高周波回路用パッケージ
61:パッケージベース
62:セラミック端子
63:配線パターン
64:気密封止用部材
65:金属製蓋体
66:電磁波吸収体

Claims (6)

  1. 高周波回路用パッケージの内部に接合して空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料からなり、接合面に金属膜を有するとともに、その面の表面粗さRaが0.5μm〜2.0μmであることを特徴とする電磁波吸収体。
  2. 高周波回路用パッケージの内部に接合して空洞共振を抑制するための電磁波吸収体において、樹脂と軟磁性粉末の複合材料からなり、接合面に金属膜を成膜するとともに、その周縁部に未成膜部分を有することを特徴とする電磁波吸収体。
  3. 前記未成膜部分の幅は、接合面の長辺寸法の5%〜40%であることを特徴とする請求項2記載の電磁波吸収体。
  4. 前記金属膜が蒸着法によって成膜されたものであることを特徴とする請求項1〜3のいずれかに記載の電磁波吸収体。
  5. 請求項1〜3のいずれかに記載の電磁波吸収体を融点100℃〜400℃の低融点金属を用いて内部に実装したことを特徴とする高周波回路用パッケージ。
  6. 前記低融点金属の厚みが80μm〜200μmであることを特徴とする請求項5記載の高周波回路用パッケージ。
JP2003018658A 2003-01-28 2003-01-28 電磁波吸収体およびそれを用いた高周波回路用パッケージ Pending JP2004235205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003018658A JP2004235205A (ja) 2003-01-28 2003-01-28 電磁波吸収体およびそれを用いた高周波回路用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003018658A JP2004235205A (ja) 2003-01-28 2003-01-28 電磁波吸収体およびそれを用いた高周波回路用パッケージ

Publications (1)

Publication Number Publication Date
JP2004235205A true JP2004235205A (ja) 2004-08-19

Family

ID=32948726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003018658A Pending JP2004235205A (ja) 2003-01-28 2003-01-28 電磁波吸収体およびそれを用いた高周波回路用パッケージ

Country Status (1)

Country Link
JP (1) JP2004235205A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008257A (ja) * 2013-06-26 2015-01-15 三菱電機株式会社 高周波装置及びその製造方法
KR101617403B1 (ko) 2014-12-18 2016-05-02 율촌화학 주식회사 전자파 흡수 시트용 조성물 및 이를 포함하는 시트
WO2018093127A1 (ko) * 2016-11-15 2018-05-24 에스케이씨 주식회사 복합 용도의 자성 시트 및 이를 포함하는 안테나 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008257A (ja) * 2013-06-26 2015-01-15 三菱電機株式会社 高周波装置及びその製造方法
KR101617403B1 (ko) 2014-12-18 2016-05-02 율촌화학 주식회사 전자파 흡수 시트용 조성물 및 이를 포함하는 시트
WO2018093127A1 (ko) * 2016-11-15 2018-05-24 에스케이씨 주식회사 복합 용도의 자성 시트 및 이를 포함하는 안테나 장치

Similar Documents

Publication Publication Date Title
CN1214458C (zh) 包括表面弹性波元件的射频模块部件及其制造方法
US8018731B2 (en) Interconnect substrate and electronic circuit mounted structure
CN101872747B (zh) 电子部件模块
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP4186843B2 (ja) 立体的電子回路装置
WO2006048982A1 (ja) 気密封止用キャップ、気密封止用キャップの製造方法および電子部品収納用パッケージ
JP4412072B2 (ja) 電子部品の実装方法,半導体モジュール及び半導体装置
JP2004235205A (ja) 電磁波吸収体およびそれを用いた高周波回路用パッケージ
JP4272329B2 (ja) 半導体素子収納用パッケージ
JP2001313345A (ja) 半導体素子収納用パッケージ
JP3555831B2 (ja) 半導体装置および電子装置
US7115812B2 (en) Radiation shielded semiconductor package
JP2004087686A (ja) 高周波回路用パッケージ蓋体とその製造方法およびこれを用いた高周波回路モジュール
JP4095477B2 (ja) 電波吸収蓋部材およびこれを用いた高周波装置
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP4105998B2 (ja) 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ
JP2002151614A (ja) 半導体素子収納用パッケージ
JP4614594B2 (ja) 電子部品収納用パッケージ
JP2002151613A (ja) 半導体素子収納用パッケージ
JP3735569B2 (ja) 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ
JP3398316B2 (ja) 配線基板およびその製造方法
JP2012195455A (ja) 高周波回路ケース用カバー及びその製造方法
JP4272330B2 (ja) 半導体素子収納用パッケージ
JP2002164455A (ja) 半導体素子収納用パッケージ
JP4189234B2 (ja) 電波吸収蓋部材およびこれを用いた高周波装置