KR20070003526A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070003526A
KR20070003526A KR1020060004045A KR20060004045A KR20070003526A KR 20070003526 A KR20070003526 A KR 20070003526A KR 1020060004045 A KR1020060004045 A KR 1020060004045A KR 20060004045 A KR20060004045 A KR 20060004045A KR 20070003526 A KR20070003526 A KR 20070003526A
Authority
KR
South Korea
Prior art keywords
solder
metal
semiconductor device
carbon
containing carbon
Prior art date
Application number
KR1020060004045A
Other languages
English (en)
Other versions
KR100783458B1 (ko
Inventor
미치아키 타마가와
마사하루 미나미자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070003526A publication Critical patent/KR20070003526A/ko
Application granted granted Critical
Publication of KR100783458B1 publication Critical patent/KR100783458B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17506—Refilling of the cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Preventing or detecting of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Preventing or detecting of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B41J2/1652—Cleaning of print head nozzles by driving a fluid through the nozzles to the outside thereof, e.g. by applying pressure to the inside or vacuum at the outside of the print head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17596—Ink pumps, ink valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/19—Ink jet characterised by ink handling for removing air bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/165—Preventing or detecting of nozzle clogging, e.g. cleaning, capping or moistening for nozzles
    • B41J2/16517—Cleaning of print head nozzles
    • B41J2002/16567—Cleaning of print head nozzles using ultrasonic or vibrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 신뢰성이 높고 발열성에 우수한 반도체 장치를 낮은 비용으로 형성하는 것을 목적으로 한다.
반도체 소자(4)와 방열 부재인 덮개(7)를 탄소 소결체에 땜납을 함침시킨 땜납 함유 탄소 소결체(6a) 표면에 외측 땜납층(6b, 6c)이 형성된 땜납 함유 탄소 부재(6)를 통해 접합한다. 반도체 소재(4)와 덮개(7)의 접합부에 탄소 소결체를 이용함으로써, 높은 방열성을 확보하면서, 반도체 소자(4)의 발열시의 열 응력을 완충할 수 있다. 또한, 저렴한 땜납을 함침시킴으로써, 탄소 소결체와 외측 땜납층(6b, 6c)을 강고하게 접합시킬 수 있고, 또한 외측 땜납층(6b, 6c)에 의해 반도체 소자(4)와 덮개(7)를 강고하게 접합시킬 수 있다. 이에 따라, 신뢰성이 높고, 방열성에 우수한 반도체 장치(1)를 낮은 비용으로 실현할 수 있다.
반도체 장치, 땜납 볼

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 제1 실시형태의 반도체 장치의 주요부 단면 모식도.
도 2는 땜납 함유 탄소 부재의 형성 흐름의 일례를 도시한 도면.
도 3은 땜납 함유 탄소 부재의 형성 흐름의 다른 예를 도시하는 도면.
도 4는 제1 실시형태의 반도체 장치의 형성 흐름의 일례를 도시한 도면.
도 5는 종래의 반도체 장치의 주요부 단면 모식도.
도 6은 제2 실시형태의 반도체 장치의 주요부 단면 모식도.
<도면의 주요 부분에 대한 부호의 설명>
1, 1a, 100: 반도체 장치 2: 전기 회로 기판
3: 땜납 범프 4: 반도체 소자
5: 언더 필재 6: 땜납 함유 탄소 부재
6a: 땜납 함유 탄소 소결체 6b, 6c: 외측 땜납층
7, 7a: 덮개 8: 수지
9: 땜납 볼 101: 땜납층
102: Ag 페이스트층
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 장치에 내장되는 반도체 소자는 고밀도화, 고속화가 진행되고, 그에 수반하는 그 동작시의 발열량이 증대하는 경향이 있다. 그러나, 이러한 발열량의 증대는 기계적 또는 전기적으로 도통을 저해할 수 있는 요인이 되기 때문에, 반도체 장치의 신뢰성 저하를 초래할 우려가 있다. 이 때문에, 반도체 소자에서 발생한 열은 반도체 장치 외부로 효율적으로 방열시켜야 한다. 방열성을 높이기 위해 종래, 적당한 방열 부재를 설치한 반도체 장치도 몇 개 제안되어 있다.
예컨대, 전기 회로 기판에 반도체 소자를 플립 칩 실장하고, 이 반도체 소자에 땜납, 동(Cu), 금(Au) 등의 금속의 층을 통해 세라믹이나 금속의 방열 부재를 접합한 반도체 장치가 제안되어 있다(특허 문헌 1 참조). 이와 같이, 열전도성에 우수한 금속을 이용하여 반도체 소자와 방열 부재를 접합함으로써, 반도체 장치의 방열성 향상을 도모하는 시도가 이루어지고 있다.
또한, 최근에는 탄소를 주체로 하는 소결체 등의 탄소 재료를 그 높은 열전도성, 전기 전도성, 열팽창 특성, 기계적 강도 등의 점에서 반도체 장치 등에 이용하는 시도도 이루어지고 있다(특허 문헌 2 참조).
[특허 문헌 1] 특허 공개 2001-127218호 공보
[특허 문헌 2] 특허 공개 평6-321649호 공보
그러나, 반도체 장치에 그 방열성을 높이기 위해 방열 부재를 이용한 경우, 다음과 같은 문제점도 있었다.
예컨대, 반도체 소자와 방열 부재를 땜납 등의 금속층으로 접합하는 경우에는 실리콘(Si) 등의 반도체 재료가 주체의 반도체 소자와 금속층 사이의 열팽창 계수 차가 비교적 크기 때문에, 발열시의 응력 집중에 의해 금속층에 결함이 생기거나, 반도체 소자가 파괴되어 방열성이나 성능 면에서 높은 신뢰성을 확보하기 어렵다. 보다 사이즈가 큰 반도체 소자를 이용한 경우나, 방열 부재와 금속층 사이의 열팽창 계수의 차가 비교적 큰 경우도 마찬가지로, 높은 신뢰성의 확보는 어려워진다.
땜납 등의 금속을 대신해서 은(Ag) 페이스트를 이용하여 반도체 소자와 방열 부재를 접합하는 경우도 있지만, Ag 페이스트는 비교적 부드럽기 때문에 열 응력을 부드럽게 하는 작용이 있지만, 땜납 등의 금속에 비해 열전도성이 낮고, 방열성에 문제가 남는다.
또한, 탄소를 주체로 하는 소결체(「탄소 소결체」라고 한다.)를 반도체 소자와 방열 부재를 접합하기 위한 부재로서 이용하는 경우에는, 이에 열 응력의 완충 기능이나 높은 열 전도 기능을 발휘하는 것이 기대된다. 다만, 탄소 소결체 단체에서는 반도체 소자와 방열 부재 사이에 설치하더라도 양자를 접합하는 것이 어렵기 때문에, 그 표면에 금속화 처리를 실시할 필요가 있다. 이러한 금속화 처리 로서는 예컨대, 탄소 소결체에 금속을 스퍼터링하여 금속층을 형성하는 방법이나, 반도체 소자와 방열 부재를 납땜하기 위한 적당한 금속층을 형성하는 방법 등이 있다.
그러나, 탄소 소결체의 표면에 스퍼터링에 의해 금속층을 형성하는 방법에서는 금속이 탄소 소결체의 표면에 퇴적될 뿐이기 때문에, 탄소 소결체-금속간의 접합 강도가 비교적 낮아, 신뢰성의 저하를 초래할 우려가 있다. 또한, 탄소 소결체의 표면에 납 금속의 층을 형성하는 방법에서는 금속 층의 후막화나 탄소 소결체-금속간의 접합 강도의 향상 등에 유효한 반면, 납 금속이 비교적 고가이기 때문에 반도체 장치의 제조 비용이 높아지는 문제가 있다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 낮은 비용으로 형성할 수 있고, 신뢰성이 높으며, 방열성에 우수한 반도체 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 이와 같은 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 과제를 해결하기 위해, 반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치에 있어서, 상기 반도체 소자와 상기 방열 부재가 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 통해 접합되어 있는 것을 특징으로 하는 반도체 장치가 제공된다.
이러한 반도체 장치에 의하면, 반도체 소자와 방열 부재 사이에 설치되는 금 속 함유 탄소 부재가, 예컨대 땜납 등의 금속이 함유된 탄소 재료를 이용하여 형성되고 있다. 이 금속 함유 탄소 부재와 같이, 반도체 소자와 방열 부재의 접합부에 탄소 재료를 이용함으로써, 높은 방열성의 확보와 반도체 소자 발열시의 응력 집중의 방지가 도모된다. 또한, 탄소 재료에 금속을 함유시킴으로써, 예컨대 그 표면에 금속층 등을 용이하면서 강고하게 형성하는 것이 가능해진다. 이러한 금속 함유 탄소 부재에, 예컨대 비교적 저렴한 땜납 등의 금속을 이용함으로써, 반도체 장치의 저비용화가 도모된다.
또한, 본 발명에서는 반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치의 제조 방법에 있어서, 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 형성하는 공정과, 상기 금속 함유 탄소 부재를 기판에 실장된 반도체 소자상에 배치하는 공정과, 상기 반도체 소자상에 배치된 상기 금속 함유 탄소 부재상에 상기 방열 부재를 배치하는 공정과, 상기 반도체 소자와 상기 방열 부재를 상기 금속 함유 탄소 부재를 통해 접합하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이러한 반도체 장치의 제조 방법에 의하면, 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 통해 반도체 소자와 방열 부재를 접합하기 위해, 높은 방열성의 확보와 반도체 소자 발열시의 응력 집중의 방지가 도모되고, 또한 반도체 장치의 저비용화가 도모된다.
(발명을 실행하기 위한 최선의 형태)
이하, 본 발명의 실시형태를 금속 함유 탄소 부재의 금속에 땜납을 이용한 경우를 예로, 도면을 참조하여 상세히 설명한다. 또한 땜납 등의 금속에 관해서 이용하는 「함유」란, 여기서는 어느 일정량의 금속이 포함되어 있는 경우를 말하고, 불순물로서의 금속과 같이 극히 미량밖에 포함되어 있지 않는 경우는 제외하는 것으로 한다.
우선, 제1 실시형태에 관해서 설명한다.
도 1은 제1 실시형태의 반도체 장치의 주요부 단면 모식도이다.
제1 실시형태의 반도체 장치(1)는 전기 회로 기판(2)에 땜납 범프(3)를 통해 반도체 소자(4)가 플립 칩 실장된 구조를 갖고 있다. 전기 회로 기판(2)과 반도체 소자(4) 사이에는 이들의 접속 강도를 높이기 위해 언더필재(5)가 충전되어 있다. 반도체 소자(4)에는 전기 회로 기판(2)에의 실장면과 반대 면측에 소정량의 땜납을 함유시킨 탄소 소결체 등의 다공성의 탄소 재료를 이용하여 구성된 땜납 함유 탄소 부재(6)가 접합되어 있다. 또한, 이 땜납 함유 탄소 부재(6)의 반도체 소자(4)와 반대 면측에는 상자형의 덮개(7)가 접합되어 있다. 이 덮개(7)는 반도체 소자(4)를 외부로부터의 충격이나 오염으로부터 보호하는 역할을 다 하는 것 외에 반도체 소자(4)의 동작시에 발생하는 열을 반도체 장치(1)의 외부로 방열하는 방열 부재로서의 역할을 다 한다. 여기서는, 이 덮개(7)는 땜납 함유 탄소 부재(6)에 접합되는 동시에, 그 개구단을 전기 회로 기판(2)에 수지(8)를 이용하여 접합되어 있다. 또한, 전기 회로 기판(2)에는 다른 전기 회로 기판에의 실장에 이용되는 땜납 볼(9)이 부착되어 있다.
여기서, 전기 회로 기판(2)에는 세라믹 기판이나 수지 기판을 이용할 수 있 다. 땜납 범프(3)나 땜납 볼(9)에는 공정 땜납(Sn/37 Pb)이나 주석-은 땜납(Sn/3 Ag) 등을 이용할 수 있다. 또한, 땜납 표기의 원소 기호 앞에 붙인 숫자는 그 원소의 함유율을 나타낸다(이하 동일). 반도체 소자(4)에는 여러 가지의 것을 이용할 수 있지만, 일반적으로는 그 사이즈가 25 mm 정도까지의 것이 이용되는 경우가 많고, 이러한 반도체 소자(4)가 전기 회로 기판(2)에 1 개 또는 2 개 이상 실장된다. 또한, 도 1에는 전기 회로 기판(2)에 반도체 소자(4)가 1 개만 실장되어 있는 경우를 도시하고 있다. 언더필재(5)나 수지(8)에는 에폭시계의 열경화형 수지를 이용할 수 있다. 덮개(7)에는 주로 그 열전도율을 고려하고, 반도체 소자(4)의 형태(사이즈나 발열량 등)에 따라서, 금속이나 세라믹 외에 카본 나노 튜브 등의 탄소 재료가 이용된다.
또한, 반도체 소자(4)와 덮개(7) 사이에 설치되는 땜납 함유 탄소 부재(6)는 예컨대, 그래파이트판 등의 탄소 소결체에 소정량의 땜납을 함유시킨 땜납 함유 탄소 소결체(6a)의 양면측에 각각 땜납층(「외측 땜납층」이라고 한다.)(6b, 6c)이 형성된 구조를 갖고 있다. 반도체 장치(1)에 있어서, 반도체 소자(4)는 땜납 함유 탄소 부재(6)의 한쪽 면측에 형성된 외측 땜납층(6b)에 접합되고, 덮개(7)는 땜납 함유 탄소 부재(6)의 다른쪽의 면측에 형성된 외측 땜납층(6c)에 접합되어 있다.
이 땜납 함유 탄소 부재(6)를 구성하고 있는 땜납 함유 탄소 소결체(6a) 및 외측 땜납층(6b, 6c)은 각각 그 두께가 예컨대 300 ??m 정도까지로 된다. 땜납 함유 탄소 소결체(6a) 및 외측 땜납층(6b, 6c)의 두께는, 이용하는 반도체 소자(4)의 형태에 따라서 적절히 설정된다.
땜납 함유 탄소 소결체(6a)에 함유시키는 땜납에는 Sn/3 Ag이나 Sn/2.5 Ag/0.5 Cu 외에 Sn/37 Pb나, 그 외 비스무트(Bi) 등을 포함한 이른바 저융점 타입 땜납 등, Sn을 주성분으로 하는 땜납을 이용할 수 있다. 땜납 함유 탄소 소결체(6a)에 이용하는 땜납의 조성은 그 용융 온도나 이용하는 반도체 소자(4)의 형태 등에 따라서 적절히 설정된다. 땜납 함유 탄소 소결체(6a)의 땜납 함유량은 함유되는 땜납의 조성에도 의하지만, 예컨대 5 wt% 내지 20 wt%, 바람직하게는 8 wt% 내지 12 wt%로 된다. 또한, 땜납 함유 탄소 소결체(6a)의 땜납 함유량이 많은 쪽이 적은 경우에 비해 탄성율이 낮아지는 경향이 있기 때문에, 특히 저탄성 제품에 이용하는 경우에 유효하다.
외측 땜납층(6b, 6c)에 이용하는 땜납에는 땜납 함유 탄소 소결체(6a)와 같이, Sn/3 Ag, Sn/2.5 Ag/0.5 Cu, Sn/37 Pb나, Bi 등을 함유하는 저융점 타입 땜납 등의 Sn을 주성분으로 하는 땜납을 이용할 수 있다.
또한, 땜납 함유 탄소 소결체(6a)에 포함되어 있는 땜납의 조성과 외측 땜납층(6b, 6c)에 이용되고 있는 땜납의 조성과는 동일하더라도 다르더라도 상관없다.
이와 같이, 제1 실시형태의 반도체 장치(1)로는 반도체 소자(4)와 덮개(7)를 땜납 함유 탄소 소결체(6a)와 외측 땜납층(6b, 6c)을 구비한 땜납 함유 탄소 부재(6)를 통해 접합한다. 땜납 함유 탄소 부재(6)와 반도체 소자(4) 및 덮개(7)의 직접적인 접합에는 땜납 함유 탄소 소결체(6a)의 외측에 형성한 외측 땜납층(6b, 6c)이 이용된다.
이와 같이 반도체 소자(4)와 덮개(7)의 접합부에 탄소 소결체를 이용한 땜납 함유 탄소 부재(6)를 이용함으로써, 이 땜납 함유 탄소 부재(6)가 반도체 소자(4)의 발열에 의해 생기는 열 응력을 완충하는 동시에, 반도체 소자(4)에서 발생한 열을 효율적으로 방열 부재로 열 전도한다. 이 때문에, 종래와 같이 반도체 소자(4)와 덮개(7)의 접합부에 금속층을 이용한 경우에 비해 효과적으로 응력 집중을 회피하는 것이 가능해지고, 또한 접합부에 Ag 페이스트를 이용한 경우에 비해 효과적으로 방열하는 것이 가능해진다.
또한, 이 땜납 함유 탄소 부재(6)는 탄소 소결체에 땜납을 함유시켜 땜납 함유 탄소 소결체(6a)로 하고, 그 표면에 외측 땜납층(6b, 6c)을 형성하고 있기 때문에, 외측 땜납층(6b, 6c)이 땜납 함유 탄소 소결체(6a)에 강고하게 접합된다. 따라서, 사용시에 외측 땜납층(6b, 6c)이 땜납 함유 탄소 소결체(6a)의 표면으로부터 박리되어 버리는 것을 방지하고, 높은 방열성을 확보하는 것이 가능해진다. 또한, 이 땜납 함유 탄소 부재(6)에는 비교적 저렴한 Sn을 주성분으로 하는 땜납을 이용할 수 있기 때문에, 종래와 같이 탄소 소결체 표면에 비교적 고가인 납 금속을 이용한 층을 형성하는 경우에 비해, 낮은 비용으로 땜납 함유 탄소 부재(6)를 형성할 수 있고, 반도체 장치(1)의 저비용화에 기여할 수 있다.
아직, 이 땜납 함유 탄소 부재(6)는 땜납 함유 탄소 소결체(6a)의 표면에 외측 땜납층(6b, 6c)이 형성되어 있기 때문에, 반도체 소자(4)나 덮개(7) 사이에 높은 접합 강도를 얻을 수 있다. 특히 접합부에 종래의 Ag 페이스트를 이용한 경우에는, 이 재료가 비교적 흡습성이 높기 때문에, 흡습한 상태에서 그 후의 리플로 등을 행하면, 접합 계면의 박리가 발생하는 경우가 있었다. 이에 대하여, 땜납 함 유 탄소 부재(6)는 땜납을 함유시킨 탄소 소결체 표면에 외측 땜납층(6b, 6c)을 형성한 구조를 갖고 있기 때문에 흡습성이 낮아, 그와 같은 접합 계면의 박리를 막을 수 있게 된다.
다음에, 땜납 함유 탄소 부재(6)의 형성 방법에 관해서 진술한다.
땜납 함유 탄소 부재(6)는 상기 한 바와 같이, 탄소 소결체에 땜납을 함유시켜, 그 표면에 땜납층을 더 형성한 구조를 갖고 있다.
여기서, 이러한 땜납 함유 탄소 부재(6)에 이용하는 탄소 소결체는, 종래 공지의 방법을 이용하여 형성하는 것이 가능하다. 예컨대, 종래, 펄프 원료에 열경화성 수지를 함침시켜 비산화 분위기하에서 가압 성형하여 소성 탄화함으로써 박편형 다공질 탄소재를 형성하는 방법 등이 제안되어 있다(특허 제3008095호 공보). 이외에도, 다공성의 탄소 소결체를 형성할 수 있는 방법이면, 이용하여도 좋다.
다만, 탄소 소결체의 형성에 있어서는, 후술과 같이, 땜납 함유 탄소 소결체(6a)의 땜납 함유량이 탄소 소결체의 공공률에 크게 영향을 주기 때문에, 이 점을 고려하여 형성하는 것이 필요하다.
이와 같이 하여 얻어지는 탄소 소결체에 땜납을 함유시키기 위해서는, 예컨대 다공성인 탄소 소결체에 용융 땜납을 함침시키는 방법 등을 이용할 수 있다.
도 2는 땜납 함유 탄소 부재의 형성 흐름의 일례를 도시하는 도면이다.
땜납 함유 탄소 부재(6)를 형성함에 있어서는, 우선 탄소 소결체의 미세 구멍 내에 존재하고 있는 수분을 제거하기 위해, 탄소 소결체를 충분히 건조한다[단계(S1)]. 건조 후, 그 탄소 소결체를 소정의 챔버에 옮기고, 그 챔버 내를 진공화 하여 내부의 가스 및 수분을 배출한다[단계(S2)].
그리고, 진공 분위기를 유지한 채, 융점 이상의 온도로 되어 있는 용융 땜납 중에 그 탄소 소결체를 일정 시간 침지한다[단계(S3)]. 이에 따라, 탄소 소결체의 미세 구멍 내에는 용융 땜납이 침입하게 된다. 탄소 소결체의 미세 구멍 내에 침입하는 용융 땜납의 양은 주로 탄소 소결체의 공공률에 의존한다. 즉, 침입하는 용융 땜납의 양은 탄소 소결체의 공공률이 높으면 많아지고, 탄소 소결체의 공공률이 낮으면 적어진다. 탄소 소결체의 미세 구멍 내에 침입하는 용융 땜납의 양에 의해 최종적으로 얻어지는 땜납 함유 탄소 소결체(6a)의 땜납 함유량이 거의 결정된다.
탄소 소결체를 용융 땜납 중에 일정 시간 침지한 후에는, 이 용융 땜납을 냉각한다[단계(S4)]. 이 때, 탄소 소결체는 그 미세 구멍 내에 땜납이 함침되는 동시에, 그 표면에 땜납의 조성이나 용융 온도에 따라서 일정한 두께로 땜납이 부착된다.
냉각 후에는, 땜납이 함침된 탄소 소결체의 표면에 부착되어 있는 땜납 중 불필요한 부분의 땜납을 제거한다[단계(S5)]. 이 때는, 이 탄소 소결체 표면에 부착되어 있는 땜납을 일정한 두께로 남겨 그것 이외를 제거함으로써, 그 남긴 부분을 땜납 함유 탄소 소결체(6a) 표면의 외측 땜납층(6b, 6c)으로 하는 땜납 함유 탄소 부재(6)를 얻을 수 있다.
이와 같이, 단계(S1 내지 S5)에 나타낸 바와 같은 순서로 땜납 함유 탄소 부재(6)를 형성하면, 땜납 함유 탄소 소결체(6a)의 형성과 외측 땜납층(6b, 6c)의 형 성을 동시에 행할 수 있다.
또한, 상기의 단계(S5)에서는 그 탄소 소결체의 표면에 부착되어 있는 땜납을 모두(탄소 소결체가 노출될 때까지) 제거하도록 하더라도 좋다. 이 경우는, 그것에 의해 아직 표면에 외측 땜납층(6b, 6c)이 형성되어 있지 않은 땜납 함유 탄소 소결체(6a)를 얻을 수 있게 된다.
도 3은 땜납 함유 탄소 부재의 형성 흐름의 다른 예를 도시하는 도면이다.
여기서는 우선, 상기 도 2에 도시한 형성 흐름과 같이, 탄소 소결체의 건조[단계(S10)], 진공화[단계(S11)], 용융 땜납에의 탄소 소결체의 침지[단계(S12)], 및 용융 땜납의 냉각[단계(S13)]을 행한다. 그리고, 땜납이 함침된 탄소 소결체의 표면에 부착되어 있는 땜납을 제거하고[단계(S14)], 땜납 함유 탄소 소결체(6a)를 얻는다.
그 이후에는 상기와 같이, 우선 진공화를 행하고[단계(S15)], 진공 분위기를 유지한 채, 융점 이상의 온도로 되어 있는 용융 땜납 중에 그 땜납 함유 탄소 소결체(6a)를 침지한다[단계(S16)]. 이 때는, 땜납 함유 탄소 소결체(6a)에 함침되어 있는 땜납보다 융점이 낮은 땜납을 이용하는 것이 바람직하다. 이는 땜납 함유 탄소 소결체(6a)에 함침되어 있는 땜납이 이 단계에서 용융하여 용융 땜납 중에 확산되어 버리고, 탄소 소결체에의 땜납 함침의 효과가 약해져 버리는 경우가 있을 수 있기 때문이다.
그리고, 용융 땜납을 냉각한 후[단계(S17)], 땜납 함유 탄소 소결체(6a)의 표면에 부착되어 있는 땜납 중 일정한 두께의 땜납을 남겨 불필요한 부분의 땜납을 제거한다[단계(S18)]. 이에 따라, 땜납 함유 탄소 소결체(6a)의 표면에 외측 땜납층(6b, 6c)이 형성되게 된다.
이와 같이, 단계(S10 내지 S18)에 도시한 바와 같은 순서로 땜납 함유 탄소 부재(6)를 형성하면, 땜납 함유 탄소 소결체(6a)의 형성과 외측 땜납층(6b, 6c)의 형성을 따로따로 행하기 때문에, 땜납 함유 탄소 소결체(6a)에 함침되어 있는 땜납과 외측 땜납층(6b, 6c)을 구성하는 땜납의 조성을 바꾸는 것이 가능해진다.
이상, 상기 도 2 및 도 3에 예시한 바와 같은 방법을 이용함으로써, 땜납 함유 탄소 부재(6)를 형성할 수 있다.
다음에, 땜납 함유 탄소 부재(6)를 이용한 반도체 장치(1)의 형성 방법에 관해서 진술한다.
도 4는 제1 실시형태의 반도체 장치의 형성 흐름의 일례를 도시하는 도면이다.
반도체 장치(1)를 형성하는 경우에는, 우선 반도체 소자(4)를 전기 회로 기판(2)에 땜납 범프(3)를 통해 플립 칩 실장하고, 반도체 소자(4)와 전기 회로 기판(2)을 접속한다[단계(S20)]. 또한, 반도체 소자(4)와 전기 회로 기판(2) 사이에는 언더 필재(5)를 충전한다[단계(S21)].
계속해서, 그 반도체 소자(4)상에 땜납 함유 탄소 부재(6)를 배치하고[단계(S22)], 또한 그 위에는 덮개(7)를 배치하며[단계(S23)], 그 개구단과 전기 회로 기판(2) 사이에 수지(8)를 도포한다[단계(S24)].
그 후, 큐어 및 리플로를 행함으로써[단계(S5)], 땜납 함유 탄소 부재(6) 표면의 외측 땜납층(6b, 6c)의 땜납이 용융되고, 땜납 함유 탄소 부재(6)와 반도체 소자(4), 땜납 함유 탄소 부재(6)와 덮개(7)가 각각 접합된다. 접합 온도는 외측 땜납층(6b, 6c)의 땜납 조성(또는 융점)에도 의하지만, 대략 약 130 ?? 내지 약 250 ?? 정도이다. 또한 이 때, 수지(8)의 경화에 의해 덮개(7)와 전기 회로 기판(2)도 접합된다.
마지막으로, 전기 회로 기판(2)에 땜납 볼(9)을 부착하고[단계(S26)], 도 1의 반도체 장치(1)가 완성된다.
또한, 여기서는 덮개(7)의 개구단과 전기 회로 기판(2)을 수지(8)를 이용하여 접합하는 경우에 관해서 진술했지만, 이 부분의 접합은 반드시 행하는 것을 필요로 하지 않고, 그런 경우는 상기의 단계(S24)를 생략하면 된다.
다음에, 상기의 반도체 장치(1)와 종래의 반도체 장치를 비교한 결과에 관해서 진술한다. 여기서는, 종래의 반도체 장치로서, 땜납 또는 Ag 페이스트에 의해 반도체 소자와 덮개를 접합한 구조를 갖는 것으로 한다.
여기서, 도 5는 종래의 반도체 장치의 주요부 단면 모식도이다. 다만, 도 5에서는 도 1에 도시한 요소와 동일한 요소에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
도 5에 도시하는 반도체 장치(100)는 반도체 소자(4)와 덮개(7)가 Sn/37 Pb의 땜납층(101) 또는 Ag 페이스트층(102)에 의해 접합되어 있는 점을 제외하고, 상기 도 1에 도시한 반도체 장치(1)와 동일한 구성을 갖고 있다.
이러한 종래의 반도체 장치(100)에 이용되는 땜납층(101), Ag 페이스트층 (102)과, 상기 도 1에 도시한 반도체 장치(1)에 이용되는 땜납 함유 탄소 부재(6), 여기서는 그 땜납에 내부와 외측 모두 Sn/3 Ag를 이용한 땜납 함유 탄소 부재(6)에 관해서, 이들의 열전도율과 탄성율을 표1에 정리한다.
열전도율 (W/mㆍK) 탄성율 (GPa)
Sn/37Pb 50.7 32
Ag 페이스트 1∼2 1
땜납 함유 탄소 부재 (Sn/3Ag 함유) 80 이상 10
표 1에서, Sn/37 Pb의 열전도율은 50.7 W/m·K이며, 그 탄성율은 32 GPa이다. 수지와 Ag 충전재를 혼련하여 경화한 Ag 페이스트의 열전도율은 1 W/m·K 내지 2 W/m·K이며, 그 탄성율은 1 GPa이다. 또한, 땜납 함유 탄소 부재(6)의 열전도율은 80 W/m·K 이상이며, 그 탄성율은 10 GPa이다.
종래 이용되어 온 Sn/37 Pb나 Ag 페이스트에는 각각 장점과 단점이 있다. Sn/37 Pb는 반도체 소자(4)와 덮개(7)의 접합부에 이용하는 재료로서는 양호한 열전도율을 갖고 있지만, 탄성율이 높고, 응력적으로는 딱딱한 재료이기 때문에 응력 집중이 생기기 쉽다. 한편, Ag 페이스트는 탄성율이 낮고, 응력적으로 부드러운 재료이기 때문에 응력 집중은 잘 생기지 않지만, 열전도율이 낮기 때문에 방열성에 문제가 남는다.
이에 대하여, 땜납 함유 탄소 소결체(6a)는 열전도율, 탄성율 모두 반도체 소자(4)와 덮개(7)의 접합부에 이용하는 재료로서 양호한 특성을 나타내고, 이 때문에 비록 반도체 장치(1)의 발열량이 종래에 비해 보다 많은 경우라도, 높은 방열성과 신뢰성을 얻을 수 있다.
다음에, 제2 실시형태에 관해서 설명한다.
도 6은 제2 실시형태의 반도체 장치의 주요부 단면 모식도이다. 다만, 도 6에서는 도 1에 도시한 요소와 동일한 요소에 관해서는 동일한 부호를 붙이고, 상세한 설명은 생략한다.
도 6에 도시하는 반도체 장치(1a)는 전기 회로 기판(2)에 실장된 반도체 소자(4)에 접합되어 있는 땜납 함유 탄소 부재(6)에, 방열 부재로서 평판상의 덮개(7a)가 접합되어 있는 점에서 상기 제1 실시형태의 반도체 장치(1)와 상위한다. 따라서, 이 덮개(7a)의 수지(8)를 이용한 전기 회로 기판(2)과의 접합은 불필요하다.
이 덮개(7a)에는 상기 제1 실시형태의 반도체 장치(1)의 덮개(7)와 같이, 주로 그 열전도율을 고려하고, 반도체 소자(4)의 형태에 따라서, 금속이나 세라믹, 카본 나노 튜브 등의 탄소 재료가 이용된다.
이 제2 실시형태의 반도체 장치(1a)의 그 밖의 구성, 및 그 형성 방법[땜납 함유 탄소 부재(6)의 형성 방법을 포함한다.]에 관해서는 상기 제1 실시형태의 반도체 장치(1)일 때와 마찬가지고, 이러한 평판상의 덮개(7a)를 이용한 경우에도 상기 제1 실시형태의 반도체 장치(1)일 때와 동일한 효과를 얻는 것이 가능하다.
이상 설명한 바와 같이, 제1, 제2 실시형태의 반도체 장치(1, 1a)는 반도체 소자(4)와 덮개(7, 7a)를 땜납 함유 탄소 부재(6)를 통해 접합하도록 하였다. 이 땜납 함유 탄소 부재(6)는 열전도성, 열팽창 특성, 기계적 강도 등의 면에서 우수한 성질을 갖는 다공성의 탄소 소결체를 이용하고, 추가로 땜납을 함침 등을 행하여 포함시킨 땜납 함유 탄소 소결체(6a)의 표면에 외측 땜납층(6b, 6c)을 더 설치하는 구성으로 하였다. 이에 따라, 땜납 함유 탄소 부재(6)는 비교적 저렴한 땜납을 이용하고, 땜납 함유 탄소 소결체(6a)와 외측 땜납층(6b, 6c)이 강고하게 접합되는 동시에, 외측 땜납층(6b, 6c)에 의해 반도체 소자(4)와 덮개(7, 7a) 양쪽에 강고하게 접합된다. 그 결과, 반도체 소자(4)의 동작시에 발생될 수 있는 응력 집중을 효과적으로 억제하여 접합부나 반도체 소자(4)의 파괴를 막으면서, 반도체 소자(4)로부터 발생하는 열을 효율적으로 방열할 수 있다. 이 때문에 신뢰성이 높고, 방열성에 우수한 반도체 장치(1, 1a)를 낮은 비용으로 실현하는 것이 가능해진다.
또한, 이상의 설명에서는 금속 함유 탄소 부재에 땜납만을 이용한 경우를 예로서 진술하였지만, 땜납 이외의 금속, 예컨대 Cu나 Au 등을 이용할 수도 있다. 이 경우에는 탄소 소결체에 Cu나 Au를 함침시켜 그 표면에 Cu나 Au의 금속층을 형성하거나, 탄소 소결체에 땜납을 함침시켜 그 표면에 Cu나 Au의 금속층을 형성하거나, 또는 탄소 소결체에 Cu나 Au를 함침시켜 그 표면에 땜납층을 형성하더라도 상관없다. 이와 같이 Cu나 Au 등의 땜납 이외의 금속을 이용하는 경우에도, 상기와 같이, 적당한 단계에서 용융한 Cu나 Au를 이용하여 탄소 소결체에 함침시키거나, 탄소 소결체 표면에 층을 형성시키면 좋다. 또한, 탄소 소결체 표면에 Cu나 Au의 금속층을 형성한 경우에는, 접합은 예컨대 열 압착 등으로 행해진다.
또한, 이상의 설명에서 진술한 땜납의 조성은 일례로서, 물론, 예시한 조성 이외의 것도 이용할 수 있다.
(부기1)
반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치에 있어서,
상기 반도체 소자와 상기 방열 부재가 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 통해 접합되어 있는 것을 특징으로 하는 반도체 장치.
(부기 2)
상기 금속은 땜납인 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 3)
상기 땜납은 Sn을 주성분으로 하는 것을 특징으로 하는 부기 2 기재의 반도체 장치.
(부기 4)
상기 탄소 재료는 탄소를 주체로 하는 다공성의 소결체인 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 5)
상기 금속 함유 탄소 부재는 상기 금속이 함유된 상기 탄소 재료의 표면에 금속층이 형성되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 6)
상기 금속층은 땜납으로 구성되어 있는 것을 특징으로 하는 부기 5 기재의 반도체 장치.
(부기 7)
상기 반도체 소자 및 상기 방열 부재는 상기 금속층을 통해 상기 금속 함유 탄소 부재에 접합되어 있는 것을 특징으로 하는 부기 5 기재의 반도체 장치.
(부기 8)
상기 금속층은 상기 탄소 재료에 함유되는 상기 금속과 동일한 금속으로 구성되어 있는 것을 특징으로 하는 부기 5 기재의 반도체 장치.
(부기 9)
상기 금속층은 상기 탄소 재료에 함유되는 상기 금속과는 다른 금속으로 구성되어 있는 것을 특징으로 하는 부기 5 기재의 반도체 장치.
(부기 10)
상기 방열 부재는 재질이 금속, 세라믹 또는 탄소인 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 11)
상기 반도체 소자는 전기 회로 기판에 플립 칩 실장되어 있는 것을 특징으로 하는 부기 1 기재의 반도체 장치.
(부기 12)
상기 전기 회로 기판은 세라믹 기판 또는 수지 기판인 것을 특징으로 하는 부기 11 기재의 반도체 장치.
(부기 13)
반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치의 제조 방법에 있어서,
금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 형성하는 공정과,
상기 금속 함유 탄소 부재를 기판에 실장된 반도체 소자상에 배치하는 공정과,
상기 반도체 소자상에 배치된 상기 금속 함유 탄소 부재상에 상기 방열 부재를 배치하는 공정과,
상기 반도체 소자와 상기 방열 부재를 상기 금속 함유 탄소 부재를 통해 접합하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14)
상기 금속이 함유된 상기 탄소 재료를 이용한 상기 금속 함유 탄소 부재를 형성하는 공정에서는,
상기 탄소 재료에 상기 금속을 함침시키는 것에 의해, 상기 금속이 함유된 상기 탄소 재료를 형성하고, 상기 금속이 함유된 상기 탄소 재료를 이용하여 상기 금속 함유 탄소 부재를 형성하는 것을 특징으로 하는 부기 13 기재의 반도체 장치의 제조 방법.
(부기 15)
상기 금속은 땜납인 것을 특징으로 하는 부기 13 기재의 반도체 장치의 제조 방법.
(부기 16)
상기 금속이 함유된 상기 탄소 재료를 이용한 상기 금속 함유 탄소 부재를 형성하는 공정에서는,
상기 금속이 함유된 상기 탄소 재료의 표면에 금속층을 형성하여 상기 금속 함유 탄소 부재를 형성하는 것을 특징으로 하는 부기 13 기재의 반도체 장치의 제조 방법.
(부기 17)
상기 금속층은 땜납으로 구성되어 있는 것을 특징으로 하는 부기 16 기재의 반도체 장치의 제조 방법.
(부기 18)
상기 탄소 재료의 표면에 상기 금속층을 형성하는 경우에는,
상기 금속이 함유된 상기 탄소 재료를 형성할 때에 상기 금속층을 형성하는 것을 특징으로 하는 부기 16 기재의 반도체 장치의 제조 방법.
(부기 19)
상기 탄소 재료의 표면에 상기 금속층을 형성하는 경우에는,
상기 금속이 함유된 상기 탄소 재료를 형성한 후에 상기 금속층을 형성하는 것을 특징으로 하는 부기 16 기재의 반도체 장치의 제조 방법.
(부기 20)
부재간의 접합에 이용하는 접합 부재에 있어서,
금속이 함유된 탄소 재료의 표면에 금속층이 형성된 구조를 갖는 것을 특징으로 하는 접합 부재.
(부기 21)
부재간의 접합에 이용하는 접합 부재의 제조 방법에 있어서,
탄소 재료에 금속을 함유시켜, 상기 금속이 함유된 상기 탄소 재료의 표면에 금속층을 형성하는 것을 특징으로 하는 접합 부재의 제조 방법.
본 발명에서는, 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 통해 반도체 소자와 방열 부재를 접합하도록 하였다. 이와 같이 반도체 소자와 방열 부재의 접합부에 탄소 재료를 이용함으로써, 높은 방열성을 확보하고, 또한 반도체 소자의 발열시에 생길수 있는 응력 집중을 방지할 수 있다. 또한, 금속 함유 탄소 부재는 그 탄소 재료에 금속을 함유시킴으로써, 그 탄소 재료 표면에 비교적 저렴한 금속으로 층이 형성되더라도, 탄소 재료와 그 금속층을 강고하게 접합시킬 수 있고 또한, 반도체 소자와 방열 부재를 강고하게 접합시킬 수 있다. 이에 따라, 신뢰성이 높고, 방열성에 우수한 반도체 장치를 낮은 비용으로 실현하는 것이 가능하게 된다.

Claims (10)

  1. 반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치에 있어서,
    상기 반도체 소자와 상기 방열 부재는 금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 통해 접합되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 금속은 땜납인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 금속 함유 탄소 부재는 상기 금속이 함유된 상기 탄소 재료의 표면에 금속층이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 금속층은 상기 탄소 재료에 함유되는 상기 금속과 동일한 금속으로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 금속층은 상기 탄소 재료에 함유되는 상기 금속과는 다른 금속으로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 소자에서 발생하는 열을 방열하는 방열 부재를 구비한 반도체 장치의 제조 방법에 있어서,
    금속이 함유된 탄소 재료를 이용한 금속 함유 탄소 부재를 형성하는 공정과,
    상기 금속 함유 탄소 부재를 기판에 실장된 반도체 소자상에 배치하는 공정과,
    상기 반도체 소자상에 배치된 상기 금속 함유 탄소 부재상에 상기 방열 부재를 배치하는 공정과,
    상기 반도체 소자와 상기 방열 부재를 상기 금속 함유 탄소 부재를 통해 접합하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 금속이 함유된 상기 탄소 재료를 이용한 상기 금속 함유 탄소 부재를 형성하는 공정에 있어서,
    상기 탄소 재료에 상기 금속을 함침시키는 것에 의해, 상기 금속이 함유된 상기 탄소 재료를 형성하고, 상기 금속이 함유된 상기 탄소 재료를 이용하여 상기 금속 함유 탄소 부재를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 금속이 함유된 상기 탄소 재료를 이용한 상기 금속 함유 탄소 부재를 형성하는 공정에 있어서,
    상기 금속이 함유된 상기 탄소 재료의 표면에 금속층을 형성하여 상기 금속 함유 탄소 부재를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 탄소 재료의 표면에 상기 금속층을 형성하는 경우에 는,
    상기 금속이 함유된 상기 탄소 재료를 형성할 때에 상기 금속층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서, 상기 탄소 재료의 표면에 상기 금속층을 형성하는 경우에는,
    상기 금속이 함유된 상기 탄소 재료를 형성한 후에 상기 금속층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060004045A 2005-06-30 2006-01-13 반도체 장치 및 그 제조 방법 KR100783458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005190859A JP4208863B2 (ja) 2005-06-30 2005-06-30 半導体装置およびその製造方法
JPJP-P-2005-00190859 2005-06-30

Publications (2)

Publication Number Publication Date
KR20070003526A true KR20070003526A (ko) 2007-01-05
KR100783458B1 KR100783458B1 (ko) 2007-12-07

Family

ID=37590089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004045A KR100783458B1 (ko) 2005-06-30 2006-01-13 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20070004091A1 (ko)
JP (1) JP4208863B2 (ko)
KR (1) KR100783458B1 (ko)
CN (1) CN100433314C (ko)
TW (1) TWI306635B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422249B1 (ko) * 2007-03-09 2014-08-13 삼성전자주식회사 소자 방열 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
JP4992461B2 (ja) * 2007-02-21 2012-08-08 富士通株式会社 電子回路装置及び電子回路装置モジュール
US9418831B2 (en) * 2007-07-30 2016-08-16 Planar Semiconductor, Inc. Method for precision cleaning and drying flat objects
JP5431793B2 (ja) * 2009-05-29 2014-03-05 新光電気工業株式会社 放熱部品、電子部品装置及び電子部品装置の製造方法
DE102014014473C5 (de) * 2014-09-27 2022-10-27 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
JP6524461B2 (ja) * 2014-10-11 2019-06-05 国立大学法人京都大学 放熱構造体
JP7108907B2 (ja) * 2017-11-29 2022-07-29 パナソニックＩｐマネジメント株式会社 接合材、該接合材を用いた半導体装置の製造方法、及び、半導体装置
US11476399B2 (en) 2017-11-29 2022-10-18 Panasonic Intellectual Property Management Co., Ltd. Jointing material, fabrication method for semiconductor device using the jointing material, and semiconductor device
JP2020077808A (ja) * 2018-11-09 2020-05-21 株式会社デンソー 半導体部品の放熱構造
CN210325761U (zh) * 2018-12-29 2020-04-14 华为技术有限公司 一种芯片装置及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107190A (ja) 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1363325B1 (en) * 2001-02-22 2013-02-20 NGK Insulators, Ltd. Member for electronic circuit, method for manufacturing the member
JP2003155575A (ja) * 2001-11-16 2003-05-30 Ngk Insulators Ltd 複合材料及びその製造方法
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
EP1477467B1 (en) * 2003-05-16 2012-05-23 Hitachi Metals, Ltd. Composite material having high thermal conductivity and low thermal expansion coefficient, and heat-dissipating substrate
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US20050016714A1 (en) * 2003-07-09 2005-01-27 Chung Deborah D.L. Thermal paste for improving thermal contacts
US7253523B2 (en) * 2003-07-29 2007-08-07 Intel Corporation Reworkable thermal interface material
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
JP2005194393A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
CN100377340C (zh) * 2004-08-11 2008-03-26 鸿富锦精密工业（深圳）有限公司 散热模组及其制备方法
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422249B1 (ko) * 2007-03-09 2014-08-13 삼성전자주식회사 소자 방열 장치

Also Published As

Publication number Publication date
US20070004091A1 (en) 2007-01-04
CN100433314C (zh) 2008-11-12
JP2007012830A (ja) 2007-01-18
TW200701374A (en) 2007-01-01
JP4208863B2 (ja) 2009-01-14
CN1893038A (zh) 2007-01-10
TWI306635B (en) 2009-02-21
KR100783458B1 (ko) 2007-12-07

Similar Documents

Publication Publication Date Title
KR100783458B1 (ko) 반도체 장치 및 그 제조 방법
JP5141076B2 (ja) 半導体装置
JP3934565B2 (ja) 半導体装置
US7256501B2 (en) Semiconductor device and manufacturing method of the same
US6822331B2 (en) Method of mounting a circuit component and joint structure therefor
JPH07202063A (ja) セラミックス回路基板
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
JP2007035688A (ja) 半導体装置およびその製造方法
JP2000150743A (ja) 半導体装置用基板及びその製造方法
JP2008135627A (ja) 半導体装置
JP2005136375A (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP4646642B2 (ja) 半導体素子用パッケージ
JP4272329B2 (ja) 半導体素子収納用パッケージ
JP3793562B2 (ja) セラミック回路基板
JP4577980B2 (ja) 実装基板
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3563603B2 (ja) 半導体素子の実装構造
JP4336016B2 (ja) 半導体素子収納用パッケージ
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JPH08204060A (ja) 半導体装置
JP2005101327A (ja) 半導体装置およびその製造方法
JP2008251637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee