JP3563603B2 - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造 Download PDFInfo
- Publication number
- JP3563603B2 JP3563603B2 JP20977398A JP20977398A JP3563603B2 JP 3563603 B2 JP3563603 B2 JP 3563603B2 JP 20977398 A JP20977398 A JP 20977398A JP 20977398 A JP20977398 A JP 20977398A JP 3563603 B2 JP3563603 B2 JP 3563603B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- resin
- kgf
- modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8192—Applying permanent coating, e.g. protective coating
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、下面に電極が形成された半導体素子を、上面にこの半導体素子の電極に接続される配線導体が導出する配線基板上に、半導体素子の電極と配線基板の配線導体とを金属バンプを介して接合することにより搭載するとともに、この半導体素子と配線基板との間に形成される隙間に樹脂製充填材を充填してなる半導体素子の実装構造に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の電極数の増加に伴い、半導体素子を配線基板に実装する方法として、半導体素子を搭載する配線基板の上面に半導体素子の各電極に接続される複数の配線導体を導出させるとともにこの導出した配線導体と半導体素子の電極とを対向させ、これらを半田や金等の金属バンプを介して接合するようになした、いわゆるフリップチップ実装法が多用されるようになってきている。
【０００３】
そして、このフリップチップ実装法では一般に、半導体素子の電極と配線基板の配線導体とを半田や金等の金属バンプを介して接合した後、半導体素子と配線基板との間に形成される隙間にアンダーフィルと呼ばれる樹脂製充填材を充填してこの樹脂製充填材により半導体素子を配線基板上に強固に接着固定すると同時に、半導体素子の電極や配線基板の配線導体等を外部の水分等から保護するようにしている。
【０００４】
このような樹脂製充填材としては、主にエポキシ樹脂系の樹脂製充填材やシリコーン樹脂系の樹脂製充填材が使用されており、そのヤング率は一般に５〜１５００ｋｇｆ／ｍｍ２ 程度のものが使用されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このように半導体素子を配線基板にフリップチップ実装した実装構造によると、一般に半導体素子の熱膨張係数が３〜５×１０−６／℃程度であるのに対して配線基板の熱膨張係数が５〜２０×１０−６／℃程度、また樹脂製充填材の熱膨張係数が２０〜４０×１０−６／℃程度であり、それぞれの熱膨張係数が異なることから、半導体素子が作動時に発生する熱等がこの実装構造体に繰り返し印加されると、これらの熱膨張係数の相違に起因して大きな熱応力が発生し、これが樹脂製充填材と半導体素子また配線基板との接合面や金属バンプに作用して樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離を発生させたり金属バンプを破断させたりして、その結果、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができないという欠点を有していた。
【０００６】
なお、樹脂製充填材のヤング率が２００ ｋｇｆ／ｍｍ２ 以下であると、半導体素子が作動時に発生する熱等が繰り返し印加されても樹脂製充填材と半導体素子または配線基板との間に発生する応力は樹脂製充填材が弾性変形することによりを良好に吸収分散されて、樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周からの剥離が発生するようなことはないものの、その分、熱膨張による半導体素子と配線基板との相対的な変位が大きなものとなるので、半田や金等から成る金属バンプに印加される応力が大きなものとなって金属バンプに破断が発生し易くなる。
【０００７】
また、樹脂製充填材のヤング率が５００ ｋｇｆ／ｍｍ２ 以上であると、樹脂製充填材が弾性変形しにくいものとなることから、熱膨張による半導体素子と配線基板との相対的な変位は弾性変形しにくい樹脂製充填材により抑制されて小さなものとなり半田や金等から成る金属バンプに破断が発生することはないものの、樹脂製充填材が樹脂製充填材と半導体素子または配線基板との間に印加される熱応力を良好に吸収分散させることができなくなり、樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周からの剥離が発生し易い。
【０００８】
また、樹脂製充填材のヤング率が２００ ｋｇｆ／ｍｍ２ と５００ ｋｇｆ／ｍｍ２ との間である場合、樹脂製充填材と半導体素子または配線基板との間の剥離もしくは半田や金等から成る金属バンプの破断のいずれかが発生し易い。
【０００９】
本発明はかかる従来技術に対する課題に鑑み案出されたものであり、その目的は、半導体素子が作動時に発生する熱等が繰り返し印加されたとしても樹脂製充填材と半導体素子または配線基板との間に剥離が発生したり半田や金等から成る金属バンプに破断が発生することがなく、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができる半導体素子の実装構造を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子の実装構造は、絶縁基体上面に半導体素子の各電極に接続される複数個の配線導体を導出させてなる配線基板上に、下面に複数個の電極を有する半導体素子を該半導体素子の各電極と前記各配線導体とを複数の金属バンプを介して接合して搭載するとともに、前記半導体素子と前記配線基板との間に形成される隙間に樹脂製充填材を充填して成る半導体素子の実装構造において、前記樹脂製充填材は、前記金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が５００ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、該高弾性樹脂部を取り囲むヤング率が２００ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることを特徴とするものである。
【００１１】
本発明の半導体素子の実装構造によれば、樹脂製充填材が複数の金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が500ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、この高弾性樹脂部を取り囲むヤング率が200ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることから、金属バンプを取り囲む高弾性樹脂部が熱膨張による半導体素子と配線基板との相対的変位を小さいものとして半田や金等から成る金属バンプに破断を発生しにくくするとともに、この高弾性樹脂部を取り囲む低弾性樹脂部が樹脂製充填材と半導体素子または配線基板との間に発生する応力を良好に吸収分散させて樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。
【００１２】
【発明の実施の形態】
次に、本発明を添付の図面を基に説明する。
【００１３】
図１は、本発明の実施の形態の一例を示す断面図であり、１は配線基板、２は半導体素子であり、配線基板１上に半導体素子２がいわゆるフリップチップ実装されている。
【００１４】
配線基板１は、例えば酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス系絶縁材料や、エポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂をガラス繊維布やアラミド繊維布等に含浸させたり、あるいはエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂と酸化珪素粉末や窒化アルミニウム粉末・酸化アルミニウム粉末・酸化チタン粉末・炭化珪素粉末・ゼオライト粉末・チタン酸バリウム粉末・チタン酸ストロンチウム粉末・チタン酸カルシウム粉末等の無機絶縁物粉末とを混合してなる樹脂系絶縁材料等の電気絶縁材料から成る四角平板状の絶縁基体３に、その上面から下面にかけてタングステン粉末やモリブデン粉末・銅粉末・銀粉末等の金属粉末焼結体から成る導電性材料や、銅粉末や銀粉末・表面が銀で被覆された銅粉末等の金属粉末をエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂で結合して成る導電性材料、あるいはめっきや蒸着等により形成される銅箔やアルミニウム箔等の金属箔から成る導電性材料から成る複数の配線導体４を導出させて成る。配線導体４の絶縁基体３上面に導出した部位には半導体素子２の各電極が半田や金等から成る金属バンプ５を介して接合され、また配線導体４の絶縁基体３下面に導出した部位は外部電気回路基板（図示せず）の配線導体に半田等を介して電気的に接続される。
【００１５】
配線基板１の上に実装された半導体素子２は、例えばシリコンやガリウム−砒素等の半導体から成り、その下面に複数の電極（図示せず）を有している。
【００１６】
そして、半導体素子２の各電極とこれに対応する配線基板１の配線導体４とを対向させるとともに半田や金等から成る金属バンプ５を介して半導体素子２の電極と配線基板１の配線導体４とを接合することにより、半導体素子２が配線基板１上に搭載固定されるとともに半導体素子２の各電極と配線基板１の配線導体４とが電気的に接続される。
【００１７】
半導体素子２の各電極と配線基板１の配線導体４とを半田や金等から成る金属バンプ５を介して接合させるには、例えば半導体素子２の電極に半田や金等から成る金属バンプ５を溶着や圧着あるいはめっきにより予め取着させておき、この半導体素子２の電極に取着させた金属バンプ５を配線基板１の配線導体４に当接させるとともに配線導体４に溶着や圧着する方法が採用される。
【００１８】
配線基板１上面と半導体素子２下面との間には隙間が形成されており、この隙間には、金属バンプ５を取り囲むヤング率が５００ ｋｇｆ／ｍｍ２ 以上の高弾性樹脂部６ａと、この高弾性樹脂部６ａを取り囲むヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部６ｂとから成る樹脂製充填材６が充填されている。
【００１９】
樹脂製充填材６は、配線基板１と半導体素子２とを強固に接合して熱応力により半田や金等から成る金属バンプ５に破断が発生するのを防止するとともに、外部から水分等が浸入して配線基板１の配線導体４や半導体素子２の電極に腐食等が発生することを防止している。
【００２０】
金属バンプ５を取り囲む高弾性樹脂部６ａは、例えばエポキシ樹脂系の樹脂から成り、熱硬化することによりヤング率が５００ ｋｇｆ／ｍｍ２ 以上のエポキシ樹脂となる樹脂前駆体ペーストを、半導体素子２の電極に予め取着させた金属バンプ５の表面に被着させ、これを金属バンプ５を配線基板１の配線導体４に接合するのと同時に、あるいは接合させた後、１５０ 〜２５０ ℃の温度で熱硬化させることによって金属バンプ５を取り囲むようにして配される。
【００２１】
金属バンプ５を取り囲む高弾性樹脂部６ａは、ヤング率が５００ ｋｇｆ／ｍｍ２ 以上と高いことから弾性変形しにくく、従って半導体素子２が作動時に発生する熱等が印加された場合に、熱膨張による半導体素子２と配線基板１との相対的変位を小さいものとして半田や金等から成る金属バンプ５に大きな熱応力が印加されるのを有効に防止し、これにより金属バンプ５の破断を防止する。
【００２２】
なお、高弾性樹脂部６ａは、そのヤング率が５００ ｋｇｆ／ｍｍ２ 未満であると、半導体素子２が作動時に発生する熱等が印加された場合に熱膨張による半導体素子２と配線基板１との相対的変位を小さいものとして半田や金等から成る金属バンプ５の破断を防止することが困難となる傾向にある。従って、高弾性樹脂部６ａは、そのヤング率が５００ ｋｇｆ／ｍｍ２ 以上のものに特定される。
【００２３】
また、高弾性樹脂部６ａは、金属バンプ５を取り囲む厚みが10μｍ未満であると、半導体素子２が作動時に発生する熱等が印加された場合に発生する熱応力により金属バンプ５とともに破断してしまう危険性が大きなものとなる。従って、高弾性樹脂部６ａは、金属バンプ５を取り囲む厚みを10μｍ以上、具体的には10〜100 μｍ程度とする。
【００２４】
一方、高弾性樹脂部６ａを取り囲むヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部６ｂは、例えばシリコーン樹脂系の樹脂から成り、半導体素子２の電極と配線基板１の配線導体４とを金属バンプ５を介して接合するとともにこの金属バンプ５を取り囲む高弾性樹脂部６ａを配した後、配線基板１と半導体素子２との間に形成された隙間に、熱硬化することによりヤング率が２００ ｋｇｆ／ｍｍ２ 以下のシリコーン樹脂となる樹脂前駆体ペーストを注入し、これを約１５０ 〜２５０ ℃の温度で熱硬化させることによって高弾性樹脂部６ａを取り囲むようにして配される。
【００２５】
高弾性樹脂部６ａを取り囲む低弾性樹脂部６ｂは、ヤング率が２００ ｋｇｆ／ｍｍ２ 以下と低いことから弾性変形しやすく、従って、半導体素子２が作動時に発生する熱等が印加された場合に樹脂製充填材６と半導体素子２または配線基板１との間に発生する応力を良好に吸収分散させて、樹脂製充填材６と半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。
【００２６】
なお、低弾性樹脂部６ｂは、そのヤング率が２００ ｋｇｆ／ｍｍ２ を超えると、半導体素子２が作動時に発生する熱等が印加された場合に樹脂製充填材６と半導体素子２または配線基板１との間に発生する応力を良好に吸収分散させて樹脂製充填材６と半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生するのを有効に防止することが困難となる傾向にある。従って、低弾性樹脂部６ｂは、そのヤング率が２００ ｋｇｆ／ｍｍ２ 以下のものに特定される。
【００２７】
また、低弾性樹脂部６ｂは、高弾性樹脂部６ａを取り囲む厚みが１０μｍ未満であると、半導体素子２が作動時に発生する熱等が印加された場合に発生する熱応力により高弾性樹脂部６ａと半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生してしまう危険性が大きなものとなる。従って、低弾性樹脂部６ｂは、高弾性樹脂部６ａを取り囲む厚みを１０μｍ以上、具体的には１０〜１００ μｍ程度としておくことが好ましい。
【００２８】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良を施すことは何ら差し支えない。
【００２９】
【発明の効果】
本発明の半導体素子の実装構造によれば、フリップチップ実装において配線基板と半導体素子との間に形成される隙間に充填された樹脂製充填材が、複数の金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が500ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、この高弾性樹脂部を取り囲むヤング率が200ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることから、金属バンプを取り囲む高弾性樹脂部が熱膨張による半導体素子と配線基板との相対的変位を小さいものとして半田や金等から成る金属バンプに破断を発生しにくくするとともに、この高弾性樹脂部を取り囲む低弾性樹脂部が樹脂製充填材と半導体素子または配線基板との間に発生する応力を良好に吸収分散させて樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。その結果、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装構造の実施の形態の一例を示す断面図である。
【符号の説明】
１・・・・配線基板
２・・・・半導体素子
３・・・・絶縁基体
４・・・・配線導体
５・・・・金属バンプ
６・・・・樹脂製充填材
６ａ・・ヤング率が５００ ｋｇｆ／ｍｍ２ 以上の高弾性樹脂部
６ｂ・・ヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部
【発明の属する技術分野】
本発明は、下面に電極が形成された半導体素子を、上面にこの半導体素子の電極に接続される配線導体が導出する配線基板上に、半導体素子の電極と配線基板の配線導体とを金属バンプを介して接合することにより搭載するとともに、この半導体素子と配線基板との間に形成される隙間に樹脂製充填材を充填してなる半導体素子の実装構造に関するものである。
【０００２】
【従来の技術】
近年、半導体素子の電極数の増加に伴い、半導体素子を配線基板に実装する方法として、半導体素子を搭載する配線基板の上面に半導体素子の各電極に接続される複数の配線導体を導出させるとともにこの導出した配線導体と半導体素子の電極とを対向させ、これらを半田や金等の金属バンプを介して接合するようになした、いわゆるフリップチップ実装法が多用されるようになってきている。
【０００３】
そして、このフリップチップ実装法では一般に、半導体素子の電極と配線基板の配線導体とを半田や金等の金属バンプを介して接合した後、半導体素子と配線基板との間に形成される隙間にアンダーフィルと呼ばれる樹脂製充填材を充填してこの樹脂製充填材により半導体素子を配線基板上に強固に接着固定すると同時に、半導体素子の電極や配線基板の配線導体等を外部の水分等から保護するようにしている。
【０００４】
このような樹脂製充填材としては、主にエポキシ樹脂系の樹脂製充填材やシリコーン樹脂系の樹脂製充填材が使用されており、そのヤング率は一般に５〜１５００ｋｇｆ／ｍｍ２ 程度のものが使用されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このように半導体素子を配線基板にフリップチップ実装した実装構造によると、一般に半導体素子の熱膨張係数が３〜５×１０−６／℃程度であるのに対して配線基板の熱膨張係数が５〜２０×１０−６／℃程度、また樹脂製充填材の熱膨張係数が２０〜４０×１０−６／℃程度であり、それぞれの熱膨張係数が異なることから、半導体素子が作動時に発生する熱等がこの実装構造体に繰り返し印加されると、これらの熱膨張係数の相違に起因して大きな熱応力が発生し、これが樹脂製充填材と半導体素子また配線基板との接合面や金属バンプに作用して樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離を発生させたり金属バンプを破断させたりして、その結果、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができないという欠点を有していた。
【０００６】
なお、樹脂製充填材のヤング率が２００ ｋｇｆ／ｍｍ２ 以下であると、半導体素子が作動時に発生する熱等が繰り返し印加されても樹脂製充填材と半導体素子または配線基板との間に発生する応力は樹脂製充填材が弾性変形することによりを良好に吸収分散されて、樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周からの剥離が発生するようなことはないものの、その分、熱膨張による半導体素子と配線基板との相対的な変位が大きなものとなるので、半田や金等から成る金属バンプに印加される応力が大きなものとなって金属バンプに破断が発生し易くなる。
【０００７】
また、樹脂製充填材のヤング率が５００ ｋｇｆ／ｍｍ２ 以上であると、樹脂製充填材が弾性変形しにくいものとなることから、熱膨張による半導体素子と配線基板との相対的な変位は弾性変形しにくい樹脂製充填材により抑制されて小さなものとなり半田や金等から成る金属バンプに破断が発生することはないものの、樹脂製充填材が樹脂製充填材と半導体素子または配線基板との間に印加される熱応力を良好に吸収分散させることができなくなり、樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周からの剥離が発生し易い。
【０００８】
また、樹脂製充填材のヤング率が２００ ｋｇｆ／ｍｍ２ と５００ ｋｇｆ／ｍｍ２ との間である場合、樹脂製充填材と半導体素子または配線基板との間の剥離もしくは半田や金等から成る金属バンプの破断のいずれかが発生し易い。
【０００９】
本発明はかかる従来技術に対する課題に鑑み案出されたものであり、その目的は、半導体素子が作動時に発生する熱等が繰り返し印加されたとしても樹脂製充填材と半導体素子または配線基板との間に剥離が発生したり半田や金等から成る金属バンプに破断が発生することがなく、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができる半導体素子の実装構造を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子の実装構造は、絶縁基体上面に半導体素子の各電極に接続される複数個の配線導体を導出させてなる配線基板上に、下面に複数個の電極を有する半導体素子を該半導体素子の各電極と前記各配線導体とを複数の金属バンプを介して接合して搭載するとともに、前記半導体素子と前記配線基板との間に形成される隙間に樹脂製充填材を充填して成る半導体素子の実装構造において、前記樹脂製充填材は、前記金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が５００ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、該高弾性樹脂部を取り囲むヤング率が２００ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることを特徴とするものである。
【００１１】
本発明の半導体素子の実装構造によれば、樹脂製充填材が複数の金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が500ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、この高弾性樹脂部を取り囲むヤング率が200ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることから、金属バンプを取り囲む高弾性樹脂部が熱膨張による半導体素子と配線基板との相対的変位を小さいものとして半田や金等から成る金属バンプに破断を発生しにくくするとともに、この高弾性樹脂部を取り囲む低弾性樹脂部が樹脂製充填材と半導体素子または配線基板との間に発生する応力を良好に吸収分散させて樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。
【００１２】
【発明の実施の形態】
次に、本発明を添付の図面を基に説明する。
【００１３】
図１は、本発明の実施の形態の一例を示す断面図であり、１は配線基板、２は半導体素子であり、配線基板１上に半導体素子２がいわゆるフリップチップ実装されている。
【００１４】
配線基板１は、例えば酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス系絶縁材料や、エポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂をガラス繊維布やアラミド繊維布等に含浸させたり、あるいはエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂と酸化珪素粉末や窒化アルミニウム粉末・酸化アルミニウム粉末・酸化チタン粉末・炭化珪素粉末・ゼオライト粉末・チタン酸バリウム粉末・チタン酸ストロンチウム粉末・チタン酸カルシウム粉末等の無機絶縁物粉末とを混合してなる樹脂系絶縁材料等の電気絶縁材料から成る四角平板状の絶縁基体３に、その上面から下面にかけてタングステン粉末やモリブデン粉末・銅粉末・銀粉末等の金属粉末焼結体から成る導電性材料や、銅粉末や銀粉末・表面が銀で被覆された銅粉末等の金属粉末をエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂で結合して成る導電性材料、あるいはめっきや蒸着等により形成される銅箔やアルミニウム箔等の金属箔から成る導電性材料から成る複数の配線導体４を導出させて成る。配線導体４の絶縁基体３上面に導出した部位には半導体素子２の各電極が半田や金等から成る金属バンプ５を介して接合され、また配線導体４の絶縁基体３下面に導出した部位は外部電気回路基板（図示せず）の配線導体に半田等を介して電気的に接続される。
【００１５】
配線基板１の上に実装された半導体素子２は、例えばシリコンやガリウム−砒素等の半導体から成り、その下面に複数の電極（図示せず）を有している。
【００１６】
そして、半導体素子２の各電極とこれに対応する配線基板１の配線導体４とを対向させるとともに半田や金等から成る金属バンプ５を介して半導体素子２の電極と配線基板１の配線導体４とを接合することにより、半導体素子２が配線基板１上に搭載固定されるとともに半導体素子２の各電極と配線基板１の配線導体４とが電気的に接続される。
【００１７】
半導体素子２の各電極と配線基板１の配線導体４とを半田や金等から成る金属バンプ５を介して接合させるには、例えば半導体素子２の電極に半田や金等から成る金属バンプ５を溶着や圧着あるいはめっきにより予め取着させておき、この半導体素子２の電極に取着させた金属バンプ５を配線基板１の配線導体４に当接させるとともに配線導体４に溶着や圧着する方法が採用される。
【００１８】
配線基板１上面と半導体素子２下面との間には隙間が形成されており、この隙間には、金属バンプ５を取り囲むヤング率が５００ ｋｇｆ／ｍｍ２ 以上の高弾性樹脂部６ａと、この高弾性樹脂部６ａを取り囲むヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部６ｂとから成る樹脂製充填材６が充填されている。
【００１９】
樹脂製充填材６は、配線基板１と半導体素子２とを強固に接合して熱応力により半田や金等から成る金属バンプ５に破断が発生するのを防止するとともに、外部から水分等が浸入して配線基板１の配線導体４や半導体素子２の電極に腐食等が発生することを防止している。
【００２０】
金属バンプ５を取り囲む高弾性樹脂部６ａは、例えばエポキシ樹脂系の樹脂から成り、熱硬化することによりヤング率が５００ ｋｇｆ／ｍｍ２ 以上のエポキシ樹脂となる樹脂前駆体ペーストを、半導体素子２の電極に予め取着させた金属バンプ５の表面に被着させ、これを金属バンプ５を配線基板１の配線導体４に接合するのと同時に、あるいは接合させた後、１５０ 〜２５０ ℃の温度で熱硬化させることによって金属バンプ５を取り囲むようにして配される。
【００２１】
金属バンプ５を取り囲む高弾性樹脂部６ａは、ヤング率が５００ ｋｇｆ／ｍｍ２ 以上と高いことから弾性変形しにくく、従って半導体素子２が作動時に発生する熱等が印加された場合に、熱膨張による半導体素子２と配線基板１との相対的変位を小さいものとして半田や金等から成る金属バンプ５に大きな熱応力が印加されるのを有効に防止し、これにより金属バンプ５の破断を防止する。
【００２２】
なお、高弾性樹脂部６ａは、そのヤング率が５００ ｋｇｆ／ｍｍ２ 未満であると、半導体素子２が作動時に発生する熱等が印加された場合に熱膨張による半導体素子２と配線基板１との相対的変位を小さいものとして半田や金等から成る金属バンプ５の破断を防止することが困難となる傾向にある。従って、高弾性樹脂部６ａは、そのヤング率が５００ ｋｇｆ／ｍｍ２ 以上のものに特定される。
【００２３】
また、高弾性樹脂部６ａは、金属バンプ５を取り囲む厚みが10μｍ未満であると、半導体素子２が作動時に発生する熱等が印加された場合に発生する熱応力により金属バンプ５とともに破断してしまう危険性が大きなものとなる。従って、高弾性樹脂部６ａは、金属バンプ５を取り囲む厚みを10μｍ以上、具体的には10〜100 μｍ程度とする。
【００２４】
一方、高弾性樹脂部６ａを取り囲むヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部６ｂは、例えばシリコーン樹脂系の樹脂から成り、半導体素子２の電極と配線基板１の配線導体４とを金属バンプ５を介して接合するとともにこの金属バンプ５を取り囲む高弾性樹脂部６ａを配した後、配線基板１と半導体素子２との間に形成された隙間に、熱硬化することによりヤング率が２００ ｋｇｆ／ｍｍ２ 以下のシリコーン樹脂となる樹脂前駆体ペーストを注入し、これを約１５０ 〜２５０ ℃の温度で熱硬化させることによって高弾性樹脂部６ａを取り囲むようにして配される。
【００２５】
高弾性樹脂部６ａを取り囲む低弾性樹脂部６ｂは、ヤング率が２００ ｋｇｆ／ｍｍ２ 以下と低いことから弾性変形しやすく、従って、半導体素子２が作動時に発生する熱等が印加された場合に樹脂製充填材６と半導体素子２または配線基板１との間に発生する応力を良好に吸収分散させて、樹脂製充填材６と半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。
【００２６】
なお、低弾性樹脂部６ｂは、そのヤング率が２００ ｋｇｆ／ｍｍ２ を超えると、半導体素子２が作動時に発生する熱等が印加された場合に樹脂製充填材６と半導体素子２または配線基板１との間に発生する応力を良好に吸収分散させて樹脂製充填材６と半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生するのを有効に防止することが困難となる傾向にある。従って、低弾性樹脂部６ｂは、そのヤング率が２００ ｋｇｆ／ｍｍ２ 以下のものに特定される。
【００２７】
また、低弾性樹脂部６ｂは、高弾性樹脂部６ａを取り囲む厚みが１０μｍ未満であると、半導体素子２が作動時に発生する熱等が印加された場合に発生する熱応力により高弾性樹脂部６ａと半導体素子２または配線基板１との間にこれらの接合面の外周から剥離が発生してしまう危険性が大きなものとなる。従って、低弾性樹脂部６ｂは、高弾性樹脂部６ａを取り囲む厚みを１０μｍ以上、具体的には１０〜１００ μｍ程度としておくことが好ましい。
【００２８】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良を施すことは何ら差し支えない。
【００２９】
【発明の効果】
本発明の半導体素子の実装構造によれば、フリップチップ実装において配線基板と半導体素子との間に形成される隙間に充填された樹脂製充填材が、複数の金属バンプのそれぞれを厚み10〜100μｍで取り囲むヤング率が500ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、この高弾性樹脂部を取り囲むヤング率が200ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることから、金属バンプを取り囲む高弾性樹脂部が熱膨張による半導体素子と配線基板との相対的変位を小さいものとして半田や金等から成る金属バンプに破断を発生しにくくするとともに、この高弾性樹脂部を取り囲む低弾性樹脂部が樹脂製充填材と半導体素子または配線基板との間に発生する応力を良好に吸収分散させて樹脂製充填材と半導体素子または配線基板との間にこれらの接合面の外周から剥離が発生するのを有効に防止する。その結果、配線基板に実装された半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装構造の実施の形態の一例を示す断面図である。
【符号の説明】
１・・・・配線基板
２・・・・半導体素子
３・・・・絶縁基体
４・・・・配線導体
５・・・・金属バンプ
６・・・・樹脂製充填材
６ａ・・ヤング率が５００ ｋｇｆ／ｍｍ２ 以上の高弾性樹脂部
６ｂ・・ヤング率が２００ ｋｇｆ／ｍｍ２ 以下の低弾性樹脂部
Claims (1)
- 絶縁基体上面に半導体素子の各電極に接続される複数個の配線導体を導出させてなる配線基板上に、下面に複数個の電極を有する半導体素子を該半導体素子の各電極と前記各配線導体とを複数の金属バンプを介して接合して搭載するとともに、前記半導体素子と前記配線基板との間に形成される隙間に樹脂製充填材を充填して成る半導体素子の実装構造において、前記樹脂製充填材は、前記金属バンプのそれぞれを厚み 10 〜 100 μｍで取り囲むヤング率が５００ｋｇｆ／ｍｍ２以上の高弾性樹脂部と、該高弾性樹脂部を取り囲むヤング率が２００ｋｇｆ／ｍｍ２以下の低弾性樹脂部とから成ることを特徴とする半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977398A JP3563603B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977398A JP3563603B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体素子の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040776A JP2000040776A (ja) | 2000-02-08 |
| JP3563603B2 true JP3563603B2 (ja) | 2004-09-08 |
Family
ID=16578378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20977398A Expired - Fee Related JP3563603B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563603B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303162B2 (ja) * | 1998-11-30 | 2002-07-15 | 日本特殊陶業株式会社 | 半導体装置及びその製造方法 |
| JP2003051568A (ja) | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
| WO2012053321A1 (ja) * | 2010-10-21 | 2012-04-26 | 日本電気株式会社 | 高周波モジュール及びその製造方法 |
-
1998
- 1998-07-24 JP JP20977398A patent/JP3563603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040776A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| US5834848A (en) | Electronic device and semiconductor package | |
| US5737191A (en) | Structure and process for mounting semiconductor chip | |
| CA2157994C (en) | Electronic device assembly | |
| KR100294958B1 (ko) | 반도체소자의장착구조 | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| KR101697045B1 (ko) | 혼성 프레임 패널을 포함하는 상호접속 구조물 | |
| US7176563B2 (en) | Electronically grounded heat spreader | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JP3563603B2 (ja) | 半導体素子の実装構造 | |
| JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
| WO1998050950A1 (fr) | Dispositif semi-conducteur et production de ce dispositif | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH11204692A (ja) | 半導体装置 | |
| JP2001118968A (ja) | 半導体装置 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| KR100235091B1 (ko) | 반도체장치 및 반도체소자탑재용 필름 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JP2003133656A (ja) | 半導体素子の実装構造 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040601 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |