JP4261975B2 - プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調 - Google Patents
プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調 Download PDFInfo
- Publication number
- JP4261975B2 JP4261975B2 JP2003127960A JP2003127960A JP4261975B2 JP 4261975 B2 JP4261975 B2 JP 4261975B2 JP 2003127960 A JP2003127960 A JP 2003127960A JP 2003127960 A JP2003127960 A JP 2003127960A JP 4261975 B2 JP4261975 B2 JP 4261975B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- coupled
- spread spectrum
- output
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001228 spectrum Methods 0.000 title claims description 64
- 230000007480 spreading Effects 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子回路、特に電子回路で使用される位相ロックループおよび遅延ロックループ回路に関する。
【０００２】
【発明の参考とする文献】
本出願は2001年５月６日出願の米国特許出願第60/289,268号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）および米国特許第06/289,245号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）の利点を請求している。
【０００３】
本出願は（１）2000年５月３日出願のGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）と、（２）2002年５月３日出願のGregory W. StarrとYen-Hsiang ChangとEdward P. Aungの米国特許出願第10/138,600号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）および、（３）2002年５月３日出願のWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）と同時に出願されたものであり、これらの出願はここで参考文献とされている。
【０００４】
【従来の技術】
消費者および市販の電子装置はＦＣＣ電磁放射標準方式を満たさなければならない。ＰＬＬ回路も他の電子回路のように、ＦＣＣ標準方式を満たさなければならない電磁放射を発生する。幾つかの既存のシステムでは、これは高価で重い遮蔽体を付加することにより実現される。他の既存のシステムでは、クロック信号がほぼ中心周波数を中心として制御される方法により変調される周波数を有するデジタル拡散スペクトル技術を実行することにより実現されている。前述したように、遮蔽技術は高価で物理的に重い。他方で、デジタル拡散スペクトル技術は、１組の予め定められた値にカウンタ（分割器）を設定し、第２の組の予め定められた値にカウンタ設定を変更して、予め定められた周波数変調を実現することを含んでいるので、頑強である。
【０００５】
【発明が解決しようとする課題】
別の既存のシステムは電流のアナログ拡散スペクトル変調を使用する。電流変調を使用することには多くの欠点がある。その１つは、電流変調で三角形波形を生成することが困難であることである。第２に、電流変調の出力が電圧制御発振器を制御するのに最も所望のパラメータではない電流であることである。
【０００６】
本発明は既存の電流基準回路のこのおよびその他の欠点を解決する。
【０００７】
【課題を解決するための手段】
本発明は位相ロックループ中で制御電圧を変調するアナログ方法を使用する。本発明のアナログ方法の１つの特徴は、既存のデジタル方法とは異なって、特別な予め定められた値にカウンタをリセットすることに頼らずにさらに制御された変調を行うことである。したがって、アナログ方法は変調からカウンタを切り離しし、さらにフレキシブルな変調方式を与える。本発明の拡散スペクトル変調装置の１つの特徴は拡散モード（即ち拡散のタイプ）と拡散スペクトル変調装置により行われた拡散のパーセンテージを容易に変更することを可能にする。本発明の拡散スペクトル変調装置の別の特徴は、高周波数スプールを減少するために含まれることのできる付加的な濾波を行うことである。別の特徴では、本発明の拡散スペクトル変調装置はプロセス、供給電圧および、温度とは無関係に拡散スペクトル変調を行うことができる。
【０００８】
本発明はＰＬＬ回路を含んでいる。１実施形態では、本発明のＰＬＬ回路は、信号発生装置と、この信号発生装置に結合された拡散スペクトル変調装置とを含んでおり、拡散スペクトル変調装置は入力として制御電圧を受取ってその制御電圧に応答して信号発生装置に拡散スペクトル制御電圧を提供する。１実施形態では、拡散スペクトル変調装置は少なくとも１つのセレクタを含み、この少なくとも１つのセレクタは拡散モードに対応する複数の電圧レベルおよび拡散スペクトル変調装置に対する拡散のパーセンテージを選択する。
【０００９】
１実施形態では、位相ロックループ回路は拡散スペクトル変調装置を含んでおり、ここで拡散スペクトル変調装置は電圧分割器と、その電圧分割器に結合されたセレクタを含んでおり、セレクタは拡散レートに対応する複数の電圧および拡散スペクトル変調装置に対する拡散のパーセンテージを選択する。１実施形態では、セレクタは複数のマルチプレクサを含んでおり、複数のマルチプレクサの第１のマルチプレクサは高い電圧を選択し、複数のマルチプレクサの第２のマルチプレクサは低い電圧を選択し、複数のマルチプレクサの第３のマルチプレクサは基準電圧を選択する。
【００１０】
【発明の実施の形態】
本発明を図面を参照して、以下さらに詳細に説明する。
本発明はアナログ拡散スペクトル変調装置を有するＰＬＬ回路を含んでいる。以下の説明は当業者が本発明を行い使用することを可能にするために与えられ、特定の応用およびその要求の文脈で与えられている。示されている実施形態に対する種々の変形は当業者に容易に明白であり、ここで規定されている一般原理は本発明の技術的範囲を逸脱せずに他の実施形態および応用に適用されてもよい。したがって本発明は、示されている実施形態に限定されることを意図せず、ここで説明する原理および特徴と一貫した最も広い範囲に従う。
【００１１】
本発明はＰＬＬ回路を参照して主に説明され請求される。しかしながら、ＰＬＬおよび遅延ロックループ（ＤＬＬ）回路はここでは交換可能に使用されることに注意すべきである。それ故、説明または特許請求の範囲におけるここでのＰＬＬ回路の参照はＰＬＬ回路に限定されず、ＤＬＬ回路も同様に含んでいる。
【００１２】
図１は本発明のＰＬＬ回路100 の１実施形態のブロック図である。図１では、ＰＬＬ回路100 は位相周波数検出器（ＰＦＤ）105 と、プログラム可能な電流基準回路を有するチャージポンプ（ＣＰ）110 と、アナログ拡散スペクトル変調装置112 と、選択可能な帯域幅を有するループフィルタ115 と、電圧制御発振器（ＶＣＯ）120 と、カウンタＮ 125と、カウンタＭ 130と、カウンタＯ 135とを含んでいる。
【００１３】
図１では、シフトレジスタ127 、132 、152 、137 も示されており、１実施形態ではＤタイプのフリップフロップを含んでいる。シフトレジスタ127 、132 、137 はカウンタＮ 125、カウンタＭ 130、カウンタＯ 135にそれぞれ結合されている。１実施形態では、シフトレジスタ152 はＣＰ110 、ループフィルタ115 、拡散スペクトル変調装置112 に結合されている。１実施形態では、シフトレジスタ152 はＣＰ110 の対応するホールドレジスタ、ループフィルタ115 、拡散スペクトル変調装置112 に結合されている。
【００１４】
選択可能な帯域幅を有するループフィルタ115 はここではプログラム可能な帯域幅を有するループフィルタ（またはプログラム可能な帯域幅のループフィルタ）または可変の帯域幅を有するループフィルタ（または可変帯域幅のループフィルタ）と呼ばれる。プログラム可能な帯域幅を有するループフィルタ115 はＰＬＬ回路の開ループ帯域幅の実効的なシフトを可能にする。１実施形態では、ループフィルタ115 の帯域幅はシフトレジスタ152 を使用してユーザモードでプログラム可能である。本出願と同時出願でここで参考文献とされているGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）はプログラム可能な帯域幅を有するこのようなループフィルタを記載している。
【００１５】
カウンタＮ、Ｍ、Ｏはまた分割器Ｎ、Ｍ、Ｏとも呼ばれる。各分割器Ｎ、Ｍ、Ｏの出力はそれぞれＮ、Ｍ、Ｏにより分割されたそれぞれの入力に等しい。１実施形態では、各Ｎ、Ｍ、Ｏは整数である。別の実施形態では、各Ｎ、Ｍ、Ｏは整数ではない。１実施形態では、各Ｎ、Ｍ、Ｏは１に等しい。別の実施形態ではＰＬＬは１以上の分割器Ｎ、Ｍ、Ｏをもたない。１実施形態では各カウンタＮ、Ｍ、Ｏとそれらの関連する遅延はユーザモードでプログラムされてもよく、即ちそれらのカウントと遅延設定はユーザモードでプログラムされてもよい。本出願と同時出願でここで参考文献とされているGregory W. StarrとYen-Hsiang ChangとEdward P. Aungの米国特許出願第10/138,600号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）はこのようなカウンタを記載している。
【００１６】
１実施形態では、プログラム可能な電流基準回路を有するＣＰ110 はシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能な電流基準回路を有するＣＰ110 は本出願と同時出願でここで参考文献とされているWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）でさらに詳細に説明されている。別の実施形態では、プログラム可能な電流基準回路をもたないが通常の電流基準回路を有するＣＰが本発明のＰＬＬ回路100 で使用されてもよい。
【００１７】
ＰＦＤ105 はフィードバッククロック信号を、基準クロック信号の分割されたバージョン、即ち基準クロック回路が分割器Ｎ 125を通過した後と比較する。ＰＦＤ105 により比較される２つの信号間の差に応じて（即ちＶＣＯ120 が高いまたは低い周波数で動作する必要があるか否かに基づいて）アップまたはダウン信号がチャージポンプ110 に与えられる。それに応答して、チャージポンプ110 はループフィルタ115 に与えられる電流を増加するか、ループフィルタ115 の電流を減少させる。結果として、高いまたは低い制御電圧（ＶCTRL）が拡散スペクトル変調装置112 に与えられる。拡散スペクトル変調装置112 は制御電圧ＳＳ（ＶCTRL ＿ SS）、拡散スペクトル制御電圧を生成するために制御電圧を拡散スペクトル変調する。ＶＣＯ120 は信号（例えば波形）を発生し、その周波数は制御電圧（厳密には制御電圧ＳＳ）に基づいている。
【００１８】
図２は本発明のアナログ拡散スペクトル変調装置112 の回路図である。アナログ拡散スペクトル変調装置112 はバッファ210 、電圧レベルセレクタ220 、波形発生装置240 、電圧加算器260 、電圧減算器270 を具備している。バッファ210 は電圧レベルセレクタ220 と電圧加算器260 に結合されている。電圧レベルセレクタ220 はその後波形発生装置240 と電圧加算器260 に結合されている。波形発生装置240 と電圧加算器260 は両者とも電圧減算器270 に結合されている。
【００１９】
バッファ210 は増幅器211 を具備し、これは１実施形態では、利得が１の演算増幅器である。バッファ210 は制御電圧の過剰な負荷を防止することを目的とする（しかしながら、１実施形態ではバッファ210 はアナログ拡散スペクトル変調装置112 から除外されることに注意する）。増幅器211 のマイナス（または反転）入力端子は増幅器211 の出力端子に結合されている。制御電圧は増幅器211 のプラス（または非反転）入力端子への入力である。増幅器211 の出力はＶA である。増幅器211 が利得１を有する１実施形態では、ＶA は単にＶCTRLのバッファされたバージョンである。したがって以下はＶA とＶCTRL間の関係を保持する。 ＶA ＝ＶCTRL （式１）
電圧レベルセレクタ220 は電圧分割器221 とマルチプレクサ222 、223 、224 を具備している。電圧分割器221 は１連の直列抵抗、厳密には抵抗230 、232 、234 、236 、238 を有する抵抗ネットワークを具備している。ノード231 は抵抗230 と232 の間にある。ノード233 は抵抗232 と234 との間にある。ノード235 は抵抗234 と236 との間にある。ノード237 は抵抗236 と238 との間にある。電圧分割器221 は電圧ＶA を分割する。したがって、ノード231 、233 、235 、237 の電圧は漸進的に低くなる。さらにノード231 、233 、235 、237 の各電圧はＶA よりも低い。
【００２０】
ノード231 、233 、235 の電圧はマルチプレクサ222 への入力として使用される。ノード233 、235 、237 の電圧はマルチプレクサ223 への入力として使用される。ノード231 、233 、235 、237 の電圧はマルチプレクサ224 への入力として使用される。各マルチプレクサ222 、223 、224 は出力としてその入力の１つを選択する。その選択はマルチプレクサ222 、223 、224 へ与えられる選択（ＳＥＬ）信号に応答して行われる。１実施形態では、選択はシフトレジスタ152 を使用してユーザモードで行われてもよい。マルチプレクサ222 、223 、224 の出力はＶH 、ＶL 、ＶREF である。以下はＶH 、ＶL 、ＶREF をＶCTRLと関連する式である。
ＶH ＝ＡＶCTRL （式２）
ＶL ＝ＢＶCTRL （式３）
ＶREF ＝ＣＶCTRL （式４）
ここでＡは１よりも小さく、ＢはＡよりも小さく１よりも小さく、Ｃは１よりも小さい。
【００２１】
Ａ、Ｂ、Ｃの値はそれぞれ抵抗230 、232 、234 、236 、238 の抵抗に依存している。さらに、それらの値は出力されるように選択されるマルチプレクサ222 、223 、224 への入力信号に依存している。電圧ＶH 、ＶL 、ＶREF は拡散モードと変調範囲（即ち拡散のパーセンテージ）を決定する。したがって、電圧分割器221 はマルチプレクサ222 、223 、224 およびＳＥＬ信号と組合わせて、拡散モード、変調範囲（即ち拡散のパーセンテージ）、および基準電圧を設定する。ＳＥＬ信号の変化は電圧ＶH 、ＶL 、ＶREF と、拡散モードおよび拡散のパーセンテージの変更を可能にすることに注意する。１実施形態では、ＳＥＬ信号は所望の拡散モードおよび拡散のパーセンテージを実現するためにユーザにより選択される。１実施形態では、この選択はシフトレジスタ152 を使用してユーザモードで行われてもよい。
【００２２】
図２で示されている実施形態では、電圧分割器221 には５個の抵抗が存在している。別の実施形態では異なる数のレジスタが電圧分割器221 中に存在してもよい。例えば電圧分割器221 に５個よりも多数の抵抗が存在してもよい。電圧分割器221 中にさらに多くの抵抗が存在することはマルチプレクサ222 、223 、224 が選択する多数の電圧レベルを提供する。これは電圧ＶH 、ＶL 、ＶREF と、拡散モードおよび拡散のパーセンテージの選択で多数の選択肢を与えるので、アナログ拡散スペクトル変調装置112 の構成（またはプログラミング）にさらに大きなフレキシブル性を与える。
【００２３】
波形発生装置240 は入力として電圧ＶH 、ＶL を受信し、出力としてノード241 において電圧波形ＶTRI （これは１実施形態では三角形の電圧波形である）を提供する。波形発生装置240 は比較装置242 、243 と、セットリセットフリップフロップ244 と、スイッチ245 、246 と、電流源247 、248 と、キャパシタＣLOAD249 とを具備している。
【００２４】
比較装置242 は（比較装置242 の反転入力端子で受信された）ＶH を（比較装置242 の非反転入力端子で受信された）ＶTRI と比較し、出力をセットリセットフリップフロップ244 のリセット（Ｒ）入力端子へ与える。したがって、比較装置242 はＶTRI がＶH よりも大きいときセットリセットフリップフロップ244 のリセット入力端子に高い出力を提供する。同様に、比較装置242 はＶTRI がＶH 以下であるときセットリセットフリップフロップ244 のリセット入力端子に低い出力を提供する。
【００２５】
比較装置243 は（比較装置243 の非反転入力端子で受信された）ＶL を（比較装置243 の反転入力端子で受信された）ＶTRI と比較し、出力をセットリセットフリップフロップ244 のセット（Ｓ）入力端子へ与える。したがって、比較装置243 はＶL がＶTRI よりも大きいときセットリセットフリップフロップ244 のセット入力端子に高い出力を供給する。同様に、比較装置243 はＶTRI がＶL 以上のときセットリセットフリップフロップ244 のセット入力端子に低い出力を提供する。
【００２６】
前述の式２および３では、ＶH 、ＶL 、ＢがＡよりも小さいと規定している。それ故、ＶH はＶL よりも大きい。結果として、任意の所定の時間では、ＶTRI はＶH よりも大きくなく、ＶL よりも小さい。代わりに、ＶTRI は通常、ＶH とＶL の間である。換言すると、ＶH 以下であり、ＶL 以上である。したがって、ほとんどの時間、両比較装置242 と243 の出力は低い。この状態下で、セットリセットフリップフロップの出力は変更されない。このように、スイッチ245 と246 の一方が閉じられ、他方が開かれ、電流はノード241 から与えられるか、シンク（流出）される。
【００２７】
ノード241 からの電流の供給または電流のシンクはキャパシタＣLOAD249 から電流を供給（またはチャージ）するか電流をシンクする（またはチャージ）ことを含んでいることに注意する。したがって、ノード241 からの電流の供給または電流のシンクはここではキャパシタＣLOAD249 からの電流の供給（またはチャージ）または電流のシンク（またはチャージ）と交換可能に使用される。
【００２８】
電流がノード241 へ供給されるならば、ＶTRI は増加される。ＶTRI がＶH よりも大きいとき、比較装置242 はセットリセットフリップフロップ244 のリセット入力端子で高い出力を与える。さらに、ＶTRI がＶH よりも大きいとき、ＶL よりも大きく、それ故セットリセットフリップフロップ244 のセット入力端子への比較装置243 の出力は低い。したがって、ＶTRI がＶH よりも大きいとき、端子Ｑは低く（または０に）リセットされる。結果としてスイッチ245 は開かれ、スイッチ246 は閉じられる。したがってノード241 からの電流はスイッチ246 と電流源248 によりドレインされる。ノード241 からのドレイン電流はＶTRI を減少させる。ＶTRI はそれがＶL よりも小さくなるまで減少される。
【００２９】
ＶTRI がＶL よりも小さいとき、比較装置243 はセットリセットフリップフロップ244 のセット入力端子で高い出力を与える。さらに、ＶTRI がＶL よりも小さいとき、ＶH よりも小さく、それ故セットリセットフリップフロップ244 のリセット入力端子への比較装置242 の出力は低い。したがって、ＶTRI がＶL よりも小さいとき、Ｑは高く（または１に）セットされる。結果として、スイッチ245 は閉じられスイッチ246 は開かれる。したがって電流はスイッチ245 により電流源247 からノード241 へ与えられる。ノード241 への電流の供給はＶTRI を増加させる。ＶTRI はそれがＶH よりも大きくなるまで増加される。
【００３０】
図２で示されている実施形態では、セットリセットフリップフロップ244 は比較装置242 と243 の出力に基づいてスイッチ245 と246 の状態を決定するために使用される。別の実施形態では、セットリセットフリップフロップ244 の代わりに幾つかの他のレジスタがセットリセットフリップフロップ244 の機能を行うために使用されてもよい。例えば、別の実施形態では、Ｄタイプのフリップフロップがセットリセットフリップフロップ244 の代わりに使用されてもよい。
【００３１】
１実施形態では、ＶH は三角形の電圧波形の高い（または最高の）電圧（即ちＶTRI max ）であり、ＶL は三角形の電圧波形の低い（または最低の）電圧（即ちＶTRI min ）であり、ＶREF は三角形の電圧波形の基準またはベース電圧である。換言すると、以下はＶH 、ＶL 、ＶTRI max 、ＶTRI min 間に存在する関係である。
ＶTRI max ＝ＶH ＝ＡＶCTRL （式５）
ＶTRI min ＝ＶL ＝ＢＶCTRL （式６）
短い期間の時間ではＶTRI max 、ＶTRI min はそれぞれＶH より上、ＶL より下であることに注意する。前述したように、ＶTRI がＶH よりも大きいとき、Ｑは低く（または０に）リセットされる。結果として、スイッチ245 が開かれ、スイッチ246 は閉じられる。したがってノード241 からの電流はスイッチ246 と電流源248 によりドレインされる。ノード241 からドレインされる電流はＶTRI を減少する。ＶTRI はそれがＶL よりも小さくなるまで減少される。同様に、前述したように、ＶTRI がＶL よりも小さいとき、Ｑは高く（または１に）セットされる。結果としてスイッチ245 が閉じられ、スイッチ246 は開かれている。したがって電流はスイッチ245 により電流源247 からノード241 へ供給される。ノード241 への電流の供給はＶTRI を増加させる。ＶTRI はそれがＶH よりも大きくなるまで増加される。
【００３２】
１実施形態では、電流源247 、248 は異なる電流レベルを与えるためにプログラム可能である。１実施形態では、このプログラム能力はプログラム可能な電流基準回路と、電流源247 、248 との組合わせを使用して実現される。１実施形態では、電流源247 、248 はシフトレジスタ152 を使用してユーザモードでプログラム可能である。前述したように、プログラム可能な電流基準回路はWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）にさらに詳細に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。
【００３３】
同様に、１実施形態では、キャパシタＣLOAD249 はプログラム可能である。１実施形態では、キャパシタはシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能なキャパシタはGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。
【００３４】
電流源247 、248 によりそれぞれ提供されシンクされる電流と、キャパシタＣLOAD249 のキャパシタンスはＶTRI がＶH まで増加されるかＶL まで減少される速度を決定する。ＶTRI がＶH まで増加されるかＶL まで減少される速度はＶTRI の拡散レート（即ち２つの連続的なＶTRI max またはＶTRI min との間の距離）を決定する。
【００３５】
電圧加算器260 （または加算増幅器260 ）は（１実施形態では演算増幅器である）増幅器261 および抵抗262 、263 、264 、265 を具備している。抵抗264 は出力ノード266 と、増幅器261 の反転入力端子に結合されている。抵抗265 は増幅器261 の非反転入力端子と接地との間に結合されている。両抵抗262 、263 は増幅器261 の非反転入力端子に結合されている。抵抗262 はＶREF を出力するマルチプレクサ224 の出力に結合されている。１実施形態では、マルチプレクサ224 の出力と抵抗262 との間に図２で示されているバッファ225 等のバッファが存在する。バッファ225 はマルチプレクサ224 の負荷を阻止することを目的とする。同様に抵抗263 はＶA を出力する増幅器211 の出力に結合されている。ＶA とＶREF の両電圧がそれぞれ抵抗263 、262 を経て増幅器261 の非反転入力端子に与えられるとき、増幅器261 はＶA とＶREF とを結合する。増幅器261 の出力電圧ＶB はＶA とＶREF との和である。１実施形態では、抵抗262 、263 、264 、265 の抵抗はＶB と、ＶA とＶREF との和の間に利得１の係数が存在するように選択される。１実施形態では、抵抗262 の抵抗は抵抗263 の抵抗に等しい。同様に、抵抗264 の抵抗は抵抗265 の抵抗に等しい。別の実施形態では、幾つかの他の関係がこれらの抵抗間に存在してもよいことに注意すべきである。前述の式１と４を使用して、以下の式がＶB に対して得られる。
ＶB ＝ＶA ＋ＶREF ＝ＶCTRL＋ＣＶCTRL＝ＶCTRL（１＋Ｃ） （式７）
電圧減算器270 （または差増幅器270 ）は（１実施形態では演算増幅器である）増幅器271 と抵抗272 、273 、274 、275 を具備している。抵抗274 は出力ノード276 と、増幅器271 の反転入力端子とに結合されている。抵抗275 は増幅器271 の非反転入力端子と接地点との間に結合されている。抵抗272 は（電圧ＶTRI を与える）ノード241 と、増幅器271 の反転入力端子とに結合されている。抵抗273 は（電圧ＶB を与える）増幅器261 の出力ノード266 と増幅器271 の非反転入力端子に結合されている。電圧ＶB とＶTRI がぞれぞれ抵抗273 と272 を経てそれぞれ増幅器271 の非反転および反転入力端子に与えられるとき、増幅器271 はＶB からＶTRI を減算する。増幅器271 の出力電圧ＶCTRL SSはＶB とＶTRI の差である。１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶCTRL SSと、ＶB とＶTRI の差との間に利得１の係数が存在するように選択される。１実施形態では、抵抗273 の抵抗は抵抗272 の抵抗に等しい。同様に、抵抗275 の抵抗は抵抗274 の抵抗に等しい。さらに、抵抗272 の抵抗は抵抗274 の抵抗に等しい。別の実施形態では、幾つかの他の関係がこれらの抵抗間に存在してもよいことに注意すべきである。前述の式７を使用して、以下の式がＶCTRL SSに対して得られる。
ＶCTRL SS＝ＶB −ＶTRI ＝ＶCTRL（１＋Ｃ）−ＶTRI （式８）
前述したように、１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶB と、ＶA とＶREF の和との間に利得１の係数が存在するように選択される。同様に、１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶCTRL SSと、ＶB とＶTRI の差との間に利得１の係数が存在するように選択される。別の実施形態では、他の抵抗値が所望の１ではない利得係数を与えるように選択されてもよい。
【００３６】
１実施形態では、１以上の抵抗230 、232 、234 、236 、238 、262 、263 、264 、265 、272 、273 、274 、275 はプログラム可能である。１実施形態では、これらの抵抗はシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能な抵抗はGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。これらの抵抗のプログラム能力は電圧セレクタ220 のＳＥＬ信号を変更せずに、ＶH 、ＶL 、ＶREF の異なる電圧レベルを選択することを可能にする。拡散モードおよび拡散のパーセンテージの選択におけるより大きなフレキシブル性も可能にする。さらに、電圧加算器260 と電圧減算器270 の利得係数の選択においてより大きなフレキシブル性を可能にする。
【００３７】
１実施形態では、フィルタはＶCTRLの高周波数スプールを減少するためＶCTRLからＶCTRL SSまでの電圧路中に付加されてもよい。このようなフィルタは例えば電圧加算器260 および／または電圧減算器270 を変更することにより加算されてもよい。例えば図２で示されているキャパシタ267 等のキャパシタを電圧加算器260 に付加すると、電圧加算器260 はローパスフィルタとして動作する。同様に、図２で示されているキャパシタ277 、278 等のキャパシタを電圧減算器270 に付加すると、電圧減算器270 はローパスフィルタとして動作する。
【００３８】
式５、６、８を使用して、次式はＶCTRLの最大値（ＶCTRL SS max ）とＶCTRLの最小値（ＶCTRL SS min ）に対して得られる。
【００３９】
ＶCTRL SS max ＝ＶB −ＶTRI min ＝ＶCTRL（１＋Ｃ）−ＢＶCTRL
＝ＶCTRL（１＋Ｃ−Ｂ） （式９）
ＶCTRL SS min ＝ＶB −ＶTRI max ＝ＶCTRL（１＋Ｃ）−ＡＶCTRL
＝ＶCTRL（１＋Ｃ−Ａ） （式１０）
拡散スペクトル変調装置112 は拡散モードの変更を可能にする。３つの典型的な拡散モード、即ち下方拡散、中央拡散、上方拡散が存在する。これらの３つのモードの例が以下の表１に要約されている。
表１．種々の拡散モードの例
拡散モード 非拡散周波数 ％拡散 最大周波数 最小周波数
下方拡散 100ＭＨｚ 0.5％ 100 ＭＨｚ 99.5ＭＨｚ
中央拡散 100ＭＨｚ 0.5％ 100.25ＭＨｚ 99.75 ＭＨｚ
上方拡散 100ＭＨｚ 0.5％ 100.5ＭＨｚ 100ＭＨｚ
表１では、各拡散モードは１００ＭＨｚの非拡散周波数と０．５％の拡散レートを有する。下方拡散の場合では、最大および最小周波数はそれぞれ１００ＭＨｚと９９．５ＭＨｚである。中央拡散の場合、最大および最小周波数はそれぞれ１００．２５ＭＨｚと９９．７５ＭＨｚである。上方変換の場合、最大および最小周波数はそれぞれ１００．５ＭＨｚと１００ＭＨｚである。
【００４０】
図３は図２で示されている幾つかの電圧の計算された電圧対時間のグラフである。図３のグラフはＶB 、ＶA 、ＶCTRL SS、ＶH 、ＶTRI 、ＶL を表す波形305 、310 、315 、320 、325 、330 を含んでいる。図３では水平軸は時間を表している。時間単位と時間スケールの数は三角形の波形の拡散レート、即ち、三角形の波形の２つの連続的なピーク（最高値）が発生する間の距離または時間に基づいている。
【００４１】
本発明のＰＬＬ回路は多数のシステムで使用されることができる。例えば、ＰＬＬ回路はデジタルシステムで使用されてもよい。特に、ＰＬＬ回路はここで使用されるように複雑なＰＬＤ（ＣＰＬＤ）と呼ばれるプログラム可能な論理装置（ＰＬＤ）を具備するデジタルシステムで使用されてもよい。さらに、ＰＬＬ回路はＰＬＤで使用されてもよい。１実施形態では、ＰＬＬ回路はＰＬＤと同一のダイ／チップ上にある。ここで使用されるように、デジタルシステムは純粋なデジタルシステムに限定されることを意図しておらず、デジタルとアナログの両者のサブシステムを含んだハイブリッドシステムを含んでいる。したがって、本発明はここで説明したＰＬＬ回路を含むデジタルシステムを含んでいる。
【００４２】
本発明を特に図示の実施形態に関して特別に説明したが、種々の変更、変形、適合が本発明の説明に基づいて行われ、本発明の技術的範囲であることを意図することが認識されよう。本発明を最も実際的で好ましい実施形態と現在考えられている実施形態に関連して説明したが、本発明は説明した実施形態に限定されるものではなく、特許請求の範囲内に含まれる種々の変形と均等な装置をカバーすることが意図されていることが理解されるであろう。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の１実施形態のブロック図。
【図２】本発明のアナログ拡散スペクトル変調装置の回路図。
【図３】図２で示されている幾つかの電圧の計算された電圧対時間のグラフ。
【発明の属する技術分野】
本発明は電子回路、特に電子回路で使用される位相ロックループおよび遅延ロックループ回路に関する。
【０００２】
【発明の参考とする文献】
本出願は2001年５月６日出願の米国特許出願第60/289,268号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）および米国特許第06/289,245号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）の利点を請求している。
【０００３】
本出願は（１）2000年５月３日出願のGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）と、（２）2002年５月３日出願のGregory W. StarrとYen-Hsiang ChangとEdward P. Aungの米国特許出願第10/138,600号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）および、（３）2002年５月３日出願のWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）と同時に出願されたものであり、これらの出願はここで参考文献とされている。
【０００４】
【従来の技術】
消費者および市販の電子装置はＦＣＣ電磁放射標準方式を満たさなければならない。ＰＬＬ回路も他の電子回路のように、ＦＣＣ標準方式を満たさなければならない電磁放射を発生する。幾つかの既存のシステムでは、これは高価で重い遮蔽体を付加することにより実現される。他の既存のシステムでは、クロック信号がほぼ中心周波数を中心として制御される方法により変調される周波数を有するデジタル拡散スペクトル技術を実行することにより実現されている。前述したように、遮蔽技術は高価で物理的に重い。他方で、デジタル拡散スペクトル技術は、１組の予め定められた値にカウンタ（分割器）を設定し、第２の組の予め定められた値にカウンタ設定を変更して、予め定められた周波数変調を実現することを含んでいるので、頑強である。
【０００５】
【発明が解決しようとする課題】
別の既存のシステムは電流のアナログ拡散スペクトル変調を使用する。電流変調を使用することには多くの欠点がある。その１つは、電流変調で三角形波形を生成することが困難であることである。第２に、電流変調の出力が電圧制御発振器を制御するのに最も所望のパラメータではない電流であることである。
【０００６】
本発明は既存の電流基準回路のこのおよびその他の欠点を解決する。
【０００７】
【課題を解決するための手段】
本発明は位相ロックループ中で制御電圧を変調するアナログ方法を使用する。本発明のアナログ方法の１つの特徴は、既存のデジタル方法とは異なって、特別な予め定められた値にカウンタをリセットすることに頼らずにさらに制御された変調を行うことである。したがって、アナログ方法は変調からカウンタを切り離しし、さらにフレキシブルな変調方式を与える。本発明の拡散スペクトル変調装置の１つの特徴は拡散モード（即ち拡散のタイプ）と拡散スペクトル変調装置により行われた拡散のパーセンテージを容易に変更することを可能にする。本発明の拡散スペクトル変調装置の別の特徴は、高周波数スプールを減少するために含まれることのできる付加的な濾波を行うことである。別の特徴では、本発明の拡散スペクトル変調装置はプロセス、供給電圧および、温度とは無関係に拡散スペクトル変調を行うことができる。
【０００８】
本発明はＰＬＬ回路を含んでいる。１実施形態では、本発明のＰＬＬ回路は、信号発生装置と、この信号発生装置に結合された拡散スペクトル変調装置とを含んでおり、拡散スペクトル変調装置は入力として制御電圧を受取ってその制御電圧に応答して信号発生装置に拡散スペクトル制御電圧を提供する。１実施形態では、拡散スペクトル変調装置は少なくとも１つのセレクタを含み、この少なくとも１つのセレクタは拡散モードに対応する複数の電圧レベルおよび拡散スペクトル変調装置に対する拡散のパーセンテージを選択する。
【０００９】
１実施形態では、位相ロックループ回路は拡散スペクトル変調装置を含んでおり、ここで拡散スペクトル変調装置は電圧分割器と、その電圧分割器に結合されたセレクタを含んでおり、セレクタは拡散レートに対応する複数の電圧および拡散スペクトル変調装置に対する拡散のパーセンテージを選択する。１実施形態では、セレクタは複数のマルチプレクサを含んでおり、複数のマルチプレクサの第１のマルチプレクサは高い電圧を選択し、複数のマルチプレクサの第２のマルチプレクサは低い電圧を選択し、複数のマルチプレクサの第３のマルチプレクサは基準電圧を選択する。
【００１０】
【発明の実施の形態】
本発明を図面を参照して、以下さらに詳細に説明する。
本発明はアナログ拡散スペクトル変調装置を有するＰＬＬ回路を含んでいる。以下の説明は当業者が本発明を行い使用することを可能にするために与えられ、特定の応用およびその要求の文脈で与えられている。示されている実施形態に対する種々の変形は当業者に容易に明白であり、ここで規定されている一般原理は本発明の技術的範囲を逸脱せずに他の実施形態および応用に適用されてもよい。したがって本発明は、示されている実施形態に限定されることを意図せず、ここで説明する原理および特徴と一貫した最も広い範囲に従う。
【００１１】
本発明はＰＬＬ回路を参照して主に説明され請求される。しかしながら、ＰＬＬおよび遅延ロックループ（ＤＬＬ）回路はここでは交換可能に使用されることに注意すべきである。それ故、説明または特許請求の範囲におけるここでのＰＬＬ回路の参照はＰＬＬ回路に限定されず、ＤＬＬ回路も同様に含んでいる。
【００１２】
図１は本発明のＰＬＬ回路100 の１実施形態のブロック図である。図１では、ＰＬＬ回路100 は位相周波数検出器（ＰＦＤ）105 と、プログラム可能な電流基準回路を有するチャージポンプ（ＣＰ）110 と、アナログ拡散スペクトル変調装置112 と、選択可能な帯域幅を有するループフィルタ115 と、電圧制御発振器（ＶＣＯ）120 と、カウンタＮ 125と、カウンタＭ 130と、カウンタＯ 135とを含んでいる。
【００１３】
図１では、シフトレジスタ127 、132 、152 、137 も示されており、１実施形態ではＤタイプのフリップフロップを含んでいる。シフトレジスタ127 、132 、137 はカウンタＮ 125、カウンタＭ 130、カウンタＯ 135にそれぞれ結合されている。１実施形態では、シフトレジスタ152 はＣＰ110 、ループフィルタ115 、拡散スペクトル変調装置112 に結合されている。１実施形態では、シフトレジスタ152 はＣＰ110 の対応するホールドレジスタ、ループフィルタ115 、拡散スペクトル変調装置112 に結合されている。
【００１４】
選択可能な帯域幅を有するループフィルタ115 はここではプログラム可能な帯域幅を有するループフィルタ（またはプログラム可能な帯域幅のループフィルタ）または可変の帯域幅を有するループフィルタ（または可変帯域幅のループフィルタ）と呼ばれる。プログラム可能な帯域幅を有するループフィルタ115 はＰＬＬ回路の開ループ帯域幅の実効的なシフトを可能にする。１実施形態では、ループフィルタ115 の帯域幅はシフトレジスタ152 を使用してユーザモードでプログラム可能である。本出願と同時出願でここで参考文献とされているGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）はプログラム可能な帯域幅を有するこのようなループフィルタを記載している。
【００１５】
カウンタＮ、Ｍ、Ｏはまた分割器Ｎ、Ｍ、Ｏとも呼ばれる。各分割器Ｎ、Ｍ、Ｏの出力はそれぞれＮ、Ｍ、Ｏにより分割されたそれぞれの入力に等しい。１実施形態では、各Ｎ、Ｍ、Ｏは整数である。別の実施形態では、各Ｎ、Ｍ、Ｏは整数ではない。１実施形態では、各Ｎ、Ｍ、Ｏは１に等しい。別の実施形態ではＰＬＬは１以上の分割器Ｎ、Ｍ、Ｏをもたない。１実施形態では各カウンタＮ、Ｍ、Ｏとそれらの関連する遅延はユーザモードでプログラムされてもよく、即ちそれらのカウントと遅延設定はユーザモードでプログラムされてもよい。本出願と同時出願でここで参考文献とされているGregory W. StarrとYen-Hsiang ChangとEdward P. Aungの米国特許出願第10/138,600号明細書（発明の名称“Phase Locked Loop (PLL) And Delay Lock Loop (DLL) Counter And Delay Element Programming In User Mode”）はこのようなカウンタを記載している。
【００１６】
１実施形態では、プログラム可能な電流基準回路を有するＣＰ110 はシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能な電流基準回路を有するＣＰ110 は本出願と同時出願でここで参考文献とされているWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）でさらに詳細に説明されている。別の実施形態では、プログラム可能な電流基準回路をもたないが通常の電流基準回路を有するＣＰが本発明のＰＬＬ回路100 で使用されてもよい。
【００１７】
ＰＦＤ105 はフィードバッククロック信号を、基準クロック信号の分割されたバージョン、即ち基準クロック回路が分割器Ｎ 125を通過した後と比較する。ＰＦＤ105 により比較される２つの信号間の差に応じて（即ちＶＣＯ120 が高いまたは低い周波数で動作する必要があるか否かに基づいて）アップまたはダウン信号がチャージポンプ110 に与えられる。それに応答して、チャージポンプ110 はループフィルタ115 に与えられる電流を増加するか、ループフィルタ115 の電流を減少させる。結果として、高いまたは低い制御電圧（ＶCTRL）が拡散スペクトル変調装置112 に与えられる。拡散スペクトル変調装置112 は制御電圧ＳＳ（ＶCTRL ＿ SS）、拡散スペクトル制御電圧を生成するために制御電圧を拡散スペクトル変調する。ＶＣＯ120 は信号（例えば波形）を発生し、その周波数は制御電圧（厳密には制御電圧ＳＳ）に基づいている。
【００１８】
図２は本発明のアナログ拡散スペクトル変調装置112 の回路図である。アナログ拡散スペクトル変調装置112 はバッファ210 、電圧レベルセレクタ220 、波形発生装置240 、電圧加算器260 、電圧減算器270 を具備している。バッファ210 は電圧レベルセレクタ220 と電圧加算器260 に結合されている。電圧レベルセレクタ220 はその後波形発生装置240 と電圧加算器260 に結合されている。波形発生装置240 と電圧加算器260 は両者とも電圧減算器270 に結合されている。
【００１９】
バッファ210 は増幅器211 を具備し、これは１実施形態では、利得が１の演算増幅器である。バッファ210 は制御電圧の過剰な負荷を防止することを目的とする（しかしながら、１実施形態ではバッファ210 はアナログ拡散スペクトル変調装置112 から除外されることに注意する）。増幅器211 のマイナス（または反転）入力端子は増幅器211 の出力端子に結合されている。制御電圧は増幅器211 のプラス（または非反転）入力端子への入力である。増幅器211 の出力はＶA である。増幅器211 が利得１を有する１実施形態では、ＶA は単にＶCTRLのバッファされたバージョンである。したがって以下はＶA とＶCTRL間の関係を保持する。 ＶA ＝ＶCTRL （式１）
電圧レベルセレクタ220 は電圧分割器221 とマルチプレクサ222 、223 、224 を具備している。電圧分割器221 は１連の直列抵抗、厳密には抵抗230 、232 、234 、236 、238 を有する抵抗ネットワークを具備している。ノード231 は抵抗230 と232 の間にある。ノード233 は抵抗232 と234 との間にある。ノード235 は抵抗234 と236 との間にある。ノード237 は抵抗236 と238 との間にある。電圧分割器221 は電圧ＶA を分割する。したがって、ノード231 、233 、235 、237 の電圧は漸進的に低くなる。さらにノード231 、233 、235 、237 の各電圧はＶA よりも低い。
【００２０】
ノード231 、233 、235 の電圧はマルチプレクサ222 への入力として使用される。ノード233 、235 、237 の電圧はマルチプレクサ223 への入力として使用される。ノード231 、233 、235 、237 の電圧はマルチプレクサ224 への入力として使用される。各マルチプレクサ222 、223 、224 は出力としてその入力の１つを選択する。その選択はマルチプレクサ222 、223 、224 へ与えられる選択（ＳＥＬ）信号に応答して行われる。１実施形態では、選択はシフトレジスタ152 を使用してユーザモードで行われてもよい。マルチプレクサ222 、223 、224 の出力はＶH 、ＶL 、ＶREF である。以下はＶH 、ＶL 、ＶREF をＶCTRLと関連する式である。
ＶH ＝ＡＶCTRL （式２）
ＶL ＝ＢＶCTRL （式３）
ＶREF ＝ＣＶCTRL （式４）
ここでＡは１よりも小さく、ＢはＡよりも小さく１よりも小さく、Ｃは１よりも小さい。
【００２１】
Ａ、Ｂ、Ｃの値はそれぞれ抵抗230 、232 、234 、236 、238 の抵抗に依存している。さらに、それらの値は出力されるように選択されるマルチプレクサ222 、223 、224 への入力信号に依存している。電圧ＶH 、ＶL 、ＶREF は拡散モードと変調範囲（即ち拡散のパーセンテージ）を決定する。したがって、電圧分割器221 はマルチプレクサ222 、223 、224 およびＳＥＬ信号と組合わせて、拡散モード、変調範囲（即ち拡散のパーセンテージ）、および基準電圧を設定する。ＳＥＬ信号の変化は電圧ＶH 、ＶL 、ＶREF と、拡散モードおよび拡散のパーセンテージの変更を可能にすることに注意する。１実施形態では、ＳＥＬ信号は所望の拡散モードおよび拡散のパーセンテージを実現するためにユーザにより選択される。１実施形態では、この選択はシフトレジスタ152 を使用してユーザモードで行われてもよい。
【００２２】
図２で示されている実施形態では、電圧分割器221 には５個の抵抗が存在している。別の実施形態では異なる数のレジスタが電圧分割器221 中に存在してもよい。例えば電圧分割器221 に５個よりも多数の抵抗が存在してもよい。電圧分割器221 中にさらに多くの抵抗が存在することはマルチプレクサ222 、223 、224 が選択する多数の電圧レベルを提供する。これは電圧ＶH 、ＶL 、ＶREF と、拡散モードおよび拡散のパーセンテージの選択で多数の選択肢を与えるので、アナログ拡散スペクトル変調装置112 の構成（またはプログラミング）にさらに大きなフレキシブル性を与える。
【００２３】
波形発生装置240 は入力として電圧ＶH 、ＶL を受信し、出力としてノード241 において電圧波形ＶTRI （これは１実施形態では三角形の電圧波形である）を提供する。波形発生装置240 は比較装置242 、243 と、セットリセットフリップフロップ244 と、スイッチ245 、246 と、電流源247 、248 と、キャパシタＣLOAD249 とを具備している。
【００２４】
比較装置242 は（比較装置242 の反転入力端子で受信された）ＶH を（比較装置242 の非反転入力端子で受信された）ＶTRI と比較し、出力をセットリセットフリップフロップ244 のリセット（Ｒ）入力端子へ与える。したがって、比較装置242 はＶTRI がＶH よりも大きいときセットリセットフリップフロップ244 のリセット入力端子に高い出力を提供する。同様に、比較装置242 はＶTRI がＶH 以下であるときセットリセットフリップフロップ244 のリセット入力端子に低い出力を提供する。
【００２５】
比較装置243 は（比較装置243 の非反転入力端子で受信された）ＶL を（比較装置243 の反転入力端子で受信された）ＶTRI と比較し、出力をセットリセットフリップフロップ244 のセット（Ｓ）入力端子へ与える。したがって、比較装置243 はＶL がＶTRI よりも大きいときセットリセットフリップフロップ244 のセット入力端子に高い出力を供給する。同様に、比較装置243 はＶTRI がＶL 以上のときセットリセットフリップフロップ244 のセット入力端子に低い出力を提供する。
【００２６】
前述の式２および３では、ＶH 、ＶL 、ＢがＡよりも小さいと規定している。それ故、ＶH はＶL よりも大きい。結果として、任意の所定の時間では、ＶTRI はＶH よりも大きくなく、ＶL よりも小さい。代わりに、ＶTRI は通常、ＶH とＶL の間である。換言すると、ＶH 以下であり、ＶL 以上である。したがって、ほとんどの時間、両比較装置242 と243 の出力は低い。この状態下で、セットリセットフリップフロップの出力は変更されない。このように、スイッチ245 と246 の一方が閉じられ、他方が開かれ、電流はノード241 から与えられるか、シンク（流出）される。
【００２７】
ノード241 からの電流の供給または電流のシンクはキャパシタＣLOAD249 から電流を供給（またはチャージ）するか電流をシンクする（またはチャージ）ことを含んでいることに注意する。したがって、ノード241 からの電流の供給または電流のシンクはここではキャパシタＣLOAD249 からの電流の供給（またはチャージ）または電流のシンク（またはチャージ）と交換可能に使用される。
【００２８】
電流がノード241 へ供給されるならば、ＶTRI は増加される。ＶTRI がＶH よりも大きいとき、比較装置242 はセットリセットフリップフロップ244 のリセット入力端子で高い出力を与える。さらに、ＶTRI がＶH よりも大きいとき、ＶL よりも大きく、それ故セットリセットフリップフロップ244 のセット入力端子への比較装置243 の出力は低い。したがって、ＶTRI がＶH よりも大きいとき、端子Ｑは低く（または０に）リセットされる。結果としてスイッチ245 は開かれ、スイッチ246 は閉じられる。したがってノード241 からの電流はスイッチ246 と電流源248 によりドレインされる。ノード241 からのドレイン電流はＶTRI を減少させる。ＶTRI はそれがＶL よりも小さくなるまで減少される。
【００２９】
ＶTRI がＶL よりも小さいとき、比較装置243 はセットリセットフリップフロップ244 のセット入力端子で高い出力を与える。さらに、ＶTRI がＶL よりも小さいとき、ＶH よりも小さく、それ故セットリセットフリップフロップ244 のリセット入力端子への比較装置242 の出力は低い。したがって、ＶTRI がＶL よりも小さいとき、Ｑは高く（または１に）セットされる。結果として、スイッチ245 は閉じられスイッチ246 は開かれる。したがって電流はスイッチ245 により電流源247 からノード241 へ与えられる。ノード241 への電流の供給はＶTRI を増加させる。ＶTRI はそれがＶH よりも大きくなるまで増加される。
【００３０】
図２で示されている実施形態では、セットリセットフリップフロップ244 は比較装置242 と243 の出力に基づいてスイッチ245 と246 の状態を決定するために使用される。別の実施形態では、セットリセットフリップフロップ244 の代わりに幾つかの他のレジスタがセットリセットフリップフロップ244 の機能を行うために使用されてもよい。例えば、別の実施形態では、Ｄタイプのフリップフロップがセットリセットフリップフロップ244 の代わりに使用されてもよい。
【００３１】
１実施形態では、ＶH は三角形の電圧波形の高い（または最高の）電圧（即ちＶTRI max ）であり、ＶL は三角形の電圧波形の低い（または最低の）電圧（即ちＶTRI min ）であり、ＶREF は三角形の電圧波形の基準またはベース電圧である。換言すると、以下はＶH 、ＶL 、ＶTRI max 、ＶTRI min 間に存在する関係である。
ＶTRI max ＝ＶH ＝ＡＶCTRL （式５）
ＶTRI min ＝ＶL ＝ＢＶCTRL （式６）
短い期間の時間ではＶTRI max 、ＶTRI min はそれぞれＶH より上、ＶL より下であることに注意する。前述したように、ＶTRI がＶH よりも大きいとき、Ｑは低く（または０に）リセットされる。結果として、スイッチ245 が開かれ、スイッチ246 は閉じられる。したがってノード241 からの電流はスイッチ246 と電流源248 によりドレインされる。ノード241 からドレインされる電流はＶTRI を減少する。ＶTRI はそれがＶL よりも小さくなるまで減少される。同様に、前述したように、ＶTRI がＶL よりも小さいとき、Ｑは高く（または１に）セットされる。結果としてスイッチ245 が閉じられ、スイッチ246 は開かれている。したがって電流はスイッチ245 により電流源247 からノード241 へ供給される。ノード241 への電流の供給はＶTRI を増加させる。ＶTRI はそれがＶH よりも大きくなるまで増加される。
【００３２】
１実施形態では、電流源247 、248 は異なる電流レベルを与えるためにプログラム可能である。１実施形態では、このプログラム能力はプログラム可能な電流基準回路と、電流源247 、248 との組合わせを使用して実現される。１実施形態では、電流源247 、248 はシフトレジスタ152 を使用してユーザモードでプログラム可能である。前述したように、プログラム可能な電流基準回路はWanli Chang とGregory W. Starrの米国特許出願第10/138,685号明細書（発明の名称“Programmable Current Reference Circuit”）にさらに詳細に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。
【００３３】
同様に、１実施形態では、キャパシタＣLOAD249 はプログラム可能である。１実施形態では、キャパシタはシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能なキャパシタはGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。
【００３４】
電流源247 、248 によりそれぞれ提供されシンクされる電流と、キャパシタＣLOAD249 のキャパシタンスはＶTRI がＶH まで増加されるかＶL まで減少される速度を決定する。ＶTRI がＶH まで増加されるかＶL まで減少される速度はＶTRI の拡散レート（即ち２つの連続的なＶTRI max またはＶTRI min との間の距離）を決定する。
【００３５】
電圧加算器260 （または加算増幅器260 ）は（１実施形態では演算増幅器である）増幅器261 および抵抗262 、263 、264 、265 を具備している。抵抗264 は出力ノード266 と、増幅器261 の反転入力端子に結合されている。抵抗265 は増幅器261 の非反転入力端子と接地との間に結合されている。両抵抗262 、263 は増幅器261 の非反転入力端子に結合されている。抵抗262 はＶREF を出力するマルチプレクサ224 の出力に結合されている。１実施形態では、マルチプレクサ224 の出力と抵抗262 との間に図２で示されているバッファ225 等のバッファが存在する。バッファ225 はマルチプレクサ224 の負荷を阻止することを目的とする。同様に抵抗263 はＶA を出力する増幅器211 の出力に結合されている。ＶA とＶREF の両電圧がそれぞれ抵抗263 、262 を経て増幅器261 の非反転入力端子に与えられるとき、増幅器261 はＶA とＶREF とを結合する。増幅器261 の出力電圧ＶB はＶA とＶREF との和である。１実施形態では、抵抗262 、263 、264 、265 の抵抗はＶB と、ＶA とＶREF との和の間に利得１の係数が存在するように選択される。１実施形態では、抵抗262 の抵抗は抵抗263 の抵抗に等しい。同様に、抵抗264 の抵抗は抵抗265 の抵抗に等しい。別の実施形態では、幾つかの他の関係がこれらの抵抗間に存在してもよいことに注意すべきである。前述の式１と４を使用して、以下の式がＶB に対して得られる。
ＶB ＝ＶA ＋ＶREF ＝ＶCTRL＋ＣＶCTRL＝ＶCTRL（１＋Ｃ） （式７）
電圧減算器270 （または差増幅器270 ）は（１実施形態では演算増幅器である）増幅器271 と抵抗272 、273 、274 、275 を具備している。抵抗274 は出力ノード276 と、増幅器271 の反転入力端子とに結合されている。抵抗275 は増幅器271 の非反転入力端子と接地点との間に結合されている。抵抗272 は（電圧ＶTRI を与える）ノード241 と、増幅器271 の反転入力端子とに結合されている。抵抗273 は（電圧ＶB を与える）増幅器261 の出力ノード266 と増幅器271 の非反転入力端子に結合されている。電圧ＶB とＶTRI がぞれぞれ抵抗273 と272 を経てそれぞれ増幅器271 の非反転および反転入力端子に与えられるとき、増幅器271 はＶB からＶTRI を減算する。増幅器271 の出力電圧ＶCTRL SSはＶB とＶTRI の差である。１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶCTRL SSと、ＶB とＶTRI の差との間に利得１の係数が存在するように選択される。１実施形態では、抵抗273 の抵抗は抵抗272 の抵抗に等しい。同様に、抵抗275 の抵抗は抵抗274 の抵抗に等しい。さらに、抵抗272 の抵抗は抵抗274 の抵抗に等しい。別の実施形態では、幾つかの他の関係がこれらの抵抗間に存在してもよいことに注意すべきである。前述の式７を使用して、以下の式がＶCTRL SSに対して得られる。
ＶCTRL SS＝ＶB −ＶTRI ＝ＶCTRL（１＋Ｃ）−ＶTRI （式８）
前述したように、１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶB と、ＶA とＶREF の和との間に利得１の係数が存在するように選択される。同様に、１実施形態では、抵抗272 、273 、274 、275 の抵抗はＶCTRL SSと、ＶB とＶTRI の差との間に利得１の係数が存在するように選択される。別の実施形態では、他の抵抗値が所望の１ではない利得係数を与えるように選択されてもよい。
【００３６】
１実施形態では、１以上の抵抗230 、232 、234 、236 、238 、262 、263 、264 、265 、272 、273 、274 、275 はプログラム可能である。１実施形態では、これらの抵抗はシフトレジスタ152 を使用してユーザモードでプログラム可能である。プログラム可能な抵抗はGregory W. StarrとWanli Chang の米国特許出願第10/138,595号明細書（発明の名称“Programmable Loop Bandwidth In Phase Locked Loop (PLL) Circuit”）に記載されており、この明細書は本出願と同時出願され、ここで参考文献とされている。これらの抵抗のプログラム能力は電圧セレクタ220 のＳＥＬ信号を変更せずに、ＶH 、ＶL 、ＶREF の異なる電圧レベルを選択することを可能にする。拡散モードおよび拡散のパーセンテージの選択におけるより大きなフレキシブル性も可能にする。さらに、電圧加算器260 と電圧減算器270 の利得係数の選択においてより大きなフレキシブル性を可能にする。
【００３７】
１実施形態では、フィルタはＶCTRLの高周波数スプールを減少するためＶCTRLからＶCTRL SSまでの電圧路中に付加されてもよい。このようなフィルタは例えば電圧加算器260 および／または電圧減算器270 を変更することにより加算されてもよい。例えば図２で示されているキャパシタ267 等のキャパシタを電圧加算器260 に付加すると、電圧加算器260 はローパスフィルタとして動作する。同様に、図２で示されているキャパシタ277 、278 等のキャパシタを電圧減算器270 に付加すると、電圧減算器270 はローパスフィルタとして動作する。
【００３８】
式５、６、８を使用して、次式はＶCTRLの最大値（ＶCTRL SS max ）とＶCTRLの最小値（ＶCTRL SS min ）に対して得られる。
【００３９】
ＶCTRL SS max ＝ＶB −ＶTRI min ＝ＶCTRL（１＋Ｃ）−ＢＶCTRL
＝ＶCTRL（１＋Ｃ−Ｂ） （式９）
ＶCTRL SS min ＝ＶB −ＶTRI max ＝ＶCTRL（１＋Ｃ）−ＡＶCTRL
＝ＶCTRL（１＋Ｃ−Ａ） （式１０）
拡散スペクトル変調装置112 は拡散モードの変更を可能にする。３つの典型的な拡散モード、即ち下方拡散、中央拡散、上方拡散が存在する。これらの３つのモードの例が以下の表１に要約されている。
表１．種々の拡散モードの例
拡散モード 非拡散周波数 ％拡散 最大周波数 最小周波数
下方拡散 100ＭＨｚ 0.5％ 100 ＭＨｚ 99.5ＭＨｚ
中央拡散 100ＭＨｚ 0.5％ 100.25ＭＨｚ 99.75 ＭＨｚ
上方拡散 100ＭＨｚ 0.5％ 100.5ＭＨｚ 100ＭＨｚ
表１では、各拡散モードは１００ＭＨｚの非拡散周波数と０．５％の拡散レートを有する。下方拡散の場合では、最大および最小周波数はそれぞれ１００ＭＨｚと９９．５ＭＨｚである。中央拡散の場合、最大および最小周波数はそれぞれ１００．２５ＭＨｚと９９．７５ＭＨｚである。上方変換の場合、最大および最小周波数はそれぞれ１００．５ＭＨｚと１００ＭＨｚである。
【００４０】
図３は図２で示されている幾つかの電圧の計算された電圧対時間のグラフである。図３のグラフはＶB 、ＶA 、ＶCTRL SS、ＶH 、ＶTRI 、ＶL を表す波形305 、310 、315 、320 、325 、330 を含んでいる。図３では水平軸は時間を表している。時間単位と時間スケールの数は三角形の波形の拡散レート、即ち、三角形の波形の２つの連続的なピーク（最高値）が発生する間の距離または時間に基づいている。
【００４１】
本発明のＰＬＬ回路は多数のシステムで使用されることができる。例えば、ＰＬＬ回路はデジタルシステムで使用されてもよい。特に、ＰＬＬ回路はここで使用されるように複雑なＰＬＤ（ＣＰＬＤ）と呼ばれるプログラム可能な論理装置（ＰＬＤ）を具備するデジタルシステムで使用されてもよい。さらに、ＰＬＬ回路はＰＬＤで使用されてもよい。１実施形態では、ＰＬＬ回路はＰＬＤと同一のダイ／チップ上にある。ここで使用されるように、デジタルシステムは純粋なデジタルシステムに限定されることを意図しておらず、デジタルとアナログの両者のサブシステムを含んだハイブリッドシステムを含んでいる。したがって、本発明はここで説明したＰＬＬ回路を含むデジタルシステムを含んでいる。
【００４２】
本発明を特に図示の実施形態に関して特別に説明したが、種々の変更、変形、適合が本発明の説明に基づいて行われ、本発明の技術的範囲であることを意図することが認識されよう。本発明を最も実際的で好ましい実施形態と現在考えられている実施形態に関連して説明したが、本発明は説明した実施形態に限定されるものではなく、特許請求の範囲内に含まれる種々の変形と均等な装置をカバーすることが意図されていることが理解されるであろう。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の１実施形態のブロック図。
【図２】本発明のアナログ拡散スペクトル変調装置の回路図。
【図３】図２で示されている幾つかの電圧の計算された電圧対時間のグラフ。
Claims (31)
- 信号を生成する信号発生装置であって、前記信号の周波数は、前記信号発生装置に入力される制御電圧に依存する、信号発生装置と、
前記信号発生装置の入力に結合されたアナログ拡散スペクトル変調装置であって、少なくとも１つのセレクタと、波形発生装置と、電圧加算器と、電圧減算器とを含むアナログ拡散スペクトル変調装置と
を備える、位相ロックループ回路であって、
前記アナログ拡散スペクトル変調装置は、前記制御電圧を入力として受け取り、前記アナログ拡散スペクトル変調装置は、前記制御電圧を変調することにより、前記信号発生装置の入力に拡散スペクトル制御電圧を提供し、
前記少なくとも１つのセレクタは、前記アナログ拡散スペクトル変調装置に提供された複数の電圧レベルから、前記アナログ拡散スペクトル変調装置の拡散モードおよび拡散のパーセンテージに対応する複数の電圧レベルを選択する、位相ロックループ回路。 - 前記少なくとも１つのセレクタは、前記アナログ拡散スペクトル変調装置に対して高い電圧、低い電圧、および基準電圧を選択する、請求項１に記載の位相ロックループ回路。
- 前記少なくとも１つのセレクタは、ユーザモードにおける前記アナログ拡散スペクトル変調装置に対して前記高い電圧、前記低い電圧、および前記基準電圧を選択する、請求項２に記載の位相ロックループ回路。
- 前記アナログ拡散スペクトル変調装置は、前記少なくとも１つのセレクタに結合された電圧分割器を備え、前記少なくとも１つのセレクタは、複数のマルチプレクサを備え、前記電圧分割器は、直列に結合された複数の抵抗器を備え、前記電圧分割器からの第１の複数のノードは、前記複数のマルチプレクサのうちの第１のマルチプレクサに結合され、前記電圧分割器からの第２の複数のノードは、前記複数のマルチプレクサのうちの第２のマルチプレクサに結合され、前記電圧分割器からの第３の複数のノードは、前記複数のマルチプレクサのうちの第３のマルチプレクサに結合されており、前記第１のマルチプレクサは、前記高い電圧を出力し、前記第２のマルチプレクサは、前記低い電圧を出力し、前記第３のマルチプレクサは、前記基準電圧を出力する、請求項２に記載の位相ロックループ回路。
- 前記アナログ拡散スペクトル変調装置は、
前記電圧分割器に結合されたバッファと、
前記複数のマルチプレクサに結合された前記波形発生装置と、
前記複数のマルチプレクサおよび前記バッファに結合された前記電圧加算器と、
前記電圧加算器および前記波形発生装置に結合された前記電圧減算器と
を備える、請求項４に記載の位相ロックループ回路。 - 前記波形発生装置は、
前記波形発生装置の出力ノードにおける電圧を前記高い電圧と比較する第１の比較装置と、
前記出力ノードにおける電圧を前記低い電圧と比較する第２の比較装置と、
前記第１の比較装置および前記第２の比較装置に結合されたフリップフロップと、
前記フリップフロップの第１の出力ノードに結合された第１のスイッチと、
前記フリップフロップの第２の出力ノードに結合された第２のスイッチと、
前記第１のスイッチに結合された第１の電流源であって、前記出力ノードにおける電流を増加させための第１の電流源と、
前記第２のスイッチに結合された第２の電流源であって、前記出力ノードからの電流をシンクするための第２の電流源と
を備える、請求項５に記載の位相ロックループ回路。 - 前記波形発生装置は、異なった拡散レートを与えるようにプログラムされている、請求項６に記載の位相ロックループ回路。
- 前記電圧加算器は、演算増幅器を備え、前記電圧加算器は、正の入力ノードにおいて前記基準電圧および前記バッファの出力を受取り、前記基準電圧と前記バッファの出力との合計である電圧加算器出力を提供する、請求項６に記載の位相ロックループ回路。
- 前記電圧減算器は、演算増幅器を備え、前記電圧減算器は、前記電圧加算器出力から前記波形発生装置の出力ノードにおける電圧を減算する、請求項８に記載の位相ロックループ回路。
- 検出器と、
前記検出器および前記アナログ拡散スペクトル変調装置に結合されたチャージポンプフィルタと、
前記チャージポンプフィルタおよび前記アナログ拡散スペクトル変調装置に結合されたループフィルタと、
前記信号発生装置と前記検出器の第１の入力ノードとに結合された第１の分割器と、
前記検出器の第２の入力ノードに結合された第２の分割器と、
前記信号発生装置に結合された第３の分割器と
をさらに備え、
前記第１の分割器は、前記信号発生装置から信号発生装置出力信号を受取り、前記検出器の第１の入力ノードに第１の入力信号を提供し、
前記第２の分割器は、基準クロック信号を受取り、前記検出器の第２の入力ノードに第２の入力信号を提供し、
前記第３の分割器は、前記信号発生装置から前記信号発生装置出力信号を受取り、出力クロック信号を提供する、請求項１に記載の位相ロックループ回路。 - 前記波形発生装置は、
前記波形発生装置の出力ノードにおける電圧を高い電圧と比較する第１の比較装置と、
前記出力ノードにおける電圧を低い電圧と比較する第２の比較装置と、
前記第１の比較装置および前記第２の比較装置に結合されたフリップフロップと、
前記フリップフロップの第１の出力ノードに結合された第１のスイッチと、
前記フリップフロップの第２の出力ノードに結合された第２のスイッチと、
前記第１のスイッチに結合された第１の電流源であって、前記出力ノードにおける電流を増加させるための第１の電流源と、
前記第２のスイッチに結合された第２の電流源であって、前記出力ノードからの電流をシンクするための第２の電流源と
を備える、請求項１に記載の位相ロックループ回路。 - 前記アナログ拡散スペクトル変調装置は、
前記波形発生装置に結合された前記電圧減算器と、
前記電圧減算器に結合された前記電圧加算器と
を備える、請求項１に記載の位相ロックループ回路。 - プログラム可能な論理装置と請求項１に記載の位相ロックループ回路とを備えるデジタルシステム。
- 請求項１に記載の位相ロックループ回路を備えるプログラム可能な論理装置。
- アナログ拡散スペクトル変調装置を備える位相ロックループ回路であって、前記アナログ拡散スペクトル変調装置は、電圧分割器と、波形発生装置と、電圧加算器と、電圧減算器と、前記電圧分割器に結合されたセレクタとを備え、前記セレクタは、前記アナログ拡散スペクトル変調装置の拡散レートおよび拡散のパーセンテージに対応する複数の電圧を選択する、位相ロックループ回路。
- 前記セレクタは、複数のマルチプレクサを備え、前記複数のマルチプレクサのうちの第１のマルチプレクサは、高い電圧を選択し、前記複数のマルチプレクサのうちの第２のマルチプレクサは、低い電圧を選択し、前記複数のマルチプレクサのうちの第３のマルチプレクサは、基準電圧を選択する、請求項１５に記載の位相ロックループ回路。
- 前記電圧分割器は、直列に結合された複数の抵抗器を備える、請求項１６に記載の位相ロックループ回路。
- 前記アナログ拡散スペクトル変調装置は、
前記電圧分割器に結合されたバッファと、
前記セレクタに結合された前記波形発生装置であって、入力として前記高い電圧および前記低い電圧を受取り、前記波形発生装置の出力ノードにおいて波形発生装置出力を提供する波形発生装置と、
前記バッファおよび前記セレクタに結合された前記電圧加算器と、
前記波形発生装置に結合された前記電圧減算器と
を備え、
前記電圧加算器は、前記セレクタから前記基準電圧を受取り、前記バッファから制御電圧のバッファされたバージョンを受取り、前記基準電圧と前記制御電圧のバッファされたバージョンとの合計である電圧加算器出力を提供し、
前記電圧減算器は、前記波形発生装置出力および前記電圧加算器出力を受取り、前記電圧加算器出力から前記波形発生装置出力を減算し、出力として拡散スペクトル制御電圧を提供する、請求項１７に記載の位相ロックループ回路。 - 前記波形発生装置は、
前記波形発生装置出力を前記高い電圧と比較する第１の比較装置と、
前記波形発生装置出力を前記低い電圧と比較する第２の比較装置と、
前記第１の比較装置および前記第２の比較装置に結合されたフリップフロップと、
前記フリップフロップの第１の出力ノードに結合された第１のスイッチと、
前記フリップフロップの第２の出力ノードに結合された第２のスイッチと
を備え、
前記第１のスイッチは、前記波形発生装置の出力ノードにおける電流を増加させるための第１の電流源に結合され、
前記第２のスイッチは、前記波形発生装置の出力ノードからの電流をシンクするための第２の電流源に結合されている、請求項１８に記載の位相ロックループ回路。 - 前記電圧加算器は、演算増幅器を備え、前記電圧加算器は、非反転入力端子において前記基準電圧および前記バッファの出力を受取り、
前記電圧減算器は、演算増幅器を備え、前記電圧減算器は、反転入力端子において前記波形発生装置出力を受取り、非反転入力端子において前記電圧加算器出力を受取る、請求項１９に記載の位相ロックループ回路。 - 検出器と、
前記検出器と前記アナログ拡散スペクトル変調装置とに結合されたチャージポンプフィルタと、
前記チャージポンプフィルタと前記アナログ拡散スペクトル変調装置とに結合されたループフィルタと、
前記信号発生装置と前記検出器の第１の入力ノードとに結合された第１の分割器と、
前記検出器の第２の入力ノードに結合された第２の分割器と、
前記信号発生装置に結合された第３の分割器と
をさらに備え、
前記第１の分割器は、前記信号発生装置から信号発生装置出力信号を受取り、前記検出器の第１の入力ノードに第１の入力信号を提供し、
前記第２の分割器は、基準クロック信号を受取り、前記検出器の第２の入力ノードに第２の入力信号を提供し、
前記第３の分割器は、前記信号発生装置から前記信号発生装置出力信号を受取り、出力クロック信号を提供する、請求項１８に記載の位相ロックループ回路。 - プログラム可能な論理装置と請求項１８に記載の位相ロックループ回路とを備えるデジタルシステム。
- 請求項１８に記載の位相ロックループ回路を備えるプログラム可能な論理装置。
- 出力クロック信号を提供する方法であって、前記出力クロック信号の周波数は、制御電圧に依存し、前記方法は、
セレクタと、波形発生装置と、電圧加算器と、電圧減算器とを備える電圧制御されたアナログ拡散スペクトル変調装置を使用して前記制御電圧を拡散することにより、拡散スペクトル制御電圧を提供することと、
前記セレクタにおいて、前記電圧制御されたアナログ拡散スペクトル変調装置に提供された複数の電圧レベルから、前記電圧制御されたアナログ拡散スペクトル変調装置の拡散モードおよび拡散のパーセンテージに対応する複数の電圧レベルを選択することと、
前記拡散スペクトル制御電圧に応答して出力クロック電圧を生成することと
を包含する、方法。 - 前記拡散することは、
前記制御電圧を分割することにより、複数の電圧レベルを提供することと、
前記複数の電圧レベルから高い電圧、低い電圧および基準電圧を選択することと、
前記高い電圧および前記低い電圧に応答して電圧波形を生成することと、
前記基準電圧を前記制御電圧のバッファされたバージョンと加算することにより、合計電圧を提供することと、
前記合計電圧から前記電圧波形を減算することにより、前記拡散スペクトル制御電圧を提供することと
を包含する、請求項２４に記載の方法。 - フィードバッククロック信号を基準クロック信号と比較することにより、前記制御電圧を提供することをさらに包含する、請求項２５に記載の方法。
- 前記拡散することは、
高い電圧および低い電圧に応答して電圧波形を生成することと、
基準電圧と前記制御電圧とを加算することにより、合計電圧を提供することと、
前記合計電圧から前記電圧波形を減算することにより、前記拡散スペクトル制御電圧を提供することと
を包含する、請求項２４に記載の方法。 - 制御電圧を拡散させる手段と、
出力クロック信号を生成する手段と
を備える、位相ロックループであって、
前記拡散させる手段は、アナログ電圧で制御された拡散スペクトル変調を使用し、拡散スペクトル制御電圧を提供し、
前記生成する手段は、前記拡散スペクトル制御電圧に応答して前記出力クロック信号を生成し、
前記拡散させる手段は、
電圧波形を生成する手段と、
加算する手段と、
減算する手段と、
前記拡散させる手段に提供された複数の電圧レベルから、前記拡散させる手段の拡散モードおよび拡散のパーセンテージに対応する複数の電圧レベルを選択する手段と
を含む、位相ロックループ。 - 前記拡散させる手段は、
分割する手段であって、前記制御電圧を分割することにより、複数の電圧レベルを提供する手段をさらに含み、
前記選択する手段は、前記分割する手段に結合されており、前記選択する手段は、前記複数の電圧レベルから高い電圧、低い電圧および基準電圧を選択し、
前記拡散させる手段は、
前記電圧波形を生成する手段であって、前記選択する手段に結合されており、前記高い電圧および前記低い電圧に応答して電圧波形を生成する手段と、
前記加算する手段であって、前記選択する手段に結合されており、前記基準電圧を前記制御電圧のバッファされたバージョンと加算することにより、合計電圧を提供する手段と、
前記減算する手段であって、前記加算する手段および前記電圧波形を生成する手段に結合されており、前記合計電圧から前記電圧波形を減算することにより、前記拡散スペクトル制御電圧を提供する手段と
を含む、請求項２８に記載の位相ロックループ。 - 比較する手段であって、前記生成する手段および前記拡散させる手段に結合されており、フィードバッククロック信号を基準クロック信号と比較し、前記制御電圧を提供する手段をさらに備える、請求項２９に記載の位相ロックループ。
- 前記拡散させる手段は、
前記電圧波形を生成する手段であって、高い電圧および低い電圧に応答して電圧波形を生成する手段と、
前記加算する手段であって、基準電圧を前記制御電圧と加算することにより合計電圧を提供する手段と、
前記減算する手段であって、前記加算する手段および前記電圧波形を生成する手段に結合されており、前記合計電圧から前記電圧波形を減算することにより、前記拡散スペクトル制御電圧を提供する手段と
を含む、請求項２８に記載の位相ロックループ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/138,461 US6798302B2 (en) | 2001-05-06 | 2002-05-03 | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007642A JP2004007642A (ja) | 2004-01-08 |
| JP4261975B2 true JP4261975B2 (ja) | 2009-05-13 |
Family
ID=29215716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127960A Expired - Fee Related JP4261975B2 (ja) | 2002-05-03 | 2003-05-06 | プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6798302B2 (ja) |
| EP (1) | EP1359670B1 (ja) |
| JP (1) | JP4261975B2 (ja) |
| DE (1) | DE60309772T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4106975B2 (ja) * | 2002-06-19 | 2008-06-25 | セイコーエプソン株式会社 | 拡散量制御装置 |
| US7282967B2 (en) * | 2003-10-30 | 2007-10-16 | Avago Technologies General Ip ( Singapore) Pte. Ltd. | Fixed frequency clock output having a variable high frequency input clock and an unrelated fixed frequency reference signal |
| JP4364621B2 (ja) * | 2003-12-04 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | クロックジェネレータ |
| US7236045B2 (en) * | 2005-01-21 | 2007-06-26 | Intel Corporation | Bias generator for body bias |
| US20070014556A1 (en) * | 2005-07-15 | 2007-01-18 | Truls Persson | Communications devices including integrated digital cameras operating at different frequencies and related methods |
| US20070168085A1 (en) * | 2005-11-18 | 2007-07-19 | Guilford John H | Systems and method for adaptively adjusting a control loop |
| US7498871B2 (en) | 2006-04-19 | 2009-03-03 | Sony Ericsson Mobile Communications Ab | Spectrum spreaders including tunable filters and related devices and methods |
| JP4495695B2 (ja) * | 2006-06-09 | 2010-07-07 | ザインエレクトロニクス株式会社 | 発振回路 |
| KR100798768B1 (ko) * | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 최적화된 저역통과여파기를 갖는 ｐｌｌ회로 |
| US7696829B2 (en) * | 2006-09-21 | 2010-04-13 | Infineon Technologies Ag | Frequency synthesizer and method |
| WO2009057289A1 (ja) * | 2007-11-02 | 2009-05-07 | Panasonic Corporation | スペクトラム拡散クロック発生装置 |
| TWI356590B (en) * | 2008-06-06 | 2012-01-11 | Niko Semiconductor Co Ltd | Frequency jitter generation circuit |
| TWI419467B (zh) * | 2009-09-25 | 2013-12-11 | Novatek Microelectronics Corp | 頻率產生裝置 |
| US8981858B1 (en) | 2011-12-30 | 2015-03-17 | Cypress Semiconductor Corporation | Spread spectrum oscillator |
| US9702763B2 (en) | 2013-06-17 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal sensor |
| US9354124B2 (en) * | 2013-06-17 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Temperature/voltage detection circuit |
| US9362894B1 (en) * | 2015-05-04 | 2016-06-07 | Freescale Semiconductor, Inc. | Clock generator circuit |
| TWI727845B (zh) * | 2020-07-03 | 2021-05-11 | 華邦電子股份有限公司 | 延遲鎖相迴路及其相位鎖定方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107715A (ja) | 1981-12-22 | 1983-06-27 | Sony Corp | 選局装置 |
| US4475208A (en) * | 1982-01-18 | 1984-10-02 | Ricketts James A | Wired spread spectrum data communication system |
| US5144173A (en) | 1989-06-30 | 1992-09-01 | Dallas Semiconductor Corporation | Programmable delay line integrated circuit having programmable resistor circuit |
| US5058204A (en) | 1989-08-02 | 1991-10-15 | Motorola, Inc. | Synthesized selective call receiver having variable characteristics |
| US5291515A (en) * | 1990-06-14 | 1994-03-01 | Clarion Co., Ltd. | Spread spectrum communication device |
| US5121407A (en) * | 1990-09-27 | 1992-06-09 | Pittway Corporation | Spread spectrum communications system |
| US5256980A (en) | 1991-07-09 | 1993-10-26 | Pairgain Technologies, Inc. | Frequency synthesizer incorporating vernier phase adjuster |
| US5319735A (en) * | 1991-12-17 | 1994-06-07 | Bolt Beranek And Newman Inc. | Embedded signalling |
| JP3276718B2 (ja) * | 1993-05-31 | 2002-04-22 | 三洋電機株式会社 | マイクロコンピュータ |
| US5488627A (en) | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| US5631920A (en) * | 1993-11-29 | 1997-05-20 | Lexmark International, Inc. | Spread spectrum clock generator |
| JPH07170210A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | スペクトラム拡散変復調方法及びそれを用いた変調器・ 復調器 |
| US5453706A (en) | 1994-04-01 | 1995-09-26 | Xilinx, Inc. | Field programmable gate array providing contention free configuration and reconfiguration |
| US6181158B1 (en) | 1995-01-20 | 2001-01-30 | Xilinx, Inc. | Configuration logic to eliminate signal contention during reconfiguration |
| US5712595A (en) | 1995-03-07 | 1998-01-27 | Sony Corporation | Apparatus and method of setting variable dividing ratio and apparatus using the same |
| US5673323A (en) * | 1995-04-12 | 1997-09-30 | L. S. Research, Inc. | Analog spread spectrum wireless speaker system |
| JPH08288928A (ja) * | 1995-04-14 | 1996-11-01 | Toshiba Corp | スペクトラム拡散通信装置 |
| US5914980A (en) * | 1995-09-21 | 1999-06-22 | Kabushiki Kaisha Toshiba | Wireless communication system and data storage medium |
| EP0923809A1 (en) | 1996-06-27 | 1999-06-23 | Koninklijke Philips Electronics N.V. | Satellite receiver |
| WO1998031104A1 (fr) | 1997-01-09 | 1998-07-16 | Seiko Epson Corporation | Oscillateur a boucle a verrouillage de phase et son procede de fabrication |
| US5898617A (en) | 1997-05-21 | 1999-04-27 | Motorola, Inc. | Sensing circuit and method |
| US6046646A (en) | 1997-06-13 | 2000-04-04 | Lo; Pedro W. | Modulation of a phase locked loop for spreading the spectrum of an output clock signal |
| US6057739A (en) | 1997-09-26 | 2000-05-02 | Advanced Micro Devices, Inc. | Phase-locked loop with variable parameters |
| JP3411505B2 (ja) * | 1997-09-30 | 2003-06-03 | シャープ株式会社 | スペクトル拡散通信装置 |
| KR100268445B1 (ko) * | 1997-11-18 | 2000-10-16 | 윤종용 | 획득 시간을 단축할수 있는 확산 대역 통신 시스템의 수신장치 |
| US6046603A (en) | 1997-12-12 | 2000-04-04 | Xilinx, Inc. | Method and apparatus for controlling the partial reconfiguration of a field programmable gate array |
| US6091263A (en) | 1997-12-12 | 2000-07-18 | Xilinx, Inc. | Rapidly reconfigurable FPGA having a multiple region architecture with reconfiguration caches useable as data RAM |
| US6057704A (en) | 1997-12-12 | 2000-05-02 | Xilinx, Inc. | Partially reconfigurable FPGA and method of operating same |
| JPH11308100A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 位相ロックループ回路 |
| US6167103A (en) * | 1998-10-08 | 2000-12-26 | Lexmark International, Inc. | Variable spread spectrum clock |
| JP4034440B2 (ja) * | 1998-10-16 | 2008-01-16 | オリンパス株式会社 | 映像機器 |
| JP3267260B2 (ja) | 1999-01-18 | 2002-03-18 | 日本電気株式会社 | 位相同期ループ回路及びそれを使用した周波数変調方法 |
| US6389092B1 (en) | 1999-08-11 | 2002-05-14 | Newport Communications, Inc. | Stable phase locked loop having separated pole |
| US6275077B1 (en) | 1999-08-31 | 2001-08-14 | Sun Microsystems, Inc. | Method and apparatus for programmable adjustment of bus driver propagation times |
| US6366174B1 (en) | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
| US6462594B1 (en) | 2000-11-08 | 2002-10-08 | Xilinx, Inc. | Digitally programmable phase-lock loop for high-speed data communications |
| US6441660B1 (en) | 2001-02-02 | 2002-08-27 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
| US6417739B1 (en) | 2001-03-23 | 2002-07-09 | Motorola, Inc. | Loop filter |
-
2002
- 2002-05-03 US US10/138,461 patent/US6798302B2/en not_active Expired - Lifetime
-
2003
- 2003-05-02 DE DE60309772T patent/DE60309772T2/de not_active Expired - Lifetime
- 2003-05-02 EP EP03252802A patent/EP1359670B1/en not_active Expired - Fee Related
- 2003-05-06 JP JP2003127960A patent/JP4261975B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-09 US US10/888,549 patent/US7015764B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004007642A (ja) | 2004-01-08 |
| EP1359670A1 (en) | 2003-11-05 |
| US20050030114A1 (en) | 2005-02-10 |
| EP1359670B1 (en) | 2006-11-22 |
| DE60309772D1 (de) | 2007-01-04 |
| US6798302B2 (en) | 2004-09-28 |
| DE60309772T2 (de) | 2007-09-13 |
| US7015764B2 (en) | 2006-03-21 |
| US20030160641A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4261975B2 (ja) | プログラム可能な位相ロックループ（ｐｌｌ）におけるアナログ構成の拡散スペクトル周波数変調 | |
| US7042258B2 (en) | Signal generator with selectable mode control | |
| JP3089485B2 (ja) | 残留エラー訂正を有する分数ｎ周波数合成およびその方法 | |
| KR100736407B1 (ko) | 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프 | |
| US8779812B1 (en) | Hybrid PLL/FLL circuit to provide a clock | |
| US7518455B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer | |
| US20060056491A1 (en) | Spread spectrum clock generator | |
| EP1689088B1 (en) | Spread spectrum clock generation circuit and a method of controlling thereof | |
| JP5229081B2 (ja) | 半導体装置 | |
| JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
| US8531214B2 (en) | Spread spectrum clock generators | |
| CN212627861U (zh) | 振荡器电路和锁相环电路 | |
| EP1374404A1 (en) | Phase locked loop with a linear phase detector | |
| JP4141247B2 (ja) | スペクトラム拡散クロック発生回路 | |
| EP1803216A2 (en) | Sigma-delta based phase lock loop | |
| CA2442721A1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| US7656214B1 (en) | Spread-spectrum clock generator | |
| EP1297619B1 (en) | Linear dead-band-free digital phase detection | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| KR20110033915A (ko) | 스프레드 스펙트럼 클럭 발생기 | |
| KR102023752B1 (ko) | 고조파 emi 감소를 위한 컨버팅 장치 | |
| CN218387481U (zh) | 锁相环电路、滤波器和通讯设备 | |
| JP2004080404A (ja) | 半導体装置 | |
| KR20110014769A (ko) | 스프레드 스펙트럼 클럭 발생기 | |
| El Kholy et al. | Sigma-delta modulation techniques for wide spreading range programmable spread spectrum clock generators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080410 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080922 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081211 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |