TWI727845B

TWI727845B - 延遲鎖相迴路及其相位鎖定方法

Info

Publication number: TWI727845B
Application number: TW109122532A
Authority: TW
Inventors: 孫啟翔; 魏仕穠
Original assignee: 華邦電子股份有限公司
Priority date: 2020-07-03
Filing date: 2020-07-03
Publication date: 2021-05-11
Also published as: TW202203220A

Abstract

一種延遲鎖相迴路及其相位鎖定方法被提出。延遲鎖相迴路包括第一除頻器、延遲串、倍頻器、第二除頻器、相位偵測及控制電路以及設定信號產生器。第一除頻器產生除頻參考時脈信號。第二除頻器對輸出時脈信號除頻以產生互補的第一回授時脈信號以及第二回授時脈信號，並依據設定信號以選擇第一回授時脈信號或第二回授時脈信號來產生選中回授時脈信號。相位偵測及控制電路比較選中回授時脈信號以及除頻參考時脈信號的相位來產生延遲控制信號。設定信號產生器使第一回授時脈信號對除頻參考時脈信號取樣以產生設定信號。

Description

延遲鎖相迴路及其相位鎖定方法

本發明是有關於一種延遲鎖相迴路及其相位鎖定方法，且特別是有關於一種應用於記憶體晶片的延遲鎖相迴路及其相位鎖定方法。

隨著時代的演進，未來的動態隨機存取記憶體的工作時脈的頻率將持續提升，因此可能會有大量電路會採用降頻的方式進行控制，以提升晶片的表現度以及良率。對於動態隨機存取記憶體中的延遲鎖相迴路（delay lock loop, DLL）而言，採用降頻控制也有助於提升其表現度。但由於延遲鎖相迴路的鎖定機制的限制，而導致其中的延遲串（delay line）需要提供多餘的延遲，因此所需要消耗的電流與鎖定時間也隨之增加，降低動態隨機存取記憶體的工作效率。

本發明提供一種延遲鎖相迴路及其相位鎖定方法，可減低延遲串所需的延遲元件的數量，降低功率的消耗。

本發明的延遲鎖相迴路包括第一除頻器、延遲串、倍頻器、第二除頻器、相位偵測及控制電路以及設定信號產生器。第一除頻器針對參考時脈信號除頻以產生除頻參考時脈信號。延遲串接收除頻參考時脈信號以及延遲控制信號，依據延遲控制信號對除頻參考時脈信號進行延遲以產生第一輸出時脈信號。倍頻器對第一輸出時脈信號進行倍頻以產生第二輸出時脈信號。第二除頻器對第二輸出時脈信號除頻以產生互補的第一回授時脈信號以及第二回授時脈信號，第二除頻器並依據設定信號以選擇第一回授時脈信號以及第二回授時脈信號的其中之一來產生選中回授時脈信號。相位偵測及控制電路比較選中回授時脈信號以及除頻參考時脈信號的相位來產生延遲控制信號。設定信號產生器使第一回授時脈信號對除頻參考時脈信號取樣以產生取樣結果，並依據取樣結果產生設定信號。

本發明的相位鎖定方法包括：針對參考時脈信號除頻以產生除頻參考時脈信號；依據延遲控制信號對除頻參考時脈信號進行延遲以產生第一輸出時脈信號；對第一輸出時脈信號進行倍頻以產生第二輸出時脈信號；對第二輸出時脈信號除頻以產生互補的第一回授時脈信號以及第二回授時脈信號，第二除頻器並依據設定信號以選擇第一回授時脈信號以及第二回授時脈信號的其中之一來產生選中回授時脈信號；比較選中回授時脈信號以及除頻參考時脈信號的相位來產生延遲控制信號；以及，使第一回授時脈信號對除頻參考時脈信號取樣以產生取樣結果，並依據取樣結果產生設定信號。

基於上述，本發明透過對使鎖相迴路的選中回授時脈信號對除頻參考時脈信號取樣，並依據取樣結果來選擇互補的第一回授時脈信號以及第二回授時脈信號中，相位與除頻參考時脈信號較相近者，來與除頻參考時脈信號進行相位鎖定的動作。如此一來，延遲鎖相迴路中延遲串所提供的延遲的量值可以減少，有效降低所需的功率消耗。並且，可以提升相位鎖定的速度，提升系統的效能。

請參照圖1，圖1繪示本發明一實施例的延遲鎖相迴路的示意圖。延遲鎖相迴路100包括除頻器110、140、延遲串120、倍頻器130、相位偵測及控制電路150以及設定信號產生器160。除頻器110接收參考時脈信號CLK_ref，並針對參考時脈信號CLK_ref進行除頻以產生除頻參考時脈信號CLK_ref_div。延遲串120耦接至除頻器110，並接收除頻參考時脈信號CLK_ref_div。延遲串120依據延遲控制信號DLC以提供一延遲量值，以針對除頻參考時脈信號CLK_ref_div進行延遲，並藉以產生輸出時脈信號CLK_dllA。倍頻器130耦接至延遲串120，接收並針對第一輸出時脈信號CLK_dllA進行倍頻動作，並藉以產生另一輸出時脈信號CLK_dll。其中輸出時脈信號CLK_dll的頻率可以為第一輸出時脈信號CLK_dllA的任意實數倍。

另外，在本實施例中，除頻器140可接收與第二輸出時脈信號CLK_dll相同的輸出時脈信號CLK_fb，並針對輸出時脈信號CLK_fb進行除頻，並藉以產生選中回授時脈信號SEL_CLK_fb。在細節上，除頻器140針對輸出時脈信號CLK_fb進行除頻以產生第一回授時脈信號CLK_fb_div以及與第一回授時脈信號CLK_fb_div相位互補的第二回授時脈信號CLK_fb_div_n。其中，除頻器140可針對輸出時脈信號CLK_fb除頻以產生第一回授時脈信號CLK_fb_div，並透過反向第一回授時脈信號CLK_fb_div來產生第二回授時脈信號CLK_fb_div_n。並且，除頻器140可依據設定信號SET以選擇第一回授時脈信號CLK_fb_div以及第二回授時脈信號CLK_fb_div_n的其中之一來產生選中回授時脈信號SEL_CLK_fb。

設定信號產生器160接收第一回授時脈信號CLK_fb_div、除頻參考時脈信號CLK_ref_div以及延遲鎖相迴路重置信號DLL_reset。設定信號產生器160使第一回授時脈信號CLK_fb_div對除頻參考時脈信號CLK_ref_div進行取樣以產生一取樣結果，並依據所產生的取樣結果來產生設定信號SET，設定信號SET被傳送至除頻器140。

在另一方面，相位偵測及控制電路150耦接至除頻器110以及140。相位偵測及控制電路150包括相位偵測器151以及控制電路152。相位偵測器151接收選中回授時脈信號SEL_CLK_fb以及除頻參考時脈信號CLK_ref_div。相位偵測器151執行選中回授時脈信號SEL_CLK_fb以及除頻參考時脈信號CLK_ref_div間的相位差的偵測動作來產生偵測結果UP、DN。控制電路152耦接至相位偵測器151，並依據用以指示選中回授時脈信號SEL_CLK_fb的相位超前或落後除頻參考時脈信號CLK_ref_div的相位的偵測結果UP、DN，來產生延遲控制信號DLC。

在本實施例中，當選中回授時脈信號SEL_CLK_fb為第一回授時脈信號CLK_fb_div時，相位偵測器151針對除頻參考時脈信號CLK_ref_div以及第一回授時脈信號CLK_fb_div進行相位對齊的動作。而在當選中回授時脈信號SEL_CLK_fb為第二回授時脈信號CLK_fb_div_n時，相位偵測器151針對除頻參考時脈信號CLK_ref_div以及第二回授時脈信號CLK_fb_div_n進行相位對齊的動作。

細節上，設定信號產生器160透過使第一回授時脈信號CLK_fb_div對除頻參考時脈信號CLK_ref_div進行取樣來判斷除頻參考時脈信號CLK_ref_div的上升緣（或下降緣）是較為接近第一回授時脈信號CLK_fb_div的上升緣（或下降緣），還是較為接近第二回授時脈信號CLK_fb_div_n的上升緣（或下降緣），並據以產生設定信號SET。而透過設定信號SET，除頻器140可以選擇輸出上升緣（或下降緣）較接近除頻參考時脈信號CLK_ref_div的上升緣（或下降緣）的選中回授時脈信號SEL_CLK_fb以進行輸出，並由相位偵測器151執行與除頻參考時脈信號CLK_ref_div間的相位差偵測動作。這樣一來，延遲串120不需要提供過大的延遲量值，可減低電流消耗並提升鎖定的速度。

請參照圖2，圖2繪示本發明實施例的設定信號產生器的實施方式的示意圖。設定信號產生器200包括正反器FF1以及及閘AN1。及閘AN1接收除頻參考時脈信號CLK_ref_div以及延遲鎖相迴路重置信號DLL_reset。及閘AN1在當延遲鎖相迴路重置信號DLL_reset為高邏輯準位時，產生等於除頻參考時脈信號CLK_ref_div的參考信號CLK_ref_div1至正反器FF1的資料端D。相對的，在當延遲鎖相迴路重置信號DLL_reset為低邏輯準位時，除頻參考時脈信號CLK_ref_div被遮蔽而不提供至正反器FF1的資料端D。另外，正反器FF1的時脈端CLK接收第一回授時脈信號CLK_fb_div，並依據第一回授時脈信號CLK_fb_div的上升緣來針對參考信號CLK_ref_div1進行取樣動作。

設定信號產生器200並依據正反器FF1的輸出端Q獲得的取樣結果來產生設定信號SET。在當第一回授時脈信號CLK_fb_div的上升緣取樣到除頻參考時脈信號CLK_ref_div的高邏輯準位時，設定信號產生器200可產生為高邏輯準位的設定信號SET，相對的，在當第一回授時脈信號CLK_fb_div的上升緣取樣到除頻參考時脈信號CLK_ref_div的低邏輯準位時，設定信號產生器200則可產生為低邏輯準位的設定信號SET。

附帶一提的，正反器FF1為D型正反器。正反器FF1並具有重置端RST_n以接收重置信號RESET。正反器FF1可依據為低邏輯準位的重置信號RESET以重置設定信號SET為低邏輯準位。

在此請參照圖2、圖3A以及圖3B，其中圖3A以及圖3B繪示設定信號產生器的動作波形圖。在圖3A中，當延遲鎖相迴路重置信號DLL_reset為高邏輯準位時，參考信號CLK_ref_div1與除頻參考時脈信號CLK_ref_div相同具有一正脈波。而透過除頻參考時脈信號CLK_ref_div的上升緣對參考信號CLK_ref_div1進行取樣，可以產生為高邏輯準位的設定信號SET。

在圖3B中，同樣的當延遲鎖相迴路重置信號DLL_reset為高邏輯準位時，參考信號CLK_ref_div1與除頻參考時脈信號CLK_ref_div相同具有一正脈波。而透過除頻參考時脈信號CLK_ref_div的上升緣對參考信號CLK_ref_div1進行取樣，則可以產生為低邏輯準位的設定信號SET。

請參照圖4，圖4繪示本發明實施例的延遲鎖相迴路的鎖定動作示意圖。步驟S410進行開機；步驟S420中，針對延遲鎖相迴路執行重置動作。接著，依據除頻參考時脈信號以針對第一回授時脈信號進行取樣，並在步驟S430中判斷第一回授時脈信號的高邏輯準位是否被除頻參考時脈信號的上升緣閂鎖，當判斷結果為是時，執行步驟S440；相對的，當判斷結果為否時，執行步驟S45。

在步驟S440中，可設定第二回授時脈信號以與除頻參考時脈信號進行轉態緣的相對齊動作，並藉以在步驟S460開始延遲鎖定迴路（DLL）的鎖定動作。步驟S450則設定第一回授時脈信號以與除頻參考時脈信號進行轉態緣的相對齊動作，再藉以在步驟S460開始DLL鎖定動作。最後，在步驟S470完成DLL鎖定動作。

以下請參照圖5A至圖5C，圖5A至圖5C分別繪示本發明不同實施方式的延遲鎖相迴路的鎖定動作的波形圖。在圖5A中，參考時脈信號CLK_ref與輸出時脈信號CLK_fb具有一相位差。而依據輸出時脈信號CLK_fb進行除頻可以產生第一回授時脈信號CLK_fb_div以及第二回授時脈信號CLK_fb_div_n。針對參考時脈信號CLK_ref進行除頻則可以獲得除頻參考時脈信號CLK_ref_div。在時間點T1，透過第一回授時脈信號CLK_fb_div的上升緣對除頻參考時脈信號CLK_ref_div進行取樣，可以閂鎖到為高邏輯準位的除頻參考時脈信號CLK_ref_div。因此，可選擇第二回授時脈信號CLK_fb_div_n以與除頻參考時脈信號CLK_ref_div進行相位對齊的鎖定動作。

在圖5B中，在時間點T2，第一回授時脈信號CLK_fb_div的上升緣洽對應至除頻參考時脈信號CLK_ref_div的轉態點，因此透過第一回授時脈信號CLK_fb_div的上升緣對除頻參考時脈信號CLK_ref_div進行取樣，可能閂鎖到為高邏輯準位的除頻參考時脈信號CLK_ref_div，或為低邏輯準位的除頻參考時脈信號CLK_ref_div。因此，可選擇第一回授時脈信號CLK_fb_div或第二回授時脈信號CLK_fb_div_n以與除頻參考時脈信號CLK_ref_div進行相位對齊的鎖定動作。

在圖5C中，在時間點T3，透過第一回授時脈信號CLK_fb_div的上升緣對除頻參考時脈信號CLK_ref_div進行取樣，可能閂鎖到為低邏輯準位的除頻參考時脈信號CLK_ref_div。因此，可選擇第一回授時脈信號CLK_fb_div以與除頻參考時脈信號CLK_ref_div進行相位對齊的鎖定動作。

請參照圖6，圖6繪示本發明另一實施例的延遲鎖相迴路的示意圖。延遲鎖相迴路600包括除頻器610、640、延遲串620、倍頻器630、相位偵測及控制電路650、設定信號產生器660、時脈信號接收器670以及負載模擬電路680。相位偵測及控制電路650包括相位偵測器651以及控制電路652。與圖1實施例不同，本實施例的延遲鎖相迴路600透過時脈信號接收器670以接收輸入時脈信號VCLK，並輸出參考時脈信號CLK_ref。另外，本實施例的延遲鎖相迴路600的輸出端耦接至負載模擬電路680，並使輸出時脈信號CLK_dll通過負載模擬電路680以產生輸出時脈信號CLK_fb。在此，負載模擬電路680用以模擬實際使用上延遲鎖相迴路600連接的負載，並使輸出時脈信號CLK_fb可以反映實際使用上的時脈信號的相位狀態，提升延遲鎖相迴路600的準確度。

附帶一提的，本實施例中，除頻器610、640所提供的除頻數可以是相同的，而倍頻器630所提供的倍頻數則可以與除頻器610、640所提供的除頻數相同。

更值得一提的，本發明實施例中，透過應用除頻器610、640，可以消除在當參考時脈信號CLK_ref的責任週期（duty cycle）非為50-50的情況下，所可能造成的參考時脈信號CLK_ref的上升緣以及下降緣，無法同時分別與輸出時脈信號CLK_fb對齊的現象。

關於硬體架構方面，本發明實施例中的除頻器610、640、延遲串620、倍頻器630、相位偵測及控制電路650、時脈信號接收器670以及負載模擬電路680均可應用延遲鎖相迴路領域中具通常知識者熟知的任意電路架構來實施，沒有固定的限制。

接著請參照圖7，圖7繪示本發明一實施例的相位鎖定方法的流程圖。其中，步驟S710中，針對參考時脈信號除頻以產生除頻參考時脈信號；步驟S720中，依據延遲控制信號對除頻參考時脈信號進行延遲以產生第一輸出時脈信號；步驟S730中，對第一輸出時脈信號進行倍頻以產生第二輸出時脈信號；步驟S740中，則對第二輸出時脈信號除頻以產生互補的第一回授時脈信號以及第二回授時脈信號，並依據設定信號以選擇第一回授時脈信號以及第二回授時脈信號的其中之一來產生選中回授時脈信號；步驟S750中則比較選中回授時脈信號以及除頻參考時脈信號的相位來產生延遲控制信號；並且，在步驟S760中，使第一回授時脈信號對除頻參考時脈信號取樣以產生取樣結果，並依據取樣結果產生設定信號。

關於上述步驟的實施細節，在前述的多個實施例以及實施方式已有詳細的說明，在此恕不多贅述。

綜上所述，本發明透過使第一回授時脈信號對除頻參考時脈信號取樣以產生取樣結果，並依據取樣結果以選擇互補的第一回授時脈信號以及第二回授時脈信號的其中之一來與除頻參考時脈信號進行相位鎖定動作。可有效減低延遲串所需提供的延遲量值，降低電流消耗並加快鎖定速度。

100、600:延遲鎖相迴路 110、140、610、640:除頻器 120、620:延遲串 130、630:倍頻器 150、650:相位偵測及控制電路 151、651:相位偵測器 152、652:控制電路 160、200、660:設定信號產生器 670:時脈信號接收器 680:負載模擬電路 AN1:及閘 CLK:時脈端 CLK_dllA、CLK_dll:輸出時脈信號 CLK_fb:輸出時脈信號 CLK_fb_div:第一回授時脈信號 CLK_fb_div_n:第二回授時脈信號 CLK_ref:參考時脈信號 CLK_ref_div:除頻參考時脈信號 D:資料端 CLK_ref_div1:參考信號 DLC:延遲控制信號 DLL_reset:延遲鎖相迴路重置信號 FF1:正反器 Q:輸出端 RESET:重置信號 RST_n:重置端 S410~S470:鎖定動作步驟 S710~S760:相位鎖定步驟 SET:設定信號 SEL_CLK_fb:選中回授時脈信號 T1~T3:時間點 UP、DN:偵測結果 VCLK:輸入時脈信號

圖1繪示本發明一實施例的延遲鎖相迴路的示意圖。圖2繪示本發明實施例的設定信號產生器的實施方式的示意圖。圖3A以及圖3B繪示設定信號產生器的動作波形圖。圖4繪示本發明實施例的延遲鎖相迴路的鎖定動作示意圖。圖5A至圖5C分別繪示本發明不同實施方式的延遲鎖相迴路的鎖定動作的波形圖。圖6繪示本發明另一實施例的延遲鎖相迴路的示意圖。圖7繪示本發明一實施例的相位鎖定方法的流程圖。

100:延遲鎖相迴路

110、140:除頻器

120:延遲串

130:倍頻器

150:相位偵測及控制電路

151:相位偵測器

152:控制電路

160:設定信號產生器

CLK_dllA、CLK_dll:輸出時脈信號

CLK_fb:輸出時脈信號

CLK_fb_div:第一回授時脈信號

CLK_ref:參考時脈信號

CLK_ref_div:除頻參考時脈信號

DLC:延遲控制信號

DLL_reset:延遲鎖相迴路重置信號

SET:設定信號

SEL_CLK_fb:選中回授時脈信號

UP、DN:偵測結果

Claims

一種延遲鎖相迴路，包括：一第一除頻器，針對一參考時脈信號除頻以產生一除頻參考時脈信號；一延遲串，接收該除頻參考時脈信號以及一延遲控制信號，依據該延遲控制信號對該除頻參考時脈信號進行延遲以產生一第一輸出時脈信號；一倍頻器，對該第一輸出時脈信號進行倍頻以產生一第二輸出時脈信號；一第二除頻器，對該第二輸出時脈信號除頻以產生互補的一第一回授時脈信號以及一第二回授時脈信號，該第二除頻器並依據一設定信號以選擇該第一回授時脈信號以及該第二回授時脈信號的其中之一來產生一選中回授時脈信號；一相位偵測及控制電路，比較該選中回授時脈信號以及該除頻參考時脈信號的相位來產生該延遲控制信號；以及一設定信號產生器，使該第一回授時脈信號對該除頻參考時脈信號取樣以產生一取樣結果，並依據該取樣結果產生該設定信號。
如請求項1所述的延遲鎖相迴路，其中該設定信號產生器依據該第一回授時脈信號的一轉態緣對該除頻參考時脈信號取樣以產生該取樣結果。
如請求項2所述的延遲鎖相迴路，其中該轉態緣為上升緣且該取樣結果為高邏輯準位時，該設定信號產生器產生為一第一邏輯準位的該設定信號，該第二除頻器並依據該設定信號以選擇該第二回授時脈信號來產生該選中回授時脈信號。
如請求項3所述的延遲鎖相迴路，其中該轉態緣為上升緣且該取樣結果為低邏輯準位時，該設定信號產生器產生為一第二邏輯準位的該設定信號，該第二除頻器並依據該設定信號以選擇該第一回授時脈信號來產生該選中回授時脈信號。
如請求項1所述的延遲鎖相迴路，其中該設定信號產生器為一正反器，該正反器的時脈端接收該第一回授時脈信號，該正反器的資料端接收該除頻參考時脈信號，該正反器的輸出端產生該取樣結果。
如請求項1所述的延遲鎖相迴路，更包括：一負載模擬電路，耦接在該延遲鎖相迴路的輸出端以及該第二除頻器間。
如請求項1所述的延遲鎖相迴路，其中該設定信號產生器更接收一延遲鎖相迴路重置信號，並依據該延遲鎖相迴路重置信號以決定是否執行取樣動作。
如請求項1所述的延遲鎖相迴路，其中該第一除頻器以及該第二除頻器提供相同的一除頻數，該除頻數與該倍頻器提供的倍頻數相同。
如請求項1所述的延遲鎖相迴路，更包括：一時脈信號接收器，接收一輸入時脈信號，並依據該輸入時脈信號以產生該參考時脈信號。
一種相位鎖定方法，包括：針對一參考時脈信號除頻以產生一除頻參考時脈信號；依據一延遲控制信號對該除頻參考時脈信號進行延遲以產生一第一輸出時脈信號；對該第一輸出時脈信號進行倍頻以產生一第二輸出時脈信號；對該第二輸出時脈信號除頻以產生互補的一第一回授時脈信號以及一第二回授時脈信號，並依據一設定信號以選擇該第一回授時脈信號以及該第二回授時脈信號的其中之一來產生一選中回授時脈信號；比較該選中回授時脈信號以及該除頻參考時脈信號的相位來產生該延遲控制信號；以及使該第一回授時脈信號對該除頻參考時脈信號取樣以產生一取樣結果，並依據該取樣結果產生該設定信號。
如請求項10所述的相位鎖定方法，其中使該第一回授時脈信號對該除頻參考時脈信號取樣以產生該取樣結果的步驟包括：依據該第一回授時脈信號的一轉態緣對該除頻參考時脈信號取樣以產生該取樣結果。
如請求項11所述的相位鎖定方法，其中該轉態緣為上升緣且該取樣結果為高邏輯準位時，依據該設定信號以選擇該第二回授時脈信號來產生該選中回授時脈信號。
如請求項12所述的相位鎖定方法，其中該轉態緣為上升緣且該取樣結果為低邏輯準位時，依據該設定信號以選擇該第一回授時脈信號來產生該選中回授時脈信號。