JP3411505B2

JP3411505B2 - スペクトル拡散通信装置

Info

Publication number: JP3411505B2
Application number: JP24232098A
Authority: JP
Inventors: 圭太原; 邦彦飯塚
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-09-30
Filing date: 1998-08-27
Publication date: 2003-06-03
Anticipated expiration: 2018-08-27
Also published as: JPH11168407A; US6301294B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散通
信装置に関し、特に直接スペクトル拡散で受信したアナ
ログスペクトル拡散信号をアナログ信号処理とデジタル
信号処理の双方を用いて復調するスペクトル拡散通信装
置に関する。

【０００２】

【従来の技術】従来より、直接スペクトル拡散で受信し
たアナログスペクトル拡散信号をアナログ信号処理とデ
ジタル信号処理の双方を用いて復調するスペクトル拡散
通信装置が提案されている。

【０００３】このようなスペクトル拡散受信装置とし
て、例えば特開平７−１１５３８７号公報には、アナロ
グスペクトル拡散信号を受信し、この受信アナログ信号
をベースバンド処理の最初の段でデジタル信号に変換す
るＡ／Ｄ変換器を設け、以降のベースバンド処理部にお
いてデジタル信号処理を行う技術が開示されている。

【０００４】また、他のスペクトル拡散受信装置とし
て、特開平９−８３４８６号公報には、アナログ入力信
号に対し、ＰＮ符号による重み付け加算を行い、加算結
果をアナログ出力信号として出力する積和演算部を設
け、この積和演算部のアナログ出力信号を間欠的に保持
し、保持したアナログ信号のピークを検出し、検出した
ピーク値のタイミングを決定して、このピーク値のタイ
ミングでのみ、Ａ／Ｄ変換器で入力したアナログ信号の
ピーク値をデジタル化する技術が開示されている。

【０００５】上記の特開平９−８３４８６号公報に開示
された技術によれば、Ａ／Ｄ変換器の動作速度を最小限
に抑さえることができ、この結果、消費電力の低減を図
ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記特
開平７−１１５３８７号公報に記載された技術では、同
期捕捉のためには、高速で多くのサンプリングを行う必
要があり、回路規模や消費電力が大きいという問題があ
った。

【０００７】また、上記特開平９−８３４８６号公報に
記載された技術では、Ａ／Ｄ変換器の動作速度を抑える
ことで、ベースバンド処理部における消費電力を小さく
できるが、アナログ信号のピークを検出するための回路
が複雑になる。このように、アナログ出力信号でピーク
検出した値をＡ／Ｄ変換しているため、ピーク検出が複
雑であるにも関わらずピーク値の検出精度が悪いという
問題があった。したがって、アナログスペクトル拡散信
号を精度良く復調することができないという問題が生じ
た。

【０００８】本発明は、上記の各問題点を解決するため
になされたもので、その目的は、ベースバンド処理部に
おける回路規模や消費電力を小さくし、且つ受信信号の
受信精度を向上させるようなスペクトル拡散通信装置を
提供することにある。

【０００９】

【課題を解決するための手段】請求項１のスペクトル拡
散通信装置は、上記の課題を解決するために、受信した
アナログスペクトル拡散信号をベースバンド処理部でデ
ジタル信号に変換して、該デジタル信号を情報復調部で
復調するスペクトル拡散通信装置において、上記ベース
バンド処理部は、受信したアナログスペクトル拡散信号
から同期捕捉を行う同期捕捉部と、該同期捕捉部による
結果に基づいて受信したアナログスペクトル拡散信号の
復調を行う復調回路を有するデータ復調部とを備え、上
記同期捕捉部は、受信したアナログスペクトル拡散信号
のピーク位置を検出するためのマッチトフィルタを少な
くとも有すると共に、上記データ復調部は、上記復調回
路からの出力信号をデジタル信号に変換するＡ／Ｄ変換
器を有していることを特徴としている。

【００１０】一般に、ベースバンド処理部の処理をすべ
てデジタル処理した場合、電力の多くはマッチトフィル
タで消費される。したがって、マッチトフィルタにおけ
る処理をアナログ処理で行えば、ベースバンド処理部に
おける消費電力を大幅に削減することができる。

【００１１】したがって、上記の構成によれば、少なく
とも、上記マッチトフィルタの処理はアナログ処理であ
ることにより、ベースバンド処理部における消費電力を
大幅に削減することができる。

【００１２】しかも、アナログ処理を行うようにマッチ
トフィルタを設計した場合、マッチトフィルタの処理を
デジタル処理する場合に比べて、回路規模を小さくする
ことができる。

【００１３】請求項２のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１の構成に加えて、
同期捕捉部は、マッチトフィルタの出力側に、該マッチ
トフィルタにより検出された相関値のパワー値を求める
Ｐｏｗｅｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数の
ピークの連続する複数周期の平均値を求めるための平均
化処理部と、平均化されたピーク値に基づいて、受信し
たアナログスペクトル拡散信号のパスを同定するパス同
定部とを備え、上記マッチトフィルタの出力の直後にＡ
／Ｄ変換器が配置されていることを特徴としている。

【００１４】上記の構成によれば、請求項１の作用に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された複数のピーク
について連続する複数周期のピークから平均値を求める
ための平均化処理部と、平均化されたピーク値に基づい
て、受信したアナログスペクトル拡散信号のパスを同定
するパス同定部とを備えていることで、アナログスペク
トル拡散信号の複数周期のピークから該アナログスペク
トル拡散信号のパスを同定することになり、結果として
アナログスペクトル拡散信号の受信精度を向上させるこ
とができる。

【００１５】しかも、ベースバンド処理部の消費電力の
半分以上を占めるマッチトフィルタの後段にＡ／Ｄ変換
器が配置されているので、該ベースバンド処理部の処理
をすべてデジタル処理した場合の消費電力の数分の１に
することができる。

【００１６】請求項３のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１の構成に加えて、
同期捕捉部は、マッチトフィルタの出力側に、該マッチ
トフィルタにより検出された相関値のパワー値を求める
Ｐｏｗｅｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数の
ピークの連続する複数周期の平均値を求めるための平均
化処理部と、平均化されたピーク値に基づいて、受信し
たアナログスペクトル拡散信号のパスを同定するパス同
定部とを備え、上記Ｐｏｗｅｒ計算部の出力直後にＡ／
Ｄ変換器が配置されていることを特徴としている。

【００１７】上記の構成によれば、請求項１の作用に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された複数のピーク
について連続する複数周期のピークから平均値を求める
ための平均化処理部と、平均化されたピーク値に基づい
て、受信したアナログスペクトル拡散信号のパスを同定
するパス同定部とを備えていることで、アナログスペク
トル拡散信号の複数周期のピーク値から該アナログスペ
クトル拡散信号のパスを同定することになり、結果とし
てアナログスペクトル拡散信号の受信精度を向上させる
ことができる。

【００１８】しかも、Ｐｏｗｅｒ計算部の出力直後にＡ
／Ｄ変換器が接続されているので、処理信号にＩ信号成
分とＱ信号成分とがある場合、計算後はＩ²＋Ｑ²の１
系統の値になるため、Ａ／Ｄ変換器をＰｏｗｅｒ計算部
の前段に配置した場合に比べＡ／Ｄ変換器の消費電力は
１／２となる。したがって、比較的消費電力が多いＡ／
Ｄ変換器の消費電力を低減できるので、ベースバンド処
理部の消費電力全体を低減することができる。

【００１９】請求項４のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１の構成に加えて、
同期捕捉部は、マッチトフィルタの出力側に、該マッチ
トフィルタにより検出された相関値のパワー値を求める
Ｐｏｗｅｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数の
ピークの連続する複数周期の平均値を求めるための平均
化処理部と、平均化されたピーク値に基づいて、受信し
たアナログスペクトル拡散信号のパスを同定するパス同
定部とを備え、上記平均化処理部の出力の直後にＡ／Ｄ
変換器が配置されていることを特徴としている。

【００２０】上記の構成によれば、請求項１の作用に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された連続する複数
周期のピーク値から平均値を求めるための平均化処理部
と、平均化されたピーク値に基づいて、受信したアナロ
グスペクトル拡散信号のパスを同定するパス同定部とを
備えていることで、アナログスペクトル拡散信号の複数
周期のピーク値から該アナログスペクトル拡散信号のパ
スを同定することになり、結果としてアナログスペクト
ル拡散信号の受信精度を向上させることができる。

【００２１】しかも、平均化処理部の出力の直後にＡ／
Ｄ変換器が接続されているので、該平均化処理部で平均
化処理を行っている間、Ａ／Ｄ変換器の動作を停止させ
ることができる。例えば、平均化処理部での平均化の回
数が４回の場合には、Ａ／Ｄ変換器を平均化処理部の前
段に配置した場合に比べて消費電力は１／４となる。

【００２２】したがって、比較的消費電力の多いＡ／Ｄ
変換器の消費電力を低減できるので、ベースバンド処理
部の消費電力全体を低減することができる。

【００２３】請求項５のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１ないし４の何れか
の構成に加えて、データ復調部は、拡散コードを生成す
るための拡散コード生成器と、生成された拡散コードに
基づいて、受信したアナログスペクトル拡散信号を逆拡
散する逆拡散部とを備え、上記逆拡散部の出力側にＡ／
Ｄ変換器が配置されていることを特徴としている。

【００２４】一般に、逆拡散部をデジタル化した場合、
同期位置を微調整する必要があるため、高速で多くのサ
ンプリングを行うために、逆拡散部の前段に配置される
Ａ／Ｄ変換器の動作速度を非常に速く（４ｆｃ〜１０ｆ
ｃ）しなければならないが、上記のように逆拡散部がア
ナログ処理されていれば、逆拡散部の後段に設けられた
Ａ／Ｄ変換器の動作速度を上記のように速くする必要が
なく、ＰＮ符号の周期分の１に遅くなる。周期が２５６
タップの場合、２５６分の１（ｆｃ／２５６）に遅くな
る。なお、上記ｆｃは、Ａ／Ｄ変換器の速度を示す。

【００２５】したがって、Ａ／Ｄ変換器の動作速度を遅
くできる分だけ消費電力の低減が図れる。

【００２６】請求項６のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１ないし４の何れか
の構成に加えて、データ復調部は、拡散コードを生成す
るための拡散コード生成器と、生成された拡散コードに
基づいて、受信したアナログスペクトル拡散信号を逆拡
散する逆拡散部と、逆拡散された複数の信号を合成する
ためのＲａｋｅ合成器とを備え、上記逆拡散部とＲａｋ
ｅ合成器との間にＡ／Ｄ変換器が配置されていることを
特徴としている。

【００２７】一般に、逆拡散部をデジタル化した場合、
同期位置を微調整する必要があるため、高速で多くのサ
ンプリングを行うために、逆拡散部の前段に配置される
Ａ／Ｄ変換器の動作速度を非常に速く（４ｆｃ〜１０ｆ
ｃ）しなければならないが、上記のように逆拡散部がア
ナログ処理されていれば、逆拡散部の後段に設けられた
Ａ／Ｄ変換器の動作速度を上記のように速くする必要が
なく、ＰＮ符号の周期分の１に遅くなる。周期が２５６
タップの場合、２５６分の１（ｆｃ／２５６）に遅くな
る。

【００２８】したがって、Ａ／Ｄ変換器の動作速度を遅
くできる分だけ消費電力の低減が図れる。さらに、マル
チパスをＲａｋｅ合成器により合成しているため、Ｓ／
Ｎ比を向上させることができる。

【００２９】請求項７のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項１ないし４の何れか
の構成に加えて、データ復調部は、拡散コードを生成す
るための拡散コード生成器と、生成された拡散コードに
基づいて、受信したアナログスペクトル拡散信号を逆拡
散する逆拡散部と、逆拡散された複数の信号を合成する
ためのＲａｋｅ合成器とを備え、上記Ｒａｋｅ合成器の
出力側にＡ／Ｄ変換器が配置されていることを特徴とし
ている。

【００３０】上記の構成によれば、請求項１ないし３の
何れかの構成に加えて、データ復調部においてほとんど
の部分でアナログ信号処理になっているので、全ての部
分でデジタル信号処理を行うようにした場合よりも消費
電力を抑えることができる。

【００３１】しかも、データ復調部の処理をすべてデジ
タル処理で行った場合に比べて、回路の面積、消費電力
を小さくすることができる。さらに、マルチパスをＲａ
ｋｅ合成器により合成しているため、Ｓ／Ｎ比を向上さ
せることができる。

【００３２】請求項８のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項５ないし７の何れか
の構成に加えて、データ復調部は、さらに、上記同期捕
捉部による捕捉結果に基づいて、上記拡散コード生成器
を制御する同期追跡部を備えていることを特徴としてい
る。

【００３３】上記の構成によれば、請求項５ないし７の
何れかの構成に加えて、同期追跡部を設けることによ
り、同期捕捉部において同定した複数のパスのピーク位
置の同期位置を常に監視することができる。これによ
り、逆拡散部において逆拡散処理に必要な拡散コードの
生成のタイミングを微調整することができ、各パス毎に
正しく拡散コードを生成することが可能になり、受信精
度の向上が図れる。

【００３４】上記同期追跡部の具体的例としては、請求
項９ないし１２に記載のものが考えられる。

【００３５】請求項９のスペクトル拡散通信装置は、上
記の課題を解決するために、請求項８の構成に加えて、
同期追跡部は、遅延ロックループからなることを特徴と
している。

【００３６】請求項１０のスペクトル拡散通信装置は、
上記の課題を解決するために、請求項８の構成に加え
て、同期追跡部は、タウディザループからなることを特
徴としている。

【００３７】請求項１１のスペクトル拡散通信装置は、
上記の課題を解決するために、請求項８の構成に加え
て、同期追跡部は、ダブルディザループからなることを
特徴としている。

【００３８】請求項１２のスペクトル拡散通信装置は、
上記の課題を解決するために、請求項８の構成に加え
て、同期追跡部は、変形遅延ロックループからなること
を特徴としている。

【００３９】請求項１３のスペクトル拡散通信装置は、
上記の課題を解決するために、請求項９ないし１２の何
れかの構成に加えて、同期追跡部のループフィルタの前
にＡ／Ｄ変換器が配置されると共に、該Ａ／Ｄ変換器の
前に、アナログ信号の積分処理を行う積分器または帯域
フィルタが設けられていることを特徴としている。

【００４０】上記の構成によれば、同期追跡部のループ
フィルタの直前にＡ／Ｄ変換器を配置した場合、拡散コ
ード生成器からの拡散コードであるＥ−ｃｏｄｅと乗算
する入力信号、Ｌ−ｃｏｄｅと乗算する入力信号をＡ／
Ｄ変換する必要がなく、Ｅ−ｃｏｄｅと入力信号の乗算
結果と、Ｌ−ｃｏｄｅと入力信号の乗算結果との差を計
算した後の値に対してＡ／Ｄ変換器を行えば良いので、
配置するＡ／Ｄ変換器は１個で済む。

【００４１】そして、Ａ／Ｄ変換器の前にアナログ信号
の積分処理を行う積分器または帯域フィルタ（ＢＰＦ）
が設けられていることで、Ａ／Ｄ変換される入力信号
は、積分器によって積分された後の信号またはフィルタ
処理された後の信号となる。

【００４２】この場合、Ａ／Ｄ変換器の速度ｆｃが、Ｐ
Ｎ符号の周期が２５６タップの場合、２５６分の１に遅
くなる（ｆｃ／２５６）。

【００４３】具体的には、同期追跡部の前段でＡ／Ｄ変
換する場合、Ａ／Ｄ変換器の動作速度はｆｃ（チップレ
ート）の４倍〜１０倍の４ｆｃ〜１０ｆｃとなり、同期
追跡部の後段でＡ／Ｄ変換する場合、Ａ／Ｄ変換器の速
度がＰＮ符号の周期分の１に遅くなる（周期を２５６タ
ップとするとｆｃ／２５６）。

【００４４】これにより、Ａ／Ｄ変換器の前に積分器を
設けない場合では、４ｆｃ〜１０ｆｃの動作速度のＡ／
Ｄ変換器が必要となっているが、上述のように積分器を
設けることにより、Ａ／Ｄ変換器の速度がＰＮ符号の周
期分の１で済み、回路構成が簡略化されると共に、ベー
スバンド処理部における消費電力を低減することができ
る。

【００４５】請求項１４のスペクトル拡散通信装置は、
上記の課題を解決するために、受信したアナログスペク
トル拡散信号をベースバンド処理部でデジタル信号に変
換して、該デジタル信号を情報復調部で復調するスペク
トル拡散通信装置において、上記ベースバンド処理部
は、受信信号のピーク位置を検出するマッチトフィルタ
のみの同期捕捉部と、Ａ／Ｄ変換器のみのデータ復調部
とを備え、上記同期捕捉部のマッチトフィルタの出力直
後に上記データ復調部のＡ／Ｄ変換器が配置され、上記
Ａ／Ｄ変換器の出力を上記ベースバンド処理部の出力と
することを特徴としている。

【００４６】上記構成のベースバンド処理部では、必要
最小限の構成要素を有しているだけなので、回路規模を
非常に小さくできると共に、消費電力を大幅に削減でき
る。

【００４７】しかも、ベースバンド処理部の消費出力の
半分以上を占めるマッチトフィルタの後段にＡ／Ｄ変換
器が配置されているので、該ベースバンド処理部の処理
をすべてデジタル処理した場合の消費電力の数分の１に
することができる。

【００４８】また、アナログマッチトフィルタにより逆
拡散された後のマッチトフィルタの相関値をＡ／Ｄ変換
しているため、Ａ／Ｄ変換の動作速度は、ＰＮ符号の周
期分の１でよく、Ａ／Ｄ変換器の消費電力の低減も図れ
る。

【００４９】

【発明の実施の形態】本発明の実施の形態について、図
１ないし４６を参照しながら以下に説明する。なお、以
下に示す各実施の形態では、スペクトル拡散通信装置の
受信側について主に説明する。

【００５０】〔実施の形態１〕本実施の形態に係るスペ
クトル拡散通信装置は、図２に示すように、アナログス
ペクトル拡散信号を受信するための受信部１００と、受
信部１００にて受信されたアナログスペクトル拡散信号
をデジタル化して復調するベースバンド処理部２００
と、ベースバンド処理部２００からのデジタル信号を音
声、画像、文字等のデータに変換処理する情報復調部３
００とで構成されている。

【００５１】すなわち、上記スペクトル拡散通信装置の
受信側では、受信部１００にて受信したアナログスペク
トル拡散信号をベースバンド処理部２００で復調してデ
ジタル信号に変換して、該デジタル信号を後段の音声や
画像の復号化処理部等の情報復調部３００に出力するよ
うになっている。

【００５２】上記受信部１００は、図３に示すように、
アンテナから直列に、デュプレクサ１０１、増幅器（Ｌ
ＮＡ）１０２、帯域フィルタ（ＢＰＦ）１０３、周波数
変換器１０４、帯域フィルタ（ＢＰＦ）１０５、ＡＧＣ
増幅器１０６、直交検波器１０７が接続された構成とな
っている。

【００５３】すなわち、受信部１００において、アンテ
ナで受信した信号は、デュプレクサ１０１で受信信号と
送信信号とに周波数軸上で分離される。そして、上記デ
ュプレクサ１０１により分離された受信信号は、ＲＦ(R
adio Frquency)段の増幅器１０２で増幅された後、広帯
域の帯域フィルタ１０３によりフィルタ処理される。フ
ィルタ処理された受信信号は、さらに、ＩＦ(Intermidi
diate Frequency)段の周波数変換器１０４によって中間
周波数に変換された後、広帯域の帯域フィルタ１０５に
より受信周波数チャネルのみ抜き出される。この帯域フ
ィルタ１０５から出力される信号のレベルが、ＡＧＣ増
幅器１０６で希望受信波に相当する信号レベルまで増幅
され一定となった後、直交検波器１０７でベースバンド
信号であるＩ信号成分とＱ信号成分とに分離され、アナ
ログスペクトル拡散信号（Ｉ（Ａ），Ｑ（Ａ））として
次段のベースバンド処理部２００に出力される。

【００５４】上記ベースバンド処理部２００は、上述し
た受信部１００からのアナログスペクトル拡散信号（Ｉ
（Ａ），Ｑ（Ａ））をデジタル化して復調してデジタル
信号（Ｉ（Ｄ），Ｑ（Ｄ））として次段の情報復調部３
００に出力するようになっている。

【００５５】なお、ベースバンド処理部２００の詳細に
ついては、後述する。

【００５６】上記情報復調部３００は、図４に示すよう
に、入力側から順に、マルチプレクサ３０１、Ｐ／Ｓ変
換器３０２、デインタリーバ３０３、ビタビ復号器３０
４、フレーム分離器３０５、ＣＲＣ判定器３０６、デー
タ処理部３０７が接続されている。

【００５７】すなわち、情報復調部３００において、ベ
ースバンド処理部２００から出力された復調データであ
るデジタル信号（Ｉ（Ｄ），Ｑ（Ｄ））は、マルチプレ
クサ３０１とＰ／Ｓ変換器３０２とによって、Ｉ信号成
分とＱ信号成分とが順に、パラレルシリアル変換された
後、フレーム分離器３０５でフレーム長に分離される。
フレーム長に分離された受信データは、ＣＲＣ判定器３
０６によってＣＲＣチェックされ、フレームデータ毎に
誤り補正される。この誤り補正されたデータは、データ
処理部（ＤＳＰ）３０７に出力される。このデータ処理
部３０７には、音声処理を行う音声処理ＤＳＰ、画像処
理を行う画像処理ＤＳＰ、文字処理を行う文字処理ＤＳ
Ｐ、音声、画像及び文字以外のデータ処理を行うデータ
処理ＤＳＰがある。

【００５８】ここで、上記情報復調部３００内における
各種処理がデジタル処理されているので、該情報復調部
３００に入力される信号はデジタル信号である必要があ
る。すなわち、情報復調部３００の前段を構成するベー
スバンド処理部２００からの出力信号はデジタル信号で
ある必要がある。一方、ベースバンド処理部２００に入
力される信号は、上記したようにアナログスペクトル拡
散信号である。したがって、ベースバンド処理部２００
内には、アナログ信号をデジタル化するために、少なく
とも一つのＡ／Ｄ変換器を設ける必要がある。

【００５９】上記ベースバンド処理部２００は、図１に
示すように、入力信号と拡散符号（ＰＮ符号）との間の
初期同期を行う同期捕捉部２０１と、同期捕捉部２０１
により同定されたＰＮ符号の同期位置に基づいて逆拡
散、復調を行うデータ復調部２０２とで構成されてい
る。また、受信部１００からのアナログスペクトル拡散
信号（Ｉ（Ａ），Ｑ（Ａ））は、同期捕捉部２０１に入
力される一方、データ復調部２０２に入力される。

【００６０】上記データ復調部２０２は、アナログスペ
クトル拡散信号に対して逆拡散、復調を行う複数の復調
回路２０３…と、各復調回路２０３からの復調信号を合
成するＲａｋｅ合成器２０４と、Ｒａｋｅ合成器２０４
からのアナログ信号をデジタル信号に変換するＡ／Ｄ変
換器２０５とで構成されている。

【００６１】すなわち、上記データ復調部２０２におい
て、アナログスペクトル拡散信号は、それぞれの復調回
路２０３に入力され、同期捕捉部２０１から出力される
ＰＮ符号の同期位置情報に基づいて逆拡散された後、復
調される。それぞれの復調回路２０３から出力された復
調後のアナログスペクトル拡散信号（Ｉ（Ａ），Ｑ
（Ａ））は、Ｒａｋｅ合成器２０４に入力され、同期位
置を合わせて合成される。合成後のアナログスペクトル
拡散信号（Ｉ（Ａ），Ｑ（Ａ））は、それぞれの信号成
分毎にＡ／Ｄ変換器２０５にてＡ／Ｄ変換されデジタル
のアナログスペクトル拡散信号（Ｉ（Ｄ），Ｑ（Ｄ））
として出力される。

【００６２】本実施の形態では、Ａ／Ｄ変換器２０５を
ベースバンド処理部２００のデータ復調部２０２におけ
るＲａｋｅ合成器２０４の出力側に設けた例について説
明する。このため、ベースバンド処理部２００内では、
基本的にアナログ信号処理が行われているものとする。

【００６３】但し、上記のＡ／Ｄ変換器２０５の配設位
置は、ベースバンド処理部２００内であれば特に限定さ
れず、種々の場合が考えられる。このように、Ａ／Ｄ変
換器２０５の配設位置が異なる場合には、Ａ／Ｄ変換器
２０５以降に接続されている各処理部においては、デジ
タル信号処理となる。また、このＡ／Ｄ変換器２０５の
配設位置の違いによるスペクトル拡散通信装置における
作用・効果の相違については後述する。

【００６４】ここで、上記ベースバンド処理部２００に
ついて詳細に説明する。なお、図１では、アナログスペ
クトル拡散信号をＩ信号成分とＱ信号成分とに分けてい
るので、２本の信号線を記載しているが、Ｉ信号成分と
Ｑ信号成分とに対する信号の処理は同じであるので、以
下の説明においては、図に示す信号線をＩ信号成分ある
いはＱ信号成分の何れにも特定せずに１本としている。

【００６５】始めに、ベースバンド処理部２００を構成
する同期捕捉部２０１について説明する。

【００６６】上記同期捕捉部２０１は、上述したよう
に、アナログスペクトル拡散信号からＰＮ符号の同期位
置を捕捉する回路であり、図５に示すように、マッチト
フィルタ２１１、Ｐｏｗｅｒ計算部２１２、平均化処理
部２１３、パス同定部２１４を備えている。

【００６７】上記マッチトフィルタ２１１は、図６に示
すように、多段の遅延素子２１８を用いて、アナログス
ペクトル拡散信号の初期の引き込み動作を行うものであ
る。

【００６８】一つの遅延素子２１８の遅延量は、ＰＮ符
号の１チップの時間長Ｔｃに等しい。遅延素子２１８の
例としては、シフトレジスタがある。ｎをＰＮ符号の１
周期のビット数とし、レジスタ値に掛ける係数Ａｎ，Ａ
ｎ−１，・・，Ａ１はＰＮ符号のパターンと同じにす
る。従って、上記マッチトフィルタ２１１では、レジス
タ値と係数を掛けた値を合計することによってマッチト
フィルタ出力を得るようになっている。

【００６９】こうして、マッチトフィルタ２１１にアナ
ログスペクトル拡散信号が入力すると、マルチパスがな
くパスが１個である状態では、ＰＮ符号の周期Ｔで該ア
ナログスペクトル拡散信号のピークが現れる。このピー
クを出している時点がアナログスペクトル拡散信号とＰ
Ｎ符号との初期の同期位置を示すことになる。

【００７０】上記マッチトフィルタ２１１において示さ
れたピーク位置は、ＰＮ符号とアナログスペクトル拡散
信号の同期位置を示している。ところで、通常、送信さ
れるアナログスペクトル拡散信号は直接受信アンテナに
到達するものと、建物等に反射して受信アンテナに到達
するもの、いわゆるマルチパスがあるので、マッチトフ
ィルタ２１１においては複数のピーク位置が存在するこ
とになる。

【００７１】例えば、パスが７つの場合、最大ピーク
（Ｐ１）、２番目のピーク（Ｐ２）、３番目のピーク
（Ｐ３）、４番目のピーク（Ｐ４）、５番目のピーク
（Ｐ５）、６番目のピーク（Ｐ６）、７番目のピーク
（Ｐ７）が得られ、これら各ピークの値を求めてそれぞ
れ比較をする必要がある。

【００７２】上記のピーク値Ｐ１，Ｐ２，Ｐ３，Ｐ４，
Ｐ５，Ｐ６，Ｐ７を含むマッチトフィルタ出力値の２乗
値を求める部分がＰｏｗｅｒ計算部２１２である。この
Ｐｏｗｅｒ計算部２１２については、後述する。出力値
の２乗計算は、アナログ処理で実現する場合には乗算回
路を用いる。

【００７３】ここで、上記マッチトフィルタ２１１をア
ナログ回路で実現した具体例について以下に説明する。
このアナログ回路で実現したマッチトフィルタをアナロ
グマッチトフィルタと称する。

【００７４】上記のアナログマッチトフィルタとして
は、弊社出願済の特願平９−８０９２２号および特願平
１０−２７６３６号に記載のものがある。

【００７５】特願平９−８０９２２号に記載したアナロ
グマッチトフィルタは、図７に示すように、アナログ入
力信号Ｖｉｎ（アナログスペクトル拡散信号）をサンプ
リングして所定の期間ホールドするサンプルホールド回
路１０…を備えている。各サンプルホールド回路１０
は、互いに並列に接続されており、アナログ入力信号Ｖ
ｉｎをサンプリングして、所定期間ホールドするだけで
はなく、リフレッシュも可能なように形成されている。

【００７６】さらに、上記アナログマッチトフィルタ
は、各サンプルホールド回路１０の出力のうち、相関演
算を行う際に加算する出力全てが入力される加算系加算
回路７と、減算する出力全てが入力される減算系加算回
路８と、両加算回路７・８の出力を減算して、相関出力
Ｚとして出力する減算回路９とを備えている。

【００７７】また、上記マッチトフィルタは、各サンプ
ルホールド回路１０に対応して、当該サンプルホールド
回路１０に、リフレッシュ動作、サンプル動作、および
ホールド動作を順次指示するサンプルホールド制御ユニ
ット１と、当該サンプルホールド回路１０の出力Ｓと上
記加算系加算回路７との間に、それぞれ設けられた加算
系積演算マルチプレクサ５と、上記出力Ｓと上記減算系
加算回路８との間に、それぞれ設けられた減算系積演算
マルチプレクサ６と、各マルチプレクサ５・６を制御す
るマルチプレクサ制御ユニット１４とを備えている。

【００７８】図７に示すように、上記各マルチプレクサ
５・６は、２入力のマルチプレクサであり、一方の入力
は、サンプルホールド回路１０の出力Ｓに接続されてお
り、他方の入力には、所定の基準電圧Ｖｒｅｆが印加さ
れている。なお、基準電圧Ｖｒｅｆは、各加算回路７・
８の動作基準電圧と同一の値に設定されているので、各
マルチプレクサ５・６が基準電圧Ｖｒｅｆ側を選択した
場合、当該マルチプレクサ５・６の出力は、相関演算結
果に影響を与えなくなる。

【００７９】上記各サンプルホールド制御ユニット１、
および、各マルチプレクサ制御ユニット１４は、それぞ
れ互いに縦続接続されており、さらに、最後段の両制御
ユニット１・１４の出力は、最前段の両制御ユニット１
・１４の入力にそれぞれ接続されている。これにより、
ある段における両制御ユニット１・１４の内部状態は、
入力クロックＣＬＫの１周期Ｔｃ毎に、右シフトして巡
回する。この結果、ある段におけるサンプルホールド回
路１０および各マルチプレクサ５・６に対する制御は、
周期Ｔｃ毎に次段へと受け継がれていく。また、サンプ
ルホールド回路１０が（ｍ＋ｎ＋３）段設けられている
ので、ある段のみに注目した場合、当該段のサンプルホ
ールド回路１０および各マルチプレクサ５・６は、（ｍ
＋ｎ＋３）・Ｔｃの周期で、同じ動作を繰り返す。

【００８０】上記各マルチプレクサ制御ユニット１４
は、入力クロックＣＬＫの現サイクルにおいて、当該段
のサンプルホールド回路１０の出力Ｓに対応する相関フ
ィルタ係数ｐを格納するＤフリップフロップ２ａと、上
記出力Ｓが相関演算に寄与するか否かを示す出力抑制レ
ジスタ値を格納するＤフリップフロップ３ａと、両フリ
ップフロップ２ａ・３ａの出力に基づいて、各マルチプ
レクサ５・６の制御信号を生成するマルチプレクサ制御
回路４とを備えている。

【００８１】各マルチプレクサ制御ユニット１４間で
は、ある段のＤフリップフロップ２ａの出力は、次段の
Ｄフリップフロップ２ａの入力に接続され、かつ、最後
段のＤフリップフロップ２ａの出力は、最前段のＤフリ
ップフロップ２ａの入力に接続されている。これらのＤ
フリップフロップ２ａ…により、長さが（ｍ＋ｎ＋３）
段で、入力クロックＣＬＫ毎に、内容が巡回する相関フ
ィルタ係数レジスタ２が形成される。また、同様に接続
されたＤフリップフロップ３ａ…により、サンプルホー
ルド出力抑制レジスタ３が形成される。

【００８２】ある段のマルチプレクサ制御回路４は、当
該段のサンプルホールド出力抑制レジスタ３の出力ＲＲ
Ｑi が「０」の場合、当該段の相関フィルタ係数レジス
タ２の出力ＭＣＱi に拘わらず、両マルチプレクサ５・
６に基準電圧Ｖｒｅｆを選択させる。

【００８３】これにより、当該段の出力Ｓは、相関演算
演算結果に影響を与えなくなる。これに対して、上記出
力ＲＲＱi が「１」の場合、マルチプレクサ制御回路４
は、上記出力ＭＣＱi に基づいて、出力Ｓあるいは基準
電圧Ｖｒｅｆのうちの一方を両マルチプレクサ５・６に
選択させる。

【００８４】この結果、サンプルホールド回路１０の出
力Ｓは、当該段の相関フィルタ係数レジスタ２の内容に
基づいて、加算系加算回路７と減算系加算回路８とに振
り分けられる。

【００８５】相関フィルタ係数レジスタ２のうち、連続
するｔ個の段には、相関フィルタ係数系列Ｐ（ｔ）が格
納される。また、サンプルホールド出力抑制レジスタ３
のうち、上記ｔ個の段と同じ段には、「１」が格納さ
れ、残余の段には、「０」が格納される。これにより、
相関フィルタ係数系列Ｐ（ｔ）の周期ｔが最大タップ数
ｍに満たない場合、相関演算に寄与するｔ段のサンプル
ホールド回路１０のみを用いて、正確に相関演算でき
る。

【００８６】一方、上記（ｍ＋ｎ＋３段）のサンプルホ
ールド制御ユニット１により構成されたサンプルホール
ド制御レジスタ１２のうち、連続する（ｎ＋３）個の段
には、「１」が格納されており、残余のｍ個の段には、
「０」が格納されている。

【００８７】したがって、ｉ段目のサンプルホールド制
御ユニット１の出力Ｑi は、（ｍ＋ｎ＋３）・Ｔｃの周
期で変動し、ｍ・Ｔｃの間「０」となり、（ｎ＋３）・
Ｔｃの間「１」となる。

【００８８】各段のサンプルホールド制御ユニット１
は、当該段の出力Ｑi などに基づいて、対応するサンプ
ルホールド回路１０へ、（ｎ＋３）・Ｔｃの期間、リフ
レッシュおよびサンプルを指示し、ｍ・Ｔｃの期間ホー
ルドを指示する。

【００８９】したがって、ある時点のアナログ入力信号
Ｖｉｎは、ｍ・Ｔｃの期間、同じサンプルホールド回路
１０に捕捉され、新しい入力クロックＣＬＫが入る毎
に、１つずつ位置のずれた相関フィルタ係数系列Ｐ
（ｔ）との相関演算が行われる。ただし、相関フィルタ
係数系列Ｐ（ｔ）の周期ｔが、最大タップ数ｍに満たな
い場合、（ｍ−ｔ）段のサンプルホールド回路１０の出
力は、サンプルホールド出力抑制レジスタ３によって、
相関演算に寄与しないように制御される。

【００９０】このように、上記構成のアナログマッチト
フィルタは、相関演算の最大タップ数よりも多くのサン
プルホールド回路１０が、並列に設けられており、最大
タップ数よりも多い部分でリフレッシュを行い、オフセ
ット電圧を補償する低消費電力で駆動される。

【００９１】また、特願平１０−２７６３６号に記載さ
れたアナログマッチトフィルタは、図８に示すように、
アナログ入力信号Ｖｉｎ（アナログスペクトル拡散信
号）の入力クロックＣＬＫ毎のサンプル値を出力するサ
ンプルホールド部２２と、後述する相関フィルタ係数レ
ジスタ２６に記憶される相関フィルタ係数列Ｐに基づい
て、上記サンプルホールド部２２の出力を加算するか減
算するかを選択する選択部２３と、当該選択部２３の出
力を加算するために、容量結合型の差動入力差動出力の
加算回路２４とを備えている。これにより、マッチトフ
ィルタ２１は、入力クロックＣＬＫ毎に、アナログ入力
信号Ｖｉｎと相関フィルタ係数列Ｐとの相関値を計算
し、相関出力Ｖｏｕｔとして出力できる。

【００９２】上記サンプルホールド部２２には、各サン
プルホールド回路ＳＨ1 〜ＳＨN が互いに並列に設けら
れており、各サンプルホールド回路ＳＨ1 〜ＳＨN は、
サンプルホールド制御回路２５の指示に応じて、アナロ
グ入力信号Ｖｉｎをサンプルし、少なくとも相関フィル
タ係数列Ｐが一巡する間、すなわち、少なくともｍ個の
入力クロックＣＬＫが印加されるまでの間、それぞれの
サンプル値を保持する。なお、以下では、複数設けられ
た部材において、位置を区別しない場合、あるいは、総
称する場合は、例えば、サンプルホールド回路ＳＨのよ
うに、位置を示す添字を省略して参照する。

【００９３】上記サンプルホールド回路ＳＨの数Ｎは、
相関フィルタ係数列Ｐの系列長ｍ以上に設定されてお
り、上記サンプルホールド制御回路２５は、入力クロッ
クＣＬＫ毎に、次の相関値を演算する際に使用するサン
プル値を保持していないサンプルホールド回路ＳＨに、
アナログ入力信号Ｖｉｎのサンプリングを指示する。

【００９４】一例として、サンプルホールド回路ＳＨの
数Ｎは、１０〜５１２個程度と、スペクトラム拡散に使
用される相関フィルタ係数列Ｐの系列長ｍと同じか、系
列長ｍに数個加えた数に設定される。また、本実施の形
態では、サンプルホールド制御回路２５は、各サンプル
ホールド回路ＳＨへの指示を入力クロックＣＬＫ毎に１
段ずつ巡回させることによって、各サンプルホールド回
路ＳＨへ、サンプリングやホールドを指示している。

【００９５】これにより、サンプルホールド部２２は、
常に、少なくともｍ個のサンプリング値を保持して出力
できる。ここで、上記構成では、各サンプルホールド回
路ＳＨのサンプリング周期は、入力クロックＣＬＫ相関
フィルタ係数列Ｐが一巡する時間以上になるので、各サ
ンプルホールド回路ＳＨを縦続に接続する場合に比べ
て、消費電力を削減すると共に、演算精度を向上でき
る。

【００９６】また、選択部２３は、上記各サンプルホー
ルド回路ＳＨに対応して設けられたマルチプレクサ対Ｍ
1 〜ＭN と、相関フィルタ係数列Ｐを格納する相関フィ
ルタ係数レジスタ２６と、相関フィルタ係数レジスタ
（図示せず）の指示に応じて、各マルチプレクサ対Ｍを
制御するマルチプレクサ制御回路ＭＣ1 〜ＭＣN とを備
えている。

【００９７】上記相関フィルタ係数レジスタ２６は、例
えば、各サンプルホールド回路ＳＨ1 〜ＳＨN に対応す
るレジスタ（図示せず）からなるシフトレジスタであ
り、入力クロックＣＬＫ毎に各レジスタの値を一段ずつ
巡回させる。これにより、入力クロックＣＬＫの現サイ
クルにおいて、各サンプルホールド回路ＳＨと、相関フ
ィルタ係数列Ｐとの対応を示す制御信号Ｖｐ1 〜ＶｐN
を、各マルチプレクサ制御回路ＭＣ1 〜ＭＣN へ出力で
きる。

【００９８】また、上記各マルチプレクサ対Ｍは、２入
力のマルチプレクサＭ+ 、Ｍ- により構成されている。
上記各マルチプレクサＭ+ 、Ｍ- は、上記各マルチプレ
クサ制御回路ＭＣの指示に基づいて、対応するサンプル
ホールド回路ＳＨの出力信号Ｖｓと、基準電圧Ｖｒｅｆ
とのうちの一方を選択して出力できる。

【００９９】例えば、現サイクルにおいて、相関フィル
タ係数列Ｐのうち、サンプルホールド回路ＳＨ1 に対応
する係数ｐの値が、例えば、”１”など、出力信号Ｖｓ
1 の加算を指示している値の場合、マルチプレクサＭ+1
は、サンプルホールド回路ＳＨ1 の出力信号Ｖｓ1 を
出力し、マルチプレクサＭ-1 は、基準電圧Ｖｒｅｆを
出力する。一方、対応する係数ｐの値が、例えば、”
０”など、出力信号Ｖｓ1 の減算を示している場合、マ
ルチプレクサ制御回路ＭＣ1 は、マルチプレクサＭ+1
に基準電圧Ｖｒｅｆを出力させると共に、マルチプレク
サＭ-1 に出力信号Ｖｓ1 を選択させる。

【０１００】なお、サンプルホールド回路ＳＨの個数Ｎ
が、相関フィルタ係数列Ｐの系列長ｍよりも長い場合に
は、各サンプルホールド回路ＳＨにおいて、対応する係
数ｐが存在しない期間が生じる。この期間中は、両マル
チプレクサＭ+ ・Ｍ- は、マルチプレクサ制御回路ＭＣ
の指示に基づいて、基準電圧Ｖｒｅｆを出力する。ここ
で、当該期間中は、サンプルホールド回路ＳＨの出力信
号Ｖｓは、マルチプレクサ対Ｍより後へ伝えられない。
したがって、この期間中に、サンプルホールド回路ＳＨ
のリフレッシュやサンプリングなど、出力信号Ｖｓが不
安定になる動作を行えば、相関値に影響を与えることな
く、リフレッシュやサンプリングなどを行うことができ
る。

【０１０１】一方、本実施の形態に係る加算回路２４
は、差動入力差動出力のアンプ２７を備えている。当該
アンプ２７の反転入力端子と非反転出力端子との間に
は、帰還キャパシタＣｆ- が設けられており、非反転入
力端子と反転出力端子とは、帰還キャパシタＣｆ+ を介
して接続されている。さらに、減算系の各マルチプレク
サＭ- と上記アンプ２７の反転入力端子との間には、入
力キャパシタＣｉ-1 〜Ｃｉ-Nが、それぞれ設けられて
おり、加算系の各マルチプレクサＭ+ の出力は、それぞ
れに対応する入力キャパシタＣｉ+1 〜Ｃｉ+N を介し
て、上記アンプ２７の非反転入力端子へ印加される。

【０１０２】上記のアナログマッチトフィルタ２１によ
れば、差動入力差動出力の加算器を用いることにより、
符号反転回路を不要にしている。この結果、回路規模と
消費電力とが小さく、高速動作が可能なマッチトフィル
タを実現している。

【０１０３】一般に、ベースバンド処理部における電力
消費の割合は、約６０％がマッチトフィルタが占めてい
る。このため、マッチトフィルタをアナログ回路で実現
すれば、マッチトフィルタを電力消費が多くなるデジタ
ル回路で実現した場合に比べて大幅に電力を削減できる
ことが分かる。

【０１０４】したがって、上述のように、本願発明のス
ペクトル拡散通信装置では、少なくともベースバンド処
理部のマッチトフィルタをアナログ回路で実現するよう
にしている。

【０１０５】また、上記Ｐｏｗｅｒ計算部２１２は、上
述したマッチトフィルタ２１１の出力値（ピーク値）の
２乗値を求めて、入力されるアナログスペクトル拡散信
号のパワー値を求めるところである。また、マッチトフ
ィルタ２１１にて処理される処理信号にＩ信号成分とＱ
信号成分とがある場合、Ｐｏｗｅｒ計算部２１２では、
Ｉ信号成分およびＱ信号成分のピーク値からＩ²＋Ｑ²
を求めて、入力されるアナログスペクトル拡散信号のパ
ワー値を求めるようになっている。

【０１０６】マッチトフィルタ２１１からの出力値の２
乗値をアナログ処理で求める場合、Ｐｏｗｅｒ計算部２
１２の具体的な回路としては、乗算回路、または、特開
平９−９７２９９号公報に開示されている比較回路およ
び加算回路が適用できる。

【０１０７】特に、マッチトフィルタ２１１にて処理さ
れるアナログ信号にＩ信号成分とＱ信号成分とがある場
合、Ｐｏｗｅｒ計算部２１２の具体的な回路は、上述の
特開平９−９７２９９号公報に開示されている信号処理
回路が好適に使用される。

【０１０８】上記Ｐｏｗｅｒ計算部２１２は、図９に示
すように、一対のインバータ回路ＩＮＶ１１、ＩＮＶ１
２にＩ信号成分、Ｑ信号成分が入力される構成となって
いる。

【０１０９】上記ＩＮＶ１１の入力には、入力容量Ｃ１
１が接続され、Ｉ信号成分がこの入力容量Ｃ１１を介し
てＩＮＶ１１に入力されている。ＩＮＶ１１の出力Ｖｏ
１１は、帰還容量Ｃ１２を介してその入力に接続されて
いる。

【０１１０】一方、上記ＩＮＶ１２の入力には、入力容
量Ｃ１３が接続され、Ｑ信号成分がこの入力容量Ｃ１３
を介してＩＮＶ１２に入力されている。ＩＮＶ１２の出
力Ｖｏ１２は、帰還容量Ｃ１４を介してその入力に接続
されている。

【０１１１】そして、Ｉ信号成分、Ｑ信号成分、出力Ｖ
ｏ１１、出力Ｖｏ１２は、ＭＡＸ１に入力される。Ｉ信
号成分と出力Ｖｏ１１とは、ＭＡＸ２に入力される。Ｑ
信号成分と出力Ｖｏ１２とは、ＭＡＸ３に入力される。
さらに、ＭＡＸ２とＭＡＸ３の出力は、ＭＩＮに入力さ
れる。

【０１１２】ＭＡＸ１およびＭＩＮの出力は、容量結合
ＣＰ１の容量Ｃ１５，１６に入力されている。ＣＰ１の
出力は、インバータ回路ＩＮＶ１３に入力されている。
ＩＮＶ１３は、ＩＮＶ１１と同様に構成されており、そ
の出力は帰還容量Ｃ１７を介してその入力に接続されて
いる。

【０１１３】さらに、ＩＮＶ１３の出力には、容量Ｃ１
８を介してインバータ回路ＩＮＶ１４が接続され、その
出力は帰還容量Ｃ１９を介してその入力に接続されてい
る。

【０１１４】上記構成のＰｏｗｅｒ計算部２１２におい
ては、Ｉ信号成分とＱ信号成分の２つの入力が、一つの
信号Ｍａｇとなって出力されるようになっている。この
Ｍａｇをあるパスのパワー値とする。

【０１１５】このように、上記マッチトフィルタ２１１
およびＰｏｗｅｒ計算部２１２によって各パスのピーク
値を求めることができる。しかしながら、アナログスペ
クトル拡散信号にはノイズが含まれているため、ＰＮ符
号の周期Ｔに対して数倍（例えば３〜１０倍）の時間の
間のピークを見つけるのが望ましい。この時間の間のピ
ークをＰＮ符号の周期Ｔで同期加算平均することによ
り、ノイズを軽減でき、信頼度の高い同期位置を示すピ
ークを探すことができる。

【０１１６】この数周期分のマッチトフィルタ出力のピ
ーク値を加算平均する部分が平均化処理部２１３であ
る。上記のマッチトフィルタ出力は、Ｐｏｗｅｒ計算部
２１２によりパワー値を求めたものである。

【０１１７】ここで、上記平均化処理部２１３における
平均化処理について図１０を参照しながら以下に説明す
る。なお、１周期当たりのピーク数は７、周期数は４、
１周期は２５６タップとする。

【０１１８】平均化処理部２１３は、周期毎のかたまり
（この場合２５６タップの値）毎に加えていき、周期回
数で割って０〜２５６タップ時間の各々のピーク位置で
の振幅（あるいはパワー値) の平均値を求める。

【０１１９】つまり、図１０（ａ）に示すように、各周
期におけるピークがそれぞれａｉ〜ｈｉ（ｉ＝１，２，
３，４）の７つの振幅（あるいはパワー値) を有してい
る場合、図１０（ｂ）に示すように、各周期における各
々のピーク位置での振幅（あるいはパワー値) の平均値
を求める。

【０１２０】上記平均化処理部２１３をアナログ処理で
実現する場合には、図１１に示すように、Ｐｏｗｅｒ計
算部２１２からのパワー値をそれぞれのピーク毎に分離
するデマルチプレクサ（ＤＥ−ＭＵＸ）２２１と、デマ
ルチプレクサ２２１からの各出力に対して、ＰＮ符号の
周期Ｔの数周期分の積分を行うｎ個の積分器（積分回
路）２２２と、上記のそれぞれの積分器２２２で得られ
た値を一つにまとめるマルチプレクサ（ＭＵＸ）２２３
と、マルチプレクサ２２３からの出力の平均化を行う可
変抵抗器２２４とを用いる。

【０１２１】上記構成の平均化処理部２１３によれば、
１チップの時間長Ｔｃ毎に出力されるマッチトフィルタ
２１１の出力（Ｐｏｗｅｒ計算部２１２でパワー値を求
めた出力）をデマルチプレクサ２２１によりｎ個の積分
器２２２に振り分けて行く。すなわち、上記の各々の積
分器２２２には、ＰＮ符号の周期Ｔに１回、マッチトフ
ィルタ２１１の出力が入力されることになる。この操作
を３〜１０（３周期〜１０周期）繰り返し、各々の積分
器２２２に３〜１０周期分のマッチトフィルタ出力をマ
ルチプレクサ２２３にて加算させた後、可変抵抗器２２
４により分割（割り算）をしてこの値をピーク値の平均
値として出力する。

【０１２２】以上のように、マッチトフィルタ２１１、
Ｐｏｗｅｒ計算部２１２、平均化処理部２１３を経て得
られた平均化されたピーク値は、パス同定部２１４に出
力される。このパス同定部２１４は、入力されたピーク
値から同期位置を示すパスがどれであるかを決定する部
分である。

【０１２３】上記パス同定部２１４をアナログ処理で実
現する場合、例えば、図１２に示すような回路が考えら
れる。ここで、パス同定部２１４には平均化処理部２１
３からの平均化されたピーク値が入力されることになっ
ているが、このピーク値は各パスにおける平均化された
パワー値であるので、以下の説明においてピーク値をパ
ワー値に置き換えて説明する。

【０１２４】図１２に示すパス同定部２１４は、入力さ
れるパワー値と予め設定された値（閾値ＴＨ）とを比較
するコンパレータ２３１と、最大ｍ個のＰＮ符号位相差
レジスタｎ２３２（ｎ＝１，…，ｍ）と、それぞれのＰ
Ｎ符号位相差レジスタｎ２３２に対応するパワー値をス
トアするＰｏｗｅｒ情報レジスタｎ２３３（ｎ＝１，
…，ｍ）と、パワー値の最大から例えば７番目までを求
め、７番目までのパスの位相情報とパワー値とを同定す
るソーティング回路２３４と、ソーティング回路２３４
によって同定された位相情報とパワー値とをストアする
７個のＰＮ符号位相差レジスタＲ２３５（Ｒ＝Ａ，Ｂ，
…，Ｇ）および７個のＰｏｗｅｒ情報レジスタＲ２３６
（Ｒ＝Ａ，Ｂ，…，Ｇ）とを備えている。

【０１２５】すなわち、上記構成のパス同定部２１４で
は、コンパレータ２３１にパワー値と閾値ＴＨとが入力
され、このコンパレータ２３１によってパス決定の候補
となる値がｍ個以下になるように閾値処理が行われる。
コンパレータ２３１によるパワー値の閾値処理が終了す
ると、ｍ組のＰＮ符号位相差レジスタｎ２３２（ｎ＝
１，…，ｍ）と、ｍ組のＰｏｗｅｒ情報レジスタｎ２３
３（ｎ＝１，…，ｍ）とに、マルチパスの候補のパワー
値の位相差とパワー値がそれぞれストアされる。

【０１２６】次に、ソーティング回路２３４により、最
大パワー値から例えば７番目までのパワー値を求め、７
番目までのパスの位相差情報とパワー値とを同定し、こ
れらの値を７個のＰＮ符号位相差レジスタＲ２３５（Ｒ
＝Ａ，Ｂ，…，Ｇ）および７個のＰｏｗｅｒ情報レジス
タＲ２３６（Ｒ＝Ａ，Ｂ，…，Ｇ）とにそれぞれストア
した後、データ復調部２０２に出力される。

【０１２７】上記のソーティング回路２３４をアナログ
信号処理で実現させる例としては、例えばＷＴＡ（Winn
er Take All Circuit)回路が考えられる。

【０１２８】上記ＷＴＡ回路は、複数のチャネルのアナ
ログ入力信号に対して、その最大値または最小値をアナ
ログで検出する回路である。すなわち、ＷＴＡ回路で
は、ｍ個求められたパワー値が入力されると、最大値か
ら７番目のパワー値が決まるまで該ＷＴＡ回路が作動
し、最大パワー値から７番目までのパワー値を同定し、
パワー値とこのパワー値に対応する位相差をデータ復調
部２０２に出力するようになっている。

【０１２９】上記ＷＴＡ回路としては、特開平８−３２
１７４７号公報、特開平９−２２９９７０号公報に開示
さているものが好適に使用できる。

【０１３０】上記特開平８−３２１７４７号公報では、
複数チャネルのアナログ入力信号から、Ａ／Ｄ変換器を
用いることのない簡便な構成で、最大値または最小値で
あるチャネルを直接判定する回路（ＷＴＡ回路）を実現
している。

【０１３１】一方、特開平９−２２９９７０号公報で
は、スイッチドキャパシタによって各コンパレータのオ
フセット補償を容易に行うことができる回路（ＷＴＡ回
路）を実現している。

【０１３２】上記構成の同期捕捉部２０１における信号
処理の流れを図１３に示すフローチャートを参照しなが
ら以下に説明する。

【０１３３】図１３において、処理がスタートすると、
周期を示す『Ｌ』を『１』に設定する（ステップＳ
１）。ここで、Ｌ＝１は１周期目を示す。

【０１３４】次いで、周期Ｌにおいて何個目のデータで
あるかを示す『ＣＮＴ』を『１』に設定する（ステップ
Ｓ２）。

【０１３５】続いて、受信波が入力されると（ステップ
Ｓ３）、マッチトフィルタ２１１のシフトレジスタヘの
受信波の入力がＰＮ符号の１チップの時間長Ｔｃ毎に行
われる。このため、受信波の入力と同時にタイマリセッ
トを行う（ステップＳ４）。

【０１３６】次に、ＣＮＴがｎよりも大きいか否かが判
定される（ステップＳ５）。ここで、ＣＮＴがｎ以下で
あれば、ステップＳ６に移行し、ＣＮＴがｎよりも大き
ければ、ステップＳ１０に移行する。

【０１３７】ステップＳ６において、周期Ｌが１よりも
大きいか否かを判定する。ここで、周期Ｌが１よりも大
きければ、ステップＳ１２に移行し、周期Ｌが１であれ
ばステップＳ７に移行する。

【０１３８】すなわち、上記のステップＳ５，Ｓ６で
は、現在のデータが１周期目のｎ番目以下のデータであ
るかを確認し、そうであるならばステップＳ７でＣＮＴ
をインクリメントし、ステップＳ８でシフトレジスタを
シフトし、ステップＳ９でタイマが１チップの時間長Ｔ
ｃになるのを待ってステップＳ３に戻り次の受信波が入
力される。

【０１３９】ステップＳ３からＳ９の処理において、１
周期目（１周期はｎタップ）の受信においてマッチトフ
ィルタ２１１のｎ個のすべてのシフトレジスタに受信波
が入力されることになる。

【０１４０】ステップＳ５において、ＣＮＴがｎよりも
大きい場合、すなわちＣＮＴ＝ｎ＋１の場合、ステップ
Ｓ１０に進み周期Ｌがインクリメントされる。

【０１４１】次に、その周期Ｌにおいて何番目のデータ
であるかを示す『ＣＮＴ』を『１』に再設定し（ステッ
プＳ１１）、ステップＳ１２に進む。

【０１４２】続いて、ステップＳ６において、受信波の
入力が２周期目（Ｌ＝２）であると判定された場合に
は、ステップＳ１２においてｎ個のレジスタ値に対して
係数Ａ１，Ａ２，Ａ３，Ａ４，・・・，Ａｎ−２，Ａｎ
−１，Ａｎを掛ける。このとき、レジスタに掛ける係数
は予めＰＮ符号のパターンと同じにしておく。

【０１４３】次いで、ｎ個の掛けた値を合計し（ステッ
プＳ１３）、ここで合計した値を、マッチトフィルタ出
力として出力する（ステップＳ１４）。

【０１４４】次に、出力値の２乗を計算し、パワー値を
算出する（ステップＳ１５）。ここでは、ＰＮ符号３周
期分についてマッチトフィルタ２１１の出力を平均する
ように設定されており、ステップＳ１６ではｎ個の積分
器の中のＣＮＴ個目の積分器（または加算器）に入力さ
れた後、積分（または加算）される。

【０１４５】その後、Ｌ＝４であるか否かが判定される
（ステップＳ１７）。つまり、４周期目であるか否かが
判定される。ここで、４周期目であれば、ステップＳ２
１に移行し、４周期目でなければ、ＣＮＴの値がインク
リメントされる（ステップＳ１８）。

【０１４６】ステップＳ１８でＣＮＴの値がインクリメ
ントされた後、受信波が入るシフトレジスタをシフトし
（ステップＳ１９）、ステップＳ２０においてタイマが
１チップの時間長Ｔｃになるのを待ってステップＳ３に
戻り次の受信波の入力を行う。このようにして、４周期
分の受信波の入力を行い、２周期目、３周期目、４周期
目の値が加算平均される（１周期目はマッチトフィルタ
のｎ個のシフトレジスタに初期値として入力され、出力
しないものとする）。

【０１４７】また、ステップＳ１７において、４周期目
であると判定されれば、ステップＳ２１において、ＣＮ
Ｔ＝ｎであるか否かを判定する。ここで、ＣＮＴ＝ｎで
なければ、上述したステップＳ１８に移行する。

【０１４８】一方、ステップＳ２１において、ＣＮＴ＝
ｎであると判定されれば、ＣＮＴ＝１に設定する（ステ
ップＳ２２）。

【０１４９】そして、ステップＳ１７、ステップＳ２１
で４周期目のｎ個目のデータである時、まず、ＣＮＴの
値を初期値（ＣＮＴ＝１）に戻し（ステップＳ２２）、
平均power 、すなわち平均化されたパワー値を求める
（ステップＳ２３）。つまり、ステップＳ２３で積分器
（あるいは加算器）の出力値を１／３にし、３回のマッ
チトフィルタ出力のパワー値の平均値を求める。続い
て、ＣＮＴの値をインクリメントし（ステップＳ２
４）、ＣＮＴの値がｎよりも大きいか否かを判定する
（ステップＳ２５）。

【０１５０】上述のステップＳ２３〜ステップＳ２５の
ループによって、ｎ個の積分器すべてについて平均のパ
ワー値を求めることになる。そして、ステップＳ２５に
おいて、ＣＮＴの値がｎよりも大きいと判定されれば、
すなわちｎ個の積分器すべてについて平均のパワー値が
求められたと判定されれば、ステップＳ２６に移行す
る。

【０１５１】ステップＳ２６、ステップＳ２７において
パワー値の閾値処理の初期化を行う。つまり、ステップ
Ｓ２６において、レジスタ番号ＳＴを１に設定し、ステ
ップＳ２７において、ＣＮＴを１に再設定する。

【０１５２】続いて、パワー値（ＣＮＴ）が予め決めら
れた閾値ＴＨより大きいかどうか比較する（ステップＳ
２８）。闇値ＴＨは、決定の候補となる値がＭ個以下に
なるように設定する。ここで、ＣＮＴの値が閾値ＴＨよ
りも大きければ、ステップＳ２９で、そのパワー値（Ｃ
ＮＴ）をＰｏｗｅｒ情報レジスタ（ＳＴ）に、ＣＮＴ値
をＰＮ符号位相差レジスタ（ＳＴ）にストアする。各値
がストアされれば、ステップＳ３０でストアするレジス
タ番号ＳＴをインクリメントする。続いて、ＣＮＴの値
をインクリメントし（ステップＳ３１）、ＣＮＴの値が
ｎよりも大きいか否かを判定する（ステップＳ３２）。

【０１５３】上述のステップＳ２８〜ステップＳ３２の
ループにおいてｎ個のすべての平均のパワー値について
閾値処理をすることになる。

【０１５４】そして、ステップＳ２８において、ＣＮＴ
が閾値ＴＨよりも大きくなったと判定されれば、すなわ
ち、ｎ個のすべての平均のパワー値について閾値処理が
終了したと判定されれば、Ｐｏｗｅｒ情報レジスタ（Ｓ
Ｔ）にストアされたＰｏｗｅｒ情報について、ソーティ
ングが行われる（ステップＳ３３）。つまり、Ｐｏｗｅ
ｒ情報について、上記パス同定部２１４のコンパレータ
２３１による大小比較およびソーティング回路２３４に
よるソーティングが行われる。

【０１５５】ステップＳ３３におけるソーティングが終
了すると、パワー値およびＣＮＴ値のストアが上記パワ
ー値の大きさの順に行われる（ステップＳ３４）。

【０１５６】つまり、ステップＳ３４において、まず、
最大パワー値がパス同定部２１４内のＰｏｗｅｒ情報レ
ジスタＡにストアされ、そのパワー値に対応するＣＮＴ
値がＰＮ符号位相差レジスタＡにストアされる。続い
て、２番目に大きいパワー値がＰｏｗｅｒ情報レジスタ
Ｂにストアされ、そのパワー値に対応するＣＮＴ値がＰ
Ｎ符号位相差レジスタＢにストアされる。次いで、３番
目に大きいパワー値がＰｏｗｅｒ情報レジスタＣにスト
アされ、そのパワー値に対応するＣＮＴ値がＰＮ符号位
相差レジスタＣにストアされる。以下同様に４番目、５
番目、６番目に大きいパワー値についてもＰｏｗｅｒ情
報レジスタＤ、Ｅ、Ｆにストアされ、これら各パワー値
に対応するＣＮＴ値もＰＮ符号位相差レジスタＤ、Ｅ、
Ｆにストアされる。そして、最後に、７番目に大きいパ
ワー値がＰｏｗｅｒ情報レジスタＧにストアされ、その
パワー値に対応するＣＮＴ値がＰＮ符号位相差レジスタ
Ｇにストアされ、同期補足動作が終了する。

【０１５７】次に、データ復調部２０２について説明す
る。データ復調部２０２には、図５に示すように、復調
回路２０３と、Ｒａｋｅ合成器２０４と、Ａ／Ｄ変換器
２０５とが設けられている。

【０１５８】上記復調回路２０３は、同期追跡部２１５
と、拡散コード生成器２１６と、逆拡散部２１７とで構
成されている。この復調回路２０３は、データ復調部２
０２内において、図１に示すように、マルチパスの数、
例えば最大７個のパスに対応するように７個設けられて
いる。なお、図５においては、説明の便宜上、１個の復
調回路２０３のみを示している。

【０１５９】すなわち、データ復調部２０２において、
同期捕捉部２０１のパス同定部２１４から出力されたマ
ルチパスの位相情報とパワー値は、該データ復調部２０
２の同期追跡部２１５に入力され、各々のパス用の拡散
コード生成器２１６の同期信号、Ｒａｋｅ合成器２０４
の合成の重みとして用いられる。

【０１６０】さて、上述した同期捕捉部２０１で同期位
置の探索に成功すると、それ以後の同期位置を雑音の影
響で見失わないように監視、修正するように、同期シス
テムのモード変更を行い微調整を行う装置を設けるのが
望ましい。この装置が上記データ復調部２０２に備えら
れた同期追跡部２１５である。

【０１６１】上記同期追跡部２１５を実現するための回
路例として、図１４に示す遅延ロックループ（ＤＬＬ）
を用いた場合について以下に説明する。なお、この場
合、拡散コード生成器２１６を同期追跡部２１５に含め
た例を示しており、拡散コード生成器２１６を拡散コー
ド生成器２４６として図示している。以下の図１５ない
し図１８においても同様である。

【０１６２】上記ＤＬＬは、図１４に示すように、乗算
器２４１、２４２と加算器２４３から成る位相比較器
と、ループフィルタ２４４、ＶＣＣ（電圧制御クロッ
ク）２４５、拡散コード生成器２４６、Ｄｅｌａｙ回路
２４７、２４８から構成されている。

【０１６３】上記各乗算器２４１、２４２には、入力信
号の他に、後述する拡散信号の逆拡散に使われるＰＮ符
号（Ｐ−ｃｏｄｅ）に比べて、それぞれ半チップ位相が
進んだＰＮ符号（Ｅ−ｃｏｄｅ）と半チップ位相が遅れ
たＰＮ符号（Ｌ−ｃｏｄｅ）が供給されている。

【０１６４】ＤＬＬには、拡散コード生成器２４６から
２種類の位相の異なるＰＮ符号（Ｅ−ｃｏｄｅ，Ｌ−ｃ
ｏｄｅ）が供給されているので、基準となるＰＮ符号の
発振位相を順に変化させて受信信号との相互相関関数、
すなわち受信信号とＥ−ｃｏｄｅとの相互相関関数、受
信信号とＬ−ｃｏｄｅとの相互相関関数をとり、さら
に、二つの相互相関関数の差分をとり出力とする。

【０１６５】上記ＤＬＬにおいて、τ＝±Ｔｃ／２（Ｔ
ｃはＰＮ符号の１チップの時間長）の範囲だけに限定し
てみると、位相のずれに対して出力が線形に応答する。
この出力を拡散コード生成器２４６にフィードバックす
る。この出力が正ならＰＮ符号の発生位相を若干（例え
ばＴｃ／４〜Ｔｃ／１０）進め、負なら位相を若干（例
えばＴｃ／４〜Ｔｃ／１０）遅らせ、出力がちょうどゼ
ロになるように制御する。このように、出力がちょうど
ゼロになっているところでは、図５に示す逆拡散部２１
７に送られるＰＮ符号が受信信号の拡散コードに対して
完全に位相があっているので、逆拡散部２１７には最大
の出力が入力される。

【０１６６】ループフィルタ２４４は、ローパスフィル
タが用いられ、位相比較器から出力される信号からルー
プに不要な高周波成分や雑音を除去するようになってい
る。

【０１６７】ＶＣＣ２４５は、入力電圧に比例した周波
数のクロックを出力する発振器であり、ループフィルタ
２４４からの制御電圧に比例した周波数のクロックを発
生させ、拡散コード生成器２４６に入力する。

【０１６８】上記拡散コード生成器２４６からは、逆拡
散に使われるＰＮ符号（Ｐ−ｃｏｄｅ）に比べて、半チ
ップ位相が進んだＰＮ符号（Ｅ−ｃｏｄｅ）が乗算器２
４１とＤｅｌａｙ回路２４７とに出力される。

【０１６９】上記Ｄｅｌａｙ回路２４７では、入力され
たＥ−ｃｏｄｅを半チップ遅らせて、Ｐ−ｃｏｄｅを生
成するようになっている。そして、Ｄｅｌａｙ回路２４
７で生成されたＰ−ｃｏｄｅは、次段のＤｅｌａｙ回路
２４８と、図示しない逆拡散部に出力される。

【０１７０】上記Ｄｅｌａｙ回路２４８では、入力され
たＰ−ｃｏｄｅを半チップ遅らせて、Ｌ−ｃｏｄｅを生
成するようになっている。そして、Ｄｅｌａｙ回路２４
８で生成されたＬ−ｃｏｄｅは、次段の乗算器２４２に
出力される。

【０１７１】上記のＤＤＬにおいて、アナログ信号処理
を行う場合、上記ループフィルタ２４４には積分器を用
いる。このときの積分区間は、ＰＮ符号の周期Ｔ以上
で、該周期Ｔの整数倍の間である。また、上記ＤＬＬの
乗算部分、すなわち乗算器２４１、２４２は、後述する
逆拡散部２１７の回路例（図２４）を用いる。

【０１７２】また、図１４に示すＤＬＬの乗算器２４
１、２４２のそれぞれの出力端子と加算器２４３の入力
端子との間に、例えば図１５に示すように、積分器２４
９、２５０を設けても良い。

【０１７３】なお、図１４および図１５に示したＤＬＬ
以外に、図１６に示すタウディザループ（ＴＤＬ）、図
１７に示すダブルディザループ（ＤＤＬ）、図１８に示
す変形ＤＬＬ（ＭＤＬＬ）を用いてもよい。

【０１７４】ここで、上記同期追跡部２１５として図１
４および図１５に示すＤＬＬ以外のＴＤＬ、ＤＤＬ、Ｍ
ＤＬＬについて説明する。なお、説明の便宜上、図１４
に示すＤＬＬで使用した部材と同一の機能を有する部材
に関しては、同一の符号を付記し、その説明は省略す
る。

【０１７５】図１６に示すＴＤＬは、正しい同期位置付
近で自己相関関数が三角形状になることに着目して、受
信側で発生させるＰＮ符号の位相をわずかだけ前後させ
て、この前後移動によって生じる相関値の変化を取り出
して、ループフィルタ２４４に入力し、このループフィ
ルタ２４４から出力される出力値がゼロになるようにＶ
ＣＣ２４５により拡散コード生成器２４６の位相を制御
し、全体の発振位相を制御する方式である。

【０１７６】このようなＴＤＬを実現するには、入力信
号を乗算器２５１で乗算した後、ＰＮ符号の発振位相を
広範囲にわたってスムーズに変化させる機能の他に、Ｐ
Ｎ符号の位相をＴｃ／１０程度だけ前後にデジタル的に
動かす機能が必要である。この機能を実現するために、
例えばディザ発振器２５５が用いられる。

【０１７７】上記ディザ発振器２５５から出力される信
号は、入力１段目の乗算器２５１に入力されるＥ−ｃｏ
ｄｅあるいはＬ−ｃｏｄｅを切り替えるためのスイッチ
ング素子に入力されると共に、上記乗算器２５１から出
力された信号が帯域フィルタ（ＢＰＦ）２５３、検波器
２５４を経て入力される乗算器２５２に入力されるよう
になっている。

【０１７８】このように、ディザ発振器２５５を用いる
ことにより、ＰＮ符号の位相をＴｃ／１０程度だけ前後
にデジタル的に動かし、ＴＤＬ全体の発振位相を制御す
ることが可能となる。

【０１７９】また、図１７に示すＤＤＬは、入力信号が
入力される一対の乗算器２４１、２４２を備えている。
これら各乗算器２４１、２４２には、それぞれＥ−ｃｏ
ｄｅあるいはＬ−ｃｏｄｅが入力されるようになってお
り、入力信号の相関をとるようになっている。

【０１８０】上記乗算器２４１には、入力信号が入力さ
れると共に、Ｅ−ｃｏｄｅあるいはＬ−ｃｏｄｅが入力
される。そして、Ｅ−ｃｏｄｅあるいはＬ−ｃｏｄｅと
入力信号とが乗算された信号は、帯域フィルタ（ＢＰ
Ｆ）２５３ａを経て乗算器２４０に入力される。

【０１８１】上記乗算器２４０は、ディザ発振器２５５
からの信号が入力され、この信号と上記帯域フィルタ２
５３ａを経て入力された信号とを乗算する。乗算結果
は、加算器２５８に入力される。

【０１８２】一方、上記乗算器２４１と対をなして設け
られた乗算器２４２も、該乗算器２４１と同様に、入力
信号が入力されると共にＥ−ｃｏｄｅあるいはＬ−ｃｏ
ｄｅが入力される。そして、Ｅ−ｃｏｄｅあるいはＬ−
ｃｏｄｅと入力信号とが乗算された信号は、帯域フィル
タ（ＢＰＦ）２５３ｂを経て乗算器２５７に入力され
る。

【０１８３】上記乗算器２５７は、ディザ発振器２５５
からの信号が反転されて入力され、この信号と上記帯域
フィルタ２５３ｂを経て入力された信号とを乗算する。
乗算結果は、加算器２５８に入力される。

【０１８４】上記加算器２５８は、入力された２つの信
号を加算してループフィルタ２４４に出力するようにな
っている。以後の処理は、前記のＤＬＬとほぼ同じ処理
であり、拡散コード生成器２４６にて生成される各コー
ドは、ディザ発振器２５５から信号により切り替え制御
されて出力されるようになっている。

【０１８５】したがって、上記ＤＤＬは、上述したＴＤ
Ｌとほぼ同じ動作をするが、拡散コード生成器２４６か
ら出力される２つのｃｏｄｅによる入力信号に対する相
関のとりかたが異なる。つまり、拡散コード生成器２４
６から出力される各コードは、それぞれ２系統となって
おり、Ｌ−ｃｏｄｅが乗算器２４１に入力されるとき、
Ｅ−ｃｏｄｅが乗算器２４２に入力され、Ｅ−ｃｏｄｅ
が乗算器２４１に入力されるとき、Ｌ−ｃｏｄｅが乗算
器２４２に入力される。

【０１８６】すなわち、上記ＤＤＬでは、一方のアーム
（上アーム）がＥ−ｃｏｄｅにより入力信号の相関をと
っている時に、他方のアーム（下アーム）がＬ−ｃｏｄ
ｅにより入力信号の相関をとり、逆に上アームがＬ−ｃ
ｏｄｅにより入力信号の相関をとっている時に、下アー
ムがＥ−ｃｏｄｅにより入力信号の相関を取るようにな
っている。

【０１８７】また、図１８に示すＭＤＬＬは、３個のア
ームで相関を構成している。上記ＭＤＬＬは、３つの乗
算器２６１〜２６３を備えており、各乗算器２６１〜２
６３それぞれに、入力信号と、拡散コード生成器２４６
にて得られた各コード、すなわちＬ−ｃｏｄｅ、Ｅ−ｃ
ｏｄｅ、Ｐ−ｃｏｄｅとが入力されるようになってい
る。

【０１８８】Ｅ−ｃｏｄｅとの相関をとる乗算器２６１
の出力は、帯域フィルタ（ＢＰＦ）２６６および２乗回
路２６７を介して加算器２６４に入力される。また、Ｌ
−ｃｏｄｅとの相関をとる乗算器２６２の出力は、帯域
フィルタ２６６および２乗回路２６７を介して加算器２
６４に入力される。

【０１８９】一方、Ｐ−ｃｏｄｅとの相関をとる乗算器
２６３の出力は、帯域フィルタ２６６および２乗回路２
６７を介して乗算器２６５に入力される一方、外部に出
力される。

【０１９０】上記乗算器２６５の他の入力端子には、上
述した加算器２６４の加算結果が入力されるようになっ
ている。そして、この乗算器２６５の出力（相関出力）
は、ループフィルタ２４４に入力される。

【０１９１】したがって、上記ＭＤＬＬでは、一つのア
ームの相関、すなわち、ＸとＹの相関をＲｘｙで表し、
そのアームのゲインをＫｉで表すと、相関出力は以下の
ようにして求められる。つまり、Ｅ−ｃｏｄｅとＬ−ｃ
ｏｄｅとの相関をとる２個のアームでは、加算器２６４
に入力される前の信号として、それぞれ復調信号（Ｋ１
Ｒｓｅ）²、（Ｋ２Ｒｓｅ）²が得られており、加算器
２６４によって（Ｋ１Ｒｓｅ）²−（Ｋ２Ｒｓｅ）²の
相関出力が得られる。この相関出力と、Ｐ−ｃｏｄｅと
相関をとるアームから得られる復調信号（Ｋ３Ｒｓｅ）
²とを乗算器２６５によって乗算することにより、（Ｋ
３Ｒｓｅ）²（（Ｋ１Ｒｓｅ）²−（Ｋ２Ｒｓｅ）²）
の相関出力が得られる。

【０１９２】そして、上記の相関出力をループフィルタ
２４４に入力することにより、該ループフィルタ２４４
から出力される出力がゼロになるようにＶＣＣ２４５に
より拡散コード生成器２４６の位相を制御し、ＭＤＬＬ
全体の発振位相を制御する。この動作以外の基本的な動
作は、上記のＴＤＬと同じである。

【０１９３】上記のＤＬＬ、ＴＤＬ、ＤＤＬ、ＭＤＬＬ
についての効果を以下に述べる。ＤＬＬの効果：ＴＤＬではＥ−ｃｏｄｅとＬ−ｃｏｄｅ
との相関を同時にとることができないので、信号保持特
性の劣化が認められるが、ＤＬＬでは２つのアームでＥ
−ｃｏｄｅとＬ−ｃｏｄｅとの相関を同時にとることが
できるので、信号保持特性の劣化がない。

【０１９４】ＴＤＬの効果：ＤＤＬでは、２つのアーム
で同時に相関をとるため、アーム毎にあるＢＰＦ特性に
差がでやすく、精度に問題が生じる。しかしながら、Ｔ
ＤＬでは、相関をとるアームが１つなので、このような
問題は生じない。また、構造を簡素にできる。

【０１９５】ＤＤＬの効果：ＴＤＬでは、上アームのみ
で構成された相関を、Ｅ−ｃｏｄｅとＬ−ｃｏｄｅとに
対し交互にとっている。これに対して、上記ＤＤＬで
は、上下両アームで相関を構成している。これにより、
ＴＤＬでは、Ｅ−ｃｏｄｅとＬ−ｃｏｄｅの相関を同時
にとることができないので、信号の保持特性の劣化が認
められるが、ＤＤＬでは、Ｅ−ｃｏｄｅとＬ−ｃｏｄｅ
の相関を同時にとることができるので、信号の保持特性
の劣化がない。

【０１９６】ＭＤＬＬの効果：ＭＤＬＬにおいても、Ｄ
ＬＬと同様に、２つのアームでＥ−ｃｏｄｅとＬ−ｃｏ
ｄｅとの相関を同時にとることができるので、信号保持
特性の劣化がない。

【０１９７】なお、上記同期追跡部２１５を実現するた
めの回路例として、図１５〜図１８に示したものについ
て、それぞれの回路のループフィルタ２４４の前にＡ／
Ｄ変換器を設けても良い。

【０１９８】例えば図１５に示すＤＬＬにおいて、図１
９に示すように、ループフィルタ２４４の手前にＡ／Ｄ
変換器を設けた場合、積分器２４９，２５０を各乗算器
２４１，２４２の出力側に配置することで、位相比較器
で１周期分の受信信号をまとめてループフィルタ２４４
に出力することができる。したがって、このループフィ
ルタ２４４の手前でＡ／Ｄ変換を行えば、Ａ／Ｄ変換器
は１個で済む。よって、Ａ／Ｄ変換器による電力消費を
低減することができる。

【０１９９】図１６〜図１８に示す回路においても、図
２０〜２２に示すように、ループフィルタ２２４の手前
にＡ／Ｄ変換器を配置した場合、図１９に示すＤＬＬの
ように、Ａ／Ｄ変換器による電力消費を低減することが
できる。

【０２００】すなわち、図２０に示すＴＤＬでは、乗算
器２５２とループフィルタ２４４との間にＡ／Ｄ変換器
が配置されている。また、図２１に示すＤＤＬでは、加
算器２５８とループフィルタ２４４との間にＡ／Ｄ変換
器が配置されている。さらに、図２２に示すＭＤＬＬで
は、乗算器２６５とループフィルタ２４４との間にＡ／
Ｄ変換器が配置されている。

【０２０１】また、データ復調部２０２の拡散コード生
成器２４６は、ＶＣＣ２４５からの１クロック毎にシフ
トを行い送信側と同じ拡散コードを発生させるようにな
っている。ただし、同期追跡部２１５による同期追跡動
作が始まるまでに受信した拡散信号のＰＮ符号と受信側
のＰＮ符号との位相差が±Ｔｃ／２以内に収まっている
必要がある。つまり、本ベースバンド処理部２００は、
前述の同期捕捉部２０１により同期の誤差を±Ｔｃ／２
以内にした後、同期追跡部２１５が動作するように制御
されている。

【０２０２】上記拡散コード生成器２４６の具体例につ
いて、図２３を参照しながら以下に説明する。

【０２０３】拡散コード生成器２４６は、図２３に示す
ように、ＰＮ符号であるＥ−ｃｏｄｅ、Ｌ−ｃｏｄｅ、
Ｐ−ｃｏｄｅを生成するものであって、１ビットのレジ
スタをｎ段並べたシフトレジスタ２７１と、帰還タップ
２７２と、ＥＸ−ＯＲゲート２７３とから構成されてい
る。

【０２０４】帰還タップ２７２からの出力はＥＸ−ＯＲ
ゲート２７３を通ってシフトレジスタ２７１の初段に入
力される。シフトレジスタ２７１は、あらかじめ決めら
れているＰＮ符号のチップレートと同じクロックパルス
に従って記憶内容をシフトしていく。このとき、シフト
レジスタ２７１の最終段の値がその時刻におけるＰＮ符
号の出力になる。出力時、レベル変換を行って「１」→
「−１」、「０」→「１」に各値を変換する。Ｅ−ｃｏ
ｄｅとＰ−ｃｏｄｅとの間には、Ｔｃ／２のｄｅｌａｙ
を発生させ、Ｐ−ｃｏｄｅとＬ−ｃｏｄｅとの間にもＴ
ｃ／２のｄｅｌａｙを発生させる。ＰＮ符号の系列とし
ては、Ｍ符号系列、Ｇｏｌｄ符号系列等が使われる。

【０２０５】次に、データ復調部２０２の逆拡散部２１
７について説明する。逆拡散部２１７に入力される受信
したアナログスペクトル拡散信号のＰＮ符号は、送信側
での拡散に用いたＰＮ符号と全く同じＰＮ符号、すなわ
ち、上記拡散コード生成器２４６から発生したＰ−ｃｏ
ｄｅを用いる。送信側での１次変調波をｇ（ｔ）、ＰＮ
符号をｃ（ｔ）とすると、送信波ｘ（ｔ）は、ｘ（ｔ）
＝ｃ（ｔ）・ｇ（ｔ）となる。逆拡散部２１７では、送
信側で拡散に用いたＰＮ符号ｃ（ｔ）と全く同じ信号ｃ
（ｔ）を受信信号に乗算する。

【０２０６】マルチパスがない場合の受信波は、送信波
と同じｘ（ｔ）であると考えられるため、ＰＮ符号を乗
算した結果ｙ（ｔ）は、ｙ（ｔ）＝ｃ（ｔ）・ｘ（ｔ）
＝ｃ²（ｔ）・ｇ（ｔ）となる。ｃ（ｔ）の波形は±１
のランダムな方形波であるため、２乗したものは常に１
である。ｃ²（ｔ）＝１であるため、ｙ（ｔ）＝ｇ
（ｔ）となり、逆拡散部２１７で受信波に拡散コード
（Ｐ−ｃｏｄｅ）を乗算する逆拡散をすることによっ
て、データが復調される。

【０２０７】上記逆拡散部２１７をアナログ処理で実現
するには、受信波のベースバンド信号とＰ−ｃｏｄｅの
拡散コードを、該拡散コードのチップレートの速さで乗
算回路により乗算すればよい。あるいは、乗算するかわ
りに、情報系列の情報を表す波形電圧を拡散コードのチ
ップレートの速さで、非反転（ＰＮ符号が「１」の場
合）あるいは反転回路による反転（ＰＮ符号が「−１」
の場合）を行い、逆拡散してもよい。

【０２０８】上記逆拡散部２１７のアナログ回路例とし
て、図２４を参照しながら以下に説明する。なお、本逆
拡散部２１７として、スイッチドキャパシタ型のアナロ
グ信号積分器２８３と、マルチプレクサとを用いたアナ
ログ方式の相関器２８５を例に説明する。

【０２０９】図２４に示すように、上記逆拡散部２１７
としての相関器２８５は、サンプリング回路２８４と、
マルチプレクサ２８１、２８２と、アナログ信号積分器
２８３とで構成されている。

【０２１０】すなわち、相関器２８５において、サンプ
リング回路２８４は図２５（ａ）に示す制御信号ＣＳ
Ｐに基づいてスイッチング素子ＳＷ１およびスイッチン
グ素子ＳＷ２をＯＮ・ＯＦＦすることにより、アナログ
入力信号Ｖｉｎに応じた電荷をサンプリング容量Ｃ１へ
蓄積する。さらに、マルチプレクサ２８１、２８２は、
図２５（ｃ）に示す２値符号系列信号ＣＰＮに応じ、
そのままの極性の符号あるいは極性を反転させた符号
で、サンプリング容量Ｃ１に蓄積されている電荷をアナ
ログ信号積分器２８３へ印加する。そして、この電荷
は、アナログ信号積分器２８３の帰還容量Ｃ２に蓄積さ
れる。このとき、サンプリング回路２８４の後段に設け
られたスイッチング素子ＳＷ３、ＳＷ４は、図２５
（ｂ）に示す制御信号ＣＩＴによってＯＮ・ＯＦＦが
制御されている。

【０２１１】なお、図２４に示すマルチプレクサ２８
１、２８２は、アナログ信号積分器２８３において、オ
ペアンプＡＭＰ１の反転入力端子および非反転入力端子
に接続されている。

【０２１２】上記の構成において、オペアンプＡＭＰ１
の入出力間に設け得られた帰還容量Ｃ２へ蓄積された電
荷は、図２５（ｄ）に示すダンプ制御信号ＣＤＰが２
値符号系列の開始を指示した時点で、スイッチング素子
ＳＷ５がＯＮすることにより放電される。

【０２１３】つまり、上記相関器２８５は、マルチプレ
クサ２８１，２８２を制御する信号ＣＰＮがＨの時、
積分回路２８３に非反転（ＰＮ符号が「１」の場合）信
号が入力され、信号ＣＰＮがＬの時、反転（ＰＮ符号
が「−１」の場合）信号が入力され、逆拡散の動作を行
う。したがって、上記相関器２８５では、信号ＣＰＮ
はチップレートの速さでＨＬ信号を出力するため、チッ
プレートの速さで逆拡散の動作が行われることになる。

【０２１４】これにより、相関器２８５は、ダンプ制御
信号ＣＤＰが指示した時点のアナログ入力電圧Ｖｉｎ
に基づいて積和演算する。したがって、サンプリング時
点以外のアナログ入力電圧Ｖｉｎの変動に起因する演算
誤差を削減でき、演算精度を向上できる。

【０２１５】ところで、建物等に反射してスペクトル拡
散通信装置で受信した電波は、直接届いた電波に比べて
時間的に遅れて到着し、また振幅も小さい。時間的な遅
れは、直接受信波のＰＮ符号とマルチパスの受信波にお
けるＰＮ符号の位相差として現れ、マッチトフィルタの
ピーク発生の時間差として現れる。振幅は信号の強度と
して現れ、そして、この振幅はマッチトフィルタのピー
クの振幅に相関する。

【０２１６】そこで、受信側で、異なる条件で同一の信
号を受信した場合に、条件のよい方を選択するのが望ま
しい。この選択方法としては、空間ダイバシティ、周波
数ダイバシティ、時間ダイバシティなどがある。また空
間ダイバシティの方法の中には、受信波の強度の強い方
を選び切り替える切り替えダイバシティやＲａｋｅフィ
ンガからの受信波を合成するＲａｋｅ合成の方法があ
る。

【０２１７】本実施の形態では、受信波の選択方法とし
て、Ｒａｋｅ合成による空間ダイバシティ法を用いる。
マルチパスの信号を合成する部分が上述したＲａｋｅ合
成器２０４である。なお、他の合成方法としては、最大
比合成ダイバシティ等の合成ダイバシティ等がある。

【０２１８】上記Ｒａｋｅ合成器２０４は、マルチパス
により、到着時間と信号強度の違う複数のピークを持つ
パスを識別し、信頼度に応じた重み付けを行って各パス
を合成する。

【０２１９】本実施の形態では、マルチパス毎にＰＮ符
号の同期位置を見つけ、逆拡散を行い、信号振幅に対応
する重み付けを行って上記Ｒａｋｅ合成器２０４で合成
する。

【０２２０】なお、Ｒａｋｅ合成には複数のパスを逆拡
散するため並列に独立して動く複数の逆拡散部２１７と
拡散コード生成器２１６が必要になる。

【０２２１】本実施の形態では、同期捕捉部２０１のパ
ス同定部２１４で７番目までのパワーを求め、７番目ま
でのパスの位相情報とパワー値を同定し、該パスの位相
情報とパワー値とがデータ復調部２０２に出力される場
合を示す。

【０２２２】データ復調部２０２においては、マルチパ
スの数である最大７個のパスに対応する逆拡散部２１
７、拡散コード生成器２１６が設けられている。パス同
定部２１４から出力されたマルチパスの位相情報とパワ
ー値は、データ復調部２０２の各々のパス用の拡散コー
ド生成器２１６の同期信号、Ｒａｋｅ合成器２０４の合
成の重みとして用いられる。複数の逆拡散部２１７は、
合成するマルチパスの数だけ存在し、同じ数の拡散コー
ド生成器２１６と同期追跡部２１５が存在することにな
る。

【０２２３】図２６に、Ｒａｋｅ合成器２０４の例を示
す。上記Ｒａｋｅ合成器２０４は、各パス毎に設けられ
た逆拡散部２１７の出力側に可変抵抗器２９１、可変遅
延回路２９２が順に設けられると共に、各可変遅延回路
２９２からの出力を加算する加算器２９３が設けられて
いる。

【０２２４】送信側での１次変調波をｇ（ｔ）、ＰＮ符
号系列をｃ（ｔ）とすると、送信波ｘ（ｔ）は、ｘ
（ｔ）＝ｃ（ｔ）・ｇ（ｔ）である。受信波にマルチパ
スがある場合、それぞれのパスは、時間的後遅れがおこ
るため、この遅れをτ０、τ１、τ２、τ３、τ４、τ
５とし、各々のゲインをａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｈと
すると受信波であるスペクトル拡散受信信号ｒ（ｔ）は
ｒ（ｔ）＝ａｘ（ｔ）＋ｂｘ（ｔ−τ０）＋ｃｘ（ｔ−
τ１）＋ｄｘ（ｔ−τ２）＋ｅｘ（ｔ−τ３）＋ｆｘ
（ｔ−τ４）＋ｈｘ（ｔ−τ５）となる。

【０２２５】送信側で拡散に用いたＰＮ符号系列と同じ
ＰＮ符号から各々のマルチパスの位相差を考慮したＰＮ
符号を各逆拡散部２１７で乗算する。それぞれの逆拡散
部２１７は、乗算器２１７ａ、ローパスフィルタ（ＬＰ
Ｆ）２１７ｂとで構成されている。したがって、受信信
号であるスペクトル拡散受信信号を乗算器２１７ａで乗
算し、ローパスフィルタ２１７ｂにてフィルタ処理する
ことにより、ＰＮ符号の位相が一致したベースバンド信
号成分しか残らないようになっている。

【０２２６】このため、各々のパスの逆拡散部２１７の
出力信号は、マルチパスが７個であると考えると、ａｇ
（ｔ）、ｂｇ（ｔ−τ０）、ｃｇ（ｔ−τ１）、ｄｇ
（ｔ−τ２）、ｅｇ（ｔ−τ３）、ｆｇ（ｔ−τ４）、
ｈｇ（ｔ−τ５）となる。つまり、それぞれの逆拡散部
２１７からは、振幅および位相（遅延時間）が違う波形
として出力されることになる。

【０２２７】上記の逆拡散部２１７における乗算部分
は、逆拡散処理を行っている。この逆拡散処理をアナロ
グ信号処理する場合には、前述の図２４に示したよう
に、ＰＮ符号の値（ｃ（ｔ））により入力信号をマルチ
プレクサによって振り分け、加算することにより逆拡散
を行うようになっている。

【０２２８】上記Ｒａｋｅ合成器２０４は、アナログ信
号処理の場合、図２６に示すように、各パス毎に設けら
れている可変抵抗器２９１にて、各逆拡散部２１７の出
力に重み付けの値（ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｈ）を乗
算して、ａ²ｇ（ｔ）、ｂ²ｇ（ｔ−τ０）、ｃ²ｇ
（ｔ−τ１）、ｄ²ｇ（ｔ−τ２）、ｅ²ｇ（ｔ−τ
３）、ｆ²ｇ（ｔ−τ４）、ｈ²ｇ（ｔ−τ５）とす
る。すなわち、上記可変抵抗器２９１では、各々の重み
付けの値に応じて、抵抗値を可変し、逆拡散部２１７か
らの信号に重み付けの値を乗算するようになっている。

【０２２９】次に、Ｒａｋｅ合成器２０４では、各パス
のピークの同期位置をあわせるため、最も遅い遅延に合
わせる。ここでは、τ５が最も大きい遅延であるとする
と、同期位置を合わせると上記の７個の値は、ａ²ｇ
（ｔ＋τ５）、ｂ²ｇ（ｔ−τ０＋τ５）、ｃ²ｇ（ｔ
−τ１＋τ５）、ｄ²ｇ（ｔ−τ２＋τ５）、ｅ²ｇ
（ｔ−τ３＋τ５）、ｆ²ｇ（ｔ−τ４＋τ５）、ｈ²
ｇ（ｔ）となる。なお、上記の同期位置合わせは、Ｒａ
ｋｅ合成器２０４に設けられた可変遅延回路２９２によ
って行われる。

【０２３０】その後、各可変遅延回路２９２における出
力は、加算器２９３にて加算され、各パスは合成された
ことになり、Ｒａｋｅ合成器２０４から出力される。し
たがって、Ｒａｋｅ合成器２０４は、各パスに応じた信
号を合成した波形信号を出力するようになっている。

【０２３１】なお、上記Ｒａｋｅ合成について具体的に
説明すると以下のようになる。図２７において、〜
は、１周期における各ピーク位置での振幅あるいはパワ
ー値を示している。

【０２３２】まず、のピークがでる時間を同期点とす
る。受信されるパスは、ａｇ（ｔ）と重み付けａとを乗
算してａ²ｇ（ｔ）で表される。

【０２３３】次に、のピークがでる時間を同期点とす
る。この同期点は、のピークがでる時間よりもτ０時
間だけ遅れた（ｔ−τ０）となる。受信されるパスは、
ｂｇ（ｔ−τ０）と重み付けｂを乗算してｂ²ｇ（ｔ−
τ０）で表される。

【０２３４】同様にして、〜のピークに同期して受
信されるパスについて求める。

【０２３５】そして、のピークがでる時間を同期点と
する。この同期点は、のピークがでる時間よりもτ５
時間だけ遅れた（ｔ−τ５）となる。受信されるパス
は、ｈｇ（ｔ−τ５）と重み付けｈを乗算してｈ²ｇ
（ｔ−τ５）で表される。

【０２３６】そして、合成処理を行う場合、同期点が最
も遅いに合わせ、これが計算上の同期点となるよう
に、他のパスの時間をずらして位置を合わせて加算す
る。これにより、上記の７個パスの値は、ａ²ｇ（ｔ＋
τ５）、ｂ²ｇ（ｔ−τ０＋τ５）、ｃ²ｇ（ｔ−τ１
＋τ５）、ｄ²ｇ（ｔ−τ２＋τ５）、ｅ²ｇ（ｔ−τ
３＋τ５）、ｆ²ｇ（ｔ−τ４＋τ５）、ｈ²ｇ（ｔ）
となる。

【０２３７】ここで、上記データ復調部２０２における
各部の動作について、図２８および図２９に示すフロー
チャートを参照しながら以下に説明する。

【０２３８】まず、データ復調部２０２の同期追跡部２
１５の動作を説明する。図２８において、処理がスター
トすると、同期追跡部２１５は、クロックをスタートさ
せる（ステップＳ５１）。つまり、同期追跡部２１５
は、同期補足部２０１のパス同定部２１４からのピーク
値の位相情報により拡散コード生成器２１６のクロック
生成動作をスタートさせる。

【０２３９】これにより、拡散コード生成器２１６は、
Ｅ−ｃｏｄｅを生成し（ステップＳ５２）、Ｔｃ／２の
遅延時間を発生して（ステップＳ５３）、Ｔｃ／２とＥ
−ｃｏｄｅとからＰ−ｃｏｄｅを生成する（ステップＳ
５４）。続いて、拡散コード生成器２１６は、再びＴｃ
／２の遅延時間を発生して（ステップＳ５５）、ステッ
プＳ５４で生成されたＰ−ｃｏｄｅからＬ−ｃｏｄｅを
生成する（ステップＳ５６）。

【０２４０】次に、同期追跡部２１５は、受信波が入力
されると（ステップＳ５７）、Ｅ−ｃｏｄｅと受信波と
を乗算し、乗算値Ｄｅを求める（ステップＳ５８）。同
様に、同期追跡部２１５は、同じ受信波とＬ−ｃｏｄｅ
を乗算し、乗算値Ｄｌを求める（ステップＳ５９）。こ
こで、Ｅ−ｃｏｄｅとＬ−ｃｏｄｅには、Ｔｃの時間差
（１チップの位相差）があるが、受信波に乗っているＰ
Ｎ符号と相関が強い（位相差が少ない）方が、受信波と
乗算した場合に大きな値となる。

【０２４１】続いて、ステップＳ５８で求めた乗算値Ｄ
ｅとステップＳ５９で求めた乗算値Ｄｌの差（Ｄｅ−Ｄ
ｌ）を求める（ステップＳ６０）。この値が正の場合、
すなわちＤｅの値が大きい場合、受信波のＰＮ符号とＥ
−ｃｏｄｅとの相関がＬ−ｃｏｄｅに比べ大きいという
ことになり、スペクトル拡散受信側で発生させるＰＮ符
号の位相を速くする必要がある。上記の値が負の場合、
すなわちＤｌの値が大きい場合、受信波のＰＮ符号とＬ
−ｃｏｄｅとの相関がＥ−ｃｏｄｅに比べ大きいという
ことになり、スペクトル拡散受信機で発生させるＰＮ符
号の位相を遅くする必要がある。

【０２４２】次に、同期追跡部２１５は、ループフィル
タ２４４で（Ｄｅ−Ｄｌ）の値を積分する（ステップＳ
６１）。これにより、ループ制御に不要な位相比較器か
らの高周波の成分やノイズを除去する。

【０２４３】その後、ループフィルタ２４４の出力が正
であるか負であるかを判定する（ステップＳ６２）。

【０２４４】ここで、ステップＳ６２において、正なら
ばステップＳ６４に移行してＶＣＣ２４５のクロック周
波数を速くし、拡散コード生成器２１６のＰＮ符号の発
生位相を速くする。負ならばステップＳ６３に移行して
ＶＣＣ２４５のクロック周波数を遅く、拡散コード生成
器２１６のＰＮ符号の発生位相を遅くする。ゼロならば
何もせず次のステップＳ６５に移行する。

【０２４５】ステップＳ６５において、次のクロックパ
ルスの発生を待って、クロックパルスが発生すればステ
ップＳ６６に移行する。

【０２４６】そして、ステップＳ６６において、同期追
跡部２１５は、拡散コード生成器２１６のシフトレジス
タをシフトさせ、その後、ステップＳ５２に移行しスペ
クトル拡散受信側で次のＰＮ符号を発生させる。

【０２４７】すでに示したように、７個のマルチパスが
ある場合はステップＳ５１からステップＳ６６の動作を
する同期追跡部２１５と拡散コード生成器２１６が７個
存在することになる。このときステップＳ５１のクロッ
クのスタートは、各々７個のマルチパスのＰｅａｋの位
相に同期することになる。

【０２４８】次に、データ復調部２０２における逆拡散
部２１７とＲａｋｅ合成器２０４との動作について、図
２９に示すフローチャートを参照しながら以下に説明す
る。ここでは、７つのパス毎に処理されることが明確と
なるように、各拡散コード生成器２１６には、Ａ〜Ｆ，
Ｈの記号を付記している。

【０２４９】まず、図２９において、処理がスタートす
ると、逆拡散部２１７は、パス同定部２１４の１番大き
いピーク値（Ａ）に同期して拡散コード生成器２１６Ａ
のクロック（１番クロック）がスタートすると（ステッ
プＳ１０１）、Ｐ−ｃｏｄｅを示す関数ｃ（ｔ）を生成
する（ステップＳ１０２）。そして、逆拡散部２１７
は、受信波が入力されると（ステップＳ１０３）、ステ
ップＳ１０２で生成されたｃ（ｔ）と該受信波とを乗算
し、ａｇ（ｔ）を求める（ステップＳ１０４）。

【０２５０】同様にして、逆拡散部２１７は、パス同定
部２１４の２番目に大きいピーク値（Ｂ）に同期して拡
散コード生成器２１６Ｂのクロック（２番クロック）が
スタートすると（ステップＳ１０５）、Ｐ−ｃｏｄｅを
示す関数ｃ（ｔ−τ０）を生成する（ステップＳ１０
６）。そして、受信波が入力されると（ステップＳ１０
７）、ステップＳ１０６で生成されたｃ（ｔ−τ０）と
該受信波とを乗算し、ｂｇ（ｔ−τ０）を求める（ステ
ップＳ１０８）。

【０２５１】同様にして、逆拡散部２１７は、パス同定
部２１４の３番目に大きいピーク値（Ｃ）に同期して拡
散コード生成器２１６Ｃのクロック（３番クロック）が
スタートすると（ステップＳ１０９）、Ｐ−ｃｏｄｅを
示す関数ｃ（ｔ−τ１）を生成する（ステップＳ１１
０）。そして、受信波が入力されると（ステップＳ１１
１）、ステップＳ１１０で生成されたｃ（ｔ−τ１）と
該受信波とを乗算し、ｃｇ（ｔ−τ１）を求める（ステ
ップＳ１１２）。

【０２５２】以下同様にして、４番目、５番目、６番目
に大きいピーク値（Ｄ）、ピーク値（Ｅ）、ピーク値
（Ｆ）についても同様の処理を行い、Ｐ−ｃｏｄｅを示
す関数ｃ（ｔ−τ２）、ｃ（ｔ−τ３）、ｃ（ｔ−τ
４）を生成し、これらと受信波とを乗算した後、それぞ
れのｄｇ（ｔ−τ２）、ｅｇ（ｔ−τ３）、ｆｇ（ｔ−
τ４）を求める。

【０２５３】最後に、逆拡散部２１７は、パス同定部２
１４の７番目に大きいピーク値（Ｈ）に同期して拡散コ
ード生成器２１６Ｈのクロック（７番クロック）がスタ
ートすると（ステップＳ１１３）、Ｐ−ｃｏｄｅを示す
関数ｃ（ｔ−τ５）を生成する（ステップＳ１１４）。
そして、受信波が入力されると（ステップＳ１１５）、
ステップＳ１１４で生成されたｃ（ｔ−τ５）と該受信
波とを乗算し、ｈｇ（ｔ−τ５）を求める（ステップＳ
１１６）。

【０２５４】以上、ステップＳ１０１からステップＳ１
１６の動作がマルチパスを７個とした場合の逆拡散部２
１７の動作である。

【０２５５】続いて、Ｒａｋｅ合成器２０４における重
み付けが行われる。つまり、Ｒａｋｅ合成器２０４は、
先のステップＳ１０４で求めたａｇ（ｔ）に、パス同定
部２１４のＰｏｗｅｒ情報レジスタＡの値『ａ』を乗算
し、ａ²ｇ（ｔ）を求める（ステップＳ１１７）。

【０２５６】次いで、Ｒａｋｅ合成器２０４は、先にス
テップＳ１０８で求めたｂｇ（ｔ−τ０）に、パス同定
部２１４のＰｏｗｅｒ情報レジスタＢの値『ｂ』を乗算
し、ｂ²ｇ（ｔ−τ０）を求める（ステップＳ１１
８）。

【０２５７】続いて、先にステップＳ１１２で求めたｃ
ｇ（ｔ−τ１）に、パス同定部２１４のＰｏｗｅｒ情報
レジスタＣの値『ｃ』を乗算し、ｃ²ｇ（ｔ−τ１）を
求める（ステップＳ１１９）。

【０２５８】また、ｄｇ（ｔ−τ２）、ｅｇ（ｔ−τ
３）、ｆｇ（ｔ−τ４）についても同様にパス同定部２
１４のＰｏｗｅｒ情報レジスタＤ，Ｅ，Ｆの値『ｄ』，
『ｅ』，『ｆ』を乗算しｄ²ｇ（ｔ−τ２）、ｅ²ｇ
（ｔ−τ３）、ｆ²ｇ（ｔ−τ４）を求める。

【０２５９】そして、Ｒａｋｅ合成器２０４は、先のス
テップＳ１１６で求めたｈｇ（ｔ−τ５）に、パス同定
部２１４のＰｏｗｅｒ情報レジスタＧの値『ｈ』を乗算
し、ｈ²ｇ（ｔ−τ５）を求める（ステップＳ１２
０）。

【０２６０】以上のステップＳ１１７からステップＳ１
２０の動作がマルチパスを７個とした場合のＲａｋｅ合
成器２０４の重み付けの動作である。つまり、このＲａ
ｋｅ合成器２０４では、信頼度に応じた重みつけが行わ
れるようになっている。

【０２６１】次に、Ｒａｋｅ合成器２０４における同期
加算が行われる。すなわち、Ｒａｋｅ合成器２０４は、
τ５が最も大きい遅延時間であるとした時、パス同定部
２１４のＰＮ符号位相差レジスタＡとＧの情報に従い、
先のステップＳ１１７で求めたａ²ｇ（ｔ）で示される
ピークの位置をｈ²ｇ（ｔ−τ５）に同期させ、ａ²ｇ
（ｔ＋τ５）を求める（ステップＳ１２１）。

【０２６２】続いて、Ｒａｋｅ合成器２０４は、パス同
定部２１４のＰＮ符号位相差レジスタＢとＧの情報に従
い、先のステップＳ１１８で求めたｂ²ｇ（ｔ−τ０）
で示されるピークの位置をｈ²ｇ（ｔ−τ５）に同期さ
せ、ｂ²ｇ（ｔ−τ０＋τ５）を求める（ステップＳ１
２２）。

【０２６３】次いで、Ｒａｋｅ合成器２０４は、パス同
定部２１４のＰＮ符号位相差レジスタＣとＧの情報に従
い、先のステップＳ１１９で求めたｃ²ｇ（ｔ−τ１）
で示されるピークの位置をｈ²ｇ（ｔ−τ５）に同期さ
せ、ｃ²ｇ（ｔ−τ１＋τ５）を求める（ステップＳ１
２３）。

【０２６４】また、Ｒａｋｅ合成器２０４は、同様にパ
ス同定部２１４のＰＮ符号位相差レジスタＤ，Ｅ，Ｇの
情報に従い、ｄ²ｇ（ｔ−τ２）、ｅ²ｇ（ｔ−τ３）
で示されるそれぞれのピークの位置をｈ²ｇ（ｔ−τ
５）に同期させ、ｄ²ｇ（ｔ−τ２＋τ５）、ｅ²ｇ
（ｔ−τ３＋τ５）を求める。

【０２６５】続いて、Ｒａｋｅ合成器２０４は、パス同
定部２１４のＰＮ符号位相差レジスタＦ，Ｇの情報に従
い、ｆ²ｇ（ｔ−τ４）で示されるピークの位置をｈ²
ｇ（ｔ−τ５）に同期させ、ｆ²ｇ（ｔ−τ４＋τ５）
を求める（ステップＳ１２４）。

【０２６６】最後に、ステップＳ１２１〜ステップＳ１
２４にて求められた７個のパスを合成する（ステップＳ
１２５）。ここでは、７個のマルチパスの波形を合成す
る。すなわち、ａ²ｇ（ｔ＋τ５）＋ｂ²ｇ（ｔ−τ０
＋τ５）＋ｃ²ｇ（ｔ−τ１＋τ５）＋ｄ²ｇ（ｔ−τ
２＋τ５）＋ｅ²ｇ（ｔ−τ３＋τ５）＋ｆ²ｇ（ｔ−
τ４＋τ５）＋ｈ²ｇ（ｔ）を求める。

【０２６７】そして、ステップＳ１２６でこの合成波を
出力し動作を終了する。

【０２６８】以上のステップＳ１２１からステップＳ１
２５の動作がマルチパスを７個とした場合のＲａｋｅ合
成器２０４の同期加算の動作である。

【０２６９】上記構成のベースバンド処理部２００にお
いて、同期捕捉部２０１ではすべてアナログ処理され、
データ復調部２０１においてはＲａｋｅ合成器２０４ま
でがアナログ処理され、該Ｒａｋｅ合成器２０４の出力
のみがデジタル処理されることになる。

【０２７０】一般に、ベースバンド処理部２００におけ
る処理をすべてデジタル処理した場合、全体の消費電力
のうち、同期捕捉部２０１のマッチトフィルタ２１１が
約６０％、Ａ／Ｄ変換器２０５が約３０％、他の処理部
が約１０％を占めている。それゆえ、上記構成のスペク
トル拡散通信装置のように、ベースバンド処理部２００
のほとんどの処理をアナログ処理すれば、ベースバンド
処理部２００の処理をすべてデジタル処理した場合に比
べて消費電力を大幅に削減することができる。

【０２７１】しかも、上記構成のスペクトル拡散通信装
置に備えられているベースバンド処理部２００によれ
ば、図５に示すように、同期捕捉部２０１は、マッチト
フィルタ２１１の出力側に、該マッチトフィルタ２１１
により検出され、且つＰｏｗｅｒ計算部２１２にて得ら
れた複数のピークの連続する複数周期の平均値を求める
ための平均化処理部２１３と、平均化されたピーク値に
基づいて、受信したアナログスペクトル拡散信号のパス
を同定するパス同定部２１４とを備えていることで、ア
ナログスペクトル拡散信号の複数のピーク位置から該ア
ナログスペクトル拡散信号のパスを同定することにな
る。

【０２７２】これにより、従来のように、受信したアナ
ログ信号の一つのピーク位置でのみパスを同定する方法
に比べて、受信したアナログ信号のパスを正確に同定す
ることができるので、結果としてスペクトル拡散通信装
置におけるアナログスペクトル拡散信号の受信精度を向
上させることができる。

【０２７３】なお、本実施の形態では、図５に示すよう
に、ベースバンド処理部２００においてアナログ信号を
デジタル信号に変換するためのＡ／Ｄ変換器２０５が上
述したとＲａｋｅ合成器２０４の出力側に設けられてい
たが、これに限定するものではない。これは、上述のよ
うに、ベースバンド処理部２００の処理をすべてデジタ
ル処理した場合に比べて消費電力を大幅に削減する場合
には、デジタル処理した場合に消費電力が非常に多くな
るマッチトフィルタ２１１をアナログ処理で実現し、該
マッチトフィルタ２１１の後段のいずれかの位置でＡ／
Ｄ変換を行えばよいからである。

【０２７４】それゆえ、ベースバンド処理部２００にお
けるＡ／Ｄ変換器２０５の配設位置は、種々考えられ
る。以下に、Ａ／Ｄ変換器２０５をベースバンド処理部
２００内の種々の位置に配置した例について説明する。

【０２７５】まず、同期捕捉部２０１にＡ／Ｄ変換器２
０５を設けた例について、図３０ないし図３４を参照し
ながら以下に説明する。なお、説明の便宜上、以下の説
明においては、図５に示す同期捕捉部２０１およびデー
タ復調部２０２に使用されている部材と同一機能を有す
る部材を含むものとし、各部材の説明は省略する。

【０２７６】〔実施の形態２〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３０に示すように、Ａ／Ｄ変換器２０５を、平均
化処理部２１３とパス同定部２１４との間に配置した構
成の同期捕捉部２０１ａを有している。

【０２７７】上記の同期捕捉部２０１ａでは、マッチト
フィルタ２１１、Ｐｏｗｅｒ計算部２１２、平均化処理
部２１３のブロックの入力段にはアナログ信号が入力さ
れ、これらのブロックにおいては受信したアナログスペ
クトル拡散信号を基にしたアナログ信号処理が行われ
る。一方、平均化処理部２１３の出力段に、上記したＡ
／Ｄ変換器２０５を配置することにより、パス同定部２
１４においては、デジタル信号処理が行われることにな
る。

【０２７８】したがって、同期捕捉部２０１ａのパス同
定部２１４から出力される信号は、データ復調部２０２
に入力される前にデジタル化されることになる。つま
り、上記パス同定部２１４は、デジタル処理を実現する
ための回路にする必要がある。

【０２７９】なお、このときのデータ復調部２０２の構
成は、図５に示すようにＲａｋｅ合成器２０４の出力段
にＡ／Ｄ変換器２０５を設けたものでも良く、他の構成
であっても良い。以下に示す各種の同期捕捉部において
も同様である。

【０２８０】上記の構成において、Ａ／Ｄ変換器２０５
が平均化処理部２１３の出力段に配置されていることに
より、該平均化処理部２１３で平均化処理を行っている
間、Ａ／Ｄ変換器２０５の動作を停止させることができ
る。例えば、平均化処理部２１３での平均化の回数が４
回の場合には、Ａ／Ｄ変換器２０５を平均化処理部２１
３の前段に配置した場合に比べて消費電力は１／４とな
る。

【０２８１】したがって、ベースバンド処理部２００の
処理をすべてデジタル処理した場合、比較的消費電力の
多いＡ／Ｄ変換器２０５の消費電力を低減できるので、
ベースバンド処理部２００の消費電力全体を低減するこ
とができる。

【０２８２】〔実施の形態３〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３１に示すように、Ａ／Ｄ変換器２０５を、Ｐｏ
ｗｅｒ計算部２１２と平均化処理部２１３との間に配置
した構成の同期捕捉部２０１ｂを有している。

【０２８３】上記同期捕捉部２０１ｂでは、マッチトフ
ィルタ２１１、Ｐｏｗｅｒ計算部２１２のブロックの入
力段にはアナログ信号が入力され、これらのブロックに
おいてはアナログ信号処理が行われる。一方、Ｐｏｗｅ
ｒ計算部２１２の出力段にＡ／Ｄ変換器２０５が配置さ
れることにより、平均化処理部２１３、パス同定部２１
４のブロックにおいては、デジタル信号処理が行われ
る。

【０２８４】したがって、上記平均化処理部２１３およ
びパス同定部２１４は、デジタル処理を実現するための
回路にする必要がある。そして、同期捕捉部２０１ｂの
パス同定部２１４から出力される信号は、データ復調部
２０２に入力される前にデジタル化されることになる。

【０２８５】一般に、受信信号にＩ信号成分、Ｑ信号成
分がある場合、Ｐｏｗｅｒ計算部２１２では２系統の処
理を行い１系統の信号を出力するようになっている。つ
まり、Ｐｏｗｅｒ計算部２１２の前段にＡ／Ｄ変換器２
０５を配置した場合には、Ｉ，Ｑ２系統分のＡ／Ｄ変換
器２０５を配置する必要がある。

【０２８６】しかしながら、上記のように、Ｐｏｗｅｒ
計算部２１２の後段でＡ／Ｄ変換処理を行えば、Ａ／Ｄ
変換器２０５は１個で済む。つまり、Ｐｏｗｅｒ計算部
２１２で処理された１系統の出力に対してのみＡ／Ｄ変
換を行えばよいので、該Ｐｏｗｅｒ計算部２１２の後段
には１個のＡ／Ｄ変換器２０５を配置すればよいことに
なる。

【０２８７】したがって、Ｐｏｗｅｒ計算部２１２の前
段でＡ／Ｄ変換を行う場合に比べて、Ａ／Ｄ変換器２０
５の個数を減らすことができるので、ベースバンド処理
部２００における消費電力の低減することができる。

【０２８８】〔実施の形態４〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３２に示すように、Ａ／Ｄ変換器２０５を、マッ
チトフィルタ２１１とＰｏｗｅｒ計算部２１２との間に
配置した構成の同期捕捉部２０１ｃを有している。

【０２８９】上記同期捕捉部２０１ｃでは、マッチトフ
ィルタ２１１の入力段にはアナログ信号が入力され、こ
のブロックにおいてはアナログ信号処理が行われる。一
方、マッチトフィルタ２１１の出力段にＡ／Ｄ変換器２
０５が配置されることにより、Ｐｏｗｅｒ計算部２１
２、平均化処理部２１３、パス同定部２１４のブロック
においては、デジタル信号処理が行われる。

【０２９０】したがって、上記Ｐｏｗｅｒ計算部２１
２、平均化処理部２１３、パス同定部２１４は、デジタ
ル処理を実現するための回路にする必要がある。そし
て、同期捕捉部２０１ｃのパス同定部２１４から出力さ
れる信号は、データ復調部２０２に入力される前にデジ
タル化されることになる。

【０２９１】上記の構成において、ベースバンド処理部
２００の消費電力の半分以上を占めるマッチトフィルタ
２１１の後段にＡ／Ｄ変換器２０５が配置されているの
で、該ベースバンド処理部２００の処理をすべてデジタ
ル処理した場合の消費電力の数分の１にすることができ
る。

【０２９２】また、マッチトフィルタ２１１をアナログ
処理で実現する場合、デジタル処理で実現する場合に比
べて回路規模を小さくすることができる。

【０２９３】したがって、ベースバンド処理部２００に
おける消費電力を低減させると共に、回路規模の縮小化
を図ることができるので、結果として、スペクトル拡散
通信装置の消費電力の低減と、装置の小型化を可能でき
る。

【０２９４】〔実施の形態５〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３３に示すように、Ａ／Ｄ変換器２０５を、Ｐｏ
ｗｅｒ計算部２１２とパス同定部２１４との間に配置し
た同期捕捉部２０１ｄを有している。

【０２９５】上記同期捕捉部２０１ｄでは、マッチトフ
ィルタ２１１、Ｐｏｗｅｒ計算部２１２のブロックの入
力段にはアナログ信号が入力され、これらのブロックに
おいてはアナログ信号処理が行われる。一方、同期捕捉
部２０１ｄのＰｏｗｅｒ計算部２１２の出力段に、Ａ／
Ｄ変換器２０５が配置されていることにより、パス同定
部２１４のブロックにおいては、デジタル信号処理が行
われる。

【０２９６】したがって、上記パス同定部２１４は、デ
ジタル処理を実現するための回路にする必要がある。そ
して、同期捕捉部２０１ｄのパス同定部２１４から出力
される信号は、データ復調部２０２に入力される前にデ
ジタル化されることになる。

【０２９７】また、上記同期捕捉部２０１ｄでは、マッ
チトフィルタ２１１の出力をＰＮ符号数周期にわたって
平均化せずに、１周期のみのマッチトフィルタ２１１の
出力によりパス同定の動作を行うようになっているの
で、前述の平均化処理部２１３を設けていない。

【０２９８】また、同期捕捉部２０１ｄのパス同定部２
１４から出力される信号は、データ復調部２０２に入力
される前にデジタル化されることになる。

【０２９９】上記の構成において、Ａ／Ｄ変換器２０５
は、Ｐｏｗｅｒ計算部２１２の後段に配置されているの
で、前述のように、ベースバンド処理部２００の処理を
すべてデジタル処理で行った場合に比べて消費電力を大
幅に削減することができる。

【０３００】また、上記の同期捕捉部２０１ｄでは、平
均化処理部２１３が設けられていないので、該ベースバ
ンド処理部２００での消費電力の低減と、回路規模の縮
小化を図ることができる。

【０３０１】〔実施の形態６〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３４に示すように、Ａ／Ｄ変換器２０５を、マッ
チトフィルタ２１１とＰｏｗｅｒ計算部２１２との間に
配置した同期捕捉部２０１ｅを有している。

【０３０２】上記同期捕捉部２０１ｅでは、マッチトフ
ィルタ２１１の入力段にはアナログ信号が入力され、こ
のブロックにおいてはアナログ信号処理が行われる。一
方、マッチトフィルタ２１１の出力段にＡ／Ｄ変換器２
０５が配置されていることにより、Ｐｏｗｅｒ計算部２
１２、パス同定部２１４のブロックにおいては、デジタ
ル信号処理が行われる。

【０３０３】したがって、上記Ｐｏｗｅｒ計算部２１２
およびパス同定部２１４は、デジタル処理を実現するた
めの回路にする必要がある。そして、同期捕捉部２０１
ｅのパス同定部２１４から出力される信号は、データ復
調部２０２に入力される前にデジタル化されることにな
る。

【０３０４】また、この同期捕捉部２０１ｅにおいて
も、図３３に示す同期捕捉部２０１ｄと同様に、マッチ
トフィルタ２１１の出力をＰＮ符号数周期にわたって平
均化せずに、１周期のみのマッチトフィルタ２１１の出
力によりパス同定の動作を行うようになっている。した
がって、上記同期捕捉部２０１ｅにおいても、平均化処
理部２１３を設けていない。

【０３０５】また、同期捕捉部２０１ｅのパス同定部２
１４から出力される信号は、データ復調部２０２に入力
される前にデジタル化されることになる。

【０３０６】上記の構成によれば、図３２で示した同期
捕捉部２０１ｃの場合と同様に、ベースバンド処理部２
００の消費電力の半分以上を占めるマッチトフィルタ２
１１の後段にＡ／Ｄ変換器２０５が配置されているの
で、該ベースバンド処理部２００の処理をすべてデジタ
ル処理した場合の消費電力の数分の１にすることができ
る。

【０３０７】また、平均化処理部２１３を設けていない
ので、これによってもベースバンド処理部２００におけ
る消費電力を低減することができる。そして、マッチト
フィルタ２１１をアナログ処理で実現する場合、デジタ
ル処理で実現する場合に比べて回路規模を小さくするこ
とができる。しかも、上述のように、同期捕捉部２０１
ｅに平均化処理部２１３が設けられていないので、この
分ベースバンド処理部２００の回路規模をさらに小さく
することができる。

【０３０８】したがって、ベースバンド処理部２００に
おける消費電力を低減させると共に、回路規模の縮小化
を図ることができるので、結果として、スペクトル拡散
通信装置の消費電力の低減と、装置の小型化を可能でき
る。

【０３０９】上記の実施の形態２ないし６における同期
捕捉部２０１ａ〜２０１ｅにおける信号処理の流れは、
前記の実施の形態１とほとんど同じである。

【０３１０】すなわち、図１３のフローチャートで、上
述した同期補足部でのＡ／Ｄ変換のステップは、ステッ
プＳ２５の処理の後に、ステップＳ１５の処理の後に、
ステップＳ１４の処理の後に、それぞれはいることにな
る。また、平均化処理部の構成のない同期補足部の動作
は、図１３のフローチャートにおいて、ステップＳ１７
のＬをＬ＝２とし、平均化処理をおこなっているステッ
プＳ２２からステップＳ２５の処理を除いたものとな
る。

【０３１１】また、ベースバンド処理部２００におい
て、同期捕捉部２０１にてＡ／Ｄ変換を行うのではな
く、データ復調部２０２にてＡ／Ｄ変換を行う場合につ
いて以下に説明する。

【０３１２】〔実施の形態７〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３５に示すように、すべてのブロックにおいてア
ナログ信号が入力され、アナログ信号処理が行われる構
成の同期捕捉部２０１ｆを有している。そして、同期捕
捉部２０１ｆからデータ復調部２０２にはアナログ信号
が転送されるようになっている。

【０３１３】〔実施の形態８〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３６に示すように、図３５に示す同期捕捉部２０
１ｆと同様に、すべてのブロックにおいてアナログ信号
が入力され、アナログ信号処理が行われる構成の同期捕
捉部２０１ｇを有している。そして、同期捕捉部２０１
ｇからデータ復調部２０２にはアナログ信号が転送され
るようになっている。

【０３１４】しかも、上記同期捕捉部２０１ｇでは、マ
ッチトフィルタ２１１の出力をＰＮ符号数周期にわたっ
て平均化せずに、１周期のみのマッチトフィルタ２１１
の出力によりパス同定の動作を行うようになっている。
したがって、上記同期捕捉部２０１ｇにおいて、平均化
処理部２１３を設けていない。

【０３１５】また、本願発明では、ベースバンド処理部
２００の何れかでＡ／Ｄ変換を行うことを前提としてい
るので、図３５および図３６に示すデータ復調部２０２
の何れかにおいてＡ／Ｄ変換が行われることになる。

【０３１６】以下に、データ復調部２０２におけるＡ／
Ｄ変換器２０５の配設位置を種々変更した場合について
説明する。なお、以下において説明するデータ復調部
は、図５に示すデータ復調部２０２と同じ機能を有する
部材で構成されているので、それぞれの部材には同一の
符号を付記し、その説明は省略する。また、同期捕捉部
については、Ａ／Ｄ変換器２０５を備えていない図５に
示す同期捕捉部２０１と同じ構成のものを前提として記
載するが、これに限定されず、前述の図３０〜３４で示
したようにＡ／Ｄ変換器２０５を備えたものを使用して
も良い。

【０３１７】〔実施の形態９〕本実施の形態に係るスペ
クトル拡散通信装置に備えられたベースバンド処理部
は、図３７に示すように、前述の図５に示すものと同じ
であり、Ａ／Ｄ変換器２０５を、Ｒａｋｅ合成器２０４
の出力段に配置した構成のデータ復調部２０２を有して
いる。

【０３１８】上記データ復調部２０２では、復調回路２
０３の入力段、すなわち同期追跡部２１５、逆拡散部２
１７の入力段、そしてＲａｋｅ合成器２０４の入力段に
はアナログ信号が入力され、これらのブロックにおいて
はアナログ信号処理が行われる。一方、データ復調部２
０２のＲａｋｅ合成器２０４の出力段にはＡ／Ｄ変換器
２０５が配置されていることにより、ベースバンド処理
部２００の最終出力のみデジタル信号化するようになっ
ている。

【０３１９】したがって、データ復調部２０２を構成す
る同期追跡部２１５、逆拡散部２１７、Ｒａｋｅ合成器
２０４における処理はすべてアナログ処理で行われるこ
とになる。

【０３２０】上記の構成によれば、データ復調部２０２
においてほとんどの部分でアナログ信号処理になってい
るので、全ての部分でデジタル信号処理を行うようにし
た場合よりも消費電力を抑えることができる。

【０３２１】しかも、データ復調部２０２の処理をすべ
てデジタル処理で行った場合に比べて、回路の面積、消
費電力を約３割小さくすることができる。

【０３２２】〔実施の形態１０〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図３８に示すように、Ａ／Ｄ変換器２０５を、逆拡
散部２１７とＲａｋｅ合成器２０４との間に配置した構
成のデータ復調部２０２ａを有している。

【０３２３】上記データ復調部２０２ａでは、復調回路
２０３の入力段、すなわち同期追跡部２１５、逆拡散部
２１７の入力段には、アナログ信号が入力され、該復調
回路２０３においてはアナログ信号処理が行われる。一
方、復調回路２０３の逆拡散部２１７の出力段にＡ／Ｄ
変換器２０５が配置されているので、Ｒａｋｅ合成器２
０４のブロックにおいてはデジタル信号処理が行われ
る。

【０３２４】したがって、Ｒａｋｅ合成器２０４は、デ
ジタル処理を実現するための回路にする必要がある。

【０３２５】同期追跡部２１５をデジタル化した場合、
該同期追跡部２１５の前段に配置されるＡ／Ｄ変換器２
０５の動作速度を非常に早くしなければならない。逆拡
散部２１７においてアナログ処理されていれば、逆拡散
部２１７の後段に設けられたＡ／Ｄ変換器２０５の動作
速度を上記のように速くする必要がない。

【０３２６】しかも、同期追跡部２１５のループフィル
タの直前にＡ／Ｄ変換器２０５を配置した場合、拡散コ
ード生成器２１６からの拡散コードであるＥ−ｃｏｄｅ
と乗算する入力信号、Ｌ−ｃｏｄｅと乗算する入力信号
をＡ／Ｄ変換する必要がなく、Ｅ−ｃｏｄｅと入力信号
の乗算結果と、Ｌ−ｃｏｄｅと入力信号の乗算結果との
差を計算した後の値に対してＡ／Ｄ変換器は１個で済
む。さらに、Ａ／Ｄ変換器の前にアナログ処理を行う積
分器を設けることにより、この場合、Ａ／Ｄ変換器２０
５の速度ｆｃが、ＰＮ符号の周期分の１に遅くなる。例
えば、周期が２５６タップの場合、ｆｃ／２５６とな
る。

【０３２７】具体的には、同期追跡部２１５あるいは逆
拡散部２１７の前段でＡ／Ｄ変換する場合、Ａ／Ｄ変換
器２０５は４倍〜１０倍の４ｆｃ〜１０ｆｃとなり、逆
拡散部２１７の後段でＡ／Ｄ変換する場合、Ａ／Ｄ変換
器２０５の速度がＰＮ符号の周期分の１に遅くなる（ｆ
ｃ／２５６）。

【０３２８】したがって、図３８に示すデータ復調部２
０２ａによれば、Ａ／Ｄ変換器２０５の動作速度を遅く
できる分だけ消費電力の低減が図れる。

【０３２９】〔実施の形態１１〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図３９に示すように、Ａ／Ｄ変換器２０５を、復調
回路２０３の同期追跡部２１５の入力段と、Ｒａｋｅ合
成器２０４の出力段との２箇所に配置された構成のデー
タ復調部２０２ｂを有している。すなわち、上記データ
復調部２０２ｂは、図３１に示すデータ復調部２０２の
構成に加えて、同期追跡部２１５の入力段にＡ／Ｄ変換
器２０５が配置された構成となっている。

【０３３０】上記データ復調部２０２ｂでは、逆拡散部
２１７、Ｒａｋｅ合成器２０４のブロックの入力段には
アナログ信号が入力され、これらのブロックにおいて
は、すべてアナログ信号処理が行われる。一方、復調回
路２０３の同期追跡部２１５の入力段と、Ｒａｋｅ合成
器２０４の出力段とにそれぞれＡ／Ｄ変換器２０５が配
置されていることにより、同期追跡部２１５においてデ
ジタル信号処理が行われると共に、ベースバンド処理部
２００における最終出力がデジタル化される。

【０３３１】したがって、上記同期追跡部２１５は、デ
ジタル処理を実現するための回路にする必要がある。

【０３３２】〔実施の形態１２〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４０に示すように、Ａ／Ｄ変換器２０５を、同期
追跡部２１５の入力段と、逆拡散部２１７の出力段との
２箇所に配置された構成のデータ復調部２０２ｃを有し
ている。すなわち、上記データ復調部２０２ｃは、図３
８に示すデータ復調部２０２ａの構成に加えて、同期追
跡部２１５の入力段にＡ／Ｄ変換器２０５が配置されて
いる。

【０３３３】上記データ復調部２０２ｃでは、逆拡散部
２１７のブロックの入力段にはアナログ信号が入力さ
れ、このブロックにおいてはアナログ信号処理が行われ
る。一方、同期追跡部２１５の入力段と、逆拡散部２１
の出力段部とにＡ／Ｄ変換器２０５が配置されているこ
とにより、同期追跡部２１５、拡散コード生成器２１
６、およびＲａｋｅ合成器２０４においては、デジタル
信号処理が行われる。

【０３３４】したがって、図３９で示したデータ復調部
２０２ｂと同様に、データ復調部２０２ｃのほとんどの
ブロックでデジタル処理が行われることになる。

【０３３５】ところで、図３７ないし図４０では、同期
捕捉部２０１における同期位置の微調整を行うために同
期追跡部２１５が設けられている。しかしながら、通
常、同期捕捉部２０１で求められた同期位置に対して微
調整を行わなくても実用に耐え得るものである。そこ
で、以下の例では、同期追跡部２１５を設けない場合に
ついて説明する。

【０３３６】〔実施の形態１３〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４１に示すように、図３７に示すデータ復調部２
０２の復調回路２０３に代えて、復調回路２０３ａを備
えた構成のデータ復調部２０２ｄを有している。

【０３３７】つまり、上記復調回路２０３ａは、復調回
路２０３では備えられていた同期追跡部２１５が設けら
れていない。すなわち、この復調回路２０３ａは、同期
捕捉部２０１における同期位置の微調整を行う機能を有
していない場合を示している。

【０３３８】上記のデータ復調部２０２ｄでは、Ｒａｋ
ｅ合成器２０４の出力段にＡ／Ｄ変換器２０５が配置さ
れている。この場合、逆拡散部２１７、Ｒａｋｅ合成器
２０４のブロックの入力段にはアナログ信号が入力さ
れ、これらブロックにおいてはアナログ信号処理が行わ
れる。一方、Ｒａｋｅ合成器２０４の出力段には、Ａ／
Ｄ変換器２０５が配置されていることにより、該Ｒａｋ
ｅ合成器２０４の出力はデジタル化され、データ復調部
２０２ｄの最終出力のみデジタル信号化する。

【０３３９】〔実施の形態１４〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４２に示すように、図３８に示すデータ復調回路
２０２ａの復調回路２０３の代わりに、復調回路２０３
ａを備えた構成のデータ復調部２０２ｅを有している。
上記データ復調部２０２ｅは、上述のデータ復調部２０
２ｄと同様に、同期追跡部２１５を設けていない構成と
なっている。

【０３４０】上記のデータ復調部２０２ｅでは、復調回
路２０３ａの逆拡散部２１７とＲａｋｅ合成器２０４と
の間にＡ／Ｄ変換器２０５が配置されている。この場
合、逆拡散部２１７のブロックの入力段にはアナログ信
号が入力され、このブロックにおいてはアナログ信号処
理が行われる。一方、逆拡散部２１７の出力段にＡ／Ｄ
変換器２０５が配置されていることにより、Ｒａｋｅ合
成器２０４のブロックにおいてはデジタル信号処理が行
われる。

【０３４１】したがって、実施の形態１３および１４に
示す復調回路２０３ａでは、いずれも同期追跡部２１５
が設けられていない。このため、受信信号に対する追跡
処理精度が若干低下するものの回路規模を小さくするこ
とができる。

【０３４２】ところで、図３７ないし図４２において
は、逆拡散部２１７にて逆拡散された複数の信号をＲａ
ｋｅ合成器２０４にて合成し、ベースバンド処理部２０
０の出力波としていた。これは、マルチパスを考慮し、
それぞれのパスを合成することにより、Ｓ／Ｎを向上さ
せるという効果を奏するためである。したがって、特に
合成しなくても、スペクトル拡散通信装置としての機能
を損なうことはない。

【０３４３】以下に、Ｒａｋｅ合成器２０４を設けない
データ復調部について説明する。

【０３４４】〔実施の形態１５〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４３に示すように、図３７に示すデータ復調部２
０２においてＲａｋｅ合成器２０４を設けていない構成
のデータ復調部２０２ｆを有している。すなわち、上記
データ復調部２０２ｆは、逆拡散部２１７の出力段にＡ
／Ｄ変換器２０５が配置された構成であり、このＡ／Ｄ
変換器２０５の出力をベースバンド処理部２００の出力
としている。

【０３４５】したがって、上記データ復調部２０２ｆで
は、復調回路２０３の入力段である同期追跡部２１５、
逆拡散部２１７のブロックの入力段にはアナログ信号が
入力され、これらのブロックにおいてはアナログ信号処
理が行われる。一方、復調回路２０３の逆拡散部２１７
の出力段にＡ／Ｄ変換器２０５が配置されていることに
より、該Ａ／Ｄ変換器２０５からＲａｋｅ合成しないで
最も大きい振幅のパスのデジタル信号のみを出力する。
この出力を、データ復調部２０２ｆの出力とする。

【０３４６】〔実施の形態１６〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４４に示すように、図３９に示すデータ復調部２
０２ｂにおいてＲａｋｅ合成器２０４を設けていない構
成のデータ復調部２０２ｇを有している。すなわち、デ
ータ復調部２０２ｇは、復調回路２０３の同期追跡部２
１５の入力段にＡ／Ｄ変換器２０５が配置されると共
に、復調回路２０３の逆拡散部２１７の出力段にＡ／Ｄ
変換器２０５が配置された構成であり、上記逆拡散部２
１７の出力段に設けられたＡ／Ｄ変換器２０５の出力を
ベースバンド処理部２００の出力としている。

【０３４７】したがって、上記データ復調部２０２ｇで
は、逆拡散部２１７のブロックの入力段にはアナログ信
号が入力され、この機能ブロックにおいてはアナログ信
号処理が行われる。一方、復調回路２０３の同期追跡部
２１５の入力段と、逆拡散部２１７の出力段とにそれぞ
れＡ／Ｄ変換器２０５が配置されていることにより、復
調回路２０３の同期追跡部２１５のブロックにおいては
デジタル信号処理が行われると共に、逆拡散部２１７で
逆拡散された信号がデジタル化される。そして、上記逆
拡散部２１７にてデジタル化された信号のうち、最も大
きい振幅のパスの信号のみをデータ復調部２０２ｇの出
力とする。

【０３４８】〔実施の形態１７〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４５に示すように、図４１に示すデータ復調部２
０２ｄにおいてＲａｋｅ合成器２０４を設けていない構
成のデータ復調部２０２ｈを有している。すなわち、デ
ータ復調部２０２ｈは、復調回路２０３ａの逆拡散部２
１７の出力段のみにＡ／Ｄ変換器２０５が配置された構
成となっている。これは、上述のように、上記復調回路
２０３ａは、同期捕捉部２０１における同期位置の微調
整を行う機能を有していない場合を示している。

【０３４９】上記データ復調部２０２ｈでは、復調回路
２０３ａの逆拡散部２１７のブロックの入力段にはアナ
ログ信号が入力され、このブロックにおいてはアナログ
信号処理が行われる。一方、復調回路２０３ａの逆拡散
部２１７の出力段に、Ａ／Ｄ変換器２０５が配置されて
いることにより、逆拡散部２１７にて逆拡散された信号
をデジタル化したものを出力するようになっている。す
なわち、上記データ復調部２０２ｈでは、Ｒａｋｅ合成
しないで最も大きい振幅のパスの信号のみで該データ復
調部２０２ｈの出力としている。

【０３５０】上述した実施の形態１５ないし１７に示す
データ復調部２０２ｆないし２０２ｈでは、いずれもＲ
ａｋｅ合成器２０４を設けていないので、このＲａｋｅ
合成器２０４が消費する分の電力を削減することができ
る。

【０３５１】しかも、Ｒａｋｅ合成器２０４が設けられ
ていない分の回路規模も縮小することができる。

【０３５２】ここで、本願発明で最も簡略化したベース
バンド処理部２００の例について図４６を参照しながら
以下に説明する。

【０３５３】〔実施の形態１８〕本実施の形態に係るス
ペクトル拡散通信装置に備えられたベースバンド処理部
は、図４６に示すように、同期捕捉部２０１ｈはマッチ
トフィルタ２１１のみを含み、データ復調部２０２ｉは
Ａ／Ｄ変換器２０５のみを含む構成となっている。そし
て、上記Ａ／Ｄ変換器２０５は、上記マッチトフィルタ
２１１のピーク値をＡ／Ｄ変換することになる。

【０３５４】上記構成のベースバンド処理部では、必要
最小限の構成要素を有しているだけなので、回路規模を
非常に小さくすることができると共に、消費電力を大幅
に削減できる。

【０３５５】上述のデータ復調部に関する各実施の形態
９ないし１７において、データ復調部における信号処理
の流れは、前記の実施の形態１の図２８および図２９で
示したフローチャートとほとんど同じである。但し異な
る部分は、以下の通りである。

【０３５６】図２８に示すフローチャートで、上述した
同期追跡部２１５でのＡ／Ｄ変換のステップは、ステッ
プＳ５７の処理の前にはいることになり、ステップＳ５
７においてはデジタルデータの受信波が入力されること
になる。

【０３５７】図２９に示すフローチャートで、上述した
同期追跡部２１５でのＡ／Ｄ変換のステップは、ステッ
プＳ１１６の後に、ステップＳ１２５の後にそれぞれは
いることになる。なお、Ｒａｋｅ合成をしない場合に
は、図２９に示すフローチャートにおいて、ステップＳ
１０１からステップＳ１０４、およびステップＳ１２６
の処理となる。

【０３５８】以上のように、本願発明のスペクトル拡散
通信装置では、アナログスペクトル拡散信号がベースバ
ンド処理部に入力された場合、該ベースバンド処理部の
出力までに、少なくとも１個のＡ／Ｄ変換器を有するた
め、同期捕捉部とデータ復調部の各々の構成の少なくと
も１個は、アナログ処理を行い、その後デジタル変換す
ることになるので、ＰＮ符号のチップレートの２〜３倍
でＡ／Ｄ変換する高速Ａ／Ｄ変換の動作、サンプルホー
ルドの動作が軽減されることになる。

【０３５９】また、本願発明のスペクトル拡散通信装置
によれば、従来のすべてデジタル信号処理した場合に比
べ消費電力が少なく、携帯端末での充電池をより小さい
ものとすることができる。さらに、ベースバンド処理部
の実装部分の面積を小さくすることができ、スペクトル
拡散通信装置を低消費電力で小型にできる。

【０３６０】なお、上述した各実施の形態では、同期補
足部とテータ復調部とを別々に説明したが、これらを適
宜組み合わせてもよく、また、上述した各実施の形態で
は、スペクトル拡散通信装置の受信側のみについて説明
したが、スペクトル拡散送信装置を同一装置内に設けて
もよい。

【０３６１】一般に、同期捕捉部およびデータ復調部の
両方の入力手段にＡ／Ｄ変換器が配置されている場合、
必要とするＡ／Ｄ変換器の動作速度は微調整（同期追
跡）を行うデータ復調部のほうが速い。

【０３６２】このため、ベースバンド処理部を同期捕捉
部とデータ復調部の入力部分で共通のＡ／Ｄ変換器で設
計する場合、同期捕捉部のＡ／Ｄ変換器の動作速度を、
データ復調部のＡ／Ｄ変換器の動作速度に合わせるよう
に設計する。この場合、すべてのＡ／Ｄ変換器の動作速
度は最も高速で消費電力も大きい。

【０３６３】しかしながら、同期捕捉部とデータ復調部
とで分けてＡ／Ｄ変換器を使う場合には、本願のよう
に、Ａ／Ｄ変換器の速度を各々必要最低限の速度まで遅
くし、動作速度を分けて設計すればよく、この結果、消
費電力も必要最小限の値にすることができる。

【０３６４】

【発明の効果】請求項１の発明のスペクトル拡散通信装
置は、以上のように、受信したアナログスペクトル拡散
信号をベースバンド処理部でデジタル信号に変換して、
該デジタル信号を情報復調部で復調するスペクトル拡散
通信装置において、上記ベースバンド処理部は、受信し
たアナログスペクトル拡散信号から同期捕捉を行う同期
捕捉部と、該同期捕捉部による結果に基づいて受信した
アナログスペクトル拡散信号の復調を行う復調回路を有
するデータ復調部とを備え、上記同期捕捉部は、受信し
たアナログスペクトル拡散信号のピーク位置を検出する
ためのマッチトフィルタを少なくとも有すると共に、上
記データ復調部は、上記復調回路からの出力信号をデジ
タル信号に変換するＡ／Ｄ変換器を有している構成であ
る。

【０３６５】それゆえ、少なくとも、上記マッチトフィ
ルタの処理はアナログ処理であることにより、ベースバ
ンド処理部における消費電力を大幅に削減することがで
きる。

【０３６６】しかも、アナログ処理を行うようにマッチ
トフィルタを設計した場合、マッチトフィルタの処理を
デジタル処理した場合に比べて、回路規模を小さくする
ことができるという効果を奏する。

【０３６７】請求項２の発明のスペクトル拡散通信装置
は、以上のように、請求項１の構成に加えて、同期捕捉
部は、マッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの
連続する複数周期の平均値を求めるための平均化処理部
と、平均化されたピーク値に基づいて、受信したアナロ
グスペクトル拡散信号のパスを同定するパス同定部とを
備え、上記マッチトフィルタの出力の直後にＡ／Ｄ変換
器が配置されている構成である。

【０３６８】それゆえ、請求項１の構成による効果に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された複数のピーク
について連続する複数周期のピークから平均値を求める
ための平均化処理部と、平均化されたピーク値に基づい
て、受信したアナログスペクトル拡散信号のパスを同定
するパス同定部とを備えていることで、アナログスペク
トル拡散信号の複数周期のピーク値から該アナログスペ
クトル拡散信号のパスを同定することになり、結果とし
てアナログスペクトル拡散信号の受信精度を向上させる
ことができる。

【０３６９】しかも、ベースバンド処理部の消費電力の
半分以上を占めるマッチトフィルタの後段にＡ／Ｄ変換
器が配置されているので、該ベースバンド処理部の処理
をすべてデジタル処理した場合の消費電力の数分の１に
することができるという効果を奏する。

【０３７０】請求項３の発明のスペクトル拡散通信装置
は、以上のように、請求項１の構成に加えて、同期捕捉
部は、マッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの
連続する複数周期の平均値を求めるための平均化処理部
と、平均化されたピーク値に基づいて、受信したアナロ
グスペクトル拡散信号のパスを同定するパス同定部とを
備え、上記Ｐｏｗｅｒ計算部の出力直後にＡ／Ｄ変換器
が配置されている構成である。

【０３７１】それゆえ、請求項１の構成による効果に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された複数のピーク
について連続する複数周期のピークから平均値を求める
ための平均化処理部と、平均化されたピーク値に基づい
て、受信したアナログスペクトル拡散信号のパスを同定
するパス同定部とを備えていることで、アナログスペク
トル拡散信号の複数周期のピーク値から該アナログスペ
クトル拡散信号のパスを同定することになり、結果とし
てアナログスペクトル拡散信号の受信精度を向上させる
ことができる。

【０３７２】しかも、Ｐｏｗｅｒ計算部の出力直後にＡ
／Ｄ変換器が接続されているので、処理信号にＩ信号成
分とＱ信号成分とがある場合、計算後はＩ²＋Ｑ²の１
系統の値になるため、Ａ／Ｄ変換器をＰｏｗｅｒ計算部
の前段に配置した場合に比べＡ／Ｄ変換器の消費電力は
１／２となる。したがって、比較的消費電力が多いＡ／
Ｄ変換器の消費電力を低減できるので、ベースバンド処
理部の消費電力全体を低減することができるという効果
を奏する。

【０３７３】請求項４の発明のスペクトル拡散通信装置
は、以上のように、請求項１の構成に加えて、同期捕捉
部は、マッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの
連続する複数周期の平均値を求めるための平均化処理部
と、平均化されたピーク値に基づいて、受信したアナロ
グスペクトル拡散信号のパスを同定するパス同定部とを
備え、上記平均化処理部の出力の直後にＡ／Ｄ変換器が
配置されている構成である。

【０３７４】それゆえ、請求項１の構成による効果に加
えて、同期捕捉部は、上記のマッチトフィルタの出力側
に、該マッチトフィルタにより検出された連続する複数
周期のピーク値から平均値を求めるための平均化処理部
と、平均化されたピーク値に基づいて、受信したアナロ
グスペクトル拡散信号のパスを同定するパス同定部とを
備えていることで、アナログスペクトル拡散信号の複数
周期のピーク値から該アナログスペクトル拡散信号のパ
スを同定することになり、結果としてアナログスペクト
ル拡散信号の受信精度を向上させることができる。

【０３７５】しかも、平均化処理部の出力の直後にＡ／
Ｄ変換器が接続されているので、該平均化処理部で平均
化処理を行っている間、Ａ／Ｄ変換器の動作を停止させ
ることができる。例えば、平均化処理部での平均化の回
数が４回の場合には、Ａ／Ｄ変換器を平均化処理部の前
段に配置した場合に比べて消費電力は１／４となる。

【０３７６】したがって、比較的消費電力の多いＡ／Ｄ
変換器の消費電力を低減できるので、ベースバンド処理
部の消費電力全体を低減することができるという効果を
奏する。

【０３７７】請求項５の発明のスペクトル拡散通信装置
は、以上のように、請求項１ないし４の何れかの構成に
加えて、データ復調部は、拡散コードを生成するための
拡散コード生成器と、生成された拡散コードに基づい
て、受信したアナログスペクトル拡散信号を逆拡散する
逆拡散部とを備え、上記逆拡散部の出力側にＡ／Ｄ変換
器が配置されている構成である。

【０３７８】それゆえ、請求項１ないし４の何れかの構
成による効果に加えて、上記のように逆拡散部がアナロ
グ処理されていれば、逆拡散部の後段に設けられたＡ／
Ｄ変換器の動作速度は、ＰＮ符号の周期分の１に遅くな
り、周期が２５６タップの場合、２５６分の１（ｆｃ／
２５６）に遅くなる。

【０３７９】したがって、Ａ／Ｄ変換器の動作速度を遅
くできる分だけ消費電力の低減を図ることができるとい
う効果を奏する。

【０３８０】請求項６の発明のスペクトル拡散通信装置
は、以上のように、請求項１ないし４の何れかの構成に
加えて、データ復調部は、拡散コードを生成するための
拡散コード生成器と、生成された拡散コードに基づい
て、受信したアナログスペクトル拡散信号を逆拡散する
逆拡散部と、逆拡散された複数の信号を合成するための
Ｒａｋｅ合成器とを備え、上記逆拡散部とＲａｋｅ合成
器との間にＡ／Ｄ変換器が配置されている構成である。

【０３８１】それゆえ、請求項１ないし４の何れかの作
用に加えて、上記のように逆拡散部がアナログ処理され
ていれば、逆拡散部の後段に設けられたＡ／Ｄ変換器の
動作速度は、ＰＮ符号の周期分の１に遅くなり、周期が
２５６タップの場合、２５６分の１（ｆｃ／２５６）に
遅くなる。

【０３８２】したがって、Ａ／Ｄ変換器の動作速度を遅
くできる分だけ消費電力の低減を図ることができる。さ
らに、マルチパスをＲａｋｅ合成器により合成している
ため、Ｓ／Ｎ比を向上させることができるという効果を
奏する。

【０３８３】請求項７の発明のスペクトル拡散通信装置
は、以上のように、請求項１ないし４の何れかの構成に
加えて、データ復調部は、拡散コードを生成するための
拡散コード生成器と、生成された拡散コードに基づい
て、受信したアナログスペクトル拡散信号を逆拡散する
逆拡散部と、逆拡散された複数の信号を合成するための
Ｒａｋｅ合成器とを備え、上記Ｒａｋｅ合成器の出力側
にＡ／Ｄ変換器が配置されている構成である。

【０３８４】それゆえ、請求項１ないし４の何れかの構
成に加えて、データ復調部においてほとんどの部分でア
ナログ信号処理になっているので、全ての部分でデジタ
ル信号処理を行うようにした場合よりも消費電力を抑え
ることができる。

【０３８５】しかも、データ復調部の処理をすべてデジ
タル処理で行った場合に比べて、回路の面積、消費電力
を小さくすることができる。さらに、マルチパスをＲａ
ｋｅ合成器により合成しているため、Ｓ／Ｎ比を向上さ
せることができるという効果を奏する。

【０３８６】請求項８の発明のスペクトル拡散通信装置
は、以上のように、請求項５ないし７の何れかの構成に
加えて、データ復調部は、さらに、上記同期捕捉部によ
り捕捉結果に基づいて、上記拡散コード生成器を制御す
る同期追跡部を備えている構成である。

【０３８７】それゆえ、請求項４ないし６の何れかの構
成に加えて、同期追跡部を設けることにより、同期捕捉
部において同定した複数のパスのピーク値の同期位置を
常に監視することができる。これにより、逆拡散部にお
いて逆拡散処理に必要な拡散コードの生成を各パス毎に
正しく生成のタイミングを微調整することが可能にな
り、受信精度の向上を図ることができるという効果を奏
する。

【０３８８】上記同期追跡部の具体的例としては、請求
項９ないし１２に記載のものが考えられる。

【０３８９】請求項９の発明のスペクトル拡散通信装置
は、以上のように、請求項７または８の構成に加えて、
同期追跡部は、遅延ロックループからなる構成である。

【０３９０】請求項１０の発明のスペクトル拡散通信装
置は、以上のように、請求項７または８の構成に加え
て、同期追跡部は、タウディザループからなる構成であ
る。

【０３９１】請求項１１の発明のスペクトル拡散通信装
置は、以上のように、請求項７または８の構成に加え
て、同期追跡部は、ダブルディザループからなる構成で
ある。

【０３９２】請求項１２の発明のスペクトル拡散通信装
置は、以上のように、請求項７または８の構成に加え
て、同期追跡部は、変形遅延ロックループからなる構成
である。

【０３９３】請求項１３の発明のスペクトル拡散通信装
置は、以上のように、請求項９ないし１２の何れかの構
成に加えて、同期追跡部のループフィルタの前にＡ／Ｄ
変換器が配置されると共に、該Ａ／Ｄ変換器の前に、ア
ナログ信号の積分処理を行う積分器または帯域フィルタ
が設けられている構成である。

【０３９４】それゆえ、請求項９ないし１２の何れかの
構成による効果に加えて、Ａ／Ｄ変換器の前に積分器を
設けない場合では、４ｆｃ〜１０ｆｃの動作速度のＡ／
Ｄ変換器が必要となっているが、上述のように積分器を
設けることにより、Ａ／Ｄ変換器の速度がＰＮ符号の周
期分の１で済み、回路構成が簡略化されると共に、ベー
スバンド処理部における消費電力を低減することができ
るという効果を奏する。

【０３９５】請求項１４の発明のスペクトル拡散通信装
置は、以上のように、受信したアナログスペクトル拡散
信号をベースバンド処理部でデジタル信号に変換して、
該デジタル信号を情報復調部で復調するスペクトル拡散
通信装置において、上記ベースバンド処理部は、受信信
号のピーク位置を検出するマッチトフィルタのみの同期
捕捉部と、Ａ／Ｄ変換器のみのデータ復調部とを備え、
上記同期捕捉部のマッチトフィルタの出力直後に上記デ
ータ復調部のＡ／Ｄ変換器が配置され、上記Ａ／Ｄ変換
器の出力を上記ベースバンド処理部の出力とする構成で
ある。

【０３９６】それゆえ、請求項１の構成いよる効果に加
えて、ベースバンド処理部では、必要最小限の構成要素
を有しているだけなので、回路規模を非常に小さくでき
ると共に、消費電力を大幅に削減できる。

【０３９７】しかも、ベースバンド処理部の消費出力の
半分以上を占めるマッチトフィルタの後段にＡ／Ｄ変換
器が配置されているので、該ベースバンド処理部の処理
をすべてデジタル処理した場合の消費電力の数分の１に
することができる。

【０３９８】また、アナログマッチトフィルタにより逆
拡散された後のマッチトフィルタの相関値をＡ／Ｄ変換
しているため、Ａ／Ｄ変換の動作速度は、ＰＮ符号の周
期分の１でよく、Ａ／Ｄ変換器の消費電力の低減も図る
ことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明のスペクトル拡散通信装置に備えられた
ベースバンド処理部の概略を示すブロック図である。

【図２】上記スペクトル拡散通信装置の概略を示すブロ
ック図である。

【図３】図２に示すスペクトル拡散通信装置に備えられ
た受信部の概略を示すブロック図である。

【図４】図２に示すスペクトル拡散通信装置に備えられ
た情報復調部の概略を示すブロック図である。

【図５】図２に示すスペクトル拡散通信装置に備えられ
たベースバンド処理部の一例を示すブロック図である。

【図６】図５に示すベースバンド処理部に備えられたマ
ッチトフィルタの概略を示すブロック図である。

【図７】図６に示すマッチトフィルタの処理をアナログ
処理で実現するための回路の一例を示す構成図である。

【図８】図６に示すマッチトフィルタの処理をアナログ
処理で実現するための回路の他の例を示す構成図であ
る。

【図９】図５に示すベースバンド処理部に備えられたＰ
ｏｗｅｒ計算部の回路の一例を示す構成図である。

【図１０】平均化処理の説明図である。

【図１１】図５に示すベースバンド処理部に備えられた
平均化処理部の回路の一例を示す構成図である。

【図１２】図５に示すベースバンド処理部に備えられた
パス同定部の回路の一例を示す構成図である。

【図１３】図５に示すベースバンド処理部の同期捕捉部
における処理の流れを示すフローチャートである。

【図１４】図５に示すベースバンド処理部に備えられた
同期追跡部の回路の一例を示す構成図である。

【図１５】図５に示すベースバンド処理部に備えられた
同期追跡部の回路の他の例を示す構成図である。

【図１６】図５に示すベースバンド処理部に備えられた
同期追跡部の回路のさらに他の例を示す構成図である。

【図１７】図５に示すベースバンド処理部に備えられた
同期追跡部の回路のさらに他の例を示す構成図である。

【図１８】図５に示すベースバンド処理部に備えられた
同期追跡部の回路のさらに他の例を示す構成図である。

【図１９】図１５に示す同期追跡部にＡ／Ｄ変換器を設
けた例を示す構成図である。

【図２０】図１６に示す同期追跡部にＡ／Ｄ変換器を設
けた例を示す構成図である。

【図２１】図１７に示す同期追跡部にＡ／Ｄ変換器を設
けた例を示す構成図である。

【図２２】図１８に示す同期追跡部にＡ／Ｄ変換器を設
けた例を示す構成図である。

【図２３】図５に示すベースバンド処理部に備えられた
拡散コード生成器の回路の一例を示す構成図である。

【図２４】図５に示すベースバンド処理部に備えられた
逆拡散部の回路の一例を示す構成図である。

【図２５】（ａ）〜（ｄ）は、図２４に示す逆拡散部で
使用される制御信号の波形図である。

【図２６】図５に示すベースバンド処理部に備えられた
Ｒａｋｅ合成器の回路の一例を示す構成図である。

【図２７】Ｒａｋｅ合成の説明図である。

【図２８】図５に示すデータ復調部における処理の流れ
を示すフローチャートである。

【図２９】図５に示すデータ復調部における処理の流れ
を示すフローチャートである。

【図３０】本発明の他の実施の形態に係るベースバンド
処理部の同期捕捉部の概略を示すブロック図である。

【図３１】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３２】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３３】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３４】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３５】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３６】本発明のさらに他の実施の形態に係るベース
バンド処理部の同期捕捉部の概略を示すブロック図であ
る。

【図３７】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図３８】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図３９】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４０】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４１】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４２】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４３】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４４】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４５】本発明のさらに他の実施の形態に係るベース
バンド処理部のデータ復調部の概略を示すブロック図で
ある。

【図４６】本発明のさらに他の実施の形態に係るベース
バンド処理部の概略を示すブロック図である。

【符号の説明】

２００ベースバンド処理部２０１同期捕捉部２０１ａ〜ｈ同期捕捉部２０２データ復調部２０２ａ〜ｉデータ復調部２０３復調回路２０４Ｒａｋｅ合成器２０５Ａ／Ｄ変換器２１１マッチトフィルタ２１２Ｐｏｗｅｒ計算部２１３平均化処理部２１４パス同定部２１５同期追跡部２１６拡散コード生成器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平９−162845（ＪＰ，Ａ) 特開平２−189041（ＪＰ，Ａ) 特開平２−11033（ＪＰ，Ａ) 実開平２−26842（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01B 1/69 - 1/713 H04J 13/00 - 13/06

Claims

(57)【特許請求の範囲】

【請求項１】受信したアナログスペクトル拡散信号をベ
ースバンド処理部でデジタル信号に変換して、該デジタ
ル信号を情報復調部で復調するスペクトル拡散通信装置
において、上記ベースバンド処理部は、受信したアナログスペクト
ル拡散信号から同期捕捉を行う同期捕捉部と、該同期捕
捉部による結果に基づいて受信したアナログスペクトル
拡散信号の復調を行う復調回路を有するデータ復調部と
を備え、上記同期捕捉部は、受信したアナログスペクトル拡散信
号のピーク位置を検出するためのマッチトフィルタを少
なくとも有すると共に、上記データ復調部は、上記復調回路からの出力信号をデ
ジタル信号に変換するＡ／Ｄ変換器を有していることを
特徴とするスペクトル拡散通信装置。
【請求項２】上記同期捕捉部は、上記のマッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの連続する複数
周期の平均値を求めるための平均化処理部と、平均化されたピーク値に基づいて、受信したアナログス
ペクトル拡散信号のパスを同定するパス同定部とを備
え、上記マッチトフィルタの出力の直後にＡ／Ｄ変換器が配
置されていることを特徴とする請求項１記載のスペクト
ル拡散通信装置。
【請求項３】上記同期捕捉部は、上記のマッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの連続する複数
周期の平均値を求めるための平均化処理部と、平均化されたピーク値に基づいて、受信したアナログス
ペクトル拡散信号のパスを同定するパス同定部とを備
え、上記Ｐｏｗｅｒ計算部の出力直後にＡ／Ｄ変換器が配置
されていることを特徴とする請求項１記載のスペクトル
拡散通信装置。
【請求項４】上記同期捕捉部は、上記のマッチトフィルタの出力側に、該マッチトフィル
タにより検出された相関値のパワー値を求めるＰｏｗｅ
ｒ計算部と、Ｐｏｗｅｒ計算部の出力の複数のピークの連続する複数
周期の平均値を求めるための平均化処理部と、平均化されたピーク値に基づいて、受信したアナログス
ペクトル拡散信号のパスを同定するパス同定部とを備
え、上記平均化処理部の出力の直後にＡ／Ｄ変換器が配置さ
れていることを特徴とする請求項１記載のスペクトル拡
散通信装置。
【請求項５】上記データ復調部は、拡散コードを生成するための拡散コード生成器と、生成された拡散コードに基づいて、受信したアナログス
ペクトル拡散信号を逆拡散する逆拡散部とを備え、上記逆拡散部の出力側にＡ／Ｄ変換器が配置されている
ことを特徴とする請求項１ないし４の何れかに記載のス
ペクトル拡散通信装置。
【請求項６】上記データ復調部は、拡散コードを生成するための拡散コード生成器と、生成された拡散コードに基づいて、受信したアナログス
ペクトル拡散信号を逆拡散する逆拡散部と、逆拡散された複数の信号を合成するためのＲａｋｅ合成
器とを備え、上記逆拡散部とＲａｋｅ合成器との間にＡ／Ｄ変換器が
配置されていることを特徴とする請求項１ないし４の何
れかに記載のスペクトル拡散通信装置。
【請求項７】上記データ復調部は、拡散コードを生成するための拡散コード生成器と、生成された拡散コードに基づいて、受信したアナログス
ペクトル拡散信号を逆拡散する逆拡散部と、逆拡散された複数の信号を合成するためのＲａｋｅ合成
器とを備え、上記Ｒａｋｅ合成器の出力側にＡ／Ｄ変換器が配置され
ていることを特徴とする請求項１ないし４の何れかに記
載のスペクトル拡散通信装置。
【請求項８】上記データ復調部は、さらに、上記同期捕
捉部の捕捉結果に基づいて、上記拡散コード生成器を制
御する同期追跡部を備えていることを特徴とする請求項
５ないし７の何れかに記載のスペクトル拡散通信装置。
【請求項９】上記同期追跡部は、遅延ロックループから
なることを特徴とする請求項８記載のスペクトル拡散通
信装置。
【請求項１０】上記同期追跡部は、タウディザループか
らなることを特徴とする請求項８記載のスペクトル拡散
通信装置。
【請求項１１】上記同期追跡部は、ダブルディザループ
からなることを特徴とする請求項８記載のスペクトル拡
散通信装置。
【請求項１２】上記同期追跡部は、変形遅延ロックルー
プからなることを特徴とする請求項８記載のスペクトル
拡散通信装置。
【請求項１３】上記同期追跡部のループフィルタの前に
Ａ／Ｄ変換器を配置することを特徴とする請求項９ない
し１２の何れかに記載のスペクトル拡散通信装置。
【請求項１４】受信したアナログスペクトル拡散信号を
ベースバンド処理部でデジタル信号に変換して、該デジ
タル信号を情報復調部で復調するスペクトル拡散通信装
置において、上記ベースバンド処理部は、受信信号のピーク位置を検
出するマッチトフィルタのみの同期捕捉部と、Ａ／Ｄ変
換器のみのデータ復調部とを備え、上記同期捕捉部のマッチトフィルタの出力直後に上記デ
ータ復調部のＡ／Ｄ変換器が配置され、上記Ａ／Ｄ変換
器の出力を上記ベースバンド処理部の出力とすることを
特徴とするスペクトル拡散通信装置。