JP3523609B2 - 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置 - Google Patents
符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置Info
- Publication number
- JP3523609B2 JP3523609B2 JP2001119510A JP2001119510A JP3523609B2 JP 3523609 B2 JP3523609 B2 JP 3523609B2 JP 2001119510 A JP2001119510 A JP 2001119510A JP 2001119510 A JP2001119510 A JP 2001119510A JP 3523609 B2 JP3523609 B2 JP 3523609B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- output
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤＭＡ方式の移
動通信システム（セルラーシステム、個人携帯通信シス
テム、次世代移動通信システム（ＩＭＴ−２０００シス
テム）におけるＣＤＭＡコードタイミング追跡に係り、
特に、コードタイミング同期化のために信号利得を正規
化することにより、信号利得変化に関わらず正確なコー
ドタイミング同期化が行われるようにした符号分割多元
接続コードタイミング追跡装置に関する。
動通信システム（セルラーシステム、個人携帯通信シス
テム、次世代移動通信システム（ＩＭＴ−２０００シス
テム）におけるＣＤＭＡコードタイミング追跡に係り、
特に、コードタイミング同期化のために信号利得を正規
化することにより、信号利得変化に関わらず正確なコー
ドタイミング同期化が行われるようにした符号分割多元
接続コードタイミング追跡装置に関する。
【０００２】
【従来の技術】一般に、符号分割多元接続（ＣＤＭＡ）
方式は、データ信号を拡散コードで周波数帯域を広げた
後、同一の拡散コードを用いて本来の信号を復元するよ
うにした方式であり、通信補完に有利であり、且つ多元
経路信号減衰にも効果的に対処することができるという
長所がある。
方式は、データ信号を拡散コードで周波数帯域を広げた
後、同一の拡散コードを用いて本来の信号を復元するよ
うにした方式であり、通信補完に有利であり、且つ多元
経路信号減衰にも効果的に対処することができるという
長所がある。
【０００３】ＣＤＭＡ方式の受信機を具現するとき、送
信機で用いた同一の拡散コードを使用し、入力される受
信拡散コードと受信機内部で発生させる拡散コードとの
コード位相が一致しなければ正確な信号を復元すること
ができない。
信機で用いた同一の拡散コードを使用し、入力される受
信拡散コードと受信機内部で発生させる拡散コードとの
コード位相が一致しなければ正確な信号を復元すること
ができない。
【０００４】このようなコード位相またはタイミング同
期を一致させるためのアルゴリズムとしては、代表的
に、オンタイム（on-time）より早いコード（early cod
e）及び遅いコード（late code）との相関値を利用した
ＤＬＬ（Delay-Lock Loop）と、一つの相関器のみを使
用するＴＤＬ（Tau-Dither Loop）がある。
期を一致させるためのアルゴリズムとしては、代表的
に、オンタイム（on-time）より早いコード（early cod
e）及び遅いコード（late code）との相関値を利用した
ＤＬＬ（Delay-Lock Loop）と、一つの相関器のみを使
用するＴＤＬ（Tau-Dither Loop）がある。
【０００５】既に提示された同期式ＤＬＬ、非同期式Ｄ
ＬＬ、同期式ＴＤＬ、そして非同期式ＴＤＬなどは、信
号の大きさの変化により、コード位相同期化収斂速度が
変化する。
ＬＬ、同期式ＴＤＬ、そして非同期式ＴＤＬなどは、信
号の大きさの変化により、コード位相同期化収斂速度が
変化する。
【０００６】図１は、一般的なＣＤＭＡ方式移動通信シ
ステムの受信機においてＤＬＬを適用した場合の、ＣＤ
ＭＡコードを復元するために用いられる拡散コード（Sp
reading code，ＰＮ Sequence）を示す。
ステムの受信機においてＤＬＬを適用した場合の、ＣＤ
ＭＡコードを復元するために用いられる拡散コード（Sp
reading code，ＰＮ Sequence）を示す。
【０００７】ここで、図１ａはオンタイム拡散コードを
示し、図１ｂは前記オンタイムに比べてΔ／２位早いコ
ードを示し、図１ｃは前記オンタイムに比べてΔ／２位
遅いコードを示す。前記オンタイムは受信信号のＰＮコ
ード位相と一致する場合のタイミングを言う。
示し、図１ｂは前記オンタイムに比べてΔ／２位早いコ
ードを示し、図１ｃは前記オンタイムに比べてΔ／２位
遅いコードを示す。前記オンタイムは受信信号のＰＮコ
ード位相と一致する場合のタイミングを言う。
【０００８】拡散コードの自己相関特性（auto correla
tion）を利用し、遅い受信コードと受信信号の相関値か
ら早いコードと受信信号の相関値を差し引いた誤差がコ
ードタイミング誤差に比例するエラー信号になる。
tion）を利用し、遅い受信コードと受信信号の相関値か
ら早いコードと受信信号の相関値を差し引いた誤差がコ
ードタイミング誤差に比例するエラー信号になる。
【０００９】該エラー信号が最小になるように拡散コー
ドをの位相を調節することがＤＬＬを利用したコードタ
イミング同期化である。ＤＬＬは搬送波周波数と位相復
元ができた状態で行う同期式ＤＬＬと、搬送波周波数と
位相復元に関わらず行う非同期式ＤＬＬとに大別され
る。
ドをの位相を調節することがＤＬＬを利用したコードタ
イミング同期化である。ＤＬＬは搬送波周波数と位相復
元ができた状態で行う同期式ＤＬＬと、搬送波周波数と
位相復元に関わらず行う非同期式ＤＬＬとに大別され
る。
【００１０】図２は、従来のＣＤＭＡ方式移動通信シス
テムにおける同期式遅延ロックループ（ＤＬＬ）の構造
を示す図である。同期式ＤＬＬは、オンタイムコードよ
り早いコード及び遅いコードを発生するＰＮコード発生
器１１と、前記ＰＮコード発生器１１から発生した早い
コードと入力される基底帯域ＣＤＭＡ信号とを相関させ
る第１相関器１２と、前記ＰＮコード発生器１１から発
生した遅いコードと前記入力される基底帯域ＣＤＭＡ信
号とを相関させる第２相関器１３と、前記第１及び第２
相関器１２，１３からそれぞれ出力される信号をそれぞ
れ低域フィルタリングする第１及び第２低域フィルタ１
４，１５と、前記第１低域フィルタ１４から出力される
信号から、前記第２低域フィルタ１５から出力される信
号を減算して誤差信号を発生する減算器１６と、前記減
算器１６の出力信号を低域フィルタリングする第３低域
フィルタ１７と、前記第３低域フィルタ１７から出力さ
れる電圧を電流に変換して前記ＰＮコード発生器１１に
伝達する電圧−電流変換器１８とから構成される。
テムにおける同期式遅延ロックループ（ＤＬＬ）の構造
を示す図である。同期式ＤＬＬは、オンタイムコードよ
り早いコード及び遅いコードを発生するＰＮコード発生
器１１と、前記ＰＮコード発生器１１から発生した早い
コードと入力される基底帯域ＣＤＭＡ信号とを相関させ
る第１相関器１２と、前記ＰＮコード発生器１１から発
生した遅いコードと前記入力される基底帯域ＣＤＭＡ信
号とを相関させる第２相関器１３と、前記第１及び第２
相関器１２，１３からそれぞれ出力される信号をそれぞ
れ低域フィルタリングする第１及び第２低域フィルタ１
４，１５と、前記第１低域フィルタ１４から出力される
信号から、前記第２低域フィルタ１５から出力される信
号を減算して誤差信号を発生する減算器１６と、前記減
算器１６の出力信号を低域フィルタリングする第３低域
フィルタ１７と、前記第３低域フィルタ１７から出力さ
れる電圧を電流に変換して前記ＰＮコード発生器１１に
伝達する電圧−電流変換器１８とから構成される。
【００１１】このように構成された従来の同期式ＤＬＬ
は、ＰＮコード発生器１１からオンタイムコードより早
いコード（early code）及び遅いコード（late code）
を発生し、第１相関器１２は前記早いコードと入力され
る基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関を取る。
は、ＰＮコード発生器１１からオンタイムコードより早
いコード（early code）及び遅いコード（late code）
を発生し、第１相関器１２は前記早いコードと入力され
る基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関を取る。
【００１２】尚、第２相関器１３は前記ＰＮコード発生
器１１から発生した遅いコードと前記入力される基底帯
域ＣＤＭＡ信号ｒ（ｔ）との相関を取り、第１低域フィ
ルタ１４は前記第１相関器１２の出力信号を低域フィル
タリングして雑音や高周波成分を除去し、第２低域フィ
ルタ１５も前記第２相関器１３の出力信号を低域フィル
タリングして雑音や高周波成分を除去する。
器１１から発生した遅いコードと前記入力される基底帯
域ＣＤＭＡ信号ｒ（ｔ）との相関を取り、第１低域フィ
ルタ１４は前記第１相関器１２の出力信号を低域フィル
タリングして雑音や高周波成分を除去し、第２低域フィ
ルタ１５も前記第２相関器１３の出力信号を低域フィル
タリングして雑音や高周波成分を除去する。
【００１３】次に、減算器１６は前記第１低域フィルタ
１４から出力される信号から、前記第２低域フィルタ１
５から出力される信号を減算し、誤差信号、即ち送・受
信機拡散コード位相差に比例するエラー信号を発生す
る。このエラー信号を最小化することがこのループの最
終的な役割である。
１４から出力される信号から、前記第２低域フィルタ１
５から出力される信号を減算し、誤差信号、即ち送・受
信機拡散コード位相差に比例するエラー信号を発生す
る。このエラー信号を最小化することがこのループの最
終的な役割である。
【００１４】前記減算器１６の出力信号を数式で表示す
ると下式（１）になる。
ると下式（１）になる。
【数１】
【００１５】式（１）で、ｐ（τ）は入力信号の電力、
Ｒ（τ−１／２・Δ）は第２相関器１３の出力信号、Ｒ
（τ＋１／２・Δ）は第１相関器１２の出力信号、τは
チップタイミングエラー、Δは受信機の早い拡散コード
と遅い拡散コードとの間の位相差を示す。ここで、Δは
１チップインターバルが使用される。
Ｒ（τ−１／２・Δ）は第２相関器１３の出力信号、Ｒ
（τ＋１／２・Δ）は第１相関器１２の出力信号、τは
チップタイミングエラー、Δは受信機の早い拡散コード
と遅い拡散コードとの間の位相差を示す。ここで、Δは
１チップインターバルが使用される。
【００１６】前記減算器から出力される信号は第３低域
フィルタ１７で低域フィルタリングされ、電圧−電流変
換器１８で電流に変換され、ＰＮコード発生器１１に伝
達される。
フィルタ１７で低域フィルタリングされ、電圧−電流変
換器１８で電流に変換され、ＰＮコード発生器１１に伝
達される。
【００１７】ここで、入力信号の大きさが一定せず雑音
や多元経路によって変動するとき、入力信号電力ｐ
（τ）の大きさの変化によりエラー信号の大きさも変わ
る。エラー信号が可変すると、ループの収斂時間にも影
響を及ぶのみならず、収斂後ジッター（jitter）を誘発
する確率がそれだけ高くなる。
や多元経路によって変動するとき、入力信号電力ｐ
（τ）の大きさの変化によりエラー信号の大きさも変わ
る。エラー信号が可変すると、ループの収斂時間にも影
響を及ぶのみならず、収斂後ジッター（jitter）を誘発
する確率がそれだけ高くなる。
【００１８】図３は、従来のＣＤＭＡ方式移動通信シス
テムにおける非同期式ＤＬＬの一例となる構造を示す図
である。
テムにおける非同期式ＤＬＬの一例となる構造を示す図
である。
【００１９】非同期式ＤＬＬは、オンタイムコードより
早いコード及び遅いコードを発生するＰＮコード発生器
２０と、前記ＰＮコード発生器２０から発生した早いコ
ードと入力されるＣＤＭＡ中間周波数信号とを相関させ
る第１相関器２１と、前記ＰＮコード発生器２０から発
生した遅いコードと前記入力されるＣＤＭＡ中間周波数
信号とを相関させる第２相関器２２と、前記第１及び第
２相関器２１，２２からそれぞれ出力される信号をそれ
ぞれ帯域フィルタリングする第１及び第２帯域フィルタ
２３，２４と、前記第１帯域フィルタ２３から出力され
る信号を二乗する第１二乗器２５と、前記第２帯域フィ
ルタ２４から出力される信号を二乗する第２二乗器２６
と、前記第１二乗器２５から出力される信号から前記第
２二乗器２６の出力信号を減算して誤差信号を発生する
減算器２７と、前記減算器２７の出力信号を低域フィル
タリングする低域フィルタ２８と、前記低域フィルタ２
８から出力される電圧を電流に変換して前記ＰＮコード
発生器２０に伝達する電圧−電流変換器２９とから構成
される。
早いコード及び遅いコードを発生するＰＮコード発生器
２０と、前記ＰＮコード発生器２０から発生した早いコ
ードと入力されるＣＤＭＡ中間周波数信号とを相関させ
る第１相関器２１と、前記ＰＮコード発生器２０から発
生した遅いコードと前記入力されるＣＤＭＡ中間周波数
信号とを相関させる第２相関器２２と、前記第１及び第
２相関器２１，２２からそれぞれ出力される信号をそれ
ぞれ帯域フィルタリングする第１及び第２帯域フィルタ
２３，２４と、前記第１帯域フィルタ２３から出力され
る信号を二乗する第１二乗器２５と、前記第２帯域フィ
ルタ２４から出力される信号を二乗する第２二乗器２６
と、前記第１二乗器２５から出力される信号から前記第
２二乗器２６の出力信号を減算して誤差信号を発生する
減算器２７と、前記減算器２７の出力信号を低域フィル
タリングする低域フィルタ２８と、前記低域フィルタ２
８から出力される電圧を電流に変換して前記ＰＮコード
発生器２０に伝達する電圧−電流変換器２９とから構成
される。
【００２０】このように構成された従来の非同期式ＤＬ
Ｌは、ＰＮコード発生器２０からオンタイムコードより
早いコード（early code）及び遅いコード（late cod
e）をそれぞれ発生し、第１相関器２１は前記早いコー
ドと入力されるＣＤＭＡ中間周波数信号ｒ（ｔ）との相
関を取る。
Ｌは、ＰＮコード発生器２０からオンタイムコードより
早いコード（early code）及び遅いコード（late cod
e）をそれぞれ発生し、第１相関器２１は前記早いコー
ドと入力されるＣＤＭＡ中間周波数信号ｒ（ｔ）との相
関を取る。
【００２１】尚、前記第２相関器２２は前記ＰＮコード
発生器２０から発生した遅いコードと前記入力されるＣ
ＤＭＡ中間周波数信号ｒ（ｔ）との相関を取り、第１帯
域フィルタ２３は前記第１相関器２１の出力信号を帯域
フィルタリングし、しかも第２帯域フィルタ２４も前記
第２相関器２２の出力信号を帯域フィルタリングする。
発生器２０から発生した遅いコードと前記入力されるＣ
ＤＭＡ中間周波数信号ｒ（ｔ）との相関を取り、第１帯
域フィルタ２３は前記第１相関器２１の出力信号を帯域
フィルタリングし、しかも第２帯域フィルタ２４も前記
第２相関器２２の出力信号を帯域フィルタリングする。
【００２２】次に、第１二乗器２５は前記第１帯域フィ
ルタ２３から出力される信号を二乗し、第２二乗器２６
は前記第２帯域フィルタ２４から出力される信号を二乗
する。
ルタ２３から出力される信号を二乗し、第２二乗器２６
は前記第２帯域フィルタ２４から出力される信号を二乗
する。
【００２３】そして、減算器２７は前記第１二乗器２５
から出力される信号から前記第２二乗器２６から出力さ
れる信号を減算して誤差信号、即ち基底帯域エラー信号
を発生する。このエラー信号を最小化することがこのル
ープの最終的な役割である。
から出力される信号から前記第２二乗器２６から出力さ
れる信号を減算して誤差信号、即ち基底帯域エラー信号
を発生する。このエラー信号を最小化することがこのル
ープの最終的な役割である。
【００２４】前記減算器２７の出力信号を数式で表示す
ると下記の式（２）になる。
ると下記の式（２）になる。
【数２】
【００２５】式（２）で、ｐ2（τ）は入力信号の電
力、Ｒ2（τ−１／２Δ）は第２二乗器の出力信号、Ｒ2
（τ＋１／２・Δ）は第１二乗器の出力信号、τはチッ
プタイミングエラー、Δは受信機の早い拡散コードと遅
い拡散コードとの間の位相差を示す。ここで、Δは１チ
ップインターバルが使用される。
力、Ｒ2（τ−１／２Δ）は第２二乗器の出力信号、Ｒ2
（τ＋１／２・Δ）は第１二乗器の出力信号、τはチッ
プタイミングエラー、Δは受信機の早い拡散コードと遅
い拡散コードとの間の位相差を示す。ここで、Δは１チ
ップインターバルが使用される。
【００２６】図２と同様に入力信号の大きさがチャネル
歪曲や信号のレベル変化により、電力ｐ（τ）が可変す
るので、非同期式ＤＬＬ収斂性能に影響を及ぶ。
歪曲や信号のレベル変化により、電力ｐ（τ）が可変す
るので、非同期式ＤＬＬ収斂性能に影響を及ぶ。
【００２７】次に、前記減算器２７から出力される信号
は低域フィルタ２８で低域フィルタリングされ、電圧−
電流変換器２９で電流に変換され、ＰＮコード発生器２
０に伝達される。
は低域フィルタ２８で低域フィルタリングされ、電圧−
電流変換器２９で電流に変換され、ＰＮコード発生器２
０に伝達される。
【００２８】図４は、従来ＣＤＭＡ方式移動通信システ
ムにおける非同期式ＤＬＬの他の例に係る構造を示す図
である。これは図３とは異なり、基底帯域信号が入力さ
れる場合である。
ムにおける非同期式ＤＬＬの他の例に係る構造を示す図
である。これは図３とは異なり、基底帯域信号が入力さ
れる場合である。
【００２９】非同期式ＤＬＬは、オンタイムコードより
早いコード及び遅いコードを発生するＰＮコード発生器
３１と、前記ＰＮコード発生器３１から発生した早いコ
ードと入力される基底帯域ＣＤＭＡ信号とを相関させる
第１相関器３２と、前記ＰＮコード発生器３１から発生
した遅いコードと前記入力される基底帯域ＣＤＭＡ信号
とを相関させる第２相関器３３と、前記第１及び第２相
関器３２，３３からそれぞれ出力される信号をそれぞれ
低域フィルタリングする第１及び第２低域フィルタ３
４，３５と、前記１及び第２低域フィルタ３４，３５か
らそれぞれ出力される信号を二乗し、その二乗された信
号を減算してエラー信号を発生する位相検出器４０と、
前記位相検出器４０から出力される信号を低域フィルタ
リングする第３低域フィルタ３６と、前記第３低域フィ
ルタ３６から出力される電圧を電流に変換して前記ＰＮ
コード発生器３１に伝達する電圧−電流変換器３７とか
ら構成される。
早いコード及び遅いコードを発生するＰＮコード発生器
３１と、前記ＰＮコード発生器３１から発生した早いコ
ードと入力される基底帯域ＣＤＭＡ信号とを相関させる
第１相関器３２と、前記ＰＮコード発生器３１から発生
した遅いコードと前記入力される基底帯域ＣＤＭＡ信号
とを相関させる第２相関器３３と、前記第１及び第２相
関器３２，３３からそれぞれ出力される信号をそれぞれ
低域フィルタリングする第１及び第２低域フィルタ３
４，３５と、前記１及び第２低域フィルタ３４，３５か
らそれぞれ出力される信号を二乗し、その二乗された信
号を減算してエラー信号を発生する位相検出器４０と、
前記位相検出器４０から出力される信号を低域フィルタ
リングする第３低域フィルタ３６と、前記第３低域フィ
ルタ３６から出力される電圧を電流に変換して前記ＰＮ
コード発生器３１に伝達する電圧−電流変換器３７とか
ら構成される。
【００３０】このように構成された従来の非同期式ＤＬ
Ｌは、ＰＮコード発生器３１からオンタイムコードより
早いコード（early code）および遅いコード（late cod
e）をそれぞれ発生し、第１相関器３２は前記早いコー
ドと入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関
を取る。ここで、入力信号がＱＰＳＫ（QuadriphasePha
se Shift Keying）変調されていれば実数部信号成分と
虚数部信号成分とに分けられ、これが同時に相関器を通
過するので、実際第１相関器３２は二つの乗算器からな
り、その出力としては実数部相関値と虚数部相関値とを
出力する。
Ｌは、ＰＮコード発生器３１からオンタイムコードより
早いコード（early code）および遅いコード（late cod
e）をそれぞれ発生し、第１相関器３２は前記早いコー
ドと入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関
を取る。ここで、入力信号がＱＰＳＫ（QuadriphasePha
se Shift Keying）変調されていれば実数部信号成分と
虚数部信号成分とに分けられ、これが同時に相関器を通
過するので、実際第１相関器３２は二つの乗算器からな
り、その出力としては実数部相関値と虚数部相関値とを
出力する。
【００３１】同様に、前記第２相関器３３も前記ＰＮコ
ード発生器３１から発生した遅いコードと前記入力され
る基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関を取る。ここ
でも、入力信号がＱＰＳＫ変調されていれば実数部信号
成分と虚数部信号成分とに分けられ、これが同時に相関
器を通過するので、実際第２相関器３３は二つの乗算器
からなり、その出力としては実数部相関値と虚数部相関
値とを出力する。
ード発生器３１から発生した遅いコードと前記入力され
る基底帯域ＣＤＭＡ信号ｒ（ｔ）との相関を取る。ここ
でも、入力信号がＱＰＳＫ変調されていれば実数部信号
成分と虚数部信号成分とに分けられ、これが同時に相関
器を通過するので、実際第２相関器３３は二つの乗算器
からなり、その出力としては実数部相関値と虚数部相関
値とを出力する。
【００３２】前記第１低域フィルタ３４は前記第１相関
器３２の実数部出力信号及び虚数部出力信号をそれぞれ
低域フィルタリングし、雑音や高周波成分を除去した信
号（Ｅ_re，Ｅ_im）を位相検出器４０に伝達する。
器３２の実数部出力信号及び虚数部出力信号をそれぞれ
低域フィルタリングし、雑音や高周波成分を除去した信
号（Ｅ_re，Ｅ_im）を位相検出器４０に伝達する。
【００３３】尚、第２低域フィルタ３５も前記第２相関
器３３の実数部出力信号及び虚数部出力信号をそれぞれ
低域フィルタリングし、雑音や高周波成分を除去した信
号（Ｌ_re，Ｌ_im）を前記位相検出器４０に伝達する。
器３３の実数部出力信号及び虚数部出力信号をそれぞれ
低域フィルタリングし、雑音や高周波成分を除去した信
号（Ｌ_re，Ｌ_im）を前記位相検出器４０に伝達する。
【００３４】前記位相検出器４０は入力される四つの信
号をそれぞれ二乗し、相関関係のある信号別に加算した
後、得られる二つの信号を減算し、その誤差信号をエラ
ー信号に発生する。
号をそれぞれ二乗し、相関関係のある信号別に加算した
後、得られる二つの信号を減算し、その誤差信号をエラ
ー信号に発生する。
【００３５】図５は、前記位相検出器４０の一実施の形
態を示す図である。同図に示すように、位相検出器４０
は、前記第１低域フィルタ３４から出力される実数部出
力信号及び虚数部出力信号をそれぞれ二乗する第１及び
第２二乗器４１，４２と、前記第２低域フィルタ３５か
ら出力される実数部出力信号及び虚数部出力信号をそれ
ぞれ二乗する第３及び第４二乗器４３，４４と、前記第
１及び第２二乗器４１，４２の出力信号を加算する第１
加算器４５と、前記第３及び第４二乗器４３，４４の出
力信号を加算する第２加算器４６と、前記第１加算器４
５の出力信号から前記２加算器４６の出力信号を減算し
てその誤差信号をエラー信号に発生する減算器４７とか
ら構成される。
態を示す図である。同図に示すように、位相検出器４０
は、前記第１低域フィルタ３４から出力される実数部出
力信号及び虚数部出力信号をそれぞれ二乗する第１及び
第２二乗器４１，４２と、前記第２低域フィルタ３５か
ら出力される実数部出力信号及び虚数部出力信号をそれ
ぞれ二乗する第３及び第４二乗器４３，４４と、前記第
１及び第２二乗器４１，４２の出力信号を加算する第１
加算器４５と、前記第３及び第４二乗器４３，４４の出
力信号を加算する第２加算器４６と、前記第１加算器４
５の出力信号から前記２加算器４６の出力信号を減算し
てその誤差信号をエラー信号に発生する減算器４７とか
ら構成される。
【００３６】上記のように構成された位相検出器４０
は、まず、第１及び第２二乗器４１，４２で、前記第１
低域フィルタ３４から出力される実数部出力信号及び虚
数部出力信号をそれぞれ二乗する。そして、第１加算器
４５は前記第１及び第２二乗器４１，４２の出力信号を
加算する。
は、まず、第１及び第２二乗器４１，４２で、前記第１
低域フィルタ３４から出力される実数部出力信号及び虚
数部出力信号をそれぞれ二乗する。そして、第１加算器
４５は前記第１及び第２二乗器４１，４２の出力信号を
加算する。
【００３７】尚、第３及び第４二乗器４３，４４は前記
第２低域フィルタ３５から出力される実数部出力信号及
び虚数部出力信号をそれぞれ二乗し、第２加算器４６は
前記第３及び第４二乗器４３，４４の出力信号を加算す
る。
第２低域フィルタ３５から出力される実数部出力信号及
び虚数部出力信号をそれぞれ二乗し、第２加算器４６は
前記第３及び第４二乗器４３，４４の出力信号を加算す
る。
【００３８】そして、減算器４７は前記第１加算器４５
の出力信号から前記第２加算器４６の出力信号を減算
し、その誤差信号、即ち前記式（２）によるエラー信号
を発生する。ここで、二乗器はそれぞれ内部に乗算器を
具備する。
の出力信号から前記第２加算器４６の出力信号を減算
し、その誤差信号、即ち前記式（２）によるエラー信号
を発生する。ここで、二乗器はそれぞれ内部に乗算器を
具備する。
【００３９】次に、前記位相検出器４０から出力される
信号は第３低域フィルタ３６で低域フィルタリングさ
れ、電圧−電流変換器３７で電流に変換され、ＰＮコー
ド発生器３１に伝達される。
信号は第３低域フィルタ３６で低域フィルタリングさ
れ、電圧−電流変換器３７で電流に変換され、ＰＮコー
ド発生器３１に伝達される。
【００４０】
【発明が解決しようとする課題】しかし、かかる従来の
基底帯域信号処理のための非同期式ＤＬＬはハードウェ
ア具現時に加算器や減算器より極めて複雑な乗算器を多
数個使用するので、ハードウェア具現が複雑になるとい
う問題点がある。
基底帯域信号処理のための非同期式ＤＬＬはハードウェ
ア具現時に加算器や減算器より極めて複雑な乗算器を多
数個使用するので、ハードウェア具現が複雑になるとい
う問題点がある。
【００４１】従って、本発明はかかる従来の同期式ＤＬ
Ｌ及び非同期式ＤＬＬにおける諸般の問題点を解決する
ためのもので、その目的はコードタイミング同期化のた
めに信号利得を正規化することにより、信号利得変化に
関わらず正確なコードタイミング同期化が行われるよう
にした符号分割多元接続コードタイミング追跡装置を提
供することにある。
Ｌ及び非同期式ＤＬＬにおける諸般の問題点を解決する
ためのもので、その目的はコードタイミング同期化のた
めに信号利得を正規化することにより、信号利得変化に
関わらず正確なコードタイミング同期化が行われるよう
にした符号分割多元接続コードタイミング追跡装置を提
供することにある。
【００４２】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る符号分割多元接続コードタイミング追
跡装置は、オンタイムコード、前記オンタイムコードよ
り早いコード及び遅いコードを発生するＰＮコード発生
器と、前記ＰＮコード発生器から発生したオンタイムコ
ードと入力される基底帯域ＣＤＭＡ信号とを相関させる
第１相関器と、前記ＰＮコード発生器から発生した早い
コードと入力される基底帯域ＣＤＭＡ信号とを相関させ
る第２相関器と、前記ＰＮコード発生器から発生した遅
いコードと前記入力される基底帯域ＣＤＭＡ信号とを相
関させる第３相関器と、前記第１乃至第３相関器からそ
れぞれ出力される信号をそれぞれ低域フィルタリングす
る第１乃至第３低域フィルタと、前記第１低域フィルタ
の出力信号を量子化する量子化器と、前記第２低域フィ
ルタから出力される信号から前記第３低域フィルタの出
力信号を減算して誤差信号を発生する減算器と、前記減
算器の出力信号を前記量子化器の出力信号で除算し、そ
の結果値をエラー信号として発生する除算器と、前記除
算器の出力信号を低域フィルタリングする第４低域フィ
ルタと、前記第４低域フィルタの出力信号を電流に変換
し、前記ＰＮコード発生器に伝達してエラーを補償する
ようにした電圧−電流変換器とを含んで構成されたこと
を特徴とする。
に、本発明に係る符号分割多元接続コードタイミング追
跡装置は、オンタイムコード、前記オンタイムコードよ
り早いコード及び遅いコードを発生するＰＮコード発生
器と、前記ＰＮコード発生器から発生したオンタイムコ
ードと入力される基底帯域ＣＤＭＡ信号とを相関させる
第１相関器と、前記ＰＮコード発生器から発生した早い
コードと入力される基底帯域ＣＤＭＡ信号とを相関させ
る第２相関器と、前記ＰＮコード発生器から発生した遅
いコードと前記入力される基底帯域ＣＤＭＡ信号とを相
関させる第３相関器と、前記第１乃至第３相関器からそ
れぞれ出力される信号をそれぞれ低域フィルタリングす
る第１乃至第３低域フィルタと、前記第１低域フィルタ
の出力信号を量子化する量子化器と、前記第２低域フィ
ルタから出力される信号から前記第３低域フィルタの出
力信号を減算して誤差信号を発生する減算器と、前記減
算器の出力信号を前記量子化器の出力信号で除算し、そ
の結果値をエラー信号として発生する除算器と、前記除
算器の出力信号を低域フィルタリングする第４低域フィ
ルタと、前記第４低域フィルタの出力信号を電流に変換
し、前記ＰＮコード発生器に伝達してエラーを補償する
ようにした電圧−電流変換器とを含んで構成されたこと
を特徴とする。
【００４３】
【発明の実施の形態】以下、上記の技術思想に係る本発
明の好適な実施の形態を添付図に基づいて詳細に説明す
る。 （第１実施の形態）図６は、本発明に係るＣＤＭＡコー
ドタイミング追跡装置の第１実施の形態を示す図であ
る。図６において、１０１はオンタイムコード、前記オ
ンタイムコードより早いコード及び遅いコードを発生す
るＰＮコード発生器を示し、１０２は前記ＰＮコード発
生器１０１から発生したオンタイムコードと入力される
基底帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させる第１相関
器を示し、１０３は前記ＰＮコード発生器１０１から発
生した早いコードと入力される基底帯域ＣＤＭＡ信号ｒ
（ｔ）とを相関させる第２相関器を示し、１０４は前記
ＰＮコード発生器１０１から発生した遅いコードと前記
入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させ
る第３相関器を示す。
明の好適な実施の形態を添付図に基づいて詳細に説明す
る。 （第１実施の形態）図６は、本発明に係るＣＤＭＡコー
ドタイミング追跡装置の第１実施の形態を示す図であ
る。図６において、１０１はオンタイムコード、前記オ
ンタイムコードより早いコード及び遅いコードを発生す
るＰＮコード発生器を示し、１０２は前記ＰＮコード発
生器１０１から発生したオンタイムコードと入力される
基底帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させる第１相関
器を示し、１０３は前記ＰＮコード発生器１０１から発
生した早いコードと入力される基底帯域ＣＤＭＡ信号ｒ
（ｔ）とを相関させる第２相関器を示し、１０４は前記
ＰＮコード発生器１０１から発生した遅いコードと前記
入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させ
る第３相関器を示す。
【００４４】１０５乃至１０７は前記第１乃至第３相関
器１０２〜１０４からそれぞれ出力される信号をそれぞ
れ低域フィルタリングする第１乃至第３低域フィルタを
示し、１０８は前記第１低域フィルタ１０５の出力信号
を量子化する量子化器を示し、１０９は前記第２低域フ
ィルタ１０６から出力される信号から前記第３低域フィ
ルタ１０７の出力信号を減算して誤差信号を発生する減
算器を示し、１１０は前記減算器１０９の出力信号を前
記量子化器１０８の出力信号で除算し、その結果値をエ
ラー信号として発生する除算器を示す。
器１０２〜１０４からそれぞれ出力される信号をそれぞ
れ低域フィルタリングする第１乃至第３低域フィルタを
示し、１０８は前記第１低域フィルタ１０５の出力信号
を量子化する量子化器を示し、１０９は前記第２低域フ
ィルタ１０６から出力される信号から前記第３低域フィ
ルタ１０７の出力信号を減算して誤差信号を発生する減
算器を示し、１１０は前記減算器１０９の出力信号を前
記量子化器１０８の出力信号で除算し、その結果値をエ
ラー信号として発生する除算器を示す。
【００４５】１１１は前記除算器の出力信号を低域フィ
ルタリングする第４低域フィルタを示し、１１２は前記
第４低域フィルタ１１１の出力信号を電流に変換し、前
記ＰＮコード発生器１０１に伝達する電圧−電流変換器
１１２を示す。
ルタリングする第４低域フィルタを示し、１１２は前記
第４低域フィルタ１１１の出力信号を電流に変換し、前
記ＰＮコード発生器１０１に伝達する電圧−電流変換器
１１２を示す。
【００４６】このように構成された本発明に係るＣＤＭ
Ａコードタイミング追跡装置の第１実施の形態は、ま
ず、ＰＮコード発生器１０１から受信信号と同期が一致
したオンタイムコード、前記オンタイムコードより早い
コード及び遅いコードを発生する。
Ａコードタイミング追跡装置の第１実施の形態は、ま
ず、ＰＮコード発生器１０１から受信信号と同期が一致
したオンタイムコード、前記オンタイムコードより早い
コード及び遅いコードを発生する。
【００４７】第１相関器１０２は前記ＰＮコード発生器
１０１から発生したオンタイムコードと入力される基底
帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させ、第２相関器１
０３は前記ＰＮコード発生器１０１から発生した早いコ
ードと入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）を相関
させ、また、第３相関器１０４は前記ＰＮコード発生器
１０１から発生した遅いコードと前記入力される基底帯
域ＣＤＭＡ信号ｒ（ｔ）を相関させる。
１０１から発生したオンタイムコードと入力される基底
帯域ＣＤＭＡ信号ｒ（ｔ）とを相関させ、第２相関器１
０３は前記ＰＮコード発生器１０１から発生した早いコ
ードと入力される基底帯域ＣＤＭＡ信号ｒ（ｔ）を相関
させ、また、第３相関器１０４は前記ＰＮコード発生器
１０１から発生した遅いコードと前記入力される基底帯
域ＣＤＭＡ信号ｒ（ｔ）を相関させる。
【００４８】次に、第１乃至第３低域フィルタ１０５〜
１０７は前記第１乃至第３相関器１０２〜１０４からそ
れぞれ出力される信号をそれぞれ低域フィルタリングす
る。
１０７は前記第１乃至第３相関器１０２〜１０４からそ
れぞれ出力される信号をそれぞれ低域フィルタリングす
る。
【００４９】そして、減算器１０９は前記第２低域フィ
ルタ１０６から出力される信号から前記第３低域フィル
タ１０７の出力信号を減算して誤差信号を発生して除算
器１１０に入力し、前記量子化器１０８は前記第１低域
フィルタ１０５の出力信号を量子化する。
ルタ１０６から出力される信号から前記第３低域フィル
タ１０７の出力信号を減算して誤差信号を発生して除算
器１１０に入力し、前記量子化器１０８は前記第１低域
フィルタ１０５の出力信号を量子化する。
【００５０】以下、量子化器１０８の構成及び作用をよ
り詳しく説明する。図７は、前記量子化器１０８の一実
施の形態を示す図である。同図に示すように、量子化器
１０８は、第１低域フィルタ１０５から出力される信号
で絶対値を計算する絶対値計算器１２１と、前記絶対値
計算器１２１の出力信号と事前に設定された臨界値とを
比較し、その比較結果により、入力信号または事前に設
定された信号“１”のいずれかを選択するようにする選
択信号を発生する比較器１２２と、前記比較器１２２か
ら出力される信号により、前記入力信号または“１”に
設定された信号のいずれかを選択して出力するマルチプ
レクサ１２３と、前記マルチプレクサ１２３から出力さ
れる信号をＮレベル量子化するＮレベル量子化器１２４
とから構成される。
り詳しく説明する。図７は、前記量子化器１０８の一実
施の形態を示す図である。同図に示すように、量子化器
１０８は、第１低域フィルタ１０５から出力される信号
で絶対値を計算する絶対値計算器１２１と、前記絶対値
計算器１２１の出力信号と事前に設定された臨界値とを
比較し、その比較結果により、入力信号または事前に設
定された信号“１”のいずれかを選択するようにする選
択信号を発生する比較器１２２と、前記比較器１２２か
ら出力される信号により、前記入力信号または“１”に
設定された信号のいずれかを選択して出力するマルチプ
レクサ１２３と、前記マルチプレクサ１２３から出力さ
れる信号をＮレベル量子化するＮレベル量子化器１２４
とから構成される。
【００５１】このように構成された量子化器１０８は、
絶対値計算器１２１で前記第１低域フィルタ１０５から
出力される信号の絶対値を計算し、比較器１２２は前記
絶対値計算器１２１の出力信号Ｘ’と事前に設定された
臨界値Ｙ’とを比較し、その比較結果により、入力信号
または事前に設定された信号“１”のいずれかを選択す
るようにする選択信号を発生する。
絶対値計算器１２１で前記第１低域フィルタ１０５から
出力される信号の絶対値を計算し、比較器１２２は前記
絶対値計算器１２１の出力信号Ｘ’と事前に設定された
臨界値Ｙ’とを比較し、その比較結果により、入力信号
または事前に設定された信号“１”のいずれかを選択す
るようにする選択信号を発生する。
【００５２】これにより、マルチプレクサ１２３は、前
記比較器１２２から出力される選択信号により、前記入
力信号または“１”に設定された信号のいずれかを選択
して出力する。例えば、前記比較器１２２は前記出力信
号Ｘ’が前記事前に設定された臨界値Ｙ’より小さい場
合は、入力信号を選択するようにする選択信号を発生
し、そうではない場合は、事前に設定された信号を選択
するようにする選択信号を発生する。
記比較器１２２から出力される選択信号により、前記入
力信号または“１”に設定された信号のいずれかを選択
して出力する。例えば、前記比較器１２２は前記出力信
号Ｘ’が前記事前に設定された臨界値Ｙ’より小さい場
合は、入力信号を選択するようにする選択信号を発生
し、そうではない場合は、事前に設定された信号を選択
するようにする選択信号を発生する。
【００５３】このような選択信号により、マルチプレク
サ１２３は入力信号または事前に設定された信号を選択
して出力し、このように選択して出力される信号はＮレ
ベル量子化器１２４でＮレベル量子化された後、前記除
算器１１０に伝達される。
サ１２３は入力信号または事前に設定された信号を選択
して出力し、このように選択して出力される信号はＮレ
ベル量子化器１２４でＮレベル量子化された後、前記除
算器１１０に伝達される。
【００５４】ここで、量子化する理由は、この量子化さ
れた信号で早い-遅い相関値の誤差を除算する際にハー
ドウェアを簡単にするためである。即ち、量子化レベル
を２の累乗で具現し、除算を行わずに可変シフト演算で
処理する。
れた信号で早い-遅い相関値の誤差を除算する際にハー
ドウェアを簡単にするためである。即ち、量子化レベル
を２の累乗で具現し、除算を行わずに可変シフト演算で
処理する。
【００５５】次に、除算器１１０は前記減算器１０９の
出力信号Ｘを前記量子化器１０８の出力信号Ｙで除算
（Ｘ／Ｙ）し、その結果値をエラー信号に発生する。
出力信号Ｘを前記量子化器１０８の出力信号Ｙで除算
（Ｘ／Ｙ）し、その結果値をエラー信号に発生する。
【００５６】ここで、臨界値を定めた後、これを数式で
表示すると下記の式（３）になる。
表示すると下記の式（３）になる。
【数３】
【００５７】上記で臨界値を定める理由はＲ（τ）の大
きさが“０”の付近では除算を行わないようにし、しか
も信号増幅を防止するためである。
きさが“０”の付近では除算を行わないようにし、しか
も信号増幅を防止するためである。
【００５８】前記式（３）に示すように、入力信号の電
力Ｐ（τ）には関係ないということがわかる。そして、
前記式（３）は図１１の点線のようなＳ曲線を示す。
力Ｐ（τ）には関係ないということがわかる。そして、
前記式（３）は図１１の点線のようなＳ曲線を示す。
【００５９】次に、第４低域フィルタ１１１は前記除算
器１１０の出力信号を低域フィルタリングし、電圧−電
流変換器１１２は前記第４低域フィルタ１１１の出力信
号を電流に変換し、前記ＰＮコード発生器１０１に伝達
してエラーを補償する。
器１１０の出力信号を低域フィルタリングし、電圧−電
流変換器１１２は前記第４低域フィルタ１１１の出力信
号を電流に変換し、前記ＰＮコード発生器１０１に伝達
してエラーを補償する。
【００６０】（第２実施の形態）図８は、本発明に係る
ＣＤＭＡコードタイミング追跡装置の第２実施の形態を
示す図である。図８において、２０１はオンタイムコー
ド、前記オンタイムコードより早いコード及び遅いコー
ドを発生するＰＮコード発生器を示し、２０２は前記Ｐ
Ｎコード発生器２０１から発生したオンタイムコードと
入力されるＣＤＭＡ中間周波数信号とを相関させる第１
相関器を示し、２０３は前記ＰＮコード発生器２０１か
ら発生した早いコードと入力されるＣＤＭＡ中間周波吸
う信号を相関させる第２相関器を示し、２０４は前記Ｐ
Ｎコード発生器２０１から発生した遅いコードと前記入
力されるＣＤＭＡ中間周波数信号とを相関させる第３相
関器を示す。
ＣＤＭＡコードタイミング追跡装置の第２実施の形態を
示す図である。図８において、２０１はオンタイムコー
ド、前記オンタイムコードより早いコード及び遅いコー
ドを発生するＰＮコード発生器を示し、２０２は前記Ｐ
Ｎコード発生器２０１から発生したオンタイムコードと
入力されるＣＤＭＡ中間周波数信号とを相関させる第１
相関器を示し、２０３は前記ＰＮコード発生器２０１か
ら発生した早いコードと入力されるＣＤＭＡ中間周波吸
う信号を相関させる第２相関器を示し、２０４は前記Ｐ
Ｎコード発生器２０１から発生した遅いコードと前記入
力されるＣＤＭＡ中間周波数信号とを相関させる第３相
関器を示す。
【００６１】また、２０５〜２０７は前記第１乃至第３
相関器２０２〜２０４からそれぞれ出力されるそれぞれ
帯域フィルタリングする第１乃至第３帯域フィルタを示
し、２０８〜２１０は前記第１乃至第３帯域フィルタ２
０５〜２０７の出力信号をそれぞれ二乗する第１乃至第
３二乗器を示す。
相関器２０２〜２０４からそれぞれ出力されるそれぞれ
帯域フィルタリングする第１乃至第３帯域フィルタを示
し、２０８〜２１０は前記第１乃至第３帯域フィルタ２
０５〜２０７の出力信号をそれぞれ二乗する第１乃至第
３二乗器を示す。
【００６２】また、２１１は前記第１二乗器２０８の出
力信号を量子化する量子化器を示し、２１２は前記第２
二乗器２０９から出力される信号から前記第３二乗器２
１０の出力信号を減算して誤差信号を発生する減算器を
示し、２１３は減算器２１２の出力信号を前記量子化器
２１１の出力信号で除算し、その結果値をエラー信号と
して発生する除算器を示す。
力信号を量子化する量子化器を示し、２１２は前記第２
二乗器２０９から出力される信号から前記第３二乗器２
１０の出力信号を減算して誤差信号を発生する減算器を
示し、２１３は減算器２１２の出力信号を前記量子化器
２１１の出力信号で除算し、その結果値をエラー信号と
して発生する除算器を示す。
【００６３】また、２１４は前記除算器２１３の出力信
号を低域フィルタリングする低域フィルタを示し、２１
５は前記低域フィルタ２１４のフィルタリングされた結
果値を電流に変換し、前記ＰＮコード発生器２１０に伝
達する電圧−電流変換器２１５を示す。
号を低域フィルタリングする低域フィルタを示し、２１
５は前記低域フィルタ２１４のフィルタリングされた結
果値を電流に変換し、前記ＰＮコード発生器２１０に伝
達する電圧−電流変換器２１５を示す。
【００６４】このように構成されたＣＤＭＡコードタイ
ミング追跡装置の第２実施の形態は、まずＰＮコード発
生器２０１から、受信信号と同期が一致したオンタイム
コード、前記オンタイムコードより早いコード及び遅い
コードを発生する。
ミング追跡装置の第２実施の形態は、まずＰＮコード発
生器２０１から、受信信号と同期が一致したオンタイム
コード、前記オンタイムコードより早いコード及び遅い
コードを発生する。
【００６５】これにより、第１相関器２０２は前記ＰＮ
コード発生器２０１から発生したオンタイムコードと入
力されるＣＤＭＡ中間周波数信号とを相関させ、第２相
関器２０３は前記ＰＮコード発生器２０１から発生した
早いコードと入力されるＣＤＭＡ中間周波数信号とを相
関させ、また第３相関器２０４も前記ＰＮコード発生器
２０１から発生した遅いコードと前記入力されるＣＤＭ
Ａ中間周波数信号とを相関させる。
コード発生器２０１から発生したオンタイムコードと入
力されるＣＤＭＡ中間周波数信号とを相関させ、第２相
関器２０３は前記ＰＮコード発生器２０１から発生した
早いコードと入力されるＣＤＭＡ中間周波数信号とを相
関させ、また第３相関器２０４も前記ＰＮコード発生器
２０１から発生した遅いコードと前記入力されるＣＤＭ
Ａ中間周波数信号とを相関させる。
【００６６】次に、第１乃至第３帯域フィルタ２０５〜
２０７は前記第１乃至第３相関器２０２〜２０４からそ
れぞれ出力される信号をそれぞれ設定帯域フィルタリン
グし、第１乃至第３二乗器２０８〜２１０は前記第１乃
至第３帯域フィルタ２０５〜２０７の出力信号をそれぞ
れ二乗する。
２０７は前記第１乃至第３相関器２０２〜２０４からそ
れぞれ出力される信号をそれぞれ設定帯域フィルタリン
グし、第１乃至第３二乗器２０８〜２１０は前記第１乃
至第３帯域フィルタ２０５〜２０７の出力信号をそれぞ
れ二乗する。
【００６７】尚、減算器２１２は前記第２二乗器２０９
から出力される信号から前記第３二乗器２１０の出力信
号を減算して誤差信号Ｘを発生する。
から出力される信号から前記第３二乗器２１０の出力信
号を減算して誤差信号Ｘを発生する。
【００６８】また、量子化器２１１は前記第１二乗器２
０８の出力信号を量子化する。ここで、前記量子化器２
１１の構成は図７の構成と同一であり、作用も同一であ
る。
０８の出力信号を量子化する。ここで、前記量子化器２
１１の構成は図７の構成と同一であり、作用も同一であ
る。
【００６９】次に、除算器２１３は前記減算器２１２の
出力信号Ｘを前記量子化器２１１の出力信号Ｙで除算す
る。
出力信号Ｘを前記量子化器２１１の出力信号Ｙで除算す
る。
【００７０】即ち、オンタイム相関値で早い-遅い相関
値を正規化し、エラー信号が入力信号の大きさに関係な
いようにし、これを数式で表示すると下記の式（４）に
なる。
値を正規化し、エラー信号が入力信号の大きさに関係な
いようにし、これを数式で表示すると下記の式（４）に
なる。
【数４】
【００７１】前記式（４）も前記式（３）と同様にＲ2
（τ）値が“０”付近では除算が行われないようにす
る。前記式（４）は図１１の実線のようなＳ曲線を示
す。
（τ）値が“０”付近では除算が行われないようにす
る。前記式（４）は図１１の実線のようなＳ曲線を示
す。
【００７２】次に、低域フィルタ２１４は前記計算器２
１３の出力信号を低域フィルタリンし、電圧−電流変換
器２１５は前記低域フィルタ２１４のフィルタリングさ
れた結果値を電流に変換し、前記ＰＮコード発生器２０
１に伝達してエラーを補償する。
１３の出力信号を低域フィルタリンし、電圧−電流変換
器２１５は前記低域フィルタ２１４のフィルタリングさ
れた結果値を電流に変換し、前記ＰＮコード発生器２０
１に伝達してエラーを補償する。
【００７３】（第３実施の形態）図９は、本発明に係る
ＣＤＭＡコードタイミング追跡装置の第３実施の形態の
構成を示す図である。これは周知の（第２実施の形態）
の入力信号である中間周波数信号の代わりに基底帯域Ｃ
ＤＭＡ信号が入力される場合のＣＤＭＡコードタイミン
グ追跡装置を示す。
ＣＤＭＡコードタイミング追跡装置の第３実施の形態の
構成を示す図である。これは周知の（第２実施の形態）
の入力信号である中間周波数信号の代わりに基底帯域Ｃ
ＤＭＡ信号が入力される場合のＣＤＭＡコードタイミン
グ追跡装置を示す。
【００７４】図９において、３０１はオンタイムコー
ド、前記オンタイムコードより早いコード及び遅いコー
ドを発生するＰＮコード発生器を示し、３０２は前記Ｐ
Ｎコード発生器３０１から発生したオンタイムコード
と、入力される基底帯域ＣＤＭＡ信号の実数部信号と
を、また虚数部信号とをそれぞれ相関させる第１相関器
を示し、３０３は前記ＰＮコード発生器３０１から発生
した早いコードと、入力されるＣＤＭＡ信号の実数部信
号とを、また虚数部信号とをそれぞれ相関させる第２相
関器を示し、３０４は前記ＰＮコード発生器３０１から
発生した遅いコードと、前記入力される基底帯域ＣＤＭ
Ａ信号の実数部信号とを、また虚数部信号とをそれぞれ
相関させる第３相関器を示す。
ド、前記オンタイムコードより早いコード及び遅いコー
ドを発生するＰＮコード発生器を示し、３０２は前記Ｐ
Ｎコード発生器３０１から発生したオンタイムコード
と、入力される基底帯域ＣＤＭＡ信号の実数部信号と
を、また虚数部信号とをそれぞれ相関させる第１相関器
を示し、３０３は前記ＰＮコード発生器３０１から発生
した早いコードと、入力されるＣＤＭＡ信号の実数部信
号とを、また虚数部信号とをそれぞれ相関させる第２相
関器を示し、３０４は前記ＰＮコード発生器３０１から
発生した遅いコードと、前記入力される基底帯域ＣＤＭ
Ａ信号の実数部信号とを、また虚数部信号とをそれぞれ
相関させる第３相関器を示す。
【００７５】また、３０５乃至３０７は前記第１乃至第
３相関器３０２〜３０４からそれぞれ出力Ｓあれる信号
をそれぞれ低域フィルタリングする第１乃至第３低域フ
ィルタを示し、３０８は前記第１低域フィルタ３０５の
出力信号を二乗する二乗器を示し、３０９は前記二乗器
３０８の出力信号を量子化する量子化器を示す。
３相関器３０２〜３０４からそれぞれ出力Ｓあれる信号
をそれぞれ低域フィルタリングする第１乃至第３低域フ
ィルタを示し、３０８は前記第１低域フィルタ３０５の
出力信号を二乗する二乗器を示し、３０９は前記二乗器
３０８の出力信号を量子化する量子化器を示す。
【００７６】また、３１０は前記第２及び第３低域フィ
ルタ３０６，３０７からそれぞれ出力される信号の位相
差を検出する位相検出器を示し、３１１は前記位相検出
器３１０の出力信号を前記量子化器３０９の出力信号で
除算し、その結果値をエラー信号として発生する除算器
を示し、３１２は前記除算器３１１の出力信号を低域フ
ィルタリングする第４低域フィルタを示し、３１３は前
記第４低域フィルタ３１２の出力信号を電流に変換し、
前記ＰＮコード発生器３０１に伝達してエラーを補償す
るようにした電圧−電流変換器を示す。
ルタ３０６，３０７からそれぞれ出力される信号の位相
差を検出する位相検出器を示し、３１１は前記位相検出
器３１０の出力信号を前記量子化器３０９の出力信号で
除算し、その結果値をエラー信号として発生する除算器
を示し、３１２は前記除算器３１１の出力信号を低域フ
ィルタリングする第４低域フィルタを示し、３１３は前
記第４低域フィルタ３１２の出力信号を電流に変換し、
前記ＰＮコード発生器３０１に伝達してエラーを補償す
るようにした電圧−電流変換器を示す。
【００７７】このように構成された本発明に係るＣＤＭ
Ａコードタイミング追跡装置の第３実施の形態は、まず
ＰＮコード発生器３０１からオンタイムコード、前記オ
ンタイムコードより早いコード及び遅いコードを発生す
る。
Ａコードタイミング追跡装置の第３実施の形態は、まず
ＰＮコード発生器３０１からオンタイムコード、前記オ
ンタイムコードより早いコード及び遅いコードを発生す
る。
【００７８】これにより、第１相関器３０２は前記ＰＮ
コード発生器３０１から発生したオンタイムコードと、
入力される基底帯域ＣＤＭＡ信号の実数部信号とを、ま
た虚数部信号とをそれぞれ相関させる。ここで、入力さ
れる基底帯域ＣＤＭＡ信号がＱＰＳＫ変調された信号で
ある場合は実数部信号と虚数部信号とに大別することが
でき、従って第１相関器３０２は内部に二つの乗算器を
具備する。そして、一つの乗算器を利用し、オンタイム
コードと実数部信号成分とを相関させ、他の一つの乗算
器を利用し、オンタイムコードと虚数部信号成分とを相
関させる。
コード発生器３０１から発生したオンタイムコードと、
入力される基底帯域ＣＤＭＡ信号の実数部信号とを、ま
た虚数部信号とをそれぞれ相関させる。ここで、入力さ
れる基底帯域ＣＤＭＡ信号がＱＰＳＫ変調された信号で
ある場合は実数部信号と虚数部信号とに大別することが
でき、従って第１相関器３０２は内部に二つの乗算器を
具備する。そして、一つの乗算器を利用し、オンタイム
コードと実数部信号成分とを相関させ、他の一つの乗算
器を利用し、オンタイムコードと虚数部信号成分とを相
関させる。
【００７９】尚、第２相関器３０３は前記ＰＮコード発
生器３０１から発生したオンタイムコードより早いコー
ドと、入力される基底帯域ＣＤＭＡ信号の実数部信号と
を、また虚数部信号とをそれぞれ相関させる。ここで、
入力される基底帯域ＣＤＭＡ信号がＱＰＳＫ変調された
信号である場合は実数部信号と虚数部信号とに大別する
ことができ、従って第２相関器３０３は内部に二つの乗
算器を具備する。そして、一つの乗算器を利用し、オン
タイムコードと実数部信号成分とを相関させ、他の一つ
の乗算器を利用し、オンタイムコードと虚数部信号成分
とを相関させる。
生器３０１から発生したオンタイムコードより早いコー
ドと、入力される基底帯域ＣＤＭＡ信号の実数部信号と
を、また虚数部信号とをそれぞれ相関させる。ここで、
入力される基底帯域ＣＤＭＡ信号がＱＰＳＫ変調された
信号である場合は実数部信号と虚数部信号とに大別する
ことができ、従って第２相関器３０３は内部に二つの乗
算器を具備する。そして、一つの乗算器を利用し、オン
タイムコードと実数部信号成分とを相関させ、他の一つ
の乗算器を利用し、オンタイムコードと虚数部信号成分
とを相関させる。
【００８０】また、第３相関器３０４も前記ＰＮコード
発生器３０１から発生したオンタイムコードより遅いコ
ードと、入力される基底帯域ＣＤＭＡ信号の実数部信号
とを、また虚数部信号とをそれぞれ相関させる。ここ
で、入力される基底帯域ＣＤＭＡ信号がＱＰＳＫ変調さ
れた信号である場合は実数部信号と虚数部信号とに大別
することができ、従って第３相関器３０４は内部に二つ
の乗算器を具備する。そして、一つの乗算器を利用し、
オンタイムコードと実数部信号成分とを相関させ、他の
一つの乗算器を利用し、オンタイムコードと虚数部信号
成分とを相関させる。
発生器３０１から発生したオンタイムコードより遅いコ
ードと、入力される基底帯域ＣＤＭＡ信号の実数部信号
とを、また虚数部信号とをそれぞれ相関させる。ここ
で、入力される基底帯域ＣＤＭＡ信号がＱＰＳＫ変調さ
れた信号である場合は実数部信号と虚数部信号とに大別
することができ、従って第３相関器３０４は内部に二つ
の乗算器を具備する。そして、一つの乗算器を利用し、
オンタイムコードと実数部信号成分とを相関させ、他の
一つの乗算器を利用し、オンタイムコードと虚数部信号
成分とを相関させる。
【００８１】次に、第１乃至第３低域フィルタ３０５〜
３０７は前記第１乃至第３相関器３０２〜３０４からそ
れぞれ出力される信号をそれぞれ低域フィルタリング
し、雑音及び高周波成分を除去する。
３０７は前記第１乃至第３相関器３０２〜３０４からそ
れぞれ出力される信号をそれぞれ低域フィルタリング
し、雑音及び高周波成分を除去する。
【００８２】尚、二乗器３０８は前記第１帯域フィルタ
３０５の出力信号を二乗し、量子化器３０９は前記二乗
器３０８の出力信号を量子化する。ここで、量子化器の
内部構成は図７に示した量子化器の構成と同一であり、
作用も同一である。
３０５の出力信号を二乗し、量子化器３０９は前記二乗
器３０８の出力信号を量子化する。ここで、量子化器の
内部構成は図７に示した量子化器の構成と同一であり、
作用も同一である。
【００８３】一方、位相検出器３１０は前記第２及び第
３低域フィルタ３０６，３０７からそれぞれ出力される
信号の位相差を検出する。
３低域フィルタ３０６，３０７からそれぞれ出力される
信号の位相差を検出する。
【００８４】以下、位相検出器３１０の動作をさらに詳
細に説明する。図１０は、前記位相検出器３１０の一実
施の形態を示す図である。同図に示すように、位相検出
器３１０は、前記第２低域フィルタ３０６から出力され
る実数部信号と前記第３低域フィルタ３０７から出力さ
れる信号とを加算する第１加算器３２１と、前記第２低
域フィルタ３０６から出力される実数部信号から、前記
第３低域フィルタ３０７から出力される実数部信号を減
算する第１減産器３２２と、前記第１加算器３２１の出
力信号と前記第１減算器３２２の出力信号とを乗算する
第１乗算器３２３と、前記第２低域フィルタ３０６から
出力される虚数部信号と前記第３低域フィルタ３０７か
ら出力される虚数部信号とを加算する第２換算器３２４
と、前記第２低域フィルタ３０６から出力される虚数部
信号から、前期第３低域フィルタ３０７から出力される
虚数部信号を減算する第２減算器３２５と、前記第２加
算器３２４の出力信号と前記第１減算器３２５の出力信
号とを乗算する第２乗算器３２６と、前記第１乗算器３
２３の出力信号と前記第２乗算器３２６の出力信号とを
加算する第３加算器３２７とから構成される。
細に説明する。図１０は、前記位相検出器３１０の一実
施の形態を示す図である。同図に示すように、位相検出
器３１０は、前記第２低域フィルタ３０６から出力され
る実数部信号と前記第３低域フィルタ３０７から出力さ
れる信号とを加算する第１加算器３２１と、前記第２低
域フィルタ３０６から出力される実数部信号から、前記
第３低域フィルタ３０７から出力される実数部信号を減
算する第１減産器３２２と、前記第１加算器３２１の出
力信号と前記第１減算器３２２の出力信号とを乗算する
第１乗算器３２３と、前記第２低域フィルタ３０６から
出力される虚数部信号と前記第３低域フィルタ３０７か
ら出力される虚数部信号とを加算する第２換算器３２４
と、前記第２低域フィルタ３０６から出力される虚数部
信号から、前期第３低域フィルタ３０７から出力される
虚数部信号を減算する第２減算器３２５と、前記第２加
算器３２４の出力信号と前記第１減算器３２５の出力信
号とを乗算する第２乗算器３２６と、前記第１乗算器３
２３の出力信号と前記第２乗算器３２６の出力信号とを
加算する第３加算器３２７とから構成される。
【００８５】このように構成された位相検出器３１０
は、まず第１加算器３２１で前記第２低域フィルタ３０
６から出力される実数部信号Ｅ_reと前記と前記第３低
域フィルタ３０７から出力される実数部信号Ｌ_reとを
加算し、第１減算器３２２では前記第２低域フィルタ３
０６から出力される実数部信号Ｅ_reから、前記３低域
フィルタ３０７から出力される実数部信号Ｌ_reを減算
する。
は、まず第１加算器３２１で前記第２低域フィルタ３０
６から出力される実数部信号Ｅ_reと前記と前記第３低
域フィルタ３０７から出力される実数部信号Ｌ_reとを
加算し、第１減算器３２２では前記第２低域フィルタ３
０６から出力される実数部信号Ｅ_reから、前記３低域
フィルタ３０７から出力される実数部信号Ｌ_reを減算
する。
【００８６】尚、第１乗算器３２３は前記第１加算器３
２１の出力信号と前記第１減算器３２２の出力信号とを
乗算する。
２１の出力信号と前記第１減算器３２２の出力信号とを
乗算する。
【００８７】次に、第２加算器３２４は前記第２低域フ
ィルタ３０６から出力される虚数部信号Ｅ_imと前記第
３低域フィルタ３０７から出力される虚数部信号Ｌ_im
とを加算し、第２減算器３２５は前記第２低域フィルタ
３０６から出力される虚数部信号Ｅ_imから、前記第３
低域フィルタ３０７から出力される虚数部信号Ｌ_imを
減算する。
ィルタ３０６から出力される虚数部信号Ｅ_imと前記第
３低域フィルタ３０７から出力される虚数部信号Ｌ_im
とを加算し、第２減算器３２５は前記第２低域フィルタ
３０６から出力される虚数部信号Ｅ_imから、前記第３
低域フィルタ３０７から出力される虚数部信号Ｌ_imを
減算する。
【００８８】そして、第２乗算器３２６は前記第２加算
器３２４の出力信号と前記第２減算器３２５の出力信号
とを乗算する。
器３２４の出力信号と前記第２減算器３２５の出力信号
とを乗算する。
【００８９】第３加算器３２７は前記第１乗算器３２３
の出力信号と前記第２乗算器３２６の出力信号とを加算
し、その結果値を位相検出信号Ｘとして前記除算器３１
１に伝達する。
の出力信号と前記第２乗算器３２６の出力信号とを加算
し、その結果値を位相検出信号Ｘとして前記除算器３１
１に伝達する。
【００９０】前記除算器３１１は前記位相検出器３１０
の出力信号Ｘを前記量子化器３０９の出力信号Ｙで除算
（Ｘ／Ｙ）し、その結果値をエラー信号に発生する。
の出力信号Ｘを前記量子化器３０９の出力信号Ｙで除算
（Ｘ／Ｙ）し、その結果値をエラー信号に発生する。
【００９１】尚、第４低域フィルタ３１２は前記除算器
３１１の出力信号を低域フィルタリングし、電圧―電流
変換器３１３は前記第４低域フィルタ３１２の出力信号
を電流に変換し、前記ＰＮコード発生器３０１に伝達し
てエラーを補償する。
３１１の出力信号を低域フィルタリングし、電圧―電流
変換器３１３は前記第４低域フィルタ３１２の出力信号
を電流に変換し、前記ＰＮコード発生器３０１に伝達し
てエラーを補償する。
【００９２】前記図１０の位相検出器は、従来の非同期
式ＤＬＬの位相検出器（図５参照）と対比してみると、
但し二つの乗算器のみ必要になるので、ハードウェアを
具現するとき、複雑度を解決することができる。
式ＤＬＬの位相検出器（図５参照）と対比してみると、
但し二つの乗算器のみ必要になるので、ハードウェアを
具現するとき、複雑度を解決することができる。
【００９３】
【発明の効果】以上説明したように、本発明に係るＣＤ
ＭＡコードタイミング追跡装置によれば、コードタイミ
ング同期化のために信号利得を正規化することにより、
信号利得変化に関わらず正確なコードタイミング同期化
を可能とするという利点がある。
ＭＡコードタイミング追跡装置によれば、コードタイミ
ング同期化のために信号利得を正規化することにより、
信号利得変化に関わらず正確なコードタイミング同期化
を可能とするという利点がある。
【００９４】尚、ハードウェアの具現時、既存の位相検
出器に比べて乗算器の個数を著しく減らすことにより、
ハードウェアの具現を容易にするという利点もある。
出器に比べて乗算器の個数を著しく減らすことにより、
ハードウェアの具現を容易にするという利点もある。
【図１】 一般的なＣＤＭＡ方式移動通信システムにお
けるＰＮコード位相を説明するための図である。
けるＰＮコード位相を説明するための図である。
【図２】 従来のＣＤＭＡ方式移動通信システムにおけ
る同期式遅延ロックループ（ＤＬＬ）の構造を示す図で
ある。
る同期式遅延ロックループ（ＤＬＬ）の構造を示す図で
ある。
【図３】 従来のＣＤＭＡ方式移動通信システムにおけ
る非同期式ＤＬＬの一実施の形態に係る構造を示す図で
ある。
る非同期式ＤＬＬの一実施の形態に係る構造を示す図で
ある。
【図４】 従来のＣＤＭＡ方式移動通信システムにおけ
る非同期式ＤＬＬの他の実施の形態に係る構造を示す図
である。
る非同期式ＤＬＬの他の実施の形態に係る構造を示す図
である。
【図５】 図４の位相検出器の一実施の形態を示す図で
ある。
ある。
【図６】 本発明に係るＣＤＭＡコードタイミング追跡
装置の第１実施の形態を示す図である。
装置の第１実施の形態を示す図である。
【図７】 図６の量子化部の一実施の形態を示す図であ
る。
る。
【図８】 本発明に係るＣＤＭＡコードタイミング追跡
装置の第２実施の形態を示す図である。
装置の第２実施の形態を示す図である。
【図９】 本発明に係るＣＤＭＡコードタイミング追跡
装置の第３実施の形態を示す図である。
装置の第３実施の形態を示す図である。
【図１０】 図９の位相検出器の一実施の形態を示す図
である。
である。
【図１１】 図６、図８、図９の位相検出器の出力タイ
ミング図である。
ミング図である。
３０９ 量子化器、３１１ 除算器、１２１ 絶対値計
算器、１２２ 比較器、１２３ マルチプレクサ、１２
４ Ｎレベル量子化器、３１０ 位相検出器、３２７
第１、第２、第３加算器、３２２、３２５ 第１及び第
２減算器、３２３、３２６ 第１及び第２乗算器。
算器、１２２ 比較器、１２３ マルチプレクサ、１２
４ Ｎレベル量子化器、３１０ 位相検出器、３２７
第１、第２、第３加算器、３２２、３２５ 第１及び第
２減算器、３２３、３２６ 第１及び第２乗算器。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
H04L 7/00
H04Q 7/38
Claims (13)
- 【請求項１】 符号分割多元接続コードタイミング装置
において、 オンタイムコード、前記オンタイムコードより早いコー
ド及び遅いコードを発生するＰＮコード発生器と、 前記ＰＮコード発生器から発生したオンタイムコードと
入力される基底帯域ＣＤＭＡ信号とを相関させる第１相
関器と、 前記ＰＮコード発生器から発生した早いコードと入力さ
れる基底帯域ＣＤＭＡ信号とを相関させる第２相関器
と、 前記ＰＮコード発生器から発生した遅いコードと前記入
力される基底帯域ＣＤＭＡ信号とを相関させる第３相関
器と、 前記第１乃至第３相関器からそれぞれ出力される信号を
それぞれ低域フィルタリングする第１乃至第３低域フィ
ルタと、 前記第１低域フィルタの出力信号を量子化する量子化器
と、 前記第２低域フィルタから出力される信号から前記第３
低域フィルタの出力信号を減算して誤差信号を発生する
減算器と、 前記減算器の出力信号を前記量子化器の出力信号で除算
し、その結果値をエラー信号として発生する除算器と、 前記除算器の出力信号を低域フィルタリングする第４低
域フィルタと、 前記第４低域フィルタの出力信号を電流に変換し、前記
ＰＮコード発生器に伝達してエラーを補償するようにし
た電圧−電流変換器とを含んで構成されたことを特徴と
する符号分割多元接続コードタイミング追跡装置。 - 【請求項２】 前記量子化器は、前記第１低域フィルタ
から出力される信号から絶対値を計算する絶対値計算器
と、前記絶対値計算器の出力信号と事前に設定された臨
界値とを比較し、その比較結果により、入力信号または
事前に設定された信号“１”のいずれかを選択する選択
信号を発生する比較器と、前記比較器から出力される信
号により、前記入力信号または“１”に設定された信号
のいずれかを選択して出力するマルチプレクサと、前記
マルチプレクサから出力される信号をＮレベル量子化す
るＮレベル量子化器とから構成されたことを特徴とする
請求項１記載の符号分割多元接続コードタイミング追跡
装置。 - 【請求項３】 前記Ｎレベル量子化器は、量子化レベル
を２の累乗で具現し、除算を行わずに可変シフト演算で
処理するようにしたことを特徴とする請求項２記載の符
号分割多元接続コードタイミング追跡装置。 - 【請求項４】 符号分割接続コードタイミング装置にお
いて、 オンタイムコード、前記オンタイムコードより早いコー
ド及び遅いコードを発生するＰＮコード発生器と、 前記ＰＮコード発生器から発生したオンタイムコードと
入力されるＣＤＭＡ中間周波数とを相関させる第１相関
器と、 前記ＰＮコード発生器から発生した早いコードと入力さ
れるＣＤＭＡ中間周波数信号とを相関させる第２相関器
と、 前記ＰＮコード発生器から発生した遅いコードと前記入
力されるＣＤＭＡ中間周波数信号とを相関させる第３相
関器と、 前記第１乃至第３相関器からそれぞれ出力される信号を
それぞれ帯域フィルタリングする第１乃至第３帯域フィ
ルタと、 前記第１乃至第３帯域フィルタの出力信号をそれぞれ二
乗する第１乃至第３二乗器と、 前記第１二乗器の出力信号を量子化する量子化器と、 前記第２二乗器から出力される信号から前記第３二乗器
の出力信号を減算して誤差信号を発生する減算器と、 前記減算器の出力信号を前記量子化器の出力信号で除算
し、その結果値をエラー信号として発生する除算器と、 前記除算器の出力信号を低域フィルタリングする低域フ
ィルタと、 前記低域フィルタの出力信号を電流に変換し、前記ＰＮ
コード発生器に伝達してエラーを補償するようにした電
圧−電流変換器とを含んで構成されたことを特徴とする
符号分割多元接続コードタイミング追跡装置。 - 【請求項５】 前記量子化器は、前記第１二乗器から出
力される信号から絶対値を計算する絶対値計算器と、前
記絶対値計算器の出力信号と事前に設定された臨界値と
を比較し、その比較結果により、入力信号または事前に
設定された信号“１”のいずれかを選択するようにする
選択信号を発生する比較器と、前記比較器から出力され
る信号により、前記入力信号または“１”に設定された
信号のいずれかを選択して出力するマルチプレクサと、
前記マルチプレクサから出力される信号をＮレベル量子
化するＮレベル量子化器とから構成されたことを特徴と
する請求項４記載の符号分割多元接続コードタイミング
追跡装置。 - 【請求項６】 前記Ｎレベル量子化器は、量子化レベル
を２の累乗で具現し、除算を行わずに可変シフト演算で
処理するようにしたことを特徴とする請求項５記載の符
号分割多元接続コードタイミング追跡装置。 - 【請求項７】 符号分割多元接続コードタイミング装置
において、 オンタイムコード、前記オンタイムコードより早いコー
ド及び遅いコードを発生するＰＮコード発生器と、 前記ＰＮコード発生器から発生したオンタイムコード
と、入力される基底帯域のＣＤＭＡ信号の実数部信号お
よび虚数部信号とをそれぞれ相関させる第１相関器と、 前記ＰＮコード発生器から発生した早いコードと、前記
入力される基底帯域ＣＤＭＡ信号の実数部信号および虚
数部信号とをそれぞれ相関させる第２相関器と、 前記ＰＮコード発生器から発生した遅いコードと、前記
入力される基底帯域ＣＤＭＡ信号の実数部信号および虚
数部信号とをそれぞれ相関させる第３相関器と、 前記第１乃至第３相関器からそれぞれ出力される信号を
それぞれ低域フィルタリングする第１乃至第３帯域フィ
ルタと、 前記第１帯域フィルタの出力信号を二乗する二乗器と、 前記二乗器の出力信号を量子化する量子化器と、 前記第２及び第３低域フィルタからそれぞれ出力される
信号の位相差を検出する位相検出器と、 前記位相検出器の出力信号を前記量子化器の出力信号で
除算し、その結果値をエラー信号として発生する除算器
と、 前記除算器の出力信号を低域フィルタリングする第４低
域フィルタと、 前記第４低域フィルタの出力信号を電流に変換し、前記
ＰＮコード発生器に伝達してエラーを補償するようにし
た電圧−電流変換器ととを含んで構成されたことを特徴
とする符号分割多元接続タイミング追跡装置。 - 【請求項８】 前記第１相関器は、前記ＰＮコード発生
器から発生したオンタイムコードと、入力される基底帯
域ＣＤＭＡ信号の実数部信号および虚数部信号とをそれ
ぞれ相関させる第１及び第２乗算器を備えたことを特徴
とする請求項７記載の符号分割多元接続コードタイミン
グ装置。 - 【請求項９】 前記第２相関器は、前記ＰＮコード発生
器から発生したオンタイムコードより早いコードと、入
力される基底帯域ＣＤＭＡ信号の実数部信号および虚数
部信号とをそれぞれ相関させる第１及び第２乗算器を備
えたことを特徴とする請求項７記載の符号分割多元接続
コードタイミング追跡装置。 - 【請求項１０】 前記第３相関器は、前記ＰＮコード発
生器から発生したオンタイムコードより遅いコードと、
入力される基底帯域ＣＤＭＡ信号の実数部信号および虚
数部信号とをそれぞれ相関させる第１及び第２乗算器を
備えたことを特徴とする請求項７記載の符号分割多元接
続コードタイミング追跡装置。 - 【請求項１１】 前記位相検出器は、前記第２低域フィ
ルタから出力される実数部信号と前記第３低域フィルタ
から出力される実数部信号とを加算する第１加算器と、
前記第２低域フィルタから出力される実数部信号から、
前記第３低域フィルタから出力される実数部信号を減算
する第１減算器と、前記第１加算器の出力信号と前記第
１減算器の出力信号とを乗算する第１乗算器と、前記第
２低域フィルタから出力される虚数部信号と前記第３低
域フィルタから出力される虚数部信号とを加算する第２
加算器と、前記第２低域フィルタから出力される虚数部
信号から、前記第３低域フィルタから出力される虚数部
信号を減算する第２減算器と、前記第２加算器の出力信
号と前記第１減算器の出力信号とを乗算する第２乗算器
と、前記第１乗算器の出力信号と前記第２乗算器の出力
信号とを加算する第３加算器とから構成されたことを特
徴とする請求項７記載の符号分割多元接続コードタイミ
ング追跡装置。 - 【請求項１２】 前記量子化器は、前記第１二乗器から
出力される信号から絶対値を計算する絶対値計算器と、
前記絶対値計算器の出力信号と事前に設定された臨界値
とを比較し、その比較結果により、入力信号または事前
に設定された信号“１”のいずれかを選択するようにす
る選択信号を発生する比較器と、前記比較器から出力さ
れる信号により、前記入力信号または“１”に設定され
た信号のいずれかを選択して出力するマルチプレクサ
と、前記マルチプレクサから出力される信号をＮレベル
量子化するＮレベル量子化器とから構成されたことを特
徴とする請求項７記載の符号分割多元接続コードタイミ
ング追跡装置。 - 【請求項１３】 前記Ｎレベル量子化器は、量子化レベ
ルを２の累乗で具現し、除算を行わず可変シフト演算で
処理するようにしたことを特徴とする請求項１２記載の
符号分割多元接続コードタイミング追跡装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-35076 | 2000-06-24 | ||
| KR10-2000-0035076A KR100373338B1 (ko) | 2000-06-24 | 2000-06-24 | 부호분할 다중접속 코드 타이밍 추적장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043983A JP2002043983A (ja) | 2002-02-08 |
| JP3523609B2 true JP3523609B2 (ja) | 2004-04-26 |
Family
ID=19673692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119510A Expired - Fee Related JP3523609B2 (ja) | 2000-06-24 | 2001-04-18 | 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6810071B2 (ja) |
| JP (1) | JP3523609B2 (ja) |
| KR (1) | KR100373338B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725486B1 (ko) * | 2001-02-09 | 2007-06-08 | 삼성전자주식회사 | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 |
| US6456648B1 (en) | 2001-10-01 | 2002-09-24 | Interdigital Technology Corporation | Code tracking loop with automatic power normalization |
| US7372892B2 (en) * | 2002-04-29 | 2008-05-13 | Interdigital Technology Corporation | Simple and robust digital code tracking loop for wireless communication systems |
| US7769112B2 (en) * | 2005-09-29 | 2010-08-03 | Freescale Semiconductor, Inc. | Method and system for generating wavelets |
| CN101305537B (zh) * | 2005-11-10 | 2010-12-22 | 富士通株式会社 | 接收装置、误差检测电路以及接收方法 |
| JP4789845B2 (ja) * | 2007-04-03 | 2011-10-12 | Ｏｋｉセミコンダクタ株式会社 | 送信制御検査回路 |
| CN101083484B (zh) * | 2007-06-06 | 2010-10-13 | 曼沙尔有限公司 | 码分多址通信系统中的多径跟踪装置及方法 |
| US9793946B2 (en) * | 2014-11-27 | 2017-10-17 | Lg Electronics Inc. | Rake receiver and receiving method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI99181C (fi) * | 1994-08-16 | 1997-10-10 | Nokia Mobile Phones Ltd | Vastaanotin |
| KR0150279B1 (ko) * | 1995-12-18 | 1998-11-02 | 양승택 | 코드확산 통신시스템의 수신기에서의 코드 추적기 |
| US5696762A (en) * | 1996-03-25 | 1997-12-09 | Stanford Telecommunications, Inc. | Rapid-acquisition access channel scheme for CDMA systems |
| JPH10190528A (ja) * | 1996-12-25 | 1998-07-21 | Matsushita Electric Ind Co Ltd | スペクトル拡散受信機 |
| US5991330A (en) | 1997-06-27 | 1999-11-23 | Telefonaktiebolaget L M Ericsson (Pub1) | Mobile Station synchronization within a spread spectrum communication systems |
| US6205167B1 (en) * | 1997-12-23 | 2001-03-20 | Philips Electronics North America Corporation | Apparatus and method for code tracking in an IS-95 spread spectrum communications system |
| US6201828B1 (en) * | 1998-11-12 | 2001-03-13 | Nortel Networks Limited | Fine estimation of multipath delays in spread-spectrum signals |
| US6456648B1 (en) * | 2001-10-01 | 2002-09-24 | Interdigital Technology Corporation | Code tracking loop with automatic power normalization |
-
2000
- 2000-06-24 KR KR10-2000-0035076A patent/KR100373338B1/ko not_active IP Right Cessation
-
2001
- 2001-04-18 JP JP2001119510A patent/JP3523609B2/ja not_active Expired - Fee Related
- 2001-05-01 US US09/846,951 patent/US6810071B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100373338B1 (ko) | 2003-02-25 |
| KR20020000390A (ko) | 2002-01-05 |
| US6810071B2 (en) | 2004-10-26 |
| JP2002043983A (ja) | 2002-02-08 |
| US20020163957A1 (en) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| JP3105786B2 (ja) | 移動体通信受信機 | |
| EP0892528B1 (en) | Carrier recovery for DSSS signals | |
| US8040935B2 (en) | Methods and apparatus for spread spectrum modulation and demodulation | |
| US6459721B1 (en) | Spread spectrum receiving apparatus | |
| KR100326312B1 (ko) | 대역확산통신방식의동기식송신및수신장치 | |
| US5940433A (en) | Acquisition method and system of spreading code | |
| JP4350271B2 (ja) | Ｃｄｍａ通信システムの受信器における拡散コード同期取得方法及びその装置 | |
| JPH06296171A (ja) | 広帯域伝送システム | |
| US7349464B2 (en) | Receiver for spread spectrum communication | |
| US7027487B2 (en) | Combination power/inphase correlator for spread spectrum receiver | |
| JP2672769B2 (ja) | スペクトル拡散受信機 | |
| US5848096A (en) | Communication method and system using different spreading codes | |
| JP3523609B2 (ja) | 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置 | |
| US7023904B2 (en) | Synchronization tracking circuit | |
| JP3193613B2 (ja) | 相関ピーク検出型周波数誤差検出回路 | |
| JP2002135169A (ja) | スペクトル拡散受信機 | |
| EP0748060A2 (en) | Post detection integration spread spectrum receiver | |
| JPH0832547A (ja) | 同期捕捉方法 | |
| JP2999368B2 (ja) | 同期装置 | |
| KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
| JP2952305B2 (ja) | 相関検出器および通信装置 | |
| JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| JP3908853B2 (ja) | 干渉信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3523609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |