JP4350271B2 - Cdma通信システムの受信器における拡散コード同期取得方法及びその装置 - Google Patents
Cdma通信システムの受信器における拡散コード同期取得方法及びその装置 Download PDFInfo
- Publication number
- JP4350271B2 JP4350271B2 JP2000154792A JP2000154792A JP4350271B2 JP 4350271 B2 JP4350271 B2 JP 4350271B2 JP 2000154792 A JP2000154792 A JP 2000154792A JP 2000154792 A JP2000154792 A JP 2000154792A JP 4350271 B2 JP4350271 B2 JP 4350271B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- value
- signal
- parallel
- complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/708—Parallel implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は符号分割多重接続(Code Division Multiple Access:以下CDMAと称する)変調方式を使用する信号伝送システムに係り、特にCDMA伝送システムの受信器で拡散コードの同期を合せる過程中初期同期取得方法及びその装置に関する。
【0002】
【従来の技術】
CDMAは伝送するデータビットを拡散コードに変調して伝送チャンネルを形成する通信方式であって、複数個の拡散コードを使用して同時に複数個の伝送チャンネルを形成する帯域拡散デジタル通信方式である。拡散コードはデータビット率(data bit rate)より極めて高いチップ率(chip rate)で動作して伝送するデータを帯域拡散するコードである。拡散コードの自己相関(auto correlation)特性と相互相関(cross correlation)特性を用いて複数のチャンネル信号を多重化できるが、これは一般に[+1、-1]値を持ちながら相互直交(orthogonal)または準直交(quasi-orthogonal)する性質を有する擬似雑音(Pseudo Noise:以下PNと称する)コードを拡散コードとして使用することによる。
【0003】
CDMAにおいてPNコード同期の主な機能は受信信号を復調するために受信信号を逆拡散することである。受信信号は本質的に2種のデジタル信号で構成されている。最初の信号は符号化された音声信号のような情報信号である。二番目の信号はPNコード発生器によって発生されたPNコードであって情報信号より余程高いビット率を有している。
【0004】
受信端では局部PN発生器によって発生するPNコードを使用して受信信号を逆拡散し、このPNコードと受信信号に含まれたPNコード成分との同期を合せる過程を行う。従って、受信信号からPNコード成分を除去し、PNコード成分が除去された受信信号をシンボル周期の間に積分することによって元の情報信号を理想的に得ることができるようになる。
【0005】
通常、コード同期過程は次のような2段階で行われる。即ち、第1段階は、コード同期取得段階と称し、受信信号に含まれたPNコード位相と局部的に発生するPNコード位相を1コードチップ周期以内に整列することである。第2段階は、コード位相追跡段階と称し、位相同期ループ(Phase Locked Loop:以下PLLと称する)を以って継続的に2つのPNコード位相を正確な位置に整列することである。
【0006】
本発明は前記2段階のうち初期コード同期取得過程に焦点を合わせたものである。
初期コード同期取得はCDMAシステムにおいて最も重要な過程中の一つである。初期コード同期取得の重要性のため、最近まで多様な形態の探索方式と判定方式を使用した初期コード同期取得のための方式が提案されてきた。提案される初期コード同期取得方式は探索方式によって大きく次のような2種に分類されうる。
【0007】
第1の分類としては、並列探索(Parallel Search)方式が挙げられる。これは受信信号と局部的に発生されるPNコードの全ての可能なコード位相を同時に並列に相関させて各コード位相に対する同期の成否を並列に判定する方式であって、コード同期取得時間を短縮しうるという長所があるが、ハードウェアが複雑になるという短所も有する。
【0008】
第2の分類としては、直列探索(Serial Search)方式が挙げられる。この方式は、先に受信信号と局部的に発生するPNコードとを相関させて求めた相関値を特定臨界値と比較して両信号の同期が一致するかを判定する。もし、同期が一致すると判定されればコード位相追跡過程が始まり、同期が一致しないと判定されれば受信器の内部から発生されるPNコード位相を変えて上記の過程を再実行する。このように同期が一致するまでに発生可能な全てのPNコード位相に対して探索を行う。ハードウェア面では相対的に前記並列探索方式に比べて簡単であるが、同期取得時間が長くなる短所がある。
【0009】
コード同期取得過程の取得時間と探索した同期の正確度は、CDMA受信器の性能を決定する主な要因となる。一般に初期コード同期取得過程はCDMAシステムで行われるべき過程のうち最も難しい過程の1つであるが、その原因は低い信号対雑音比(Signal-to-Noise Ratio:以下SNRと称する)、ドップラ(Doppler)影響、そしてフェーディング(fading)環境のような劣悪なチャンネル環境のためである。このような歪曲要素のうち本発明で主に関心を有することはドップラ影響によるチャンネル変化である。
【0010】
無線移動チャンネル環境で、受信器の移動、周辺の事物の相対的な移動時発生するドップラ影響は経時的にチャンネル電力及びチャンネル位相の変化を招き、その変化量は移動体の速度に比例することになる。チャンネル電力変化により受信信号の大きさが変わると、受信信号と局部PNコードとの相関エネルギ値が変わる。
【0011】
従って、従来のように直列探索方式を使用する場合は各局部PNコード位相を探索する度に受信信号の大きさが異なるため、同一な環境でコード位相を探索できない。もし、探索中の局部PNコード位相が正確なコード位相であると仮定すれば、相関エネルギ値は以前の局部PNコード位相に対する相関エネルギ値に比べて相当大きい(理論的にはプロセッシングゲイン倍だけ大きい)。
【0012】
しかし、チャンネル電力変化によって現在のチャンネル電力が以前のチャンネル電力に比べて相当小さいと、探索中のコード位相が正確なコード位相であっても受信信号が小さ過ぎて相関エネルギ値も非常に小さくなる。最悪の場合を考慮すれば、以前の正確でないコード位相の相関エネルギとほぼ同じか、むしろ小さな場合も発生しうる。
【0013】
このような状況では固定形臨界値(Fixed Threshold)を使用してコード同期の成否を判定する場合はいうまでもなく、適応型臨界値(Adaptive Threshold)を使用するとしても正しいコード同期を取得しにくくなる。適応型臨界値を使用したコード同期取得方式はチャンネル電力変化を計算し続けてその度に判定臨界値を適応的に求める方式であるが、チャンネル電力変化を計算する速度面で実時間的に処理しにくいために、適応的に求めた臨界値を適宜に用いて判定することは難しい。また、現実的に現在の無線移動チャンネル環境のようにSNRの悪い状況下ではチャンネル電力変化を求めにくいために、適応的に求めた判定臨界値も正しい値と認められない。
【0014】
固定型臨界値を使用する従来の直列探索方式の例としては、「発明の名称:Method And Apparatus For Performing Search Acquisition In a CDMA Communications System(訳:CDMA通信方式において探索を行うための方法および装置、米国特許番号:5,644,591、登録日時:1997年7月1日、出願人:Qualcomm社)」が挙げられる。そして、適応型臨界値を使用した従来の直列探索方式の例としては、「発明の名称:Serial Search Acquisition System With Adaptive Threshold and Optimal Decision for Spread Spectrum Systems(訳:拡張スペクトルシステムのための適応型臨界値および光学的手法を用いた探索方式)米国特許番号:5,642,377、登録日時:1997年6月24日、出願人:Nokia Mobile Phones社」が挙げられる。
【0015】
従来の直列探索方式から発生する問題点は従来の並列探索方式を使用する場合にも同様に発生する。即ち、従来の並列探索方式は複数のコード位相に対する相関エネルギを同時に求める点を以外に、判定方法は直列探索方式と同一なので、前記チャンネル電力変化による問題点を解決しにくい。
【0016】
【発明が解決しようとする課題】
本発明は前記問題点を解決するために案出されたものであって、無線移動チャンネルを伝送媒体とし、CDMA方式による信号を受信する受信装置で、拡散コードの同期を合せる過程中、初期同期コード取得過程でCDMA受信信号に含まれた歪曲の影響を受けず、CDMA受信信号の電力変化により発生する誤謬検出(false alarm)確率及び誤探知(miss detect)確率を大幅に減らすことによって安定で、全体的に初期コード同期取得時間を短縮しうるCDMA伝送システムの初期同期コード取得方法及びその装置を提供することをその目的とする。
【0017】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する方法は、(a)サンプリングされた複素デジタル信号中K個の連続的成分と前記受信器の内部から生成されたN個の並列複素拡散コードとの相関関係を求めるためにK×N個の並列複素相関を行う段階と、(b)N個の並列複素相関の結果に対し、各成分別に連続的に生成されたK個の並列複素相関結果値の成分を並列に累積する段階と、(c)K個の並列複素相関結果値の成分が累積された結果に対し、各成分別エネルギ値を並列に求める段階と、(d)各成分別エネルギ値から最大エネルギ値と平均エネルギ値との比率値を求め、その比率を所定の判定臨界値と比べ、前記比率値が前記判定臨界値より大きいか同一であれば前記最大エネルギ値に該当するコード位相が正しいと判定してコード同期取得過程を終了し、前記比率値が前記判定臨界値より小さければ前記最大エネルギ値に該当するコード位相が正しくないと判定する段階と、を含むことを特徴とする。
【0018】
前記目的を達成するために、本発明に係る無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する方法は、(e)前記(d)段階で前記N個の並列複素拡散コードのコード位相内に正しいコード位相がないと判定したとき、前記N個の並列複素拡散コードの次のN個のコード位相を有するN個の並列複素拡散コードを発生して前記(a)段階の以下を繰り返す段階をさらに含むことを特徴とする。
【0019】
前記他の目的を達成するために、本発明に係る無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する装置は、サンプリングされた複素デジタル信号中K個の連続的成分と前記受信器の内部から生成されたN個の並列複素拡散コードとの相関関係を求めるためにK×N個の並列複素相関結果値を生成する並列複素相関器と、N個の各成分別に、連続して生成されたK個の並列複素相関結果値を並列に累積する並列複素累積器と、N個の各成分別に、K個累積された並列複素相関結果値のエネルギ値を並列に求める並列エネルギ検出器と、N個の各成分別エネルギ値から最大エネルギ値と平均エネルギ値の比率値を求め、その比率を所定の判定臨界値と比べ、前記比率値が前記判定臨界値より大きいか同一であれば前記最大エネルギ値に該当するコード位相が正しいと判定して検索終了信号を生成する適応比率判定器と、を含むことを特徴とする。
【0020】
前記他の目的を達成するために、本発明に係る無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する装置において、前記適応比率判定器は前記N個の並列複素拡散コードのコード位相内に正しいコード位相がないと判定したときに検索制御信号を生成し、前記検索制御信号の制御により連続的なN個のPNコード周期と連続的なN個のPNコード周期毎に各々シフトイネーブルまたはホールドイネーブル状態を示すPNコード制御信号を生成するPNコード発生制御器と、前記PNコード制御信号により前記N個の並列複素拡散コードを発生する並列複素PNコード発生器とをさらに含むことを特徴とする。
【0021】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳しく説明する。
図1は、本発明に係るCDMA受信装置におけるコード位相取得装置の一実施例を示す図であり、並列複素相関器11、並列複素累積器12、並列エネルギ検出器13、適応比率判定器14、PNコード発生制御器16及び並列複素PNコード発生器17を含んで構成される。
【0022】
並列複素相関器11は入力されるdkデータサンプル信号101と内部から発生されるN個の並列複素PNコードで構成されたckベクトル信号105との複素相関(complex correlation)を並列に行う。
並列複素累積器12は並列複素相関器11の出力のrkベクトル信号102の各成分別にK個の連続するサンプルに対する相関値を累積する。
並列エネルギ検出器13は複素信号の並列複素累積器12の出力skベクトル信号103に対して各複素成分別エネルギを求める。
【0023】
適応比率判定器14は並列エネルギ検出器13の出力のekベクトル信号104と判定臨界値VTH111を入力とし、ekベクトル信号104の統計的特性を用いてコード同期の成否を判定する。
PNコード発生制御器16は適応比率判定器14の出力信号のうちSEARCH FLAG信号107を用いて並列複素PNコード発生器17の動作を制御する。
並列複素PNコード発生器17はPNコード発生制御器16の出力信号のPN CNTL信号108の制御によって、N個のコード位相を有する並列複素PNコードのckベクトル信号105を発生する。
【0024】
図2は、図1に示された本発明に係るCDMA受信装置におけるコード位相取得装置の一実施例を示す図であり、前記CDMA受信装置の構成要素のうち適応比率判定器14は、最大信号検出器21、加算器22、減算器23、第1除算器24、第2除算器25、判定器26及び判定状態タイミング信号発生部27を具備してなる。
【0025】
最大信号検出器21はekベクトル信号104のN個の各エネルギ成分のうち最大エネルギ値(Emax)を検出する。
加算器22はekベクトル信号104のN個の各エネルギ成分を全て加算する。
減算器23は加算器22の出力信号のEsum202から最大信号検出器21の出力信号のEmax201を減算し、第1除算器24は減算器23の出力信号203を(N-1)で割って平均エネルギ値のEmean204を生成する。
【0026】
第2除算器25は最大信号検出器21の出力信号のEmax201を第1除算器24の出力のEmean204で割る。
判定器26は第2除算器25の出力が所定の判定臨界値VTH111より大きいか、小さいかを判定する。
判定状態タイミング信号発生部27は判定器26の出力の判定値206からSEARCH FLAG信号107、SEARCH DONE信号110を生成する。
【0027】
図4は、図1に示された本発明に係るCDMA受信装置におけるコード位相取得装置の一実施例を示す図であり、前記CDMA受信装置の構成要素のうちPNコード発生制御器16は、SEARCH FLAG信号107によりリセットされるカウンター41、カウンター41の出力値が(N-1)と一致するかを比較し、その結果をPN CNTL信号108に出力する比較器42及びPN CNTL信号108を反転させてカウンター41のカウントホールド動作制御のための制御信号を出力するインバータ43を具備してなる。
【0028】
以下、本発明の動作原理を添付した図面に基づいて詳しく説明する。
図1によれば、入力されるdk信号101はCDMA受信信号であって、アンテナを通して受信されIF(Intermediate Frequency)信号にダウンコンバート(down-conversion)された後、再び基底帯域信号に復調されてアナログ/デジタル変換器(A/D converter、図示せず)によりサンプリングされた信号であって、I成分(In Phase)とQ成分(Quadrature Phase)との存する複素信号である。即ち、入力されるdk信号は、下記式(1)で表される。
【0029】
【数1】
【0030】
前記式(1)中、dk信号101はCDMA伝送システムにおいて無線移動チャンネルを経た信号である。その無線移動チャンネルは複素チャンネルであって下記式(2)のようにモデリングされる。
【0031】
【数2】
【0032】
前記式(2)中、A(t)は経時的に変わるチャンネルの大きさを示し、その変化分布はレイリー(Rayleigh)分布を有する。qは複素チャンネルの位相成分であって(0、2π)範囲で均等(Uniform)分布を有する。
【0033】
dk信号101は並列複素相関器11に入力される。並列複素相関器11のさらに他の入力信号は並列複素PNコード発生器17から出力されるck105である。ck105は、下記式(3)で表されるようにN個の複素PNコードよりなるベクトル信号である。
【0034】
【数3】
【0035】
前記式(3)中、Tはベクトル転置(vector transpose)を示す。なお、各成分は共役複素信号(Complex Conjugate)である。即ち、各成分は下記式(4)で表される。
【0036】
【数4】
【0037】
並列複素相関器11はdk信号101とckベクトル信号105のそれぞれの成分の複素相関を並列に行って、その結果をrkベクトル信号102に出力する。即ち、rkは下記式(5)で表される。
【0038】
【数5】
【0039】
前記式(5)中、rkベクトル信号102はN個の成分で構成されており、それぞれの成分は複素信号であって、dk信号101とckベクトル信号105の各成分との複素相関結果である。即ち、rkは下記式(6)で表される。
【0040】
【数6】
【0041】
そして、rkベクトル信号102は並列複素累積器12に入力され、各成分毎に別に、そしてI成分とQ成分とが別にそれぞれの累積器でK個ずつ累積され、skベクトル信号103に出力される。skベクトル信号103はN個の成分からなっており、それぞれの成分は複素信号である。この関係は下記式(7)または式(8)で表される。
【0042】
【数7】
【0043】
【数8】
【0044】
並列エネルギ検出器13は並列複素累積器12の出力信号のskベクトル信号103を入力とし、各成分のエネルギを並列に計算してekベクトル信号104に出力する。ekベクトル信号104はN個の成分で構成されており、各成分はskベクトル信号103の各成分のエネルギ値であり、実数である。この関係は下記式(9)または式(10)のように表される。
【0045】
【数9】
【0046】
【数10】
【0047】
適応比率判定器14の内部動作は次の通りである。ekベクトル信号104を入力としてN個のエネルギ成分のうち最大エネルギ値Emaxを求め、最大エネルギ値を除いた残り(N-1)個の成分の平均値Emeanを求める。次いで、その両値の比率と他の入力信号の判定臨界値VTH111と比較することによって、最大エネルギ値に該当するコード位相が正しいコード位相なのかを判定してSEARCH#FLAG信号107とMAX#PHASE信号109を出力する。ここで用いられるクロック信号はその周期が一つのPNコードチップ周期と同一なCHIP#CLK信号(図示せず)である。
【0048】
MAX#PHASE信号109は現在のekベクトル信号104から求めた最大エネルギ値に該当するコード位相である。そして、SEARCH#FLAG信号107は現在のekベクトル信号104から求めた最大エネルギ値Emaxが判定臨界値VTH111より大きければ1となり、小さければ0となる信号であって、PNコード発生制御器16に入力される。他の出力信号のSEARCH#DONE信号110はコード同期取得過程から正しいコード位相を探したときにコード同期取得過程が完了したことを示す状態信号であって、正しいコード位相を探せば1となり、そうでなければ0となる信号である。
【0049】
PNコード発生制御器16は入力されるSEARCH#FLAG信号107の値に応じてPN#CNTL信号108を出力して並列PNコード発生器17の動作を制御する。PNコード発生制御器16はN個のコード位相に対するコード同期探索を完了した後、正しいコード位相を探せなかったとき、連続する次のN個のコード位相を並列複素PNコード発生器17から効率よく発生させるためのものである。ここで、N個のコード位相を下記(11)のように表す。
【0050】
【数11】
【0051】
このとき、その次のN個のコード位相は下記(12)のように表すことができる。
【0052】
【数12】
【0053】
従って、現在のN個のコード位相に対する同期探索が完了された後、PNコード発生制御器16はN個のPNコード周期の間並列複素PNコード発生器17の動作をホールドすることによって後続N個の位相を有する複素PNコードを発生可能にする。
【0054】
並列複素PNコード発生器17はPN CNTL信号108の制御により複素PNコード信号のckベクトル信号105を発生する。ckベクトル信号105は数学式3のように連続するN個の位相を有する複素コードで構成されており、並列複素相関器11に入力される。
【0055】
図2によれば、図1に示された適応比率判定器14の細部的な動作過程は次の通りである。入力されるekベクトル信号104は最大信号検出器21に入力される。最大信号検出器21ではekベクトル信号104のN個の成分のうち最大エネルギ値を探してそのエネルギ値を最大値Emax201に出力し、同時にそのエネルギ値に該当するコード位相のインデックスをMAX PHASE信号109として出力する。この関係は下記式(13)で表される。
【0056】
【数13】
ここで、MAX PHASE=Emaxのインデックスとする。
【0057】
ekベクトル信号104は加算器22にも入力される。加算器22ではekベクトル信号104のN個の成分を全て合算してその結果のEsum202を出力する。減算器23は加算器22の出力信号のEsum202から最大エネルギ値Emax201を減算する。
【0058】
第1除算器24は減算器23により減算した結果値203を(N-1)で割って平均エネルギ値Emean204に出力する。他の除算器の第2除算器25は最大エネルギ値Emax201を平均エネルギ値Emean204で割ってその結果値を適応比率R信号205に出力する。
【0059】
判定器26は入力信号の適応比率R信号205及び他の入力信号の臨界判定値VTH111を比較して判定値206を出力する。判定値206は適応比率R信号205が臨界判定値VTH111より大きいか同一であれば1となり、小さければ0となる。即ち、R≧VTHならば判定値=1、R<VTHならば判定値=0となる。
【0060】
判定状態タイミング信号発生部27は判定値206を入力とし、複素PNコード発生を制御するためのSEARCH FLAG信号107とコード同期取得過程の終否を示すSEARCH DONE信号110を出力する。SEARCH FLAG信号107はK個のサンプル信号に対する相関値を累積する区間では常に1を保ち、コード同期の成否を判定した結果によって、1つのPNコード周期の間にその値が変わる。即ち、正しいコード位相と判定される場合は1の状態を保ち、そうでない場合は1つのPNコード周期の間に0となる。前記SEARCH DONE信号110はコード同期を取得できなかったときには0となり、コード同期が取得されたと判定されると1となってコード同期取得過程を終了することにする。
【0061】
図3は図2の最大信号検出器21の細部構成を例示した図面である。図3において、N個の入力信号のek(104.0)乃至ek-N+1 (104.N-1)は図1の並列エネルギ検出器13の出力信号のekベクトル信号104の各成分を示す。第1段階では連続する2つの信号ずつ一対に束ねて各々比較出力器1.1乃至31.N/2に入力する。図3に示されているように、入力信号ek(104.0)とek-1(104.1)は比較出力器31.1に入力され、ek-N+2(14.N-2)とek-N+1(104.N-1)は比較出力器31.N/2に入力される。第2段階では連続する2つの第1段階の比較出力器の出力信号を対にして後続段階の比較出力器32.1乃至32.N/4に入力する。このように徐々に段階を増加させることによって比較対象の数を減らせ、最後の段階のlog2 N番目の段階では1つの比較出力器33のみが必要となる。この最後の比較出力器33はその前段階から繰越された2つの信号を比較して最終的に最大エネルギ値Emax201を得ることになる。
【0062】
比較出力器の詳細な構成を説明するために複数個の比較出力器のうち比較出力器31.1について説明する。残り比較出力器の構成も部材番号31.1の比較出力器の構成と同一である。比較出力器31.1内の比較器31.1.1は2つの入力信号104.0、104.1を各々比較器31.1.1のA端子とB端子に入力され、比較結果値301を出力する。比較結果値301はA端子入力信号がB端子入力信号より大きいか同一であれば1となり、小さければ0となる。選択器31.1.2はek 104.0信号をL端子に入力され、ek-1 104.N-1信号をH端子に入力され、S端子に入力される比較器31.1.1の比較結果値301によりOUT端子302に選択的に出力する。即ち、S端子に入力される比較結果値301が1ならH端子入力信号104.1をOUT端子302に出力し、0ならL端子入力信号104.0をOUT端子302に出力する。
【0063】
図4は、図1に示されたPNコード発生制御器16の細部的な動作過程を示す図である。
即ち、カウンター41のクリア端子に入力されるSEARCH FLAG信号107は図1の適応比率判定器14から出力される信号である。クリア端子はローアクティブ端子であって、0が入力されるとカウンター41の出力値141を0にリセットさせる。カウンター41はクリア端子の信号が1となるときのみPNコード周期毎に1回ずつカウント出力値141を増加させる。比較器42はカウント出力値141が(N-1)値142と一致するか否かを比較し続け、一致しないときは0を発生し、一致する場合は1を発生してPN CNTL信号108として外部に出力する。また、PN CNTL信号108はインバータ43により反転されてカウンター41のホールド(HOLD)端子に入力される。ホールド端子はローアクティブ端子であって、0が入力されればカウント出力値141を保ちながらこれ以上増加させず、1が入力されればカウント出力値141を増加させる。図6は入力されるSEARCH FLAG信号107と出力されるPN CNTL信号108とのタイミング関係を示す。
【0064】
図5は、図1に示された並列複素PNコード発生器17の細部的な動作過程を示す図である。ここではIn-phase PNコード発生のみを示した。Quadrature PNコード発生は生成多項式のみ違って構成及び動作においてはIn-phase PNコード発生の場合と同一である。
生成多項式G(x)の差数はr差と仮定した。従って、生成多項式G(x)は下記式(14)で表される。
【0065】
【数14】
【0066】
前記式(14)中、gr-1、g r-2、…、g 1は生成多項式G(n)の係数であり、[1、0]値を有する。gr、g0は常に1となる。線形フィードバックシフトレジスタ部部(Linear Feedback Shift Register:以下、LFSRと称する)51のD型フリップフロップ52.r乃至52.1のうちr-1個のD型フリップフロップ52.r乃至52.2の初期値は0に設定し、残り1個のD型フリップフロップ52.1は1に設定する。ここでの初期値は通常の値に過ぎず、必要に応じて他の値を設定することもできる。生成多項式の係数はゲート53.r-1乃至53.1の動作を制御する。ゲート53.1の場合を例とすれば、前記生成多項式の係数g 1値が1ならゲート53.1は入力をそのまま出力し、g 1値が0ならゲート53.1は入力に関係なく無条件0を出力する。
【0067】
シフトレジスター部54はLFSR51の出力のck信号501を入力とし、図1のckベクトル信号105を生成する。シフトレジスター部54は(N-1)個のD型フリップフロップ54.1乃至54.N-1で構成されており、直/並列変換レジスターと類似した動作を行う。
【0068】
LFSR51に入力されるPN CNTL信号108はLFSR51内部の全てのD型フリップフロップ52.r乃至52.1のホールド端子に入力される。ホールド端子はローアクティブ端子であって、0が入力されれば各D型フリップフロップのシフト動作を止め、その状態を保ち、1が入力されれば各D型フリップフロップがシフト動作を行う。各D型フリップフロップに供給されるクロックはPNコードチップクロックである。従って、K個のPNコード周期の間はLFSR51により連続するPNコード信号501が発生し続け、シフトレジスター部54内部の各D型フリップフロップ54.1乃至54.N-1の継続的なシフト動作によって連続的に進行するベクトル信号105を生成する。それから、PN CNTL信号108がN個のPNコード周期の間0になるとLFSR51の各D型フリップフロップ52.r乃至52.1のシフト動作が止まり、以前の状態値をそのまま保つことになり、保ち期間はN個のPNコード周期の間となる。同時に、シフトレジスター部54の各D型フリップフロップ54.1〜54.N-1も同様にシフト動作が止まり、以前の値をN個のPNコード周期の間にそのまま保つことになるので、ベクトル信号105の値もN個のPNコード周期の間にそのまま保つことになる。
【0069】
PN CNTL信号108はシフトレジスター部54にも入力され、内部の全てのD型フリップフロップ54.1乃至54.N-1のホールド端子に入力される。PN CNTL信号108によるシフトレジスター部54動作制御過程はLFSR51におけるPN CNTL信号108による動作制御過程と同一である。
【0070】
このようにシフトとホールド動作とを交互に行うことによって、PNコードの位相を所望の位置で変更可能になる。即ち、先にN個のコード位相を同時に探索するためにK個のPNコード周期の間に連続的に発生するckベクトル信号105と図1のdk信号101との並列複素相関の結果を並列にK個累積する。その累積結果を用いてコード同期の成否を判定した後、正しいコード同期を探せなかったときにはその次のN個のコード位相を有するckベクトル信号105を生成することになる。コード位相はdk信号101のインデックスとPNコードインデックスとの相対的な比較値である。dk信号101はサンプリングし続けて入力される信号なので、前述したようにN個のPNコード周期の間にckベクトル信号105値をホールドすることによってdk信号101とckベクトル信号105との間の相対的なコード位相をN個のPNコードだけ変更しうる。即ち、次のN個のコード位相を有するckベクトル信号105を生成可能になる。
【0071】
図7(A)及び図7(B)、図8(A)及び図8(B)は本発明の効果を従来の探索方式と比べたものであって、図7(A)は従来の直列探索方式による判定結果を、図7(B)はチャンネル電力の変化がないときの従来の並列探索方式による判定結果(N=4の場合)を、図8(A)はチャンネル電力の変化時の従来の並列探索方式による判定結果(N=4の場合)を、図8(B)はチャンネル電力の変化時の本発明の適応比率判定方式による判定結果(N=4の場合)を、各々図式的に示した図面である。
【0072】
本発明の性能を検証するために、コンピュータシミュレーションを行った。無線移動チャンネルにおいてドップラ周波数は83Hzとし、並列探索の並列の個数Nは16とした。その結果を図9(A)及び図9(B)に示す。
【0073】
図9(A)は探索する各コード位相における相関エネルギを示したものであって、所望のコード位相はx軸から33番目である。しかし、図9(A)においてコード位相92で相関エネルギが最大で、コード位相が60以上の相関エネルギ値が以前のものより全体的に相当大きいことが分かる。これはドップラ影響によるチャンネル電力変化によってこの部分のチャンネル電力が相対的に前方のチャンネル電力より非常に大きいからである。従って、既存の判定方式のように図9(A)に示された相関エネルギを単に特定の判定臨界値と比較して判定するなら、正しいコード位相(コード位相33)を探し出すことができない。
【0074】
しかしながら、本発明では図9(A)に示された相関エネルギをN個(本実験ではN=16)ずつ分け、その中での統計的な特性を求めて判定するので正確なコード位相が得られる。
【0075】
図9(B)は図9(A)からコード位相が1〜48の部分のみを拡大したものである。図9(B)によれば、48個のコード位相に対する結果を16個の単位に分け(なぜなら、N=16なので)、各々をブロック1、ブロック2、そしてブロック3と表現した。正確なコード位相の33はブロック3にある。図9(B)によれば、48個のコード位相のうち最大の相関エネルギはコード位相が10のときであるが、これが属しているブロック1の平均エネルギも大きいために本発明の適応比率判定によってこのコード位相10は正しいコード位相とは判定されない。
【0076】
一方、正確なコード位相の33が属しているブロック3の場合は、コード位相33の相関エネルギは大きい反面、平均エネルギは非常に小さいために本発明の適応比率判定によりコード位相33を正しいコード位相と判定しうる。
【0077】
【表1】
【0078】
表1は図9(A)の16個単位の各ブロックの最大エネルギ、平均エネルギ及び適応比率Rを示したものである。表1に示す各ブロック毎の適応比率Rを用いて所定の判定臨界値と比較することによりコード位相を適切に判定しうる。
【0079】
【発明の効果】
本発明によれば、無線移動チャンネル環境でCDMA方式を使用して信号を伝送するシステムにおける初期コード同期取得過程で、無線移動チャンネルにおいてチャンネル歪曲によるCDMA受信信号に含まれた歪曲の影響をほとんど受けず安定的にコード位相の同期の成否を判定しうる効果がある。
【0080】
本発明の他の効果は、初期コード同期取得過程でCDMA受信信号の電力変化により発生するエラー検出確率及び誤探知確率を大幅に減らすことによって、安定したCDMA受信システムを具現化しうる。
【0081】
本発明のさらに他の効果は、初期コード同期取得過程でCDMA受信信号の電力変化によって発生可能なエラー検出確率及び誤探知確率を減らすことによって、全体的に初期コード同期取得時間を大幅に短縮しうる。
【0082】
具現的側面で得られる本発明の効果は、既存のハードウェアの具現に適していた初期コード同期取得装置を並列処理することによって、ソフトウェアによる効果的な具現を可能にし、また複数個のコード位相に対する相関エネルギの特性及び分布を計算して臨界判定値を求める方式なので、ソフトウェアによる演算機能の効果を最大限に適用することができる。
【0083】
本発明の利用分野は、DS-CDMA(Direct Sequence CDMA)を使用する全ての信号伝送システムに適用でき、特に現在のセルラーホン(Cellular Phone)、PCS(Personal Communication System)などのシステムを始め、今後のIMT-2000のような第3世代移動通信機器の受信システムにも適用しうる。
【図面の簡単な説明】
【図1】本発明の全体構成図である。
【図2】適応比率判定器の詳細構成を例示した図面である。
【図3】最大信号検出器の詳細構成を例示した図面である。
【図4】 PNコード発生制御器の構成を例示した図面である。
【図5】並列複素PNコード発生器の詳細構成を例示した図面である。
【図6】制御信号のタイミング図である。
【図7】図7(A)及び図7(B)は、それぞれ従来の直列探索方式による判定結果と、チャンネル電力の変化がないときの従来の並列探索方式による判定結果(N=4の場合)を示した図面である。
【図8】図8(A)はチャンネル電力の変化時の従来の並列探索方式による判定結果(N=4の場合)を示した図面であり、図8(B)は本発明の探索方式を示した図面である。
【図9】図9(A)及び図9(B)は本発明の性能を検証するためのコンピュータシミュレーションの結果を示した図面である。
【符号の説明】
11 並列複素相関器
12 並列複素累積器
13 並列エネルギ検出器
14 適応比率判定器
16 PNコード発生制御器
17 並列複素PNコード発生器
21 最大信号検出器
22 加算器
23 減算器
24 第1除算器
25 第2除算器
26 判定器
27 判定状態タイミング信号発生部
ek(104.0)〜ek-N+1 (104.N-1) 図1の並列エネルギ検出器13の出力信号のekベクトル信号104の各成分
32.1〜32.N/4 比較出力器
33 比較出力器
201 最大エネルギ値Emax
41 カウンター
107 SEARCH FLAG信号
108 PN CNTL信号
42 比較器
43 PN CNTL信号108を反転させてカウンター41のカウントホールド動作制御のための制御信号を出力するインバータ
Claims (12)
- 無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する方法であって、
(a)サンプリングされた複素デジタル信号中K個の連続的成分と前記受信器の内部から生成されたN個の並列複素拡散コードとの相関関係を求めるためにK×N個の並列複素相関を行う段階と、
(b)N個の並列複素相関の結果に対し、各成分別に連続的に生成されたK個の並列複素相関結果値の成分を並列に累積する段階と、
(c)K個の並列複素相関結果値の成分が累積された結果に対し、各成分別エネルギ値を並列に求める段階と、
(d)各成分別エネルギ値から最大エネルギ値と平均エネルギ値との比率値を求め、その比率を所定の判定臨界値と比べ、前記比率値が前記判定臨界値より大きいか同一であれば前記最大エネルギ値に該当するコード位相が正しいと判定してコード同期取得過程を終了し、前記比率値が前記判定臨界値より小さければ前記最大エネルギ値に該当するコード位相が正しくないと判定する段階と、を含むことを特徴とするCDMA通信システムの受信器における拡散コード同期取得方法。 - (e)前記(d)段階で前記N個の並列複素拡散コードのコード位相内に正しいコード位相がないと判定したとき、前記N個の並列複素拡散コードの次のN個のコード位相を有するN個の並列複素拡散コードを発生して前記(a)段階の以下を繰り返す段階をさらに含むことを特徴とする請求項1に記載のCDMA通信システムの受信器における拡散コード同期取得方法。
- N個のPNコード周期の間には並列複素拡散コードをそのまま保つことによって入力される複素デジタル信号と並列複素拡張コードとの相対的なコード位相をN個変更させ、次のN個のPNコード周期の間には毎周期入力される複素デジタル信号に対応して並列複素拡張コードをシフトしながら生成することによって相対的なコード位相をそのまま保つことを特徴とする請求項2に記載のCDMA通信システムの受信器における拡散コード同期取得方法。
- 前記最大エネルギ値は前記各成分別エネルギ値のうち最大エネルギ値とし、前記平均エネルギ値は前記最大エネルギ値を除外した(N−1)個のエネルギ値の平均値であることを特徴とする請求項1に記載のCDMA通信システムの受信器における拡散コード同期取得方法。
- 前記平均エネルギ値は前記N個のエネルギ値を全て加算した値から前記最大エネルギ値を減算した後、その減算結果を(N−1)で割って求めることを特徴とする請求項4に記載のCDMA通信システムの受信器における拡散コード同期取得方法。
- 無線移動チャンネル環境のCDMA通信システムの受信器において、CDMA変調された信号を受信してアナログダウンコンバートして複素デジタル信号にサンプリングした後、初期の拡散コード同期を取得する装置であって、
サンプリングされた複素デジタル信号中K個の連続的成分と前記受信器の内部から生成されたN個の並列複素拡散コードとの相関関係を求めるためにK×N個の並列複素相関結果値を生成する並列複素相関器と、
N個の各成分別に、連続して生成されたK個の並列複素相関結果値を並列に累積する並列複素累積器と、
N個の各成分別に、K個累積された並列複素相関結果値のエネルギ値を並列に求める並列エネルギ検出器と、
N個の各成分別エネルギ値から最大エネルギ値と平均エネルギ値の比率値を求め、その比率を所定の判定臨界値と比べ、前記比率値が前記判定臨界値より大きいか同一であれば前記最大エネルギ値に該当するコード位相が正しいと判定して検索終了信号を生成する適応比率判定器と、を含むことを特徴とするCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記適応比率判定器は前記N個の並列複素拡散コードのコード位相内に正しいコード位相がないと判定したとき検索制御信号を生成し、
前記検索制御信号の制御により連続的なN個のPNコード周期と連続的なN個のPNコード周期毎に各々シフトイネーブルまたはホールドイネーブル状態を示すPNコード制御信号を生成するPNコード発生制御器と、
前記PNコード制御信号により前記N個の並列複素拡散コードを発生する並列複素PNコード発生器と、をさらに含むことを特徴とする請求項6に記載のCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記PNコード発生制御器は、前記検索制御信号を入力とするクリア入力端子とホールド入力端子とを具備し、0からN−1までカウンティングしてその結果を出力するカウンターと、
前記カウンターの出力値をN−1と比較してその結果をPNコード制御信号として出力する比較器と、を具備し、
前記PNコード制御信号を前記カウンターのホールド入力端子に入力させることを特徴とする請求項7に記載のCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記並列複素PNコード発生器は、
複素拡散コードを生成する線形フィードバックシフトレジスタ部と、
前記線形フィードバックシフトレジスタ部から生成された値を順次に貯蔵しながら、N個の位相を有する複素PNコードを並列に発生するシフトレジスタ部と、を具備することを特徴とする請求項7に記載のCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記並列複素PNコード発生器は、
前記PNコード発生制御器からのPNコード制御信号がシフトイネーブルを示すときには前記線形フィードバックシフトレジスタ部から生成された値を前記シフトレジスタ部で順次にシフトしながら前記N個の並列複素拡散コードを生成し、前記PNコード発生制御器からのPNコード制御信号がホールドイネーブルを示すときには前記線形ピットバックシフトレジスタ部及び前記シフトレジスタ部におけるシフト動作をホールドさせることによって前記並列複素相関器に入力されるサンプリングされた複素デジタル信号との相対的なコード位相をN個移動させることを特徴とする請求項9に記載のCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記適応比率判定器は、
前記N個の各成分別エネルギ値から最大エネルギ値を検出する最大信号検出器と、
前記N個の各成分別エネルギ値を全て加算する加算器と、
前記加算器の出力から前記最大エネルギ値を減算する減算器と、
前記減算器の出力をN−1で割って平均エネルギ値を求める第1除算器と、
前記最大エネルギ値を前記平均エネルギ値で割って比率値を求める第2除算器と、
前記比率値と前記所定の判定臨界値と比較して判定値を生成する判定器と、
前記判定値によって前記検索終了信号及び前記検索制御信号を生成する判定状態タイミング発生部と、を具備することを特徴とする請求項7に記載のCDMA通信システムの受信器における拡散コード同期取得装置。 - 前記最大信号検出器は、
入力された二つの信号を比較してその中大きな信号を出力する(log2N)個の比較出力器を具備することを特徴とする請求項11に記載のCDMA通信システムの受信器における拡散コード同期取得装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR99-18854 | 1999-05-25 | ||
KR10-1999-0018854A KR100513710B1 (ko) | 1999-05-25 | 1999-05-25 | Cdma 통신시스템의 코드동기 취득방법 및 그 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007734A JP2001007734A (ja) | 2001-01-12 |
JP4350271B2 true JP4350271B2 (ja) | 2009-10-21 |
Family
ID=19587615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000154792A Expired - Fee Related JP4350271B2 (ja) | 1999-05-25 | 2000-05-25 | Cdma通信システムの受信器における拡散コード同期取得方法及びその装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6798758B1 (ja) |
EP (1) | EP1158687B1 (ja) |
JP (1) | JP4350271B2 (ja) |
KR (1) | KR100513710B1 (ja) |
CN (1) | CN1168241C (ja) |
DE (1) | DE60036461T2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100537906B1 (ko) * | 1999-07-09 | 2005-12-20 | 브이케이 주식회사 | 코드분할다중접속통신시스템의 동기획득장치 및 방법 |
KR100346827B1 (ko) * | 1999-07-30 | 2002-08-01 | 한국전자통신연구원 | 코드분할다중접속 통신 시스템용 고속 병렬 코드 검색기 |
KR100464479B1 (ko) * | 2000-06-02 | 2004-12-31 | 엘지전자 주식회사 | 씨디엠에이 시스템에서 동기검색을 병렬로 수행하는동기화장치 |
JP3514217B2 (ja) * | 2000-06-29 | 2004-03-31 | 日本電気株式会社 | ターボ復号方法及び受信機 |
JP3473695B2 (ja) * | 2000-08-30 | 2003-12-08 | Necエレクトロニクス株式会社 | W−cdmaシステムにおけるセルサーチ方法及び回路 |
FR2818468B1 (fr) * | 2000-12-20 | 2003-01-31 | Mitsubishi Electric Inf Tech | Methode et dispositif de detection multi-utilisateur en mode ds-cdma |
KR100488078B1 (ko) * | 2000-12-21 | 2005-05-09 | 엘지전자 주식회사 | 이동 통신 시스템 수신단의 파일럿 신호 검색기 및 방법 |
US6965632B2 (en) * | 2001-06-08 | 2005-11-15 | Sony Corporation | Method and apparatus for using adaptive threshold with initial acquisition |
US20030043938A1 (en) * | 2001-08-28 | 2003-03-06 | Optix Networks Inc. | Apparatus and method for periodic pattern detection |
DE10163700A1 (de) * | 2001-12-21 | 2003-07-10 | Systemonic Ag | Verfahren zur Ermittlung eines Maximums bzw. Minimums |
US7738536B2 (en) * | 2003-04-15 | 2010-06-15 | Novatel Inc. | Apparatus for and method of making pulse-shape measurements |
US7725779B2 (en) * | 2005-01-25 | 2010-05-25 | Ternarylogic Llc | Multi-valued scrambling and descrambling of digital data on optical disks and other storage media |
US7738606B2 (en) * | 2005-03-24 | 2010-06-15 | Novatel Inc. | System and method for making correlation measurements utilizing pulse shape measurements |
US7738537B2 (en) * | 2005-09-14 | 2010-06-15 | Novatel Inc. | Apparatus for and method of determining quadrature code timing from pulse-shape measurements made using an in-phase code |
US7668228B2 (en) | 2005-09-16 | 2010-02-23 | Novatel Inc. | Apparatus for and method of correlating to rising chip edges |
JP2007166350A (ja) * | 2005-12-15 | 2007-06-28 | Agilent Technol Inc | ゲートアレイプログラム装置、測定装置、プログラム |
US20080031308A1 (en) * | 2006-08-03 | 2008-02-07 | Samsung Electronics Co., Ltd. | Communication apparatus for parallel reception and accumulative reception |
US8428107B1 (en) * | 2008-05-11 | 2013-04-23 | Trimble Navigation Ltd. | Code detection by using genetic algorithms |
US8228971B2 (en) | 2008-07-29 | 2012-07-24 | Agere Systems Inc. | Technique for searching for a preamble signal in a spread spectrum signal using a fast Hadamard transform |
KR101479591B1 (ko) * | 2008-11-21 | 2015-01-08 | 삼성전자주식회사 | 이동통신 시스템의 셀 탐색 방법 및 장치 |
CN102411148A (zh) * | 2011-10-10 | 2012-04-11 | 北京大学 | 一种快速捕获导航卫星信号的方法和装置 |
CN103152071B (zh) * | 2011-12-06 | 2014-12-10 | 福建联拓科技有限公司 | 一种搜索同步序列的方法和设备 |
CN104639206B (zh) * | 2013-11-15 | 2017-09-15 | 财团法人资讯工业策进会 | 同步装置及其同步方法 |
JP2016181756A (ja) * | 2015-03-23 | 2016-10-13 | ラピスセミコンダクタ株式会社 | 半導体装置及びデータの送受信方法 |
CN105577228B (zh) * | 2015-12-16 | 2018-03-09 | 西安空间无线电技术研究所 | 一种适用于窄带干扰的跳扩码相位跟踪方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3706933A (en) * | 1963-09-17 | 1972-12-19 | Sylvania Electric Prod | Synchronizing systems in the presence of noise |
JP2802870B2 (ja) * | 1993-03-10 | 1998-09-24 | エヌ・ティ・ティ移動通信網株式会社 | 符号分割多重移動通信機及び符号分割多重移動通信のセル選択方法 |
BR9506273A (pt) | 1994-07-29 | 1997-08-12 | Qualcomm Inc | Método para determinar a sincronização da sequência pn em um sistema de comunicação de espectro de propagação por sequência direta e aparelho e sistema para selecionar uma sequência de demodulação sincronizada |
FR2733113B1 (fr) | 1995-04-14 | 1997-06-13 | Europ Agence Spatiale | Recepteur de signal a spectre etale |
US5642377A (en) | 1995-07-25 | 1997-06-24 | Nokia Mobile Phones, Ltd. | Serial search acquisition system with adaptive threshold and optimal decision for spread spectrum systems |
GB9708865D0 (en) * | 1997-04-30 | 1997-06-25 | Phoenix Vlsi Consultants Ltd | ECL-CMOS converter |
US5999561A (en) * | 1997-05-20 | 1999-12-07 | Sanconix, Inc. | Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset |
US6445714B1 (en) * | 1998-08-19 | 2002-09-03 | Nortel Networks Limited | Code generator for multiple correlators |
-
1999
- 1999-05-25 KR KR10-1999-0018854A patent/KR100513710B1/ko not_active IP Right Cessation
-
2000
- 2000-05-25 JP JP2000154792A patent/JP4350271B2/ja not_active Expired - Fee Related
- 2000-05-25 EP EP20000304426 patent/EP1158687B1/en not_active Expired - Lifetime
- 2000-05-25 CN CNB00120324XA patent/CN1168241C/zh not_active Expired - Fee Related
- 2000-05-25 US US09/577,596 patent/US6798758B1/en not_active Expired - Fee Related
- 2000-05-25 DE DE2000636461 patent/DE60036461T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100513710B1 (ko) | 2005-09-07 |
EP1158687B1 (en) | 2007-09-19 |
US6798758B1 (en) | 2004-09-28 |
DE60036461D1 (de) | 2007-10-31 |
EP1158687A3 (en) | 2003-08-27 |
EP1158687A2 (en) | 2001-11-28 |
DE60036461T2 (de) | 2008-06-19 |
JP2001007734A (ja) | 2001-01-12 |
KR20000074722A (ko) | 2000-12-15 |
CN1168241C (zh) | 2004-09-22 |
CN1275844A (zh) | 2000-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350271B2 (ja) | Cdma通信システムの受信器における拡散コード同期取得方法及びその装置 | |
US6154487A (en) | Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus | |
JP2800796B2 (ja) | Cdma同期捕捉回路 | |
EP0701333B1 (en) | Synchronisation method and apparatus for a direct sequence spread spectrum communications system | |
US6950458B2 (en) | Method and apparatus for acquiring slot timing and frequency offset correction and storage medium storing control program therefor | |
US7970043B2 (en) | Searcher for multiple orthogonal channels with known data—WCDMA step2 search | |
US8249133B2 (en) | Mitigation of interference in cell search by wireless transmit and receive units | |
JP4386176B2 (ja) | Wcdmaシステムでのセル探索の方法および装置 | |
JP2895399B2 (ja) | 同期追従方法 | |
EP1466454B1 (en) | Method and arrangement for automatic frequency correction | |
JP2000224076A (ja) | 受信装置 | |
JP4335913B2 (ja) | 受信インパルス無線信号を捕捉する方法およびシステム | |
JP4459410B2 (ja) | 周波数オフセット調整を取り入れたスロットタイミング検出方法およびセルサーチ方法 | |
JP2991236B1 (ja) | 直接拡散受信デ―タの誤り推定装置および直接拡散受信装置 | |
KR100353840B1 (ko) | 무선통신 시스템에서의 셀 탐색 장치 및 그 방법 | |
US7257149B2 (en) | Obtaining initial code synchronization in a CDMA communication system | |
JP4245788B2 (ja) | 複素系列信号におけるスロットタイミング検出方法 | |
US7986654B1 (en) | Methods, computer program products and apparatus providing low complexity determination of cross-correlations | |
Bahl | Designing hardware efficient acquisition units for initial cell search in WCDMA | |
JP2002101011A (ja) | 初期同期回路および初期同期回路を用いた携帯無線端末 | |
KR20020034667A (ko) | Cdma 이동통신 시스템의 초기동기 획득장치 및 방법 | |
KR20020004671A (ko) | 비동기방식 이동통신시스템의 기지국 탐색장치 및 방법 | |
JPH1168615A (ja) | スペクトラム拡散信号の受信方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070808 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |