JP2002515205A - 衛星受信機 - Google Patents

衛星受信機

Info

Publication number
JP2002515205A
JP2002515205A JP50260198A JP50260198A JP2002515205A JP 2002515205 A JP2002515205 A JP 2002515205A JP 50260198 A JP50260198 A JP 50260198A JP 50260198 A JP50260198 A JP 50260198A JP 2002515205 A JP2002515205 A JP 2002515205A
Authority
JP
Japan
Prior art keywords
frequency
loop
bandwidth
mode
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50260198A
Other languages
English (en)
Inventor
エム テー トムセン
レオ イェー エム ロイテンブルフ
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JP2002515205A publication Critical patent/JP2002515205A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18Automatic scanning over a band of frequencies
    • H03J7/20Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
    • H03J7/28Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
    • H03J7/285Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/185Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851Systems using a satellite or space-based relay
    • H04B7/18517Transmission equipment in earth stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 二重モード動作を可能にする切り替え可能ループフィルタ構造を提案した。狭帯域幅モードを、チャネルの獲得中に使用する。高レート受信の場合において、狭帯域幅合成器ループを広帯域幅キャリヤ再生ループに組み合わせる。この組み合わせは、前記キャリヤ再生ループにおいて追跡する合成器のステップを可能にする。このチューナステップを使用して、入力信号周波数ドリフトを補償する。狭合成器ループ帯域幅モードにおける獲得と、周波数ロックを保持する広帯域幅合成器ループへの切り替えとを可能にするアルゴリズムを提案した。これは、広帯域幅合成器ループと、狭帯域幅キャリヤ再生ループとの使用を可能にする。この組み合わせは、低レート入力信号の受信に最適である。前記合成器ループは、チューナ局所発振器の残留FMに対して補償する。

Description

【発明の詳細な説明】 衛星受信機 本発明は、請求の範囲1の序文による衛星受信機に関係する。 序文:衛星からの可変レートディジタル信号 図1は、フィリップスセミコンダクターズのTDA 8043型の集積回路に おいて実施される、衛星による可変レートディジタル信号用受信機の概念を示す 。L帯域入力信号を、以後LNBと呼ぶ低ノイズブロックコンバータ屋外ユニッ トから受け、参照符1によって示すトラッキングフィルタに入力端子に供給する 。このL帯域入力信号は、950−2150MHzの代表的な周波数範囲におけ るQPSK変調キャリヤの周波数多重を表す。トランスポンダは、多数のQPS K変調キャリヤを、キャリヤ当たり単チャネル(SCPC)用途か、単一高ビッ トレート変調キャリヤと呼ばれる周波数多重において搬送できる。「テレビジョ ン、音声およびデータサービス用ディジタル放送システム−11/12GHz衛 星サービス用フレーミング構造、チャネル符号化および変調」に関係する199 4年8月の刊行物「pr ETS 300 421」においてより詳細に記述さ れているように、この高ビットレート変調キャリヤは、多数の時間多重チャネル のMPEG2トランスポートストリームを搬送する。アナログFM変調信号およ びSCPCのサイマルキャスト組み合わせも可能である。図2は、可能な受信機 入力信号の例を示す。記号レートについては広帯域が同じ受信機によって受信さ れることが望まれる。一般的に使用される符号化および変調機構は、以後DVB と呼ぶディジタルビデオ放送標準において記述されており、上述した刊行物「p r ETS 300 421」においてより詳細に記述されている。 受信機概念の技術的水準の説明 周波数合成器ループ:前記入力信号を、以後IFと呼び、479.5MHzの 代表的な値を有する一定の中間周波数に、同調可能局所発振器(LO)によって ミックスダウンし、これを、代表的に、以後VCOと呼ぶ電圧制御発振器によっ て実行し、選択された入力搬送周波数にIF値を加えた値に等しい周波数にする 。このLOを、位相固定ループ(PLL)において基準周波数にロックする。基 準周波数を、通常、4ないし20MHzの周波数において動作する水晶形式発振 器において発生する。図1において参照符5を有するプログラム可能分周器の分 周器比Nを、所望のVCO周波数を得るためにプログラムする。図1の他の分周 器8の分周器比Mは、以後比較周波数と呼ぶ、図1における位相検出器7の入力 ポートにおける周波数を決定する。分周器8の分周器比Mと、プログラム可能分 周器5の前に挿入した前置スケーラ4の分周器比Pとを、固定することもプログ ラム可能とすることもできる。すべての既知の受信機において、前記比較周波数 およびループパラメータ設定は、前記選択された変調キャリヤの記号レートに依 存せず、一定に選択されている。上述した機能(プログラム可能比較周波数)を 、例えば、GECプレッセイセミコンダクターズによって供給されるSP565 9周波数合成器を使用して実現することができる。 受信機フィルタ処理:図1は、通常、表面弾性波(SAW)形式の固定帯域幅 IFフィルタであるIFフィルタ11を具える。この帯域幅を、QPSK変調キ ャリヤのもっとも高い指定記号レートを受信すべき場合、信号スペクトルを通過 させるのに十分な位広くしなければならない。可変レートデコーダが、より低い 記号レートのSCPCキャリヤを、以後FDMと呼ぶ分周多重において受ける場 合、同じIFフィルタ帯域幅を使用する。より費用の掛かる解決法は、低記号レ ートにおいて情報信号で変調されたL帯域信号を受ける場合に使用される狭帯域 幅フィルタに切り替え可能なIFフィルタを使用する。 望ましくない隣接チャネルを、図1において参照符23および24を有するフ ィルタにおいて抑制する。これらのフィルタを、入り記号レートに適合するよう にプログラムすることができる可変レートナイキストフィルタとする。ナイキス トフィルタ23および24のチャネルフィルタ選択性機能は、すべての前の段が 十分なダイナミックレンジを有し、不必要なものも同様に搬送する信号を通過さ せるならば、前記受信機のこの遅い段を後回しにすることを可能にする。この条 件は、図1において参照符20および21を有するアナログディジタルコンバー タ(ADC)における十分な利用可能なビットも含む。 キャリヤ再生:QPSK信号の復調は、同期キャリヤの使用を必要とする。こ のキャリヤを、局所位相固定ループにおける入力信号から抽出する。この局所位 相固定ループに必要な位相および周波数検出器機能は、ディジタル領域において 実行される。ここで信号標本を、コヒーレントキャリヤのための周波数および位 相訂正信号を発生するルックアップテーブル値と比較する。前記局所位相固定ル ープを、以後DTOと呼ぶ離散的時間発振器と、複素倍率器とを使用して、ディ ジタル領域において完全に実現することができる。これを図1において示し、こ こで、参照符27は複素倍率器を示し、参照符28はDTOを示し、参照符29 は位相比較器を示し、これらは、すべてディジタル領域において、すなわち、ア ナログ信号の代わりに信号を形成するディジタル値のストリームによって作用す る。前記ループは、図1において参照符14を有するアナログVCOと、参照符 12および13を有する2つのミクサ段から成る直角ミクサとを含むこともでき る。この最後の選択は、図1に示していない。 位相ノイズおよび入力ホワイトノイズが与えられた状況の下で、再生されたキ ャリヤの位相ジッタ対、正常なキャリヤ再生PLLループ帯域幅の曲線は、最適 状態を示す。選択したホワイトノイズおよび位相ノイズの組み合わせに関して、 最適ループ帯域幅値は、より低いレートによるより小さい値にシフトする。この 最適ループ帯域幅値がシフトするだけでなく、結果として生じる位相ジッタも同 様に増加する。したがって、入力信号対ノイズが同じに保たれる場合、より低い 位相ノイズ値が低いレートにおいて必要とされる。 第2に、ループ安定性は、重要な意味を有する。ディジタル式に実現された位 相検出器は、記号時間に比例する遅延を示すことから、最大の許容されるループ 帯域幅は、再び低記号レート受信に対して最小の値を有する。 キャリヤ獲得:変調キャリヤの獲得に関して、バス制御アルゴリズムを開始す る。周波数設定点の受け取り後、合成器掃引を開始する。チューナステップを、 限定された周波数窓において実行する。この窓を、LNBから来る信号における 周波数エラーを検出できるように選択する。チューナステップ後、受信機状態を 、信号存在の検出に関して検査する。通常、受信機クロック再生ロックを選択し 、これは、前記信号の小さな部分のみを、このロックを得るために受信しなけれ ばならないためである。 前記周波数掃引のグリッドを、前記信号存在検出器の獲得範囲によって決定す る。通常、検出器のみが、前記ナイキストフィルタの後に利用可能である。した がって、前記検出器の帯域幅は、前記受信記号レートに比例し、前記獲得範囲は 、6で割ったプラスおよびマイナス記号周波数に等しい。これは、低記号レート を受信すべき場合、細かいチューナステップを必要とする結果を招く。 入力周波数が、LNBのエージングまたは温度ドリフトのために公称値から逸 脱する場合、その周波数差をSAWフィルタに続くVCOにおける周波数シフト によって補償しなければならない。高ビットレート受信の場合において、SAW フィルタを、公称中心周波数値からの変位による前記信号の片側カットなしに前 記信号が通過するのに十分な程広くしなければならない。 米国特許明細書第5,452,327号において、各々が直列に結合したプロ グラム可能ディジタルループフィルタを有するキャリヤ再生ループおよびPNコ ードクロック再生ループを有するプログラム可能ランダム同調可能ディジタル復 調器が与えられている。各々のディジタルループフィルタを、マイクロプロセッ サの制御の下で前記キャリヤ周波数同調およびPN同調周波数を制御することが きるタイミング制御によって制御する。送信キャリヤ周波数および/またはチッ ピングレートが疑似ランダムに変化し、前記復調器が受信可変レート信号を複製 するために、前記タイミング制御と結合する場合、複製PN発生器をプログラム して時間信号を発生する。 米国特許明細書第4,117,420号は、制御可能発振器と、記憶素子を具 えるループフィルタを通じて前記発振器に制御信号として用いられる出力信号を 発生する位相検出器とを有する位相固定ループを示し、前記ループフィルタは、 制御回路の制御の下で、前記ループフィルタが広い通過帯域を有する第1状態と 、前記ループフィルタが狭い通過帯域を有する第2状態との間で切り替え可能で あり、前記記憶素子に記憶された信号の瞬時値が前記発振器用制御信号の平均値 に等しくなる瞬時を決定する、前記記憶素子に結合した装置が設けられ、前記装 置は、ロッキング後、前記ループフィルタの第1状態から第2状態への切り替え を、該装置によって決定される瞬時の1つにおいて行うように配置されている。 WO 88/06383 A1から、予測フィルタと、一定位相余裕および2次特性間で切り 替え可能のループフィルタとを用いる、キャリヤ獲得において使用する位相固定 ループが既知である。前記獲得モードにおいて、前記一定位相余裕特性を用いて 前記キャリヤを獲得し、その後、前記2次特性を用いて前記キャリヤを追跡する 。前記獲得モードから追跡モードへの切り替え時のロックの損失を回避するため に、前記2次特性は、元の極と、前記一定位相余裕特性の最低周波数ゼロのみを 保持する。前記ループフィルタのパラメータを選択して、前記予測フィルタ極か らの寄与と、前記ループの電圧制御発振器によって発生した正極からの寄与とを 含む、位相余裕式の平均二乗偏差を最小にする。 ある時点での技術的水準の欠点 上述した受信機の主な問題は、低記号レートにおける狭キャリヤ再生ループ帯 域幅である。安定性(ループ遅延)および低位相ジッタに関して、狭い帯域幅が 必要である。 前記狭帯域幅ループは、例えばマイクロフォンによるLOのきわめて小さい残 留周波数変調を許可する。これは、LOが、マイクロフォンと、チューナのハウ ジング内のクラックノイズ妨害とに対して影響されやすくなることを意味する。 この影響は、VCO効率の極値比(10−150MHz/V)およびループ帯域 幅(5−30kHz)のために決定的である。残留FMが十分に抑制されない場 合、前記キャリヤ再生ループにおいてキャリヤにおけるサイクルスリップが生じ るかもしれず、これは情報の損失を招く。 狭帯域幅ビットレートでの情報信号の信号受信と、広帯域幅ビットレートでの での情報信号の信号受信とを組み合わせることが望ましい。しかしながら、種々 の問題が、この信号受信の組み合わせにおいて生じるであろう。特に、高および 低ビットレートQPSKの組み合わせは、ある受信機概念における高および低ビ ットレートQPSK解決法の組み合わせが対立する条件に対する妥協を基礎とし なければならないことから、以下に記載の欠点を生じる。 ・ 高ビットレートは、広帯域幅IFフィルタを必要とし、低ビットレートはあ まり必要としない。費用的理由のため、1個のIFフィルタのみを使用した場合 、特に、低ビットレートに対して、追加のディジタルナイキストフィルタ処理が 、望ましくない隣接チャネルのチャネル抑制を同様に実現しなければならない。 ディジタルフィルタの前のADCは、十分な分解能を有し、デコーダにおけるビ ットエラーを回避しなければならない。 ・ 1個のIFフィルタを、高ビットレートのために十分に広くする必要がある が、低ビットレート用途のためにできるだけ狭くする必要がある。高ビットレー トQPSKに関して、同調精度、フィルタの温度、フィルタ仕様における公差等 が、必要な最小帯域幅を決定するであろう。低ビットレート受信に関して、AD Cの分解能は、IFフィルタを通過し、ADC入力部に到達するのを可能にする 隣接チャネルの数を決定する。最大IF帯域幅は、ADC分解能に対する条件に 関して従う。 ・ 低ビットレートQPSKは、チューナPLLに関して広いループ帯域幅を必 要とし、例えば、マイクロフォンによるチューナ発振器の望ましくない位相変調 に対する受信機の感度を低下させる。この広いループ帯域幅を達成するために、 (慣例的な)PLL合成器の基準周波数を、ある程度高くしなければならず、こ れは、AFCに対して必要なため、合成器の最小ステップ幅を増加させる。分数 N分周器を有する合成器は、内部基準周波数より小さいステップを形成できるた め、この概念における位相ジッタの除去は、特別な洗練された手段を必要とする 。したがって、この解決法は、慣例的なPLLに対するよりも高い対応する費用 を伴う専用の合成器を意味する。 ・ 高ビットレートQPSKは、マイクロフォンに対してあまり敏感でないが、 IFフィルタ内に正確に同調させる必要がある。ここで、以後AFCと呼ぶ自動 周波数制御を必要とし、これは、大きい最小ステップ幅の可能性を取り除く。前 記基準周波数をより低く選択し、ループフィルタに対するより狭い帯域幅の結果 、自動的に、より小さい周波数ステップ(より小さいステップ幅を意味する)を 可能にしなければならない。 特に、最後の2つの点は、ある受信機における低および高ビットレートQPS Kの組み合わせに関して対立する要素を示す。 したがって、本発明の目的は、上述した衛星受信機の欠点を克服する衛星受信 機を提供することである。 特に、本発明の目的は、動作が安定しており、狭帯域幅ビットレート情報信号 で使用しても、高帯域幅ビットレート情報信号で使用しても、低い雑音指数を有 する衛星受信機を提供することである。 本発明の一般的な目的は、サイズが小さく軽量で、少ない製造努力および費用 のもので、動作において確実な衛星受信機を提供することである。 本発明のこれらおよび他の目的によって、請求の範囲1の序文によって与えら れ、請求の範囲1の特徴部分に示すような特徴によって特徴付けられる衛星受信 機が提供される。 本発明の好適な組み合わせおよび実施形態は、従属する請求の範囲に示すよう な特徴によって与えられる。 本発明は、切り替え可能合成器ループフィルタの使用を有利に提案する。これ は、二重モード動作を可能にする。これらの動作モードは、 モード1: * 高い比較周波数 * 大きいチューナステップ * 広い合成器ループ帯域幅 * 低レート受信用インロックモードとして使用される モード2: * 低い比較周波数 * 小さいチューナステップ * 狭い合成器ループ帯域幅 * すべてのレート用の獲得モードと、高レート受信のみのためのインロックモ ードとして使用される によって特徴付けられる。 モード1を、低レート受信に使用する。高い比較周波数(代表的に2MHz) の選択は、広帯域幅(代表的に15kHz)のPLLフィルタの使用を可能にす る。高い基準周波数は、合成器自体の位相ノイズフロアを減少させ、これは、ル ープ帯域幅内のキャリヤ周波数に近い周波数に対するキャリヤ位相ノイズへの顕 著な寄与である。広いPLLループ帯域幅は、LOの残留周波数変調(FM)を 抑制する。チューナステップ幅は比較周波数に比例するため、高い比較周波数は 、自動的に広いチューナステップグリッド(合成器のステップ幅より広い)を生 じる。このグリッドは、FDMコームの微細なピッチにおける低ビットレート変 調キャリヤの獲得には大き過ぎる。したがって、獲得モードが必要である。一例 として、6で割ったプラスおよびマイナス記号レートに等しい獲得レンジと、4 MHzのチューナステップ幅とによって、確実な獲得のための最低記号レートは 12メガ記号/秒である。より低いビットレートに関して、チューナステップ幅 はより狭くなければならない(これは獲得モードを特徴付ける)。 獲得のために、微細なチューナグリッドを有するモード2を使用し、これは狭 いステップ幅を意味する。高ビットレート受信に関して、チューナ部分に続くキ ャリヤ再生ループは、15メガ記号/秒より高い記号レートに対して、15ない し30kHzの範囲において最適帯域幅を有する。このループは、チューナ残留 FMが通過するのに十分なほど広い。このループは、受信機がインロックの場合 、1つの微細なチューナ周波数ステップを追跡するのに十分な程速くもある。こ れは、入力周波数ドリフトの補償を可能にする。図1におけるAFC検出器25 が公称値からの大きな偏差を検出し、信号の片側カットオフが近い場合、チュー ナは補償してもよい。 したがって、高ビットレート受信にはモード1を使用しない。モード2を遅く 形成して、チューナのインロックステップを可能にし、このステップをキャリヤ 再生ループにおいて許容しうる遷移位相エラーでもって追跡する。 本発明は、低レート受信用、すなわち、情報信号の狭帯域幅かつ低ビットレー トでの受信用の有利な拡張獲得アルゴリズムをさらに提案する。 低レートチャネルの獲得用アルゴリズムは、以下のステップを含む。合成器を モード2において動作して、期待される周波数値の周囲の周波数掃引を開始する 。最適なロック位置を検出し、この点の分周器比をメモリに記憶する。受信機は ロックされる。コントローラは、LOの最も近い位置を合成器モード1を使用し て計算する。合成器と、したがってPLLとは、この位置に、微細グリッドモー ド2において進む。受信機は、図1における参照符26を有するDTOによって 追跡するステップ中、周波数ロックを保持する。適切な周波数位置に達した場合 、分周器比NおよびMをモード1設定に切り替える。周波数エラーが存在しない ため、位相獲得を続ける。 このように、簡単に、本発明は、 − 最も高いビットレートに対して十分な帯域幅を有する1個のみのIFフィル タの使用と、 − 高ビットレート用に設計したIFフィルタとの組み合わせにおいて低ビット レートに対して十分な分解能を有するADCの使用とを提供する。 − 高ビットレートに関して、以下の動作ステップを実行する。 * チューナPLL合成器を小さいステップ幅および狭いループ帯域幅に切り 替え、このPLLによる自動周波数制御を含む正確な同調を可能にする。 − 低ビットレートに関して、以下の動作ステップを実行する。 1. チューナPLL合成器を、同調探索中、小さいステップ幅および狭いル ープ帯域幅に切り替える。小さいステップを形成することによって、所望のチャ ネルを見つけることができ、(ディジタル)キャリヤ再生ループがインロックす ることができる。 2. 最も近い周波数位置に達するまで、PLL合成器同調化を小さいステッ プにおいて続け(ディジタルキャリヤ再生ループはインロックのままである)、 これは周波数ラスタによって粗い周波数ステップ(大きいステップ幅)に適合す る。 3. チューナ発振器(LO)周波数の変更なしに、チューナPLL合成器を 大きいステップ幅および広いループ帯域幅に切り替え、耐マイクロフォン性を増 す。この変更中、PLLのループ成分を適合させ、より広いループバンド幅と、 正しい減衰率とを形成する必要もある。 4. LNBのドリフトを追跡するために必要な自動周波数制御を、チューナ PLLによって行わず、キャリヤ再生ループにおけるディジタルAFC(非回転 )回路によって行う。低ビットレートQPSKの狭い帯域幅は、きわめてより広 いIFフィルタ内でのこのチャネルの周波数シフトを可能にする。 図1は、衛星によって送信される可変レートディジタル信号のための、ある時 点での技術的水準の受信機概念を示す。 図2は、受信機入力信号選択のいくつかの例を示す。 図3は、モード1およびモード2チューナグリッドの一例を示す。 図4は、切り替え可能ループフィルタの図式的な実現化の一例を示す。 図5は、切り替え可能ループフィルタの用途例を示す。 図6は、モード1およびモード2において動作するループの開ループ周波数伝 達関数の一例を示す。 前述においてすでに言及し、図1に示す受信機は、LNB(図示せず)に接続 した入力部と、ミクサ2の第1入力部に接続した出力部31とを有する、ミラー 抑制用トラッキングフィルタ1を具える。ミクサ2の第2入力部を、チューナの LO3を形成するVCOに接続する。LNBからの入力信号をLO周波数と混合 することによって、前記入力信号をIF帯域に変換し、その後、一定の帯域幅を 有するSAW形式のIFフィルタ11に供給する。同調を達成するために、LO 周波数を、LO3と、一定またはプログラム可能な値を有してもよい分周比Pを 有する分周器として動作する前置スケーラ4と、プログラム可能な分周比Nを有 するプログラム可能分周器5と、ループフィルタ6と、位相検出器7と、一定ま たはプログラム可能な分周比Mを有する(基準)分周器8と、好適には4ないし 20MHzの範囲における基準周波数を供給する水晶発振器9とを具えるPLL によって制御する。参照符3ないし9を有する要素は、共にチューナPLLを形 成し、これらを、PLLを通常に形成するように接続する。前置スケーラ4およ び分周器5は、前記LO周波数を分周して、比較周波数を得て、水晶発振器9の 基準周波数を分周器8で分周する。分周器5および8からの振動信号を位相検出 器7において比較し、この位相検出器7の出力をループフィルタ6によってフィ ルタ処理し、LO3に位相および周波数制御信号および電圧として供給する。こ の回路網の他の枝路は、ループフィルタ6からDCコンバータ10を経てトラッ キングフィルタ1に通じ、所望のチャネルを最適に受信する動作モードに切り替 える。しかしながら、図1の回路のこの部分は本発明によって影響を受けず、こ こでは考察しない。 IFフィルタ11からIF信号をミクサ段12および13に供給し、これらの 2つの段は直角ミクサを形成する。この直角ミクサに、互いに90°の位相角を 有し、アナログVCO14から位相シフト段17を経て得られた2つの振動信号 を供給する。ここではさらに考察しない2つの段15および16と、以後AGC と呼ぶ2つの自動ゲイン制御段18および19を通過した後、前記直角ミクサか らの2つの出力信号(ベースバンド信号IおよびQ)を、ADC20および21 によってディジタル形式に変換して複素倍率器22に供給し、この複素倍率器2 2は、ナイキストフィルタ23、24と、AFC検出器25と、DT026と共 にAFCループを形成する。複素倍率器27と、DTO28と、位相比較器29 とを具える「局所位相固定ループ」であるディジタルPLLは、前記キャリヤ再 生回路の一部である。 図2において、IおよびQベースバンド信号の規定の一例を示す。IF信号を ベースバンドに復調する段の前の、前記受信機における選択要素は、IF(SA W)フィルタ11である。記号レート(および変調信号の帯域幅)を変化させる ことができることから、隣接し、干渉するチャネルもIFフィルタを通過するこ とができる。多数の可能な状況を図2に示す。図2に示す状況の組み合わせも可 能であることに注意しなければならない。 図2a)に示す1つのキャリヤ状況の場合において、QPSKおよびBPSK 変調信号は、IFフィルタのパスバンドに適合する。すべての隣接チャネルは、 十分に抑制される。 図2b)に示す多キャリヤ状況において、所望の変調信号と共に、いくつかの 不必要なディジタル変調信号もIFフィルタを通過する。直角復調後、これらの 不必要なチャネルは、結果として隣接チャネル妨害としてのベースバンドを生じ る。 図2c)のいわゆるサイマルキャスト状況において、QPSKおよびBPSK 変調信号は、隣接チャネルとしてFM変調信号を有する。これらのFM変調信号 の出力は、一般的にディジタル変調信号よりも(10ないし15dB)高い。こ の状況においても、これらのFM変調信号は、隣接チャネル妨害を引き起こす。 図3は、動作モード1において4kHz、動作モード2において125kHz のステップ幅を有するチューナグリッドを具える一例を示す。これを、2MHz および62.5kHzの比較周波数と、可能になった(すなわち比P>1)前置 スケーラ4とによって得る。期待される入力信号は、1520.5MHzのキャ リヤ周波数を有する。479.5MHzのIFにより、N=16000として、 期待されるLO周波数は2GHzである。この値の周囲の+/−3MHzの掃引 範囲SRにおける周波数掃引を開始する。N=16008を使用し、1MHzL NB周波数誤差によって最も近いロック位置を見つける。4MHzのステップ幅 を有するチューナグリッドにおけるこの最も近い位置は、N=500における位 置である。チューナをN=16008からN=16007にステップダウンし、 さらに16000に1ステップずつ下げる。次に、比較周波数および分周比を切 り替える。 図4は、本発明に従って2つの帯域幅間で切り替え可能に構成されるループフ ィルタ6の実現化の図式的な回路図を示す。点線の箱内に示した要素を、好適に は、図示した例において、既に言及したGECプレッセイセミコンダクターズの SP5659形式のICとしてもよい、集積回路に含める。1つの一定の帯域幅 を有するループフィルタに対する標準的な解決法は、以下の要素、すなわち、キ ャパシタCL1と、他のキャパシタCL2と、抵抗RL2と、スイッチS1とを 除く、図4に示す回路網のすべての構成要素を使用する。このように、SP56 59で構成された一定の帯域幅を有するループフィルタに対する解決法は、以後 さらには説明しないこのICの要素と、このICの外部の、互いに直列に接続し 、トランジスタ32のコレクターエミッタ経路に接続した、各々CH1およびC H2と呼ぶ2つのキャパシタとを与える。最初に言及したキャパシタCH1の一 方の端子を、前記ICの端子に接続し、この端子をCPによって示す。前記IC のDRとして示す他の端子をトランジスタ32のベース端子に接続し、トランジ スタ32のエミッタ端子を接地する。抵抗RH2をキャパシタCH2に並列に接 続する。要素CH1、CH2およびRH2は、IC SP5659によって実現 されるループフィルタ6の帯域幅決定構造を形成する。IC SP5659に接 続したVCOの振動周波数を制御する制御電圧を、トランジスタ32のコレクタ 端子およびエミッタ端子間で分岐する。この制御電圧を図4において図示しない VCOに、抵抗33およびキャパシタ34を具えるロウパス段を経て印加する。 切り替え可能帯域幅を得るために、既に言及した要素CL1、CL2、RL2 およびS1を、ここで説明するように図4の回路網に加える。これらの2つのキ ャパシタと抵抗とは、ループフィルタ6の他の帯域幅決定構造を形成し、したが ってこれらの要素を、上述した第1の帯域幅決定構造の要素と同様に互いに接続 する。さらに、この第2の構造CL1、CL2、RL2を、第1の構造CH1、 CH2、RH2に並列に接続する。スイッチS1を、要素CL1およびCL2間 と、RL2とに接続する。このようにして、スイッチS1は、導通(閉)状態に ある場合、第2構造CL1、CL2、RL2を活性化し、非導通(開)状態にあ る場合、第2構造を不活性化する。このスイッチを、前記合成器の出力ポートか ら操作することができる。 高帯域モードのループ要素CH1、CH2、RH2を、双方ともGECプレッ セイセミコンダクターズによって出版されている、2.7GHz I2Cバス制 御低位相ノイズ周波数合成器であるSP5659形式の集積回路の仕様書と、刊 行物「AN168 TV/衛星合成器−基本設計ガイドライン」とに記載されて いるようなガイドラインに従って設計する。開位置におけるスイッチS1によっ て、新たな追加の構成要素CL1、CL2、RL2は、広帯域ループの動作に影 響しない。 閉位置におけるスイッチS1によって、並列切り替え枝路CL1、CL2、R L2のインピーダンスは、ループ伝達特性を左右する。したがって、このループ の設計は、上述したGEC刊行物による規則を用い、CH1、CH2およびRH 2の僅かな影響を無視する。 図5は、BSS138形式のNチャネルSIPMOSスイッチによって実現し たスイッチS1を有する用途例を示す。スイッチS1を、4066形式のCMO Sトランジスタのようなアナログスイッチ、またはその他同様のものによって実 現することもできる。 図5において、集積回路SP5659を図式的に示し、その上述した端子CP およびDRを上部に示す。LOを、RFとして示す2つの端子の一方に、470 pFのキャパシタンスを有するキャパシタを経て接続し、LO周波数を供給する 他の端子RFを、470pFの他のキャパシタンスを経て接地する。図5に示す SP5659の他の端子は、本発明にへの何の寄与も持たず、したがってここで は説明しない。 2つの帯域幅決定構造CH1、CH2、RH2およびCL1、CL2、RL2 、S1の要素は、図5の上部において見られ、原則的には、これらを図4から既 に分かっているように接続し、示す。キャパシタCL1を、各々が390nFの キャパシタンスの4つのキャパシタに分割し、その2つずつを互いに並列に接続 し、これらの並列接続を互いにスイッチS1を介して接続する。左側に示すスイ ッチS1とCL1の第1並列接続部との間の接続部から、390キロオームの抵 抗がグランドに通じ、S1の右側に示すスイッチS1とCL1の他の並列接続部 との間の接続部から、(互いに逆並列に接続した)BA592形式の2つのスイ ッチングダイオードと10キロオームの抵抗との並列接続部がグランドに通じる 。抵抗33およびキャパシタ34を具えるロウパス段は、ここでは、抵抗33の 抵抗値と同じ値の他の直列抵抗と、キャパシタ34に直列の3.3キロオームの 抵抗とをさらに具える。このロウパス段の出力部を、このLOに制御電圧を印加 するLO3に接続した端子35によって形成する。 図5の実施形態において、2つのスイッチングダイオード(BA592)は、 前記ループ構成要素の追加の部分を形成する。動作モード2における高速周波数 切り替えおよび同調のために、トランジスタ32のコレクタにおける電圧を、迅 速に変化させなければならない。同調手順中、過渡電圧が、スイッチS1を形成 するSIPMOSトランジスタBSS138のドレイン端子において形成される 。例として、100ミリ秒以内の30ボルトの電圧の切り替え中、前記ドレイン 電圧をゼロに保持するために必要なキャパシタ電流は、680nFのキャパシタ ンスを同調中にロードおよびアンロードすべきであるとした場合、200μA程 度の大きさになる。キャパシタンスのこの値は、前記帯域幅決定構造の回路網に 含まれるキャパシタンスの結果として生じる。このキャパシタ電流をスイッチン グダイオード(BA592)によって伝達することができ、この電流は、前記過 渡電圧を0.5Vより低い値にクランプする。これは、比較的短い過渡時間での 切り替えおよび同調を可能にする。 さらに、他のロウパス段を、電源電圧を導電する端子と、前記2つの帯域幅決 定構造、トランジスタ32、および要素33、34を具えるロウパス段間の接続 点との間に接続する。この他のロウパス段は、12キロオームの2つの抵抗を直 列に具え、これら2つの抵抗の接続点を、150pFのキャパシタを経て接地す る。この実施形態において、前記電源電圧は30Vの値を有する。 図4および5の要素の寸法記入の例を以下に示す。 CL1 390nF CH1 390pF CL2 470pF CH2 10pF RL2 5.6キロオーム RH2 56キロオーム 抵抗33 12キロオーム キャパシタ34 18nF 図6は、モード1およびモード2の開ループ周波数伝達関数を示す。この図に おいて、部分a)は、対数のスケールにおけるwとして示す角振動数の底に対し て連続線でプロットした、対数のスケールにおけるMagO1として示す、動作 モード1中の開ループ周波数伝達関数の大きさを示す。同様に、MagO2とし て示す、動作モード2中の開ループ周波数伝達関数の大きさを点線でプロットし た。図6の部分b)は、対数のスケールにおける角振動数wの底に対して連続線 でプロットした、対数のスケールにおける(180/π)・arg(O1)とし て示す、動作モード1中の開ループ周波数伝達関数の対応する位相を示す。同様 に、(180/π)・arg(O2)として示す、動作モード1中の開ループ周 波数伝達関数の位相を点線でプロットした。 結論 二重モード動作を可能にする切り替え可能ループフィルタ構造を提案した。狭 帯域幅モードを、チャネルの獲得中に使用する。高レート受信の場合において、 狭帯域幅合成器ループを広帯域幅キャリヤ再生ループに組み合わせる。この組み 合わせは、前記キャリヤ再生ループにおいて追跡する合成器のステップを可能に する。このチューナステップを使用して、入力信号周波数ドリフトを補償する。 狭合成器ループ帯域幅モードにおける獲得と、周波数ロックを保持する広帯域 幅合成器ループへの切り替えとを可能にするアルゴリズムを提案した。これは、 広帯域幅合成器ループと、狭帯域幅キャリヤ再生ループとの使用を可能にする。 この組み合わせは、低レート入力信号の受信に最適である。前記合成器ループは 、チューナ局所発振器の残留FMに対して補償する。

Claims (1)

  1. 【特許請求の範囲】 1.異なる可能な帯域幅およびビットレートを有する少なくとも1つの情報信号 によって変調された少なくとも1つの変調キャリヤの形態において、特に可変 レート四相位相変調ディジタル信号のLバンド信号を受信する衛星受信機であ って、 − 該受信機が、前記Lバンド信号を一定の中間周波数(IF)に同調可能局 所発振器(LO)によってミックスダウンし、前記LOの周波数を位相固定 ループ(PLL)によってロックし、基準周波数源から得られた周波数と比 較する同調段を具え、 − 前記PLLが、前記LOの周波数を分周して前記比較周波数と比較できる 周波数を得る、少なくも1つのプログラム可能分周器を具え、 − 前記PLLが、前記LOの同調のために前記LOに供給される制御信号を 発生するループフィルタをさらに具え、 − 該受信機が、特に表面弾性波(SAW)形式の所定の帯域幅のIFフィル タ段と、 − 前記Lバンド信号の実際に受信されたもののキャリヤ周波数を再生する少 なくとも1つのキャリヤ再生ループを具える、前記情報信号の復調および/ または復号化用段とを具える衛星受信機において − 前記IFフィルタ段を、受信すべき情報信号の最大の可能な帯域幅および ビットレートに対して十分な一定の帯域幅で寸法決定し、 − 前記ループフィルタを、その帯域幅が、第1動作モードに切り替わった場 合、第1の値を有し、第2動作モードに切り替わった場合、第2の値を有す るように形成し、前記帯域幅の第1の値を前記帯域幅の第2の値よりも大き くし、 − 基準切り替え手段が、前記比較周波数を、前記第1動作モード中第1の値 に切り替え、前記第2動作モード中第2の値に切り替え、前記比較周波数の 第1の値を前記比較周波数の第2の値より大きくし、 − 制御手段が、前記LOを前記Lバンド信号の1つの最適受信状態に自動的 に同調させるようにしたことを特徴とする衛星受信機。 2.請求の範囲1に記載の衛星受信機において、前記制御手段を、前記第1動作 モードに切り替わった場合、所定の第1ステップサイズ、前記第2動作モード に切り替わった場合、所定の第2ステップサイズの周波数ステップにおいて前 記LOを同調させるように配置し、前記第1ステップサイズを前記第2ステッ プサイズと比較して大きくし、好適には、前記第1ステップサイズを前記第2 ステップサイズの整数倍としたことを特徴とする衛星受信機。 3.請求の範囲2に記載の衛星受信機において、 − 前記同調段を、前記LOが前記最適受信状態に同調するまでの同調探索中 に前記第2動作モードに切り替え、 − 前記情報信号の大きい帯域幅およびビットレートを有するものを、前記L バンド信号の(所望のチャネルの)受信されたものによって構成し、前記同 調段を、同調探査が終了した後の信号受信中にも前記第2動作モードに保ち 、自動周波数制御を前記同調段のPLLによって実行し、 − 前記同調段を、同調探索中前記第2動作モードに保ち、前記キャリヤ再生 ループが前記所望のチャネルの受信にロックされるまで、前記第2ステップ サイズの同調周波数ステップを実行し、 − その後、前記同調段を、前記第2ステップサイズの追加の同調周波数ステ ップを実行する前記第2動作モードに保ち、前記LOの周波数が前記第1動 作モードの周波数ステップの次のものと等しくなるまで、前記ロックされた キャリヤ再生ループを保持し、 − 前記第1動作モードの周波数ステップの次のものに達した場合、前記同調 段を前記第1動作モードに切り替え、前記LOの実際の周波数を一定に保持 し、このように前記同調段を、前記所望のチャネルの受信中前記第1動作モ ードにおいて動作し、 − 自動周波数制御を前記キャリヤ再生ループによって実行するようにしたこ とを特徴とする衛星受信機。
JP50260198A 1996-06-27 1997-06-18 衛星受信機 Pending JP2002515205A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96110361 1996-06-27
EP96110361.1 1996-06-27
PCT/IB1997/000736 WO1997050187A1 (en) 1996-06-27 1997-06-18 Satellite receiver

Publications (1)

Publication Number Publication Date
JP2002515205A true JP2002515205A (ja) 2002-05-21

Family

ID=8222940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50260198A Pending JP2002515205A (ja) 1996-06-27 1997-06-18 衛星受信機

Country Status (5)

Country Link
US (1) US6282249B1 (ja)
EP (1) EP0923809A1 (ja)
JP (1) JP2002515205A (ja)
KR (1) KR19990044177A (ja)
WO (1) WO1997050187A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068237A1 (ja) * 2004-12-24 2006-06-29 Matsushita Electric Industrial Co., Ltd. 位相変調装置、通信機器、移動体無線機、及び位相変調方法
JP5251988B2 (ja) * 2009-01-28 2013-07-31 日本電気株式会社 両偏波伝送システム、両偏波伝送方法、受信装置、送信装置、受信方法、及び送信方法
JP7455461B2 (ja) 2020-01-16 2024-03-26 日本無線株式会社 無線受信装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6823031B1 (en) * 2000-01-20 2004-11-23 Wavtrace, Inc. Automated frequency compensation for remote synchronization
US6799287B1 (en) * 2000-05-01 2004-09-28 Hewlett-Packard Development Company, L.P. Method and apparatus for verifying error correcting codes
JP2001358532A (ja) * 2000-06-13 2001-12-26 Alps Electric Co Ltd 電圧制御発振回路
DE10048590B4 (de) * 2000-09-30 2008-02-28 Infineon Technologies Ag Phasenregelkreis
US6798302B2 (en) 2001-05-06 2004-09-28 Altera Corporation Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US6744277B1 (en) 2001-05-06 2004-06-01 Altera Corporation Programmable current reference circuit
US6856180B1 (en) * 2001-05-06 2005-02-15 Altera Corporation Programmable loop bandwidth in phase locked loop (PLL) circuit
FR2831015B1 (fr) * 2001-10-15 2004-01-02 Thomson Licensing Sa Procede de detection de canaux de transmission et dispositif de reception utilisant le procede
US7227914B2 (en) * 2001-12-12 2007-06-05 Harris Corporation Automatic gain control for digital signals
EP1497946B1 (en) * 2002-04-19 2017-11-01 Thomson Licensing Symbol timing search algorithm
EP1422849A1 (en) * 2002-11-25 2004-05-26 Pace Micro Technology PLC Method of Scanning for Carrier signals modulated with digital data and transmitted by satellite
US6819274B2 (en) * 2003-04-14 2004-11-16 Silicon Laboratories Inc. Method for tuning a bandpass analog-to-digital converter and associated architecture
US20040205827A1 (en) * 2003-04-14 2004-10-14 Krone Andrew W. Multi-stage channel select filter and associated method
US7167694B2 (en) * 2003-04-14 2007-01-23 Silicon Laboratories Inc. Integrated multi-tuner satellite receiver architecture and associated method
US8160529B1 (en) * 2006-03-07 2012-04-17 Marvell International Ltd. Adaptive FM/AM radio architecture
US7701299B2 (en) * 2008-06-16 2010-04-20 Phase Matrix, Inc. Low phase noise PLL synthesizer
US8373463B1 (en) 2011-09-23 2013-02-12 Phase Matrix, Inc. Low phase-noise PLL synthesizer with frequency accuracy indicator
US9628066B1 (en) 2015-09-19 2017-04-18 Oleksandr Chenakin Fast switching, low phase noise frequency synthesizer
US11268810B2 (en) * 2019-07-10 2022-03-08 United States Of America As Represented By The Secretary Of The Navy Angle random walk minimization for frequency modulated gyroscopes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL174417C (nl) * 1976-08-20 1984-06-01 Philips Nv Fasevergrendellus met omschakelbaar lusfilter.
US4355404A (en) * 1980-05-27 1982-10-19 Communications Satellite Corporation Carrier recovery network for QPSK modems employing synchronized oscillators
EP0204745B2 (en) * 1984-11-22 1995-09-06 Devon County Council Data modem system
US4855689A (en) * 1987-02-13 1989-08-08 Hughes Aircraft Company Phase lock loop with switchable filter for acquisition and tracking modes
US5150384A (en) * 1990-09-28 1992-09-22 Motorola, Inc. Carrier recovery method and apparatus having an adjustable response time determined by carrier signal parameters
US5507025A (en) * 1993-11-02 1996-04-09 Winegard Company Method and apparatus for satellite receiver with variable predetection bandwidth
US5452327A (en) * 1993-12-28 1995-09-19 Unisys Corporation Programmable randomly tunable digital demodulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068237A1 (ja) * 2004-12-24 2006-06-29 Matsushita Electric Industrial Co., Ltd. 位相変調装置、通信機器、移動体無線機、及び位相変調方法
JP5251988B2 (ja) * 2009-01-28 2013-07-31 日本電気株式会社 両偏波伝送システム、両偏波伝送方法、受信装置、送信装置、受信方法、及び送信方法
US8554164B2 (en) 2009-01-28 2013-10-08 Nec Corporation Dual polarization transmission system, dual polarization transmission method, reception apparatus, transmission apparatus, reception method, and transmission method
JP7455461B2 (ja) 2020-01-16 2024-03-26 日本無線株式会社 無線受信装置

Also Published As

Publication number Publication date
US6282249B1 (en) 2001-08-28
EP0923809A1 (en) 1999-06-23
KR19990044177A (ko) 1999-06-25
WO1997050187A1 (en) 1997-12-31

Similar Documents

Publication Publication Date Title
JP2002515205A (ja) 衛星受信機
US5440587A (en) Demodulator for digitally modulated wave
EP0441593B1 (en) Automatic frequency control circuit
US6744828B1 (en) Receiving apparatus
EP0545342B1 (en) Method of calibrating a superheterodyne receiver
KR100434006B1 (ko) 디지탈방송수신기
JPH07202573A (ja) Fm搬送波の復調方法および復調回路
KR100256455B1 (ko) 수신기
US6006078A (en) Receiver with improved lock-up time and high tuning stability
KR100560192B1 (ko) 디지털방송용수신기
US6895063B1 (en) Frequency changer and digital tuner
US20030220088A1 (en) Tuner
KR100735946B1 (ko) 이미지 리젝션
US6389082B1 (en) Receiver
JP3833824B2 (ja) 高周波発振器
JP3919343B2 (ja) 受信機
KR100378386B1 (ko) 디지털변조 신호수신기
JP2000174652A (ja) Fm受信機
EP0946010A2 (en) Receiver for receiving digital broadcast programmes
JPH10178599A (ja) ディジタル衛星放送受信機
JP4074711B2 (ja) デジタル放送受信機
US20040242176A1 (en) Device for down-transforming the frequency of signals
JPH10322171A (ja) 自動周波数制御回路
JPH06152458A (ja) Pll選局装置
JPH08195918A (ja) デジタルアナログ共用受信装置