JP4187673B2 - 温度補償ｒｒａｍ回路 - Google Patents

Description

本発明は、集積回路メモリデバイスの情報記憶に関する。より具体的には、温度補償抵抗器メモリセンシング回路に関する。

集積回路（ＩＣ）メモリデバイスは、製造コストの安さ、性能の高さなどにより、磁気コアメモリデバイスに取って代わりつつある。ＩＣメモリ回路は、ロウデコーダ、カラムデコーダ、メモリセルアレイに書き込む書き込み回路、正しいメモリセルを選択する制御回路部、および信号を増幅させるセンスアンプとともに、２つの状態情報（０または１）、あるいは、マルチ状態情報（例えば、００、０１、１０または１１の４状態）のうちのいずれか１つの状態を格納するメモリセルの繰り返したアレイを含む。

初期のメモリ回路の１つとして、２つのあり得る電圧レベルのうち１つにおいてのみ安定する出力を有するフリップフロップがある。フリップフロップは、回路に印加される電力がある限り、所与の状態を維持し、何らかの外部入力に従って状態を変化させる。典型的には、フリップフロップのそれぞれにおいて、６個のトランジスタが用いられる。情報が任意のメモリセルからランダムに読み出され得るような状態でフリップフロップが回路内に配置される場合、回路は、ＳＲＡＭ（静的ランダムアクセスメモリ）回路と呼ばれる。回路が電力を受ける限りいつまでも格納された情報を保持し得るメモリセルは、静的メモリセルと呼ばれる。

次世代のメモリセルは、ＤＲＡＭ（動的ランダムアクセスメモリ）セルである。ＤＲＡＭセルは、典型的には、トランジスタおよびキャパシタから構成される。キャパシタは、電荷の形で情報を格納し、トランジスタがキャパシタへのアクセスを提供する。典型的には、キャパシタに格納されるある極性の電荷が、バイナリビット「１」を表し、反対の極性の電荷が、バイナリビット「０」を表す。ＳＲＡＭ回路とは対照的に、ＤＲＡＭ回路は、典型的には、メモリ回路内の基板電流を通じる、キャパシタ電荷につきものの漏れに起因して、時間が経つにつれて情報を失う傾向がある。漏れによる電荷損失を補充するため、ＤＲＡＭセルは、頻繁な間隔で再書き込みまたはリフレッシュされる必要がある。そうでない場合は、格納された情報が失われる。頻繁な間隔でのリフレッシュを必要とするメモリセルは、動的メモリセルと呼ばれる。

ＳＲＡＭおよびＤＲＡＭメモリは、電源なしには、格納された情報を維持することができない。従って、ＳＲＡＭおよびＤＲＡＭメモリは、揮発性メモリと呼ばれる種類のメモリに属する。他の種類のメモリは、電力がオフにされた後でさえも格納された情報を維持する、不揮発性メモリと呼ばれる。

典型的な不揮発性メモリは、強誘電性ランダムアクセスメモリ（ＦＲＡＭ）である。ＤＲＡＭセルと同様に、ＦＲＡＭセルは、アクセストランジスタおよび格納キャパシタを含む。違いは、ＦＲＡＭセルが、ＦＲＡＭセルのキャパシタ誘電体に強誘電性材料を用いることである。強誘電性材料は、高い誘電率を有し、電界によって極性を与えられ得る。強誘電性材料の極性は、反対の電界によって逆転されるまで維持され得る。強誘電性材料の極性の寿命は、典型的には、約１０年である。

強誘電性キャパシタに格納される情報を読み出すため、電界がキャパシタに印加される。この電界がセルを反対の状態に逆転する場合、セルが現在の状態を維持する場合よりも、より多くのキャパシタ電荷が移動する。これは、検出され、センスアンプによって増幅され得る。読み出された後の強誘電性キャパシタの状態の起こり得る反転（または破壊）に起因して、強誘電性メモリセルは、読み出しの後、ＤＲＡＭセルのリフレッシュと同様に、再書き込みされる必要がある。

外部の影響によって変化し得る電気抵抗特性を有する材料の最近の進歩は、新たな種類の不揮発性メモリ、いわゆるＲＲＡＭ（抵抗型ランダムアクセスメモリ）をもたらした。ＲＲＡＭセルの基本的なコンポーネントは、可変抵抗器である。可変抵抗器は、（２状態メモリ回路における）高抵抗または低抵抗、あるいは、（マルチ状態メモリ回路における）任意の中間抵抗値を有するようにプログラムされ得る。ＲＲＡＭセルの異なる抵抗値は、ＲＲＡＭ回路に格納された情報を表す。

ＲＲＡＭの利点は、回路が単純で、その結果デバイスがより小さくなること、抵抗器メモリセルの不揮発的な特性、およびメモリ状態が安定することである。

抵抗器が受動的なコンポーネントであり、近傍の電気的コンポーネントに対して能動的に影響を与えないので、基本的なＲＲＡＭセルは、クロスポイントメモリアレイを形成するように、クロスポイント抵抗器ネットワークに構成された、可変抵抗器でしかあり得ない。クロストークまたは寄生電流パスを防ぐため、ＲＲＡＭセルはダイオードをさらに含んでもよく、この組合せは、しばしば、１Ｒ１Ｄ（または１Ｄ１Ｒ）型クロスポイントメモリセルと呼ばれている。より良好なアクセスを提供するため、ＲＲＡＭは、ＤＲＡＭまたはＦＲＡＭセルと同様、アクセストランジスタを含んでもよく、この組合せは、しばしば、１Ｒ１Ｔ（または１Ｔ１Ｒ）型クロスポイントメモリセルと呼ばれる。

ＲＲＡＭセルの抵抗状態は、ＲＲＡＭ回路の格納（書き込み）またはセンシング（読み出し）方法論を指す。用語「抵抗状態」は、メモリ抵抗器の抵抗値に関する（この場合、抵抗状態はメモリ抵抗器の抵抗であると言える）。しかし、メモリ抵抗器の抵抗値をセンシングすることは、しばしば、メモリ抵抗器にかかる電圧をセンシングすること、（この場合、抵抗状態は、メモリ抵抗器にかかる電圧であると言える）、あるいは、メモリ抵抗器を流れる電流をセンシングすること（この場合、抵抗状態はメモリ抵抗器を流れる電流であると言える）を意味し得る。

ＲＲＡＭの抵抗状態は、構造状態、極性化、または磁化などの異なる技術によって表され得る。

ＲＲＡＭの構造状態の一例として、カルコゲニド合金がある。用語「カルコゲン」は、周期表のＶＩ族の元素のことを指す。カルコゲニド合金は、ゲルマニウム、アンチモニウム（ａｎｔｉｍｏｎｉｕｍ）、またはテルルの合金など、これらの元素のうちの少なくとも１つを含む。カルコゲニド合金は、２つの異なる安定可逆的構造状態、すなわち、高い電気抵抗を有するアモルファス状態、および低い電気抵抗を有する多結晶状態を示し得る。材料の２つの異なる相によってバイナリ情報が表されるので、本質的に不揮発性であり、２つの安定構造状態のいずれかに材料を維持するためのエネルギーが必要とされない。電流による抵抗性加熱は、カルコゲニド材料の相を変化させるために用いられ得る。その後、情報は、電流パルスをカルコゲニド材料に印加することによって、カルコゲニド材料に格納され（または、書き込まれ）得る。高い電流の短いパルスは、融点より高い高温を誘発して、アモルファス状態を形成し、低い電流の長いパルスは、低温で材料を結晶化して、多結晶状態を形成する。その後、一定電流源を用いてカルコゲニド材料にかかる電圧をセンシングすることによって、または、一定電圧源を用いてカルコゲニド材料を流れる電流をセンシングすることによって、情報はセンシングされ（または、読み出され）得る。

極性化状態の一例は、ポリマーメモリ素子である。ポリマーメモリ素子の抵抗状態は、ポリマー分子の極性化の配向に依存する。ポリマーメモリ素子の極性化は、電界を印加することによって書き込まれ得る。

ＭＲＡＭ（磁気ランダムアクセスメモリ）は、磁性を用いて情報を格納する、他の種類のＲＲＡＭ回路である。ペロブスカイト構造を有する材料、例えば、磁気抵抗（ＭＲ）材料、巨大磁気抵抗（ＧＭＲ）材料、超巨大磁気抵抗（ＣＭＲ）材料、または高温超伝導体（ＨＴＳＣ）材料は、磁化状態によって情報を格納し得、このような状態の磁気抵抗センシングによって読み出し、またはセンスされ得る。ＰｂＺｒ_ｘＴｉ_１−ｘＯ_３、ＹＢＣＯ（イットリウム・バリウム・酸化銅、ＹＢａ_２Ｃｕ_３Ｏ_７およびその変形）などのＨＴＳＣ材料は、その主な用途が超伝導体として用いられることであるが、伝導性は、電流または磁界によって影響され得るので、これらのＨＴＳＣ材料は、ＭＲＡＭセルにおいて可変抵抗器としても用いられ得る。磁気抵抗材料の抵抗は、磁化ベクトルの方向およびセンシング電流の方向に依存して変化し得る（異方性磁気抵抗応答と呼ばれる）。超格子強磁性体／非強磁性体／強磁性体／反強磁性体層による巨大磁気抵抗効果によって、磁気抵抗材料の抵抗変化は大幅に増大し得る。巨大磁気抵抗効果はまた、スピン依存性トンネル（ＳＤＴ）接合とともに増大し得る。基本的なＳＤＴ構造は、薄い絶縁膜によって隔てられている２つの磁気層から構成される。２つの磁気層における磁化の互いに対する変化は、絶縁体を流れるトンネル電流における変化につながる。これによって、ＳＤＴ磁気抵抗が得られる。ＳＤＴがトンネル電流を用いるので、磁気抵抗は、他の磁気抵抗材料よりもかなり高い。

ＭＲＡＭセルの向上についての最近の研究は、Ｒｅ_１−ｘＡｅ_ｘＭｎＯ_３構造（Ｒｅは希土類元素であり、Ａｅはアルカリ土類元素である）のマンガン酸ペロブスカイト材料、例えば、Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３（ＰＣＭＯ）、Ｌａ_０．７Ｃａ_０．３ＭｎＯ_３（ＬＣＭＯ）、Ｎｄ_０．７Ｓｒ_０．３ＭｎＯ_３（ＮＳＭＯ）は、異常に大きい磁気抵抗（巨大磁気抵抗効果）を示す。ＲｅＭｎＯ_３は、反強磁性絶縁体であり、Ａｅ^２＋イオンのＲｅ^３＋イオンへの置換は、Ｍｎ^３＋からＭｎ^４＋へのイオン価の変化を引き起こす。これは、強磁性体秩序化および金属伝導性につながる。

電気回路の観点からは、基本的なＲＲＡＭセルコンポーネントは、材料の種類が多いことにも関わらず、依然としてプログラマブル抵抗器である。

多くの従来技術の開示は、読み出し速度を向上させ、製造上のばらつきおよび時間劣化に対して良好な安定性を提供するために、ＲＲＡＭセルの読み出し回路を扱っていた。基本的な読み出し方式は、メモリ抵抗器に一定の電流または一定の電圧を提供し、対応する応答をセンスする。例えば、一定電流が用いられる場合には電圧をセンシングし、一定電圧が用いられる場合に電流をセンシングする。その後、対応する応答は、基準信号と比較されて、メモリ抵抗器の状態が判定される。一定電流源を用いる、基本的な読み出し回路が図１に示されている。一定電流源１１は、一定電流をメモリ抵抗器１０に提供し、メモリ抵抗器１０にかかる電圧Ｖ_ｍｅｍ１５を生成する。電圧Ｖ_ｍｅｍ１５は、電圧コンパレータ１２によって、（基準電圧源１７によって生成される）固定された基準電圧Ｖ_ｒｅｆ１３と比較される。その後、電圧コンパレータ１２の出力１６がレジスタ１４に格納される。Ｖ_ｍｅｍがＶ_ｒｅｆよりも高い場合、高い電圧出力が生成され、論理「１」がレジスタ１４に格納される。Ｖ_ｍｅｍがＶ_ｒｅｆよりも低い場合、低い電圧出力が生成され、論理「０」がレジスタ１４に格納される。この基本的な読み出し回路は、簡略化された模式的回路である。実際の回路は、他の回路コンポーネント、例えば、単なるメモリ抵抗器の代わりに大きいメモリセルアレイ、ロウデコーダ、カラムデコーダ、メモリセルアレイに書き込む書き込み回路、正しいメモリセル抵抗器を選択する制御回路、および電圧コンパレータに送る前に信号を増幅するセンスアンプなどを含む。この記載において、論理「０」および「１」は、低い電圧（グラウンド電位）および高い電圧（電源電圧）に対応すると仮定される。

基本的な読み出し回路の多くの向上点が開示されてきた。Ｂｒｕｇらの特許文献１は、読み出し電圧Ｖ_ｒｄを、選択されたメモリ抵抗器に印加して、電流センスアンプへのセンス電流を生成する基本的な読み出し方法を開示している。センス電流の大きさは、メモリセルの抵抗を示す。その一部継続出願、Ｔｒａｎらの特許文献２は、選択されてないワードおよびビット線に印加される他の等しい電圧を用いて、メモリ抵抗器と並列または直列の寄生抵抗を低減させる方法を開示する。

Ｓｃｈｌｅｓｓｅｒらの特許文献３は、オペレーショナル読み出しアンプの制御入力における任意のオフセット電圧を補償してデータ信号が比較的確実に読み出されることを可能にする、キャパシタを有する読み出しアンプを開示する。

Ｎｕｍａｔａらの特許文献４は、充電されたキャパシタによって、高精度および高速で磁気抵抗素子を読み出し、過剰な電圧に起因して磁気抵抗素子が破壊する可能性を無くすことを開示している。

Ｐｅｒｎｅｒらの特許文献５は、較正コントローラを用いて、プロセスおよびジオメトリのばらつき、ならびに、動作温度および電源電圧のばらつきを考慮して、センスアンプが確実に動作することを保証するＲＲＡＭ回路を開示する。Ｐｅｒｎｅｒの較正コントローラは、センスアンプのばらつきを補正することが目的である。

Ｐｅｒｎｅｒらの特許文献６は、センスアンプを、既知の一貫した状態にして、読み出しプロセスの信頼度を高める、プルアップトランジスタを有するＲＲＡＭ回路を開示する。

Ｐｅｒｎｅｒらの特許文献７および特許文献８は、キャパシタの充電時間を用いてメモリセルの抵抗を判定する直接注入変化アンプ回路を開示する。

読み出し回路の信頼度を高めるため、異なる基準セルを用いる多くの方法が開示されてきた。

Ｐｅｒｎｅｒらの特許文献９は、メモリ抵抗器を読み出すために用いられる差動アンプを開示する。差動アンプは、２つの入力を有し、一方は、メモリセルからの入力であり、他方は基準セルからの入力である。２つの入力を比較することによって、差動アンプは、メモリ抵抗器のバイナリ状態である出力応答を生成する。Ｐｅｒｎｅｒは、メモリセルの値を識別する、基準セルのカラムを開示する。Ｐｅｒｎｅｒの文献からの基準信号は、複数の基準セルから出ており、基準セルは、それぞれ、メモリセルと類似の構成を有する。

同様に、Ｍｏｒａｎらの特許文献１０、および特許文献１１は、基準抵抗器を用いてメモリ抵抗器を読み出す差動アンプを開示する。Ｍｏｒａｎの文献からの基準信号は、固定された抵抗器から出ている。

Ｔｒａｎらの特許文献１２、およびその分割出願である特許文献１３において、ＭＲＡＭデバイス用の基準回路を開示する。基準回路は、異なる抵抗状態を有する２つの基準セルを含む。基準セルの平均を取ることによって、Ｔｒａｎは、製造上のばらつきおよび他の要素、例えば、メモリアレイにわたる温度勾配、電磁干渉およびエージングに起因する、メモリ抵抗におけるばらつきを許容し得るＭＲＡＭ回路を開示する。Ｔｒａｎの文献の基準信号は、複数の基準セルから出ており、複数の基準セルのそれぞれは、メモリセルと類似の構成を有する。

同様に、Ｌｏｗｒｅｙらの特許文献１４は、メモリセルの読み出し可能性の安定を高める、複数の基準セルを開示する。基準セルは、メモリセルと同じ材料から製造され得、メモリセルの抵抗値におけるばらつきおよびドリフトは、基準セルにおける対応するばらつきおよびドリフトによって、トラックされ、補償される。Ｌｏｗｒｅｙの文献の基準信号もまた、複数の基準セルからでており、複数の基準セルの各々は、メモリセルと類似の構成を有する。

Ｌｏｗｒｅｙはまた、基準信号を生成する他の方法も開示する。基準信号は、２つのプログラマブル抵抗素子によって発生させられ、一方は、第１の抵抗状態にプログラムされ、他方は、第２の抵抗状態にプログラムされる。
米国特許第６，１６９，６８６号 米国特許第６，２５９，６４４号 米国特許第６，４６２，９７９号 米国特許第６，３４１，０８４号 米国特許第６，５０４，７７９号 米国特許第６，３１７，３７５号 米国特許第６，２６２，６２５号 米国特許第６，１８８，６１５号 米国特許第６，１８５，１４３号 米国特許第５，７８７，０４２号 米国特許第５，８８３，８２７号 米国特許第６，３１７，３７６号 米国特許第６，３８５，１１１号 米国特許第６，３１４，０１４号

多くの従来技術のＲＲＡＭセル読み出し方式は、メモリ抵抗器の温度依存性に対処せず、メモリ抵抗器が温度とは無関係であるか、または、メモリ抵抗器の温度依存性が比較的小さい場合には、十分である。しかし、ＲＲＡＭデバイスのメモリ抵抗器は、温度に強く依存し得る。図２に、ＰＣＭＯメモリ抵抗器の抵抗対温度を示す。抵抗が高い状態において、ＰＣＭＯメモリ抵抗器の抵抗は、３０℃で１５０ｋΩから、１２０℃で１．５ｋΩに変動し得、抵抗は１００分の１に低減する（図２ａ）。低い抵抗状態において、ＰＣＭＯメモリ抵抗器の抵抗は、３０℃で０．１Ｖのバイアスの１２ｋΩから、１２０℃で１Ｖのバイアスの０．１ｋΩに変動し得（図２ｂ）、抵抗は１００分の１より下に低減する。ＰＣＭＯメモリ抵抗器の抵抗は、３０℃の温度において、１Ｖバイアスの１ｋΩから０．１Ｖバイアスの１２ｋΩの範囲にわたって、高い抵抗状態の場合と同様に、バイアス電圧と無関係であり（図２ａ）、低い抵抗状態の場合と同様に、バイアス電圧に依存し得る（図２ｂ）。

ＰＣＭＯメモリ抵抗器の温度依存性は、メモリ抵抗器の抵抗状態に、１．５ｋΩから１２ｋΩの重なる部分を作り出す。メモリ抵抗がこの範囲内になる場合、さらなる情報がない場合は、回路は、抵抗状態が高抵抗状態であるか、または、低抵抗状態であるか判定できない。従来技術による、メモリ抵抗器の抵抗状態を読み出す一定電源（一定電流源または一定電圧源）方式は、メモリ抵抗器の重なっている抵抗範囲を分解する任意のさらなる情報を一定電源が含まないので、十分でない。

図３は、図１の方式による、一定電流負荷であるｎＭＯＳトランジスタを用いるセンシング回路を示す。トランジスタ３０は、定電流トランジスタにバイアスがかけられ、従って、メモリ抵抗器２４が高抵抗状態である場合、メモリ抵抗器にかかる電圧は高く、２８での電圧が低い。メモリ抵抗器２４が低抵抗状態である場合、２８での電圧は高い。センシング電圧２８は、インバータ２９によって反転され、レジスタ（図示せず）に出力される。

上記のセンシング回路は、３つの部分、すなわち、メモリアレイからのメモリ抵抗器部分２１、メモリ抵抗器に格納される情報の読み出しを制御する制御回路２２、メモリ抵抗器に格納される情報を読み出して、レジスタ（図示せず）にその情報を格納するセンシングアンプ２３を含む。

メモリ抵抗器部分２１は、ダイオード２５と共にメモリ抵抗器２４を含む。ダイオード２５は、必要に応じて設けられる。その主な目的は、寄生電流を低減することまたは無くすことである。ダイオード２５の極性は、電流がメモリ抵抗器を流れるように、配置される。

センスアンプ２３は、インバータ２９を含む。インバータ２９はまた、内部基準電圧を有する電圧コンパレータとして機能する。内部基準電圧は、インバータのトグル電圧であり、典型的には、約０．５Ｖである。インバータ２９への入力Ｖ_ｉｎ２８がトグル電圧よりも低い場合、インバータ２９の出力Ｖ_ｏｕｔ３２は、電源電圧の高さである。インバータ２９への入力Ｖ_ｉｎ２８がトグル電圧よりも高い場合、インバータ２９の出力Ｖ_ｏｕｔ３２は、グラウンド電圧の高さである。インバータの出力応答は、図３の図内挿入図２０に示される。

制御回路２２は、定電流負荷ｎＭＯＳトランジスタ３０を含む。読み出し動作の間、メモリ電源電圧Ｖ_ｃｃ２６がメモリ抵抗器２４に印加され、バイアス電圧Ｖ_ＧＣ２７がトランジスタ３０に印加される。トランジスタ３０は、バイアスがかけられ、従って、定電流負荷ｎＭＯＳトランジスタとして動作する。ドレイン電圧２８がトランジスタ３０の閾値よりも大きい場合、トランジスタ３０を流れる電流３１は、一定の値である。また、ドレイン電圧２８は、電源電圧Ｖ_ｃｃがメモリ抵抗器２４にわたって低下する量を示す。

定電流が高抵抗メモリ抵抗器を流れる場合、電圧降下は大きく、ドレイン電圧２８は低く、インバータ２９は、出力３２において、高状態出力を生成する。定電流が低抵抗メモリ抵抗器を流れる場合、電圧低下は小さく、ドレイン電圧２８は高く、インバータ２９は、低状態出力を生成する。

図４には、図３のセンシング回路の出力応答が示されている。出力は、トランジスタドレイン電圧２８に対するトランジスタ電流３１の応答である。電圧座標は、１Ｖに正規化されたメモリ供給電圧である。出力応答曲線は、２つのセグメント、すなわち、線形セグメント４１および飽和セグメント４２から構成される。低ドレイン電圧２８（０．２Ｖ未満）の場合、電流３１は実質的に線形であり、高いドレイン電圧２８（０．２Ｖより大きい）の場合、電流３１は一定値、すなわち、図４に示すように約３５μＡになるように実質的に飽和する。出力応答曲線の一定電流値は、バイアス電圧Ｖ_ＧＣ２７に依存する。大きいバイアス電圧２７は、出力応答曲線を上（より高い飽和電流）にシフトし、小さいバイアス電圧２７は、出力応答曲線を下（より低い飽和電流）にシフトする。

図４の様々な直線は、異なる抵抗状態および動作温度における（高抵抗状態における３０℃、６０℃、８０℃および１００℃、ならびに、低抵抗状態における３０℃および１００℃での）メモリ抵抗器の負荷線である。負荷線は全て、点（１Ｖ，０Ａ）を交差する。なぜなら、正規化されたドレイン電圧は１Ｖであり、ドレイン電圧２８はメモリ電源Ｖ_ｃｃであり、従って、メモリ抵抗器を流れる電流がない、すなわち、ドレイン電流３１がゼロであるからである。負荷線の傾斜は、異なる動作温度および抵抗状態におけるメモリ抵抗器のコンダクタンス（抵抗の逆数）である。これらの負荷線は、ＰＣＭＯ材料（図２に示す）について引かれ、従って、抵抗は、バイアス電圧に依存し得る。高抵抗状態のバイアス電圧に対する依存性は、無視できる。低抵抗状態について、抵抗はバイアス電圧の関数であるが、簡略にするため、この依存性は考慮に入れない。代わりに、動作点における抵抗が選択される。例えば、メモリ抵抗器にかかる電圧が０．２Ｖになる３０℃での０．８Ｖである。低抵抗状態の３０℃負荷線を表すために直線が引かれる。

上記のセンシング回路の異なる温度での動作は、以下の通りである。３０℃における定電流ｎＭＯＳ負荷であるので、ドレイン電圧２８は、低抵抗状態においては、０．８Ｖである。ドレイン電圧が０．５Ｖよりも高い場合、インバータ２９の出力３２は０Ｖであり、これは、メモリ回路電源電圧にとってのグラウンド電位であり、「０」状態を表す。動作温度がより高い場合、低抵抗状態でのメモリ抵抗は低減する。従って、ドレイン電圧２８は、温度の上昇と共に増大する。ドレイン電圧２８は、温度が上昇する場合依然として０．５Ｖより高く、全ての温度範囲において、低抵抗状態におけるメモリ抵抗器をセンスすることには問題がない。

問題は、高抵抗状態において発生する。低い温度、例えば、３０℃において、高抵抗状態の抵抗は、非常に高い（１００ｋΩのオーダー）。定電流負荷ｎＭＯＳトランジスタは、図４に示すように、３０℃および６０℃の場合において、線形領域４１においてバイアスがかけられる。この場合のドレイン電圧２８は、０．２Ｖよりも低く（インバータのトグル電圧０．５Ｖよりも低く）、従って、インバータ２９の出力３２は１Ｖであり、これは、メモリ回路の電源電圧であり、「１」状態を表す。より高い動作温度、例えば、８０℃において、定電流負荷ｎＭＯＳトランジスタの動作点は、飽和領域にあり、図４の負荷線は、０．６５Ｖのドレイン電圧を示す。この電圧は、インバータ２９のトグル電圧０．５Ｖよりも高く、結果として、インバータ２９の出力３２は、グラウンド電位であり、「０」状態を表す。従って、高温において、この回路は、高抵抗状態信号を検出することができない。

正確な高抵抗状態信号検出を可能にするため、定電流負荷ｎＭＯＳトランジスタは、図５に示すように、より高い定電流、例えば、１８０μＡにおいてバイアスがかけられ得る。図５において、メモリ抵抗器の負荷線は、図４における負荷線と同じである。唯一の違いは、ドレイン電圧２８に対するトランジスタ電流３１の応答である。バイアス電圧Ｖ_ＧＣがより高くなると、飽和電流がより大きくなる。この応答は、線形領域４６および飽和領域４７を有する新たな出力応答曲線によって表される。飽和領域４７は、１８０μＡにおいてバイアスがかけられ、センシング回路は、１００℃の高温において、高抵抗状態を検出することができる。１００℃において、高抵抗状態負荷線は、ドレイン電圧２８が０．２５Ｖであり、トグル電圧よりも低く、従って、インバータ出力が高い電圧を生成し、「１」状態を表すことを示す。バイアス方式は、１００℃の高温低抵抗状態においてもまた、機能する。しかし、低温低抵抗状態においては、機能しない。３０℃の低抵抗状態における負荷線は、０．２Ｖ未満におけるドレイン電圧２８を示し、インバータは高い「１」状態を与える。

基本的に、この回路は、低温または高温のいずれかにおいて機能するようにバイアスがかけられるが、両方において機能するようにはバイアスがかけられない。高温における高抵抗状態の抵抗が、低温における低抵抗状態の抵抗と重なるので、この回路は、これらの抵抗値を解明することができず、温度範囲全体において動作し得ない。

この説明において、状態０および１は、低電圧（グラウンド電位）および高電圧（電源電圧に対応すると仮定されている。しかし、これは任意に割り当てられただけであり、反対に割り当てられても同様に機能する。

図６に、相補型定電流源ｐＭＯＳセンシング回路を示す。定電流負荷ｎＭＯＳセンシング回路と同様に、定電流源ｐＭＯＳビットセンシング回路は、３つの部分、すなわち、メモリアレイからのメモリ抵抗器部分５１、メモリ抵抗器に格納された情報の読み出しを制御する制御回路５２、およびメモリ抵抗器に格納された情報を読み出し、レジスタ（図示せず）にその情報を格納するセンシングアンプ５３を含む。メモリ抵抗器部分５１は、ダイオード５５と共にメモリ抵抗器５４を含む。メモリ抵抗器回路は、定電流負荷ｎＭＯＳビットセンシング回路の場合のように電源電圧Ｖ_ｃｃに接続されるのではなく、グラウンド電位に接続される。センスアンプ５３は、定電流負荷ｎＭＯＳビットセンシング回路の場合と同様であり、インバータ５９を含む。制御回路５２は、定電流負荷ｎＭＯＳビットセンシング回路の場合におけるｎＭＯＳトランジスタの代わりに、定電流源ｐＭＯＳトランジスタ６０を含む。定電流源ｐＭＯＳビットセンシング回路の動作は、定電流負荷ｎＭＯＳ回路の動作と類似する。基本的な違いは、構成部品の選択（ｐＭＯＳトランジスタ対ｎＭＯＳトランジスタ）であり、これは、異なる電圧バイアス方式につながる。ｎＭＯＳ回路と同様に、このｐＭＯＳ回路は、動作温度範囲全体において動作することができない。これは、高抵抗／高温状態と、低抵抗／低温状態とにおけるメモリ抵抗器の抵抗の重なりに起因する。

図７に、１Ｒ１Ｔ ＲＲＡＭ用の定電流負荷ｎＭＯＳトランジスタセンシング回路を示す。基本的な違いは、ダイオードではなく、トランジスタ６５があることである。トランジスタは、回路がより複雑になるという犠牲を払って、メモリ抵抗器へのより多くのアクセスを提供する。１Ｒ１Ｔ ＲＲＡＭの動作は、１Ｒ１Ｄ ＲＲＡＭの動作に類似するが、トランジスタ６５のゲートバイアスＷＬがメモリ抵抗器をさらに孤立させており、メモリ抵抗器にアクセスする前にオンにされる必要がある。１Ｒ１Ｔ ＲＲＡＭ用の定電流源ｐＭＯＳトランジスタセンシング回路は、図６のダイオードをトランジスタと交換することによって、同様に構成される。これらの回路もまた、高抵抗／高温状態と、低抵抗／低温状態とにおけるメモリ抵抗器の抵抗の重なりに起因して、動作温度範囲全体において動作することができない。

従って、ＲＲＡＭ用の簡略な読み出し回路を提供して、動作温度に関わらず読み出し出力を正確にすることができれば、有用である。

信頼できる読み出しを提供するために、動作温度の変化に起因するメモリ抵抗器の重なる状態を取り除くことができれば有用である。

信頼できる読み出しを提供するために、動作温度の変化に起因するメモリ抵抗器の様々な状態を解明することができれば有用である。

従って、温度補償ＲＲＡＭセンシング回路が提供される。温度補償ＲＲＡＭセンシング回路は、メモリ抵抗器の温度に関連する抵抗のドリフトを補償する制御回路への入力として機能する温度依存性素子を含む。

本発明の目的は、メモリ抵抗器の温度ドリフトを補償する温度依存性回路を提供することである。

本発明の他の目的は、温度依存性メモリ抵抗器を駆動して、温度依存性メモリ抵抗器の温度ドリフトを補償する温度依存性電源を提供することである。

本発明の他の目的は、温度依存性基準信号を提供して、メモリ抵抗器からの信号が動作温度範囲内で補償されるようにすることである。

本発明の他の目的は、温度依存性電源を温度依存性基準信号と共に提供して、メモリ抵抗器の温度ドリフトを補償するようにすることである。

本発明の目的は、メモリ抵抗器の抵抗の温度変化を補償する温度依存性制御回路を提供することである。本発明は、温度変化に起因するメモリ抵抗器の抵抗変化がメモリ抵抗器にわたる電圧変化にちょうど伝わる、定電流源などの一定制御回路を用いる従来技術の方法に対処する。

本発明のある局面において、本発明は、温度変化に対する読み出し可能性の向上とともに、ＲＲＡＭデバイスにおいて選択されたメモリ抵抗器の抵抗状態をセンスする方法を提供する。この方法は、
ａ）温度依存性素子を含む温度補償制御回路を提供する工程と、
ｂ）温度補償制御回路によって、温度依存性センシング信号を発生させる工程と、
ｃ）温度依存性センシング信号をメモリ抵抗器に印加して、メモリ抵抗器の抵抗の温度変化を補償する工程と、
ｄ）メモリ抵抗器の補償状態をセンシングする工程と
を包含する。

温度依存性回路の補償は、温度変化に起因する、メモリ抵抗器抵抗値の広がりを狭める。抵抗値の大幅な広がりは、抵抗状態の正確な検出を不可能にし得る、抵抗値の重なりを作成し得る。抵抗値の大幅な広がりは、抵抗状態の正確な検出を困難にし得る、狭く分割された抵抗値を作成し得る。本発明の温度補償回路は、温度変化に起因する抵抗状態の変化を狭めて、抵抗状態の正確な検出を向上させる方法および装置を提供する。

図８は、温度依存性電流源を用いる、本発明の温度補償の概念的表示を示す。セグメント１０１および１０２は、低抵抗状態および高抵抗状態の抵抗をそれぞれ表す。これらのセグメントは、低抵抗／低温領域および高抵抗／高温領域において重なる。従来技術による定電流源方式は、抵抗セグメント１０１および１０２を並行に定電圧セグメント１０３および１０４へと投影する。投影線は、定電流源により並行であり、従って電圧応答は依然として重なり、回路が温度範囲全体において動作することを防ぐ。１０７における基準電圧を選択することは、低温において抵抗値をセンシングすることを可能にするが、高温においては可能にしない。同様に、１０８において基準電圧を選択することは、高温において抵抗値をセンシングすることを可能にするが、低温においては可能にしない。

本発明の温度依存性電流源方式は、抵抗セグメント１０１および１０２を温度依存性電圧セグメント１０５および１０６に投影する。電流原が一定でないので、投影線は、並行でない。電流源は、より高い温度でより大きい電流を生成して、電圧応答を狭め、従って、メモリ抵抗器の重なる部分をなくすように設計され得る。温度依存性電流源を用いる２つの電圧応答の隔たりの度合いは、温度依存性電流源の適切な設計を用いて、さらに最適化され得る。１０７における基準電圧を選択することは、全ての動作温度における抵抗値のセンシングを可能にする。

本発明の上記の概念的表示は、温度依存性電流源方式を示す。同様に、温度依存性電圧方式は、メモリ抵抗器の抵抗値の変化を補償するように用いられ得る。（補償された電圧値を達成するように）抵抗が低減する場合に電流が増大する、温度依存性電流方式と対照的に、温度依存性電圧方式において、（補償された電流値を達成するように）抵抗が低減する場合に電圧は低減する。

本発明の上記の概念的表示はまた、温度に対する抵抗の逆反応、すなわち、温度が上昇する場合に抵抗値が低減することを示す。同様に、本発明は、温度が上昇する場合に抵抗値が増大する、メモリ抵抗器材料を用いて用いられ得る。

本発明の上記の概念的表示は、２ビット状態メモリ回路についてのものである。本発明の補償方式はまた、マルチビット状態ＲＲＡＭ回路にも十分適している。回路は、抵抗状態の変化がより小さいという利点を利用して、大きな困難なしにさらなる状態を組み込むことができる。マルチビット状態ＲＲＡＭ回路を用いることは、マルチビットセンシング回路を必要とし得る。典型的なマルチレベルセンスアンプは、米国特許第６，４９６，０５１号、「Ｏｕｔｐｕｔ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ ｆｏｒ ａ ｍｕｌｔｉｂｉｔ ｍｅｍｏｒｙ ｃｅｌｌ」に開示されている。この特許は、発明者が本出願人と同じであり、本明細書中で参考として援用される。

本発明のある局面において、本発明は、ＲＲＡＭセンシング回路用の温度補償制御回路を提供する。温度依存性制御回路は、温度依存性素子と通信し、温度依存性センシング信号を生成する。温度依存性センシング信号は、メモリ抵抗器に印加されて、メモリ抵抗器の抵抗の温度変化を補償する。

温度補償制御回路によって発生させられる温度依存性センシング信号は、温度依存性電流源であり得、出力信号の温度依存性はメモリ抵抗器の温度依存性と反対方向であり、例えば、上昇する温度について、メモリ抵抗が低減する場合、電流は増大する。

温度補償制御回路によって発生させられた温度依存性センシング信号は温度依存性電圧源であり得、出力信号の温度依存性はメモリ抵抗器の温度依存性と同じ方向であり、例えば、上昇する温度について、メモリ抵抗が低減する場合、電圧は低減する。

温度補償制御回路は、センスアンプをさらに含み得る。センスアンプは、メモリ抵抗器によって発生させられるセンス信号を基準信号と比較して、比較に応答して、出力信号を提供する、比較回路であり得る。

比較回路は、インバータを含んでもよい。インバータは、基準電圧信号がインバータの組込みトグル電圧、すなわち、典型的には、電源電圧の半分の電圧である、比較回路として考えられ得る。

温度補償制御回路は、温度依存性素子からの入力を取り出し、温度依存性センシング信号を供給する。温度依存性素子材料は、好ましくは、メモリ抵抗器と同じ材料から製造される。温度依存性素子材料はまた、好ましくは、メモリ抵抗器と同じプロセスを用いて製造され得る。本発明における温度依存性素子はまた、温度依存性応答を提供する任意の材料から構成され得る。信号アンプの必要性をなくすため、センシティブ応答が望ましい。最も好ましい材料は、メモリ抵抗器の製造において用いられる材料である。なぜなら、類似する温度依存性を示し、回路製造を簡略にするからである。

温度依存性素子は、任意の抵抗状態にプログラムされ得、好ましくは、低抵抗状態にプログラムされ得る。あるいは、温度依存性素子は、高抵抗状態にプログラムされ得る。マルチビット状態において、温度依存性素子は、任意の抵抗状態にプログラムされ得るが、好ましくは、最も低い抵抗状態にプログラムされ得る。

温度補償制御回路は、定電流負荷ｎＭＯＳトランジスタ回路または電流源ｐＭＯＳトランジスタ回路であり得る。ＭＯＳトランジスタのゲートバイアスは、温度依存性素子を利用する電圧ディバイダであり得る。ＭＯＳトランジスタの飽和電流は、温度依存性素子の抵抗に依存して変化して、メモリ抵抗器の抵抗変化を補償する。

メモリセンシング回路のメモリ抵抗器アレイは、１Ｒ１Ｄ（または１Ｄ１Ｒ）クロスポイントメモリアレイ、または１Ｒ１Ｔ（または１Ｔ１Ｒ）ランダムアクセスメモリアレイであり得る。温度依存性素子は、さらにダイオードを含み得る。

メモリ抵抗器は、２ビット抵抗状態またはマルチビット抵抗状態を格納し得る。従って、ＲＲＡＭ回路は、２ビットまたはマルチビットセンシング回路のような適切なセンシング回路を含み得る。

本発明の他の局面において、本発明は、温度変化に対する読み出し可能性が向上した、ＲＲＡＭデバイスにおいて選択されたメモリ抵抗器の抵抗状態をセンスする方法を提供する。この方法は、
ａ）温度依存性素子を含む温度補償基準信号回路を提供する工程と、
ｂ）センシング信号をメモリ抵抗器に印加することによって、センス信号を発生させる工程と、
ｃ）温度補償基準信号回路によって、少なくとも１つの温度依存性基準信号を発生させる工程と、
ｄ）センス信号を少なくとも１つの基準信号と比較する工程と、
ｅ）比較する工程に応答して出力信号を提供する工程と
を包含する。

本発明の温度補償回路は、温度変化に起因する、抵抗状態の正確な検出を向上させる、抵抗状態の変化に従う温度依存性基準信号を生成する方法および装置を提供する。

温度依存性基準信号は、ＲＲＡＭアレイのセンシング回路における信号コンパレータの選択に依存して、温度依存性電圧信号であってもよいし、温度依存性電流信号であってもよい。

図９は、温度依存性基準電圧を用いる本発明における温度補償の概念的表示を示す。セグメント１１１および１１２は、低抵抗状態および高抵抗状態の抵抗をそれぞれ表す。これらのセグメントは、低抵抗／低温領域および高抵抗／高温領域において重なる。定電流源方式は、抵抗値を低抵抗状態の電圧値セグメント１１３および高抵抗状態の電圧セグメント１１４へと並行に投影する。従来技術による定基準信号方式は、高温領域および低温領域の両方において、抵抗状態を正確に検出することができない。

本発明の温度依存性基準電圧方式は、セグメント１１９において示される抵抗状態をたどる。低温において、基準電圧は高く、高抵抗状態の値と低抵抗状態の値との間であり、メモリ抵抗器の抵抗状態を正確に検出し得る。高温において、基準電圧は低く、また、高抵抗状態の値と低抵抗状態の値との間であり、メモリ抵抗器の抵抗状態を正確に検出し得る。本発明は、抵抗状態における変化をトラッキングして、基準信号が動作温度範囲全体における２つの抵抗状態の間にあり得ることを確実にする温度依存性基準信号を提供する。本発明の補償方式はまた、マルチビット状態ＲＲＡＭ回路にも適する。

本発明のある局面において、本発明は、ＲＲＡＭセンシング回路用の温度補償基準信号回路を提供する。温度依存性基準信号回路は、温度依存性素子と通信し、温度依存性基準信号を生成する。温度依存性基準信号は、メモリ抵抗器によって発生させられたセンス信号と共に比較回路に印加される。比較回路は、これらの２つの信号を比較して、比較に応じて１つの出力信号を生成する。出力信号は、センスされているメモリ抵抗器の抵抗状態を示す。

温度補償基準信号回路によって発生させられる温度依存性基準信号は、温度依存性電圧源であり得、基準信号の温度依存性はメモリ抵抗器のセンス電圧の温度依存性と同じ方向であり、例えば、上昇する温度について、メモリ抵抗が低減する場合、メモリ抵抗のセンス電圧は低減して、基準電圧は低減する。

温度補償基準信号回路によって発生させられた温度依存性基準信号は温度依存性電流源であり得、基準信号の温度依存性はメモリ抵抗器のセンス電流の温度依存性と同じ方向であり、例えば、上昇する温度について、メモリ抵抗が低減する場合、メモリ抵抗のセンス電流は増大し、基準電流は増大する。

温度依存性基準信号の選択（基準電圧または基準電流）は、メモリ抵抗器に印加されるセンシング信号に依存する。メモリ抵抗器に印加されるセンシング信号が電流である場合、メモリ抵抗器によって発生させられるセンス信号は、センス電圧である。従って、センス電圧と比較し、比較に応答して出力信号を発生させる、基準信号は基準電圧になる。メモリ抵抗器に印加されるセンシング信号が電圧である場合、メモリ抵抗器によって発生させられるセンス信号は、センス電流である。従って、センス電流と比較し、比較に応答して出力信号を発生させる、基準信号は基準電流になる。

温度補償基準信号回路は、温度依存性素子からの入力を取り出し、温度依存性基準信号を供給する。温度依存性素子材料は、好ましくは、メモリ抵抗器と同じ材料から製造される。温度依存性素子材料はまた、好ましくは、メモリ抵抗器と同じプロセスを用いて製造される。本発明における温度依存性素子はまた、温度依存性応答を提供する任意の材料から構成され得る。最も好ましい材料は、メモリ抵抗器の製造において用いられる材料である。なぜなら、類似する温度依存性を示し、回路製造を簡略にするからである。

温度依存性素子は、任意の抵抗状態にプログラムされ得、好ましくは、低抵抗状態にプログラムされ得る。あるいは、温度依存性素子は、高抵抗状態にプログラムされ得る。マルチビット状態において、温度依存性素子は、任意の抵抗状態にプログラムされ得るが、好ましくは、最も低い抵抗状態にプログラムされ得る。

本発明の他の局面において、本発明は、メモリ抵抗器への温度依存性電源およびメモリ回路への温度依存性基準信号を含む方法および回路を提供する。２つの温度依存性回路を追加することによって、メモリ回路がより複雑になるが、メモリ回路が動作温度範囲全体にわたって動作することを確実にするためのより高い自由度が設計者に与えられる。

この方法は、
ａ）第１の温度依存性素子を含む温度補償制御回路を提供する工程と、
ｂ）第２の温度依存性素子を含む温度補償基準信号回路を提供する工程と、
ｃ）温度補償制御回路によって、温度依存性センシング信号を発生させる工程と、
ｄ）温度依存性センシング信号をメモリ抵抗器に印加して、センス信号を発生させる工程と、
ｅ）温度補償基準信号回路によって少なくとも１つの温度依存性基準信号を発生させる工程と、
ｆ）工程ｄのセンス信号を少なくとも１つの基準信号と比較する工程と、
ｇ）比較する工程に応答して出力信号を提供する工程と
を包含する。

本発明による温度補償ＲＲＡＭセンシング回路は、温度の変化に対して読み出し可能性を向上させる温度補償ＲＲＡＭセンシング回路であって、該回路は、ａ）温度依存性メモリ抵抗器アレイと、ｂ）温度依存性素子と、ｃ）該温度依存性素子と通信し、少なくとも１つの温度依存性出力信号に基づいて該温度依存性メモリ抵抗器を流れる電流を制御して、該メモリ抵抗器の抵抗の温度変化を補償する、温度補償制御回路とを含み、該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものであり、それにより上記目的を達成する。

前記温度補償制御回路によって発生させられた前記温度依存性出力信号は、温度依存性電流源であり、該電流源の温度依存性が前記メモリ抵抗器の温度依存性と反対の方向であるので、該メモリ抵抗器にかかる電圧が温度変化に対して補償されてもよい。

前記温度補償制御回路によって発生させられた前記温度依存性出力信号は、温度依存性電圧源であり、該電圧源の温度依存性が前記メモリ抵抗器の温度依存性と同じ方向であり、該メモリ抵抗器にわたる電流は温度変化に対して補償されてもよい。

センスアンプをさらに含み、該センスアンプはインバータを含んでもよい。

センスアンプをさらに含み、該センスアンプは比較回路を含んでもよい。

前記温度補償制御回路は電流負荷ｎＭＯＳ回路であってもよい。

前記温度補償制御回路は電流源ｐＭＯＳ回路であってもよい。

前記メモリ抵抗器アレイは、１Ｒ１Ｄクロスポイントメモリアレイであってもよい。

前記メモリ抵抗器アレイは、１Ｒ１Ｔランダムアクセスメモリアレイであってもよい。

前記温度依存性素子に接続するダイオードをさらに含んでもよい。

前記メモリ抵抗器アレイは２ビット抵抗状態を格納してもよい。

前記メモリ抵抗器アレイはマルチビット抵抗状態を格納してもよい。

マルチビットセンシング回路をさらに含んでもよい。

本発明による方法は、温度変化に対する読み出し可能性を向上させるＲＲＡＭデバイスにおける選択されたメモリ抵抗器の抵抗状態をセンスする方法であって、該方法は、ａ）温度依存性素子を含む温度補償制御回路を提供する工程と、ｂ）該温度補償制御回路によって、少なくとも１つの温度依存性センシング信号を発生させる工程と、ｃ）該少なくとも１つの温度依存性センシング信号に基づいて該メモリ抵抗器を流れる電流を制御して、該メモリ抵抗器の抵抗の温度変化を補償する工程と、ｄ）該メモリ抵抗器の補償状態をセンシングする工程とを包含し、該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものであり、それにより上記目的を達成する。

前記温度依存性センシング信号は電流源であり、前記メモリ抵抗器の前記補償状態は該メモリ抵抗器にかかる電圧であってもよい。

前記温度依存性センシング信号は電圧源であり、前記メモリ抵抗器の前記補償状態は該メモリ抵抗器を流れる電流であってもよい。

本発明による温度補償ＲＲＡＭセンシング回路は、温度変化に対する読み出し可能性を向上させる、温度補償ＲＲＡＭセンシング回路であって、該回路は、ａ）温度依存性メモリ抵抗器アレイと、ｂ）温度依存性素子と、ｃ）温度依存性素子と通信し、少なくとも１つの温度依存性基準信号を提供する、温度補償基準回路と、ｄ）該メモリ抵抗器アレイおよび該温度補償基準回路と通信する比較回路であって、少なくとも１つのメモリ抵抗器によって発生させられる少なくとも１つのセンス信号を該温度補償基準回路によって発生させられる少なくとも１つの基準信号と比較して、該比較に応答して少なくとも１つの出力信号を提供するように適応する、比較回路とを含み、該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものであり、それにより上記目的を達成する。

前記温度補償基準回路によって発生させられる前記温度依存性基準信号は、温度依存性電流源であり、該電流源の温度依存性は前記メモリ抵抗器の抵抗状態の温度依存性と同じ方向であり、それにより前記比較回路によって提供される前記出力信号は温度変化に対して補償されてもよい。

前記温度補償基準回路によって発生させられる前記温度依存性基準信号は温度依存性電圧源であり、それにより該電圧源の温度依存性は前記メモリ抵抗器の抵抗状態の温度依存性と同じ方向であり、前記比較回路によって提供される前記出力信号は温度変化に対して補償されてもよい。

前記温度依存性素子は、前記メモリ抵抗器と同じ材料およびプロセスから製造されてもよい。

前記センス信号および前記少なくとも１つの基準信号は電圧であってもよい。

前記センス信号および前記少なくとも１つの基準信号は電流であってもよい。

前記出力信号は前記メモリ抵抗器の抵抗状態を示してもよい。

本発明による方法は、 温度変化に対する読み出し可能性を向上させる、ＲＲＡＭデバイスにおいて選択された温度依存性メモリ抵抗器の抵抗状態をセンスする方法であって、該方法は、ａ）温度依存性素子を含む温度補償基準信号回路を提供する工程と、ｂ）センシング信号を該メモリ抵抗器に印加することによって、センス信号を発生させる工程と、ｃ）該温度補償基準信号回路によって、少なくとも１つの温度依存性基準信号を発生させる工程と、ｄ）該センス信号を該少なくとも１つの基準信号と比較する工程と、ｅ）該比較する工程に応答して出力信号を提供する工程とを包含し、該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものであり、それにより、上記目的を達成する。

前記センシング信号は電流源であり、前記センス信号および前記少なくとも１つの基準信号は電圧であってもよい。

前記センシング信号は電圧源であり、前記センス信号および前記少なくとも１つの基準信号は電流であってもよい。

前記温度依存性素子は、前記メモリ抵抗器と同じ材料およびプロセスから製造されてもよい。

ＲＲＡＭ用の簡略な読み出し回路を提供して、動作温度に関わらず読み出し出力を正確にすることができる。

信頼できる読み出しを提供するために、動作温度の変化に起因するメモリ抵抗器の重なる状態を取り除くことができる。

信頼できる読み出しを提供するために、動作温度の変化に起因するメモリ抵抗器の様々な状態を解明することができる。

図１０は、本発明の第１の実施形態のブロック図である。この実施形態は、温度センサブロック１２０を含み、温度センサブロック１２０は制御回路ブロック１２１に入力を提供する。制御回路ブロック１２１の出力は、メモリ抵抗器アレイ１２２に供給され、その後、センスアンプブロック１２３に到達する。

温度センサブロック１２０は、温度依存性素子と制御回路ブロック１２１に温度依存性信号を提供するために必要な回路とを含む。温度センサ回路からの温度依存性信号は、電圧であってもよいし、電流であってもよく、この信号は温度の関数として変化する。温度センサ回路はまた、温度依存性信号を増幅させる信号アンプを含む。

制御回路ブロック１２１は、可変電流源を含んでもよい。可変電流源の値は、温度センサ回路によって制御される。その後、電流源は、メモリ抵抗器アレイ１２２に供給して、温度補償電圧応答を提供する。センスアンプブロック１２３は、温度補償電圧応答を増幅させ、基準電圧と比較して、読み出し出力を提供する。

制御回路ブロック１２１は、可変電圧源を含んでもよい。可変電圧源の値は、温度センサ回路によって制御される。その後、電圧源は、メモリ抵抗器アレイ１２２に印加して、温度補償電流応答を提供する。センスアンプブロック１２３は、温度補償電流応答を増幅させ、基準電流と比較して、読み出し出力を提供する。

図１１に、本発明の第１の実施形態のある実施例を示す。図１１の回路は、温度補償電流負荷ｎＭＯＳセンシング回路であり、温度センサブロック１３０、制御回路ブロック１３１、メモリアレイブロック１３２、およびセンスアンプブロック１３３を含む。

温度センサブロック１３０は、温度依存性素子１３５を含む。温度依存性素子１３５は、メモリアレイ１３２におけるメモリ抵抗器１３６と同じ材料およびプロセスで製造され得る温度センシング抵抗器である。温度依存性素子１３５は、２ビットメモリセルの場合、低抵抗状態または高抵抗状態のいずれにプログラムされてもよいが、低抵抗状態が好ましい状態である。温度依存性素子１３５は、マルチビットメモリセルの場合において、任意の抵抗状態にプログラムされ得るが、最も低い抵抗状態が好ましい状態である。ダイオードは、メモリ抵抗器アレイ１３２（メモリ抵抗器１３６およびダイオード１３７）の場合と同様に、温度依存性素子１３５とともに集積され得るが、これは必ずしも必要ではない。

制御回路ブロック１３１は、バイアスｎＭＯＳトランジスタ１３８および電流負荷ｎＭＯＳトランジスタ１３９を含む。バイアストランジスタ１３８は、ゲートおよびドレインが共に接続され、電流負荷トランジスタ１３９のゲートにバイアスをかける抵抗器として機能する。読み出し動作中、読み出し電圧がまた、温度依存性素子１３５に印加される。温度依存性素子１３５およびバイアストランジスタ１３８（抵抗器のように動作する）は、電圧ディバイダを形成し、分圧された電圧が電流負荷トランジスタ１３９のゲート電圧になる。温度が増大する場合、（図２のＰＣＭＯ抵抗器と同様に）温度依存性素子１３５の抵抗は低減する。バイアストランジスタ１３８の抵抗が一定を維持する場合、電流トランジスタ１３９のゲートに印加される分圧された電圧は増大する。電流トランジスタ１３９のゲートへのバイアスが増大する場合、電流負荷トランジスタ１３９の動作状態はシフトされ、電流負荷トランジスタ１３９によって供給される電流は増大する。この電流の増分は、温度の上昇に起因する、メモリ抵抗器１３６の抵抗の低下を補償し、従って、センスアンプに供給される電圧はある程度一定に維持される。温度依存性素子１３５がメモリ抵抗器と同一であるので、温度変化に起因する抵抗の変化の良好なトラッキングが達成され得る。

センスアンプ１３３は、図３の回路と同様に、ＣＭＯＳインバータを含む。インバータはまた、内部基準電圧を有する電圧コンパレータとしても機能する。内部基準電圧は、インバータのトグル電圧であり、典型的には、約０．５Ｖである。インバータの入力がトグル電圧よりも低い場合、インバータの出力は、電源電圧の方の高さである。インバータの入力がトグル電圧よりも高い場合、インバータの出力は、グラウンド電位の高さである。

図１２は、図１１の温度補償センシング回路の出力応答の図である。この図において用いられるデータは、図４および５において用いられるデータと同じデータであり、温度依存性素子１３５が低抵抗状態に設定されている。温度依存性素子１３５がメモリ抵抗器の低抵抗状態と同一であるので、バイアストランジスタ１３８のゲート電圧Ｖ_Ｇは、温度をトラックし、常に以下の式の状態である。

Ｖ_Ｇ ＝ Ｖ_ＤＳＡＴ ＋ Ｖ_ＴＨ
ただし、Ｖ_ＤＳＡＴは飽和電圧であり、Ｖ_ＴＨはトランジスタ１３８の閾値電圧であり、両方とも、温度にあまり依存しない関数である。

図１２の出力応答曲線１４２は、メモリ抵抗器を流れる電流は温度と共に変化するので正規化された応答曲線である。同様に、図１２のメモリ抵抗器負荷線は、メモリ抵抗器の有効な抵抗から引かれる。有効な抵抗は、メモリ抵抗器にかかる電圧がメモリ抵抗器の温度補償された電流と抵抗との積である状態で、メモリ抵抗器にかかる電圧を正規化された電流で除算することによって計算される。図１１の温度補償回路は、大きなマージンを有する３０℃〜１２０℃の動作温度範囲内のビットメモリコンテンツをセンスすることができる。

図１３は、本発明の温度補償回路の設計における基準を表す図である。温度補償回路の効果は、メモリ抵抗器を流れる電流を増大させることによって、メモリ抵抗器の有効抵抗を増大させることである。高抵抗状態におけるこの有効抵抗の増分は、高抵抗状態の抵抗を上昇させ、同時に、低抵抗状態の抵抗を上昇させる。温度補償回路は、高抵抗状態が少なくとも２倍低抵抗状態よりも高い限り、全ての動作温度において、低抵抗状態および高抵抗状態を解明することができる。

温度補償センシング回路の性能は、トランジスタ１３８および１３９のデバイスサイズを最適化することによって、さらに最適化され得る。

図１４は、本発明の第１の実施形態の他の実施例を示す図である。図１４の回路は、温度補償電流源ｐＭＯＳビットセンシング回路であり、温度センサブロック１４０、制御回路ブロック１４１、メモリアレイブロック１４２およびセンスアンプブロック１４３を含む。

温度センサブロック１４０は、温度依存性素子１４５を含む。温度依存性素子１４５は、メモリアレイ１４２におけるメモリ抵抗器１４６と同じ材料およびプロセスで製造され得る温度センシング抵抗器である。温度依存性素子１４５は、２ビットメモリセルの場合、低抵抗状態または高抵抗状態のいずれにプログラムされてもよいが、低抵抗状態が好ましい状態である。温度依存性素子１４５は、マルチビットメモリセルの場合において、任意の抵抗状態にプログラムされ得るが、最も低い抵抗状態が好ましい状態である。ダイオードは、メモリ抵抗器アレイ１４２（メモリ抵抗器１４６およびダイオード１４７）の場合と同様に、温度依存性素子１４５とともに集積され得るが、これは必ずしも必要ではない。

制御回路ブロック１４１は、バイアスｐＭＯＳトランジスタ１４８および電流源ｐＭＯＳトランジスタ１４９を含む。バイアストランジスタ１４８は、ゲートおよびドレインが共に接続され、電流負荷トランジスタ１４９のゲートにバイアスをかける抵抗器として機能する。読み出し動作中、読み出し電圧がまた、温度依存性素子１４５に印加される。温度依存性素子１４５およびバイアストランジスタ１４８（抵抗器のように動作する）は、電圧ディバイダを形成し、分圧された電圧が電流負荷トランジスタ１４９のゲート電圧になる。温度が増大する場合、（図２のＰＣＭＯ抵抗器と同様に）温度依存性素子１４５の抵抗は低減する。バイアストランジスタ１４８の抵抗が一定を維持する場合、電流負荷トランジスタ１４９のゲートに印加される分圧された電圧は増大する。電流負荷トランジスタ１４９へのバイアスが減少する場合、電流負荷トランジスタ１４９の動作状態はシフトされ、電流負荷トランジスタ１４９によって供給される電流は増大する。この電流の増分は、温度の上昇に起因する、メモリ抵抗器１４６の抵抗の低下を補償し、従って、センスアンプに供給される電圧は増大する。温度依存性素子１４５がメモリ抵抗器と同一であるので、温度変化に起因する抵抗の変化の良好なトラッキングが達成され得る。

センスアンプ１４３は、図１１の回路と同様に、ＣＭＯＳインバータを含む。インバータはまた、内部基準電圧を有する電圧コンパレータとしても機能する。内部基準電圧は、インバータのトグル電圧であり、典型的には、約０．５Ｖである。インバータの入力がトグル電圧よりも低い場合、インバータの出力は、電源電圧の高さである。インバータの入力がトグル電圧よりも高い場合、インバータの出力は、グラウンド電位の高さである。

図１５は、本発明の第２の実施形態のブロック図である。この実施形態は、制御回路ブロック２２１を含み、制御回路ブロック２２１は、メモリ抵抗器アレイ２２２に供給し、その後、入力はセンスアンプブロック２２３に到達する。センスアンプブロック２２３は、温度補償基準信号回路２２５から温度補償基準信号を受信する。温度補償基準信号回路２２５は、温度センサ２２４から温度依存性信号入力を取り出し、基準信号を制御する。

温度センサブロック２２４は、温度依存性素子と、温度補償基準信号回路２２５に温度依存性信号を提供するために必要な回路とを含む。温度センサ回路からの温度依存性信号は、電圧であってもよいし、電流であってもよく、この信号は温度の関数として変化する。温度センサ回路はまた、温度依存性信号を増幅させる信号アンプを含んでもよい。

温度補償基準信号回路２２５は、可変電圧または電流源を含んでもよい。可変電圧または電流源の値は、温度センサ回路によって制御される。その後、電圧または電流源は、センスアンプブロック２２３に供給して、温度補償基準信号を提供する。温度補償基準信号は、センスアンプブロック２２３のコンパレータ回路の選択に依存して、基準電圧であってもよいし、または、基準電流であってもよい。センスアンプブロック２２３は、メモリアレイ２２２からの応答を増幅させ、温度補償基準信号回路２２５からの温度補償基準信号と比較して、読み出し出力を提供する。

図１６に、温度補償基準電圧信号を用いる本発明の第２の実施形態のある実施例を示す。この実施形態は、制御回路ブロック２３１を含み、制御回路ブロック２３１は、メモリ抵抗器アレイ２３２に供給し、その後、センスアンプブロック２３３に到達する。センスアンプブロック２３３は、温度補償基準電圧信号回路２３５から基準電圧信号を受信する。温度補償基準電圧信号回路２３５は、温度依存性電圧信号入力を温度センサ２３４から取り出し、基準電圧信号を制御する。

制御回路ブロック２３１は、バイアス電圧Ｖ_ＧＣを流れる定電流を、定電流トランジスタ２４１に供給する。電源が一定であるので、メモリ抵抗器２４２による電圧降下は、温度が上昇する場合に減少する（図２に示す温度に対するＰＣＭＯ材料の応答をたどる）。温度センサブロック２３４の温度依存性素子２４３は、高温での抵抗の低下を引き起こし、従って、温度補償基準信号回路２３５の電圧ディバイダ回路に起因する、基準電圧信号の低下を引き起こす。温度補償基準電圧信号回路２３５のバイアストランジスタ２４５は、（ドレインおよびゲートが互いに接続されている）抵抗器として機能し、基準電圧の電圧ディバイダ回路を提供する。

温度依存性素子２４３はメモリ抵抗器と同じ材料から作られるので、センスアンプのコンパレータに供給される基準電圧は、メモリ抵抗器入力を良好にトラックし、従って、電圧コンパレータは、温度変化に起因するメモリ抵抗器の抵抗の変化を補償され得る。

図１７は、本発明の第３の実施形態のブロック図である。この実施形態は、第１の温度センサブロック３２０を含み、第１の温度センサブロック３２０は、制御回路ブロック３２１に入力を提供する。制御回路ブロック３２１の出力は、メモリ抵抗器アレイ３２２に供給され、その後、センスアンプブロック３２３に到達する。センスアンプブロック３２３は、温度補償基準信号回路３２５から基準信号入力を受信する。温度補償基準信号回路３２５は、第２の温度センサ３２４から温度依存性信号入力を取り出し、基準信号を制御する。

第１の温度センサブロック３２０は、温度依存性素子と、制御回路ブロック３２１に温度依存性信号を提供するために必要な回路とを含む。温度センサ回路からの温度依存性信号は、電圧であってもよいし、電流であってもよく、この信号は温度の関数として変化する。温度センサ回路はまた、温度依存性信号を増幅させる信号アンプを含んでもよい。

制御回路ブロック３２１は、可変電流源を含んでもよい。可変電流源の値は、温度センサ回路によって制御される。電流源は、メモリ抵抗器アレイ３２２に供給して、温度補償電圧応答を提供する。センスアンプブロック３２３は、温度補償電圧応答を増幅し、基準電圧と比較して、読み出し出力を提供する。

制御回路ブロック３２１は、可変電圧源を含んでもよい。可変電圧源の値は、温度センサ回路によって制御される。電圧源は、メモリ抵抗器アレイ３２２に印加して、温度補償電流応答を提供する。センスアンプブロック３２３は、温度補償電流応答を増幅し、基準電流と比較して、読み出し出力を提供する。

第２の温度センサブロック３２４は、温度依存性素子と、温度補償基準信号回路３２５に温度依存性信号を提供するために必要な回路とを含む。温度センサ回路からの温度依存性信号は、電圧であってもよいし、電流であってもよく、この信号は温度の関数として変化する。温度センサ回路はまた、温度依存性信号を増幅させる信号アンプを含んでもよい。

温度補償基準信号回路３２５は、可変電圧または電流源を含んでもよい。可変電圧または電流源の値は、温度センサ回路によって制御される。その後、電圧または電流源は、センスアンプブロック３２３に供給して、温度補償基準信号を提供する。温度補償基準信号は、センスアンプブロック３２３のコンパレータ回路の選択に依存して、基準電圧であってもよいし、または、基準電流であってもよい。センスアンプブロック３２３は、メモリアレイ３２２からの応答を増幅させ、温度補償基準信号回路３２５からの温度補償基準信号と比較して、読み出し出力を提供する。

回路の実施例は、本発明の多くの実施形態の回路ブロックの代表的なものに過ぎない。回路のさらなる変形および改変が、回路ブロックにおいて記載されるように、本発明の範囲内で行われ得る。

図１８は、本発明による温度補償制御回路を用いる方法を示す図である。工程４００において、温度依存性素子を含む温度補償制御回路が提供される。温度依存性素子は、温度補償制御回路への入力を提供する。工程４０１において、温度補償制御回路によって少なくとも１つの温度依存性センシング信号が生成される。センシング信号は温度の関数である。工程４０２において、少なくとも１つの温度依存性センシング信号がメモリ抵抗器に印加されて、メモリ抵抗器の抵抗の温度変化が補償される。工程４０３において、メモリ抵抗器の補償された状態がセンスされる。

図１９は、本発明による温度補償基準信号回路を用いる方法を示す図である。工程４１０において、温度依存性素子を含む温度補償基準信号回路が提供される。温度依存性素子は、温度補償制御回路への入力を提供する。工程４１１において、センシング信号をメモリ抵抗器に印加することによって、センス信号が生成される。工程４１２において、温度補償基準信号回路によって、少なくとも１つの温度依存性基準信号が生成される。工程４１３において、センス信号が少なくとも１つの基準信号と比較される。工程４１４において、比較する工程に応答して、出力信号が提供される。

図２０は、本発明による、温度補償基準信号回路と共に温度補償制御回路を用いる方法を示す図である。工程４２０において、第１の温度依存性素子を含む温度補償制御回路が提供される。工程４２１において、温度依存性素子を含む温度補償基準信号回路が提供される。工程４２２において、温度補償制御回路によって、温度依存性センシング信号が生成される。工程４２３において、温度依存性センシング信号がメモリ抵抗器に印加されて、センス信号が生成される。工程４２４において、温度補償基準信号回路によって、少なくとも１つの温度依存性基準信号が生成される。工程４２５において、工程４２３のセンス信号が少なくとも１つの基準信号と比較される。工程４２６において、比較する工程に応答して、出力信号が提供される。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

（要旨）
温度変化に対するＲＲＡＭ読み出し可能性を向上させる温度補償ＲＲＡＭセンシング回路が開示される。回路は、温度補償回路の応答を制御して、メモリ抵抗器の抵抗状態の温度変化を補償する温度依存性信号を生成する温度依存性素子を含む。温度依存性素子は、メモリ抵抗器に供給されるセンシング信号を制御して、メモリ抵抗器の抵抗状態が温度変化に対して補償されるようにし得る。温度依存性素子は、比較回路に供給される基準信号を制御して、比較回路によって提供された出力信号が温度変化に対して補償されるようにし得る。温度依存性素子は、好ましくは、メモリ抵抗器と同じ材料およびプロセスから製造され得る。

図１は、定電流方式を用いる従来技術による基本的な読み出し回路である。 図２ａは、高抵抗状態にプログラムされたＰＣＭＯメモリ抵抗器の温度依存性の図である。 図２ｂは、低抵抗状態にプログラムされたＰＣＭＯメモリ抵抗器の温度依存性の図である。 図３は、１Ｒ１Ｄ ＲＲＡＭ用の定電流負荷ｎＭＯＳトランジスタセンシング回路を示す図である。 図４は、低温領域にバイアスがかけられるセンシング回路の出力応答を示す図である。 図５は、高温領域にバイアスがかけられるセンシング回路の出力応答を示す図である。 図６は、１Ｒ１Ｄ ＲＲＡＭ用の定電流源ｐＭＯＳトランジスタセンシング回路を示す図である。 図７は、１Ｒ１Ｔ ＲＲＡＭ用の定電流負荷ｎＭＯＳトランジスタセンシング回路を示す図である。 図８は、メモリ抵抗器の抵抗の変化を補償する温度依存性電源を用いる本発明の概念を表す図である。 図９は、メモリ抵抗器の抵抗の変化を補償する温度依存性基準信号を用いる本発明の概念を表す図である。 図１０は、本発明の第１の実施形態を示すブロック図である。 図１１は、第１の実施形態による、電流負荷ｎＭＯＳを用いる温度補償センシング回路を示す図である。 図１２は、図１１の温度補償センシング回路の出力応答を示す図である。 図１３は、図１１の温度補償センシング回路の最適化された出力応答の設計基準を示す図である。 図１４は、第１の実施形態による、電流源ｐＭＯＳを用いる温度補償センシング回路を示す図である。 図１５は、本発明の第２の実施形態を示すブロック図である。 図１６は、温度補償基準電圧信号を用いる、本発明の第２の実施形態の実施例を示す図である。 図１７は、本発明の第３の実施形態を示すブロック図である。 図１８は、本発明による、温度補償制御回路を用いる方法を示す図である。 図１９は、本発明による、温度補償基準信号回路を用いる方法を示す図である。 図２０は、本発明による、温度補償基準信号回路と共に、温度補償制御回路を用いる方法を示す図である。

符号の説明

１０１ 抵抗セグメント
１０２ 抵抗セグメント
１０３ 低電圧セグメント
１０４ 低電圧セグメント
１０５ 温度依存性電圧セグメント
１０６ 温度依存性電圧セグメント
１２０ 温度センサブロック
１２１ 制御回路ブロック
１２２ メモリ抵抗器アレイ
１２３ センスアンプブロック
１３０ 温度センサブロック
１３１ 制御回路ブロック
１３２ メモリアレイブロック
１３３ センスアンプブロック
１３５ 温度依存性素子
１３６ メモリ抵抗器
１３７ ダイオード
１３８ バイアスｎＭＯＳトランジスタ
１３９ 電流負荷ｎＭＯＳトランジスタ

Claims (27)

1. 温度の変化に対して読み出し可能性を向上させる温度補償ＲＲＡＭセンシング回路であって、該回路は、
   ａ）温度依存性メモリ抵抗器アレイと、
   ｂ）温度依存性素子と、
   ｃ）該温度依存性素子と通信し、少なくとも１つの温度依存性出力信号に基づいて、該温度依存性メモリ抵抗器を流れる電流を制御して、該メモリ抵抗器の抵抗の温度変化を補償する、温度補償制御回路と
   を含み、
   該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものである、温度補償ＲＲＡＭセンシング回路。
2. 前記温度補償制御回路によって発生させられた前記温度依存性出力信号は、温度依存性電流源であり、該電流源の温度依存性が前記メモリ抵抗器の温度依存性と反対の方向であるので、該メモリ抵抗器にかかる電圧が温度変化に対して補償される、請求項１に記載の回路。
3. 前記温度補償制御回路によって発生させられた前記温度依存性出力信号は、温度依存性電圧源であり、該電圧源の温度依存性が前記メモリ抵抗器の温度依存性と同じ方向であり、該メモリ抵抗器にわたる電流は温度変化に対して補償される、請求項１に記載の回路。
4. センスアンプをさらに含み、該センスアンプはインバータを含む、請求項１に記載の回路。
5. センスアンプをさらに含み、該センスアンプは比較回路を含む、請求項１に記載の回路。
6. 前記温度補償制御回路は電流負荷ｎＭＯＳ回路である、請求項１に記載の回路。
7. 前記温度補償制御回路は電流源ｐＭＯＳ回路である、請求項１に記載の回路。
8. 前記メモリ抵抗器アレイは、１Ｒ１Ｄクロスポイントメモリアレイである、請求項１に記載の回路。
9. 前記メモリ抵抗器アレイは、１Ｒ１Ｔランダムアクセスメモリアレイである、請求項１に記載の回路。
10. 前記温度依存性素子に接続するダイオードをさらに含む、請求項１に記載の回路。
11. 前記メモリ抵抗器アレイは２ビット抵抗状態を格納する、請求項１に記載の回路。
12. 前記メモリ抵抗器アレイはマルチビット抵抗状態を格納する、請求項１に記載の回路。
13. マルチビットセンシング回路をさらに含む、請求項１２に記載の回路。
14. 温度変化に対する読み出し可能性を向上させるＲＲＡＭデバイスにおける選択されたメモリ抵抗器の抵抗状態をセンスする方法であって、該方法は、
    ａ）温度依存性素子を含む温度補償制御回路を提供する工程と、
    ｂ）該温度補償制御回路によって、少なくとも１つの温度依存性センシング信号を発生させる工程と、
    ｃ）該少なくとも１つの温度依存性センシング信号に基づいて該メモリ抵抗器を流れる電流を制御して、該メモリ抵抗器の抵抗の温度変化を補償する工程と、
    ｄ）該メモリ抵抗器の補償状態をセンシングする工程と
    を包含し、
    該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものである、方法。
15. 前記温度依存性センシング信号は電流源であり、前記メモリ抵抗器の前記補償状態は該メモリ抵抗器にかかる電圧である、請求項１４に記載の方法。
16. 前記温度依存性センシング信号は電圧源であり、前記メモリ抵抗器の前記補償状態は該メモリ抵抗器を流れる電流である、請求項１４に記載の方法。
17. 温度変化に対する読み出し可能性を向上させる、温度補償ＲＲＡＭセンシング回路であって、該回路は、
    ａ）温度依存性メモリ抵抗器アレイと、
    ｂ）温度依存性素子と、
    ｃ）温度依存性素子と通信し、少なくとも１つの温度依存性基準信号を提供する、温度補償基準回路と、
    ｄ）該メモリ抵抗器アレイおよび該温度補償基準回路と通信する比較回路であって、少なくとも１つのメモリ抵抗器によって発生させられる少なくとも１つのセンス信号を該温度補償制御回路によって発生させられる少なくとも１つの基準信号と比較して、該比較に応答して少なくとも１つの出力信号を提供するように適応する、比較回路と
    を含み、
    該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものである、温度補償ＲＲＡＭセンシング回路。
18. 前記温度補償基準回路によって発生させられる前記温度依存性基準信号は、温度依存性電流源であり、該電流源の温度依存性は前記メモリ抵抗器の抵抗状態の温度依存性と同じ方向であり、それにより前記比較回路によって提供される前記出力信号は温度変化に対して補償される、請求項１７に記載の回路。
19. 前記温度補償基準回路によって発生させられる前記温度依存性基準信号は温度依存性電圧源であり、それにより該電圧源の温度依存性は前記メモリ抵抗器の抵抗状態の温度依存性と同じ方向であり、前記比較回路によって提供される前記出力信号は温度変化に対して補償される、請求項１７に記載の回路。
20. 前記温度依存性素子は、前記メモリ抵抗器と同じ材料およびプロセスから製造される、請求項１７に記載の回路。
21. 前記センス信号および前記少なくとも１つの基準信号は電圧である、請求項１７に記載の回路。
22. 前記センス信号および前記少なくとも１つの基準信号は電流である、請求項１７に記載の回路。
23. 前記出力信号は前記メモリ抵抗器の抵抗状態を示す、請求項１７に記載の回路。
24. 温度変化に対する読み出し可能性を向上させる、ＲＲＡＭデバイスにおいて選択された温度依存性メモリ抵抗器の抵抗状態をセンスする方法であって、該方法は、
    ａ）温度依存性素子を含む温度補償基準信号回路を提供する工程と、
    ｂ）センシング信号を該メモリ抵抗器に印加することによって、センス信号を発生させる工程と、
    ｃ）該温度補償基準信号回路によって、少なくとも１つの温度依存性基準信号を発生させる工程と、
    ｄ）該センス信号を該少なくとも１つの基準信号と比較する工程と、
    ｅ）該比較する工程に応答して出力信号を提供する工程と
    を包含し、
    該温度依存性素子は、電気的に、該メモリ抵抗器の複数の抵抗状態のいずれかに応じた抵抗状態にプログラム可能となるよう、該メモリ抵抗器と同材料及び同プロセスで製造されたものである、方法。
25. 前記センシング信号は電流源であり、前記センス信号および前記少なくとも１つの基準信号は電圧である、請求項２４に記載の方法。
26. 前記センシング信号は電圧源であり、前記センス信号および前記少なくとも１つの基準信号は電流である、請求項２４に記載の方法。
27. 前記温度依存性素子は、前記メモリ抵抗器と同じ材料およびプロセスから製造される、請求項２４に記載の方法。
    

Images