JP4115817B2 - 半導体装置及びその形成方法 - Google Patents

半導体装置及びその形成方法 Download PDF

Info

Publication number
JP4115817B2
JP4115817B2 JP2002350947A JP2002350947A JP4115817B2 JP 4115817 B2 JP4115817 B2 JP 4115817B2 JP 2002350947 A JP2002350947 A JP 2002350947A JP 2002350947 A JP2002350947 A JP 2002350947A JP 4115817 B2 JP4115817 B2 JP 4115817B2
Authority
JP
Japan
Prior art keywords
forming
layer
insulating film
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002350947A
Other languages
English (en)
Other versions
JP2003218228A (ja
Inventor
基 永 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003218228A publication Critical patent/JP2003218228A/ja
Application granted granted Critical
Publication of JP4115817B2 publication Critical patent/JP4115817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Description

【０００１】
【発明の属する技術分野】
本発明は金属／絶縁体／金属（ＭＩＭ：Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタ構造を有する半導体装置及びその形成方法に関するものであり、より詳細には、多層銅配線とＭＩＭキャパシタ構造を有する半導体装置及びその形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置のＭＩＭキャパシタ構造は、アナログ信号を使用する装備のアナログデジタル転換及びデジタルアナログ転換機能と関連した半導体装置で多く使用される。アナログ信号とデジタル信号との変換のためには、キャパシタと抵抗が必要であり、情報信号の処理量を増やすためビット数が高い信号を使用すればするほど信号を処理する半導体装置は、信号の形態に対する高い弁別力を有しなければならない。また、信号の形態は電圧や温度の変化に従って変化してはいけない。半導体装置のキャパシタ素子が電圧や温度の変化に従って静電容量に差が生じれば、信号の正確な判別と処理は不可能になるからである。
【０００３】
ところで、ポリシリコンをキャパシタ電極として使用する場合、誘電膜が接する境界を通じた電荷の漏出が生じ易く、半導体の温度及び電圧の依存性によって静電容量が大きい範囲で変わるようになる。したがって、ポリシリコンが電極として誘電膜と接する構造のキャパシタは高度の精密性と安定性を要求する半導体装置では使用し難しい。したがって、アナログ用の半導体装置のような半導体装置では、キャパシタ素子にＭＩＭ構造を主に採択する。
【０００４】
ＭＩＭキャパシタの形成には、上層配線、ビア、下層配線からなるアルミニウム多層配線構造を形成しながら、同時に形成される方法が多く使用される。図１は通常のＭＩＭキャパシタ及びアルミニウム配線が形成された状態を示す側断面図である。図１を参照して説明すると、下部電極１１及び下層配線１３上にアルミニウムで層間絶縁膜１５を積層する。層間絶縁膜１５に下部電極１１を露出させるウィンドウ溝を形成する。基板の全面に誘電膜１７をコンフォマルに積層し、下層配線１３を露出させるビアコンタクトホールを形成する。続けて、基板の全面にアルミニウム層を積層し、パターニングして上部電極１９と上層配線２１及びビアコンタクト２３を形成する。
【０００５】
最近、半導体装置の信号に対する弁別力と安定性を高めるためにアルミニウムに比べて抵抗が低く、高い弁別力を有する銅を配線層及びキャパシタ電極の素材として使用する方法が開発されている。しかし、銅を配線の材料及びＭＩＭキャパシタの電極として使用する場合には、銅を通常のフォレジストエッチングによってパターニングし難しい。これにより、ダマシン工程が使用されている。この銅ダマシン工程は、絶縁膜に配線のための溝を形成し、溝を満たすように銅を積層した後に、ＣＭＰを使用して溝以外のところから銅を除去する。また、銅は拡散を通じて近隣の層間絶縁膜を汚染させ、機能上の問題を招来するので、バリヤ膜でカバーされる必要がある。結果的に、銅をＭＩＭキャパシタ電極及び配線の材料として使用する場合には、従来のアルミニウムを使用したＭＩＭキャパシタ及び配線形成工程を適用し難しい。
【０００６】
図２は、銅配線と同時に形成したＭＩＭキャパシタを示す図である。（Ｍ．Ａｒｍａｃｏｓｔ ｅｔ ａｌ．，Ａ Ｈｉｇｈ Ｒｅｌｉａｂｉｌｉｔｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ Ｃａｐａｃｉｔｏｒ ｆｏｒ ０．１８ｕｍ Ｃｏｐｐｅｒ Ｔｅｃｈｎｏｌｏｇｙ，２０００，ＩＥＥＥ）
図２を参照すると、基板３０にキャパシタが形成され、キャパシタは下部および上部の窒化膜３１、３３で覆われている。キャパシタ４３はベース酸化膜３５、下部電極３７、誘電膜３９、面積が下部電極に比べて相対的に小さい上部電極４１からなり、キャパシタ上下部電極３７、４１はＴｉＮなどの薄い金属系列の膜で形成される。上部窒化膜３３上に層間絶縁膜４５が形成され、層間絶縁膜４５上にグルーブとコンタクトホールを形成した後に、バリヤメタル４７と銅層４９でグルーブとコンタクトホールを満たす。バリヤメタル４７及び銅層４９をＣＭＰを通じて研磨し、配線を形成する。グルーブとコンタクトホールを満たすバリヤメタル４７と銅層４９からなる配線がコンタクトプラグを通じて各々上部及び下部電極３７、４１と連結される。
【０００７】
しかし、このような構造では、キャパシタ形成のために二つ以上の露光工程が必要であり、コンタクトの部位の積層構造が複雑になるので、コンタクトホールの形成が難しくなるという短所がある。また、キャパシタのための多重膜の積層により基板の全般に段差が発生し、これを解消するためにＣＭＰ工程が必要であるという短所がある。
【０００８】
図３乃至図６は銅を使用するＭＩＭキャパシタを配線と共に形成する他の従来の方法を示す。基板に形成された絶縁膜５１にダマシン工程により下部電極５３と下部配線５５を形成し、層間絶縁膜５７を形成する。層間絶縁膜５７のパターニングを通じてコンタクトホール６１とウィンドウ溝６３を形成し、誘電膜５９を積層する。（図３参照）。層間絶縁膜５７の上部に図示しないフォトレジストパターンを利用して上部配線のためのグルーブ６５を形成する（図４参照）。グルーブ６５とコンタクトホール６１及びウィンドウ溝６３に導電層を満たして上部電極６６、中間配線６７及びコンタクトプラグ６８を形成する（図５参照）。次に、他の層間絶縁膜７１を積層し、パターニングした後に、上部配線層の積層とパターニングを通じて上部コンタクトプラグ７３と上部配線７２が形成される。
【０００９】
上述の方法によると、層間絶縁膜５７及び誘電膜５９を選択的にエッチングして中間配線のためのグルーブ６５を形成する。グルーブを形成してビアコンタクトホールの下部の誘電膜は除去されるが、ウィンドウ溝６３の底面には誘電膜が残留されるようにする。
【００１０】
ところで、このような構造では、ビアコンタクトホール６１が一定の深さを維持しなければならない。ビアコンタクトホール６１をあまりに深く形成すれば、ビアコンタクトホール６１を形成するエッチング過程で下部配線及び電極が損傷し、コンタクトホールの縦横比が大きくて、コンタクトホールを配線金属で満たすことが難しくなる。また、ビアコンタクトホール６１の側壁に残る誘電膜はビアコンタクトホールの幅を小さくし、コンタクトを導電物質で満たすことを難しくする。これに加えて、ビアコンタクトホールの底面の誘電膜が完全に除去されなければ、コンタクト抵抗が増加するという問題がある。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、上述のような銅を電極として使用するＭＩＭキャパシタを有する半導体装置を形成する過程での問題点を解決することである。先ず、アルミニウムに比べて抵抗が低い銅を配線層及びキャパシタの電極の材料として使用し、形成方法が簡単なＭＩＭキャパシタ構造を有する半導体装置及びその形成方法を提供することを目的とする。
【００１２】
すなわち、本発明は、温度の変化及び使用電圧の変異による特性の変化を減らすことができるＭＩＭキャパシタ構造を有する半導体装置およびその形成方法を提供することを目的とする。
【００１３】
同時に、本発明は、露光工程を減らして工程を簡単にできるＭＩＭキャパシタ構造を有する半導体装置及びその形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前述の目的を達成するための本発明の半導体装置は、基板上に配置され、第１銅層を含む下部電極および下部配線と、前記下部電極および前記下部配線を覆う第１層間絶縁膜、前記第１層間絶縁膜に前記下部電極を少なくとも一部露出させるように形成されたウィンドウ溝の側壁と底面をカバーするように、外側から内側に順次に形成された下部バリヤ電極、誘電膜、上部バリヤ電極で構成される金属／絶縁体／金属キャパシタと、前記ウィンドウ溝で前記キャパシタ内側の残余空間を満たし、第２銅層を含む中間電極と、前記中間電極を含む基板全面に形成された第２層間絶縁膜と、前記第２層間絶縁膜に前記中間電極の一部を露出させるように形成された連結コンタクトホールを満たし、第３銅層を具備する連結コンタクトプラグと、前記第１層間絶縁膜および前記第２層間絶縁膜に前記下部配線の一部を露出させるように連続的に形成されたビアコンタクトホールを満たし、前記第３銅層を含むビアコンタクトプラグと、連結コンタクトプラグと接続されるように連結コンタクトプラグ上に形成される第４銅層を含む上部電極と、前記ビアコンタクトプラグと接続されるように前記ビアコンタクトプラグ上に形成された前記第４銅層を含む上部配線と、を具備する。
【００１５】
本発明で、キャパシタ電極及び配線が共に形成されることが望ましい。例えば、前記下部電極と共に形成される下部配線、前記上部電極と共に形成される上部配線及び前記下部配線と前記上部配線を連結し、前記連結コンタクトプラグと共に形成される前記第３銅層を具備して形成されるビアコンタクトプラグが具備されることができる。
【００１６】
本発明の装置で、第１絶縁膜の下部は下部電極及び下部配線と接する絶縁性のバリヤ膜からなることが望ましく、第２絶縁膜の下部は中間電極と接する絶縁性のバリヤ膜からなることが望ましい。この時に、絶縁性のバリヤ膜はシリコン窒化膜、シリコン炭化膜などからなることができ、通常２００乃至１０００Åの厚さを有する。
【００１７】
また、第１絶縁膜と前記第２絶縁膜はＦＳＧ膜、またはブラックダイアモンド膜を具備して形成されることが望ましい。これら膜は非誘電率が低くて寄生キャパシタの形成を抑制できる。
【００１８】
本発明において、通常的に、連結コンタクトプラグ、ビアコンタクトプラグは同一の構成層の同一の構造からなり、上部電極及び上部配線も同一の構成層及び同一の構造からなる。特に、デュアルダマシン工程を利用する場合に、これら連結コンタクトプラグ、ビアコンタクトプラグ、上部電極及び上部配線は、銅層及びバリヤメタル層で構成される同一の構成層を含む。
【００１９】
本発明において、上部電極は連結コンタクトプラグが形成された基板上に第３絶縁膜を形成する段階と、第３絶縁膜にダマシン工程を通じて連結コンタクトプラグを露出させるグルーブを形成し、グルーブに銅層を含む導電膜を満たす段階を通じて形成することができる。
【００２０】
本発明において、上部及び下部バリヤ電極はチタン窒化膜、タンタル窒化膜、タンタルシリコン窒化膜、チタンシリコン窒化膜、タングステン窒化膜のうちの一つ、またはこれら膜の組み合わせで形成することができる。この時に、上部及び下部バリヤ電極は３００乃至１５００Åの厚さを有するように形成することができる。
【００２１】
また、誘電膜はシリコン酸化膜、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、タンタル酸化膜のうちの一つを使用し、または、これら膜を組み合わせて形成することができる。誘電膜の全体の厚さは大体に２００乃至１０００Åで形成することができる。
【００２２】
本発明において、銅は拡散が容易であるので、銅を具備して形成されたコンタクトプラグを含む配線と電極は銅の拡散に対するバリヤ役割を果たすことができる導体または絶縁体膜で外部膜と離隔されるようにしなければならない。
【００２３】
上述の目的を達成するための本発明の方法は、基板上に下部電極および下部配線を第１銅層を含む導電層で形成する段階と、前記下部電極および前記下部配線を覆う第１絶縁膜を形成する段階と、前記第１絶縁膜にパターニングを通じて前記下部電極の少なくとも一部を露出させるウィンドウ溝を形成する段階と、前記ウィンドウ溝が形成された基板の全面に下部バリヤ電極層、誘電膜、上部バリヤ電極層を順次にコンフォーマルに形成し、前記ウィンドウ溝の残余空間を第２銅層を含む導電層を積層して満たす段階と、前記第２銅層を含む導電層が積層された基板に平坦化エッチングを実施して前記第１絶縁膜の上面を露出させ、下部バリヤ電極、誘電膜、上部バリヤ電極からなるキャパシタ及び中間電極を形成する段階と、前記中間電極が形成された基盤全面に第２絶縁膜を形成する段階と、前記第２絶縁膜上にコンタクトホールエッチングマスクを形成し、前記エッチングマスクの下部膜をエッチングして前記中間電極の一部を露出させる連結コンタクトホール、および前記下部配線の一部を露出させるビアコンタクトホールを形成する段階と、第３銅層を含んだ導電層で前記連結コンタクトホールおよび前記ビアコンタクトホールを満たす段階とを具備する。
【００２４】
本発明において、連結コンタクトホールがコンタクトで満たされた後に、層間絶縁膜が積層され、層間絶縁膜にパターニングを通じてコンタクトを露出させる配線用のグルーブが形成され、グルーブが配線用の第４銅層を含む導電層で満たされる段階が通常さらに具備される。また、連結コンタクトホールを形成する段階の前に、または後に、第２絶縁膜の上部に上部電極のためのグルーブを形成する露光及びエッチング工程がさらに具備され、第３銅層を含む導電層を積層する段階を通じてコンタクトホールと上部電極のためのグルーブが共に満たされる。上部電極の形成の後には、通常下層が絶縁性のバリヤ膜からなった絶縁膜がさらに形成される。
【００２５】
本発明において、第１銅層を含む下部電極と第３銅層を含んだ連結コンタクトプラグの導電層はバリヤメタル層と銅層を順次に積層して形成することが望ましい。
【００２６】
本発明において、銅層を形成する段階はＣＶＤやスパッタリングを利用してシード層を形成し、電気鍍金によりシード層上にバルク層を形成する方法からなることが望ましい。
【００２７】
本発明において、キャパシタ電極は配線層と共に形成されることが望ましいので、下部電極を形成する段階では、同時に下部配線を形成し、連結コンタクトホールを形成する段階で、上下部配線を連結させるビアコンタクトホールの一部を共に形成し、連結コンタクトホールを満たす段階では、第３銅層を含む導電層でビアコンタクトホールを共に満たすことが望ましい。
【００２８】
特に、デュアルダマシン工程を使用すれば、第２絶縁膜を形成する段階の後に、第３絶縁膜を形成する段階がさらに具備され、連結コンタクトホールを形成する段階で、エッチングマスクが前記第３絶縁膜上に形成され、連結コンタクトホールを形成する段階の前に、または後に、前記第３絶縁膜に上部電極及び上部配線用の溝を形成する段階がさらに具備され、連結コンタクトホールを満たす段階で、ビアコンタクトホール、上部電極用の溝、上部配線用の溝を共に満たすことができる。
【００２９】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。図面において、厚さは幅に比べて非常に誇張して表現したものであり、実施形態を通じて同一の部分には同一の引用符号を使用する。
【００３０】
（実施形態１）
図７を参照すると、先ず、下部絶縁膜１１０が積層された下部基板１００にキャパシタ下部電極と下部配線のための溝を形成する。溝が形成された基板に第１バリヤメタル層をスパッタリング工程により薄く積層し、第１銅層を溝が満たされるように積層する。一般的に、先ず、銅層はシード層をスパッタリングにより５００乃至２０００Åの厚さで薄く形成し、電気鍍金工程により残余の厚さを積層することが望ましい。通常のアナログ用の半導体装置において、下部電極の幅は一辺が数μｍと、３０００乃至１００００Å程度である下部電極の厚さに比べて大きい幅で形成されることができる。バリヤメタルとしてはＴａＮまたはＴｉＮを通常使用する。
【００３１】
次に、第１銅層は下部絶縁膜の上面が露出されるまでＣＭＰ工程を進行する。すなわち、溝のみに第１銅層１２３及び第１バリヤメタル層１２１が残留するようにしてキャパシタ下部電極と下部配線を分離させる。露出された下部絶縁膜１１０、残留された第１銅層１２３と第１バリヤ層１２１とからなる下部配線１２０、及び下部電極１２４上に銅の拡散を防止するための絶縁性バリヤ膜として第１キャッピング膜１２５を積層する。通常、絶縁性バリヤ膜はシリコン窒化膜やシリコン炭化膜を２００乃至１０００Åの厚さで積層して形成する。第１キャッピング膜１２５上に第１絶縁膜１３０を積層する。第１キャッピング膜１２５と第１絶縁膜１３０の全体を一つの層間絶縁膜と見れば、第１層間絶縁膜と言える。第１層間絶縁膜は銅バリヤの特性を有する一つの絶縁膜のみで形成することもできる。第１絶縁膜は２０００乃至５０００Å程度の厚さで形成し、半導体装置内の寄生キャパシタの影響を抑制するために比誘電率が低いＦＳＧまたはブラックダイアモンドなどを使用することが望ましい。
【００３２】
図８を参照すると、第１キャッピング膜１２５と第１絶縁膜１３０からなる第１層間絶縁膜に対するパターニング工程を通じてキャパシタ下部電極１２４の相当部分を露出させるウィンドウ溝を形成する。ウィンドウ溝が形成された基板の全面に下部バリヤ電極層１４１'、誘電膜１４３'、上部バリヤ電極層１４５'をコンフォーマルに順次形成する。次に、上部バリヤ電極層１４５'上に第２銅層１５０'を積層する。
【００３３】
下部及び上部のバリヤ電極層１４１'、１４５'は各々２００乃至１５００Åの厚さで薄く形成し、タンタル窒化膜、チタン窒化膜、タンタルシリコン窒化膜、チタンシリコン窒化膜、タグステン窒化膜などの銅の拡散を防止する伝導性物質及びそれらの組み合わせからなる。誘電膜１４３'はＣＶＤで形成されたシリコン酸化膜またはシリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、タンタル酸化膜、またはこれらの組み合わせで形成することができる。形成の厚さはキャパシタの静電容量を考慮して形成する。第２銅層１５０'も他の銅層と同様にスパッタリングやＣＶＤを利用してシード層を薄く形成し、電気鍍金を利用して残余の厚さを形成する。
【００３４】
図９を参照すると、第２銅層１５０'が形成された基板に第１絶縁膜１３０の上面が露出されるようにＣＭＰ工程を進行する。したがって、ウィンドウ溝の底面と側壁は、キャパシタ１４０を構成する下部バリヤ電極１４１、誘電膜パターン１４３、上部バリヤ電極１４５（金属／絶縁膜／金属）でカバーされる。上部バリヤ電極１４５上には第２銅層からなる中間電極１５０が残ってウィンドウ溝の残余空間を満たす。
【００３５】
図１０を参照すると、中間電極１５０が形成された基板の全面に中間電極１５０を形成する第２銅層の拡散を防止するために第２キャッピング膜１５５を形成する。次に、第２絶縁膜１６０を形成する。第２キャッピング膜１５５と第２絶縁膜１６０は全体として第２層間絶縁膜を形成する。第２キャッピング膜１５５と第２絶縁膜１６０の厚さ、形成物質は第１キャッピング膜１２５と第１絶縁膜１３０に基づいて形成することができる。次に、中間電極１５０及び下部配線１２０の一部を露出するように連結コンタクトホール１６３及びビアコンタクトホール１６１を形成する。これらコンタクトホール１６１、１６３は通常のフォトレジストエッチング工程を使用して形成する。連結コンタクトホール１６３領域では第２銅層からなる中間電極１５０が露出されるまで第２層間絶縁膜をエッチングする一方、ビアコンタクトホール１６１領域では、第１銅層を具備して形成された下部配線１２０が露出されるまで第２及び第１層間絶縁膜を順次にエッチングする。
【００３６】
図１１を参照すると、コンタクトホール１６１、１６３が形成された基板の全面に第２バリヤメタル層と第３銅層を順次に積層してコンタクトホールを満たす。この過程は、第１バリヤメタル層と第１銅層を利用して下部電極１２４及び下部配線１２０を形成する工程と同様に進行される。ビアコンタクトホール１６１部分の縦横比が相対的に高くなるので、バリヤメタル層及びシード用の銅層の形成にはスパッタリングに比べてＣＶＤ方法が好ましい。コンタクトホール１６１、１６３をバリヤメタル層及び銅層で満たした後に、ＣＭＰを通じて第２層間絶縁膜の上面を露出させる。これによって、分離されたビアコンタクトプラグ１６５及び連結コンタクトプラグ１７０が形成される。連結コンタクトプラグ１７０は中間電極１５０に比べてその面積、または幅が非常に小さくなるので、中間電極１５０に複数の連結コンタクトプラグ１７０が接続されるように形成されることができる。
【００３７】
図１２を参照すると、コンタクトプラグが形成された基板の全面に第３キャッピング膜１７５と第３絶縁膜１８０が順次に積層されて第３層間絶縁膜を形成する。第３層間絶縁膜に対するパターニングを通じて、連結コンタクトプラグ１７０を露出させる上部電極溝とビアコンタクトプラグ１６５を露出させる上部配線溝が形成される。次に、基板の全面に第３バリヤメタル１８５と第４銅層１８７を積層し、ＣＭＰを進行するダマシン工程を通じて上部電極１８１及び上部配線１８３を形成する。上部配線１８３及び上部電極１８１上に第４キャッピング膜１９０が積層される。以上の過程を通じてＭＩＭキャパシタが銅配線層と共に形成され、実質的なキャパシタ形成のための露光工程は第１層間絶縁膜にウィンドウ溝を形成する一回で実施される。
【００３８】
（第２実施形態）
第２実施形態は、第１実施形態が単層ダマシン（ｓｉｎｇｌｅ ｄａｍａｓｃｅｎｅ）工程により実施されることに対して、複層ダマシン（ｄｕａｌ ｄａｍａｓｅｎｅ）工程により実施されることを特徴とする。その過程を見ると、先ず、第１実施形態の図９のような状態を形成する。
【００３９】
図１３を参照して後続工程を見ると、中間電極が形成された基板に第２キャッピング層１５５、第２絶縁膜１６０、第３キャッピング層１７５、第３絶縁膜１８０が順次に積層される。これらキャッピング層と絶縁膜は第１実施形態でのキャッピング層と絶縁膜の形成工程に準じて形成することができる。第２絶縁膜１６０及び第３絶縁膜１８０の厚さは通常各々２０００乃至３０００Åと４０００乃至８０００Åで形成する。
【００４０】
次に、ビアコンタクトホール、連結コンタクトホール及び上部配線と上部電極を形成する工程が実施される。本実施形態では、先ず、図１３のようにビアコンタクトホール１７１及び連結コンタクトホール１７３を共に通常の露光及びエッチング工程を通じて形成する。連結コンタクトホール１７３領域は第３絶縁膜及び第２絶縁膜がエッチングされれば、第２銅層からなる中間電極１５０が露出されてエッチングが停止される。しかし、ビアコンタクトホール領域には第１銅層上に第１キャッピング膜１２５が露出されるまで第３、第２及び第１層間絶縁膜を順次にエッチングするようになる。
【００４１】
図１４を参照すると、図１３の状態で、上部電極及び上部配線を定義するフォトレジストパターン（図示せず）を基板に形成し、フォトレジストパターンをエッチングマスクとして利用してエッチングを実施する。第３キャッピング層のエッチング時に、ビアコンタクトホール１７１の下部の第１キャッピング膜１２５も同時に除去される。したがって、第３層間絶縁膜層に上部電極用の溝１９３と上部配線用の溝１９１が形成され、中間電極１５０及び下部電極１２０が露出される。
【００４２】
図１５を参照すると、図１３及び図１４の過程を通じて形成されたビアコンタクトホール１７１、連結コンタクトホール１７３、上部電極用の溝１９３及び上部配線用の溝１９１の空間に先ずバリヤメタル層１８５が満たされ、次に、銅層１８７が満たされる。バリヤメタル層１８５と銅層１８７の形成は実施形態１のバリヤメタル層と銅層の形成方法と類似である。第３層間絶縁膜１８０上に積層されたバリヤメタル層と銅層はＣＭＰ過程を通じて除去される。次に、上部配線及び上部電極の銅層の拡散を防止するためのキャッピング層１９０が形成される。
【００４３】
【発明の効果】
本発明によると、従来のアルミニウム配線層を利用したＭＩＭキャパシタ形成と類似な方法により銅配線層を有する半導体装置でＭＩＭキャパシタを形成することができるので、露光工程の数を減らすことができ、全体工程を単純化させることができる。
【図面の簡単な説明】
【図１】 従来のＭＩＭキャパシタ及びアルミニウム配線を示す側断面図である。
【図２】 従来の銅配線を使用する半導体装置において、銅電極でＭＩＭキャパシタを形成した例の断面を示す図面である。
【図３】 従来の銅配線を使用する半導体装置において、ＭＩＭキャパシタ及び配線を形成する方法例を示す工程断面図である。
【図４】 従来の銅配線を使用する半導体装置において、ＭＩＭキャパシタ及び配線を形成する方法例を示す工程断面図である。
【図５】 従来の銅配線を使用する半導体装置において、ＭＩＭキャパシタ及び配線を形成する方法例を示す工程断面図である。
【図６】 従来の銅配線を使用する半導体装置において、ＭＩＭキャパシタ及び配線を形成する方法例を示す工程断面図である。
【図７】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図８】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図９】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図１０】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図１１】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図１２】 本発明による銅配線及びＭＩＭキャパシタを形成する方法の一実施形態を示す工程断面図である。
【図１３】 本発明の他の実施形態を示す工程断面図である。
【図１４】 本発明の他の実施形態を示す工程断面図である。
【図１５】 本発明の他の実施形態を示す工程断面図である。
【符号の説明】
１１、３７、５３、１２４…下部電極、
１３、５５、１２０…下層配線、
１５、４５、５７、７１、１８０…層間絶縁膜、
１７、３９、５９、１４３…誘電膜、
１９、４１、６６、１８１…上部電極、
２１…上層配線、
２３…ビアコンタクト、
３０…基板、
３１…窒化膜、
３３…上部窒化膜、
３５…ベース酸化膜、
４３、１４０…キャパシタ、
４７、１２１、１８５…バリヤメタル、
４９、１２３、１５０、１８７…銅層、
５１、１３０、１６０…絶縁膜、
６１、１６１…ビアコンタクトホール、
６３…ウィンドウ溝、
６５…グルーブ、
６７…中間配線、
６８…コンタクトプラグ、
７２、１８３…上部配線、
７３…上部コンタクトプラグ、
１００…下部基板、
１１０…下部絶縁膜、
１２１…バリヤ層、
１２５、１５５、１７５、１９０…キャッピング層、
１４１…下部バリヤ電極、
１４５…上部バリヤ電極、
１５０…中間電極、
１６１…コンタクトホール、
１６３、１７３…連結コンタクトホール、
１６５…ビアコンタクトプラグ、
１７０…連結コンタクトプラグ、
１７１…ビアコンタクトホール。

Claims (21)

  1. 基板上に配置され、第１銅層を含む下部電極および下部配線と、
    前記下部電極および前記下部配線を覆う第１層間絶縁膜と、
    前記第１層間絶縁膜に前記下部電極を少なくとも一部露出させるように形成されたウィンドウ溝の側壁と底面をカバーするように、外側から内側に順次に形成された下部バリヤ電極、誘電膜、上部バリヤ電極で構成される金属／絶縁体／金属キャパシタと、
    前記ウィンドウ溝で前記キャパシタの内側の空間を満たす第２銅層を含む中間電極と、
    前記中間電極を含む基板全面に形成された第２層間絶縁膜と、
    前記第２層間絶縁膜に前記中間電極の一部を露出させるように形成された連結コンタクトホールを満たし、第３銅層を含む連結コンタクトプラグと、
    前記第１層間絶縁膜および前記第２層間絶縁膜に前記下部配線の一部を露出させるように連続的に形成されたビアコンタクトホールを満たし、前記第３銅層を含むビアコンタクトプラグと、
    前記連結コンタクトプラグと接続されるように前記連結コンタクトプラグ上に形成される第４銅層を含む上部電極と、
    前記ビアコンタクトプラグと接続されるように前記ビアコンタクトプラグ上に形成された前記第４銅層を含む上部配線と、
    を具備することを特徴とする半導体装置。
  2. 前記第１層間絶縁膜と前記第２層間絶縁膜の少なくとも一つは最下部に絶縁性の銅バリヤ膜からなるキャッピング層を具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記キャッピング層はシリコン窒化膜とシリコン炭化膜のうち一つからなることを特徴とする請求項２に記載の半導体装置。
  4. 前記キャッピング層は２００乃至１０００Åの厚さを有することを特徴とする請求項２に記載の半導体装置。
  5. 前記第１層間絶縁膜と前記第２層間絶縁膜はＦＳＧ膜とブラックダイアモンド（登録商標）膜のうち一つを具備することを特徴とする請求項１に記載の半導体装置。
  6. 前記連結コンタクトプラグ、前記ビアコンタクトプラグ、前記上部電極及び前記上部配線は、銅層及びバリヤメタル層を含む同一の導電層からなることを特徴とする請求項１に記載の半導体装置。
  7. 前記上部電極及び前記上部配線は、前記ビアコンタクトプラグ及び前記連結コンタクトプラグ上に形成された第３層間絶縁膜にダマシン方式で形成され、前記第４銅層を含んで形成されることを特徴とする請求項１に記載の半導体装置。
  8. 前記電極、前記コンタクトプラグ及び前記配線は銅に対するバリヤの役割を果たす膜として、表面の全体がカバーされることを特徴とする請求項１に記載の半導体装置。
  9. 前記上部及び下部バリヤ電極はチタン窒化膜、タンタル窒化膜、タンタルシリコン窒化膜、チタンシリコン窒化膜、タングステン窒化膜、または、これらの膜を組み合わせた膜のうちのいずれか一つであることを特徴とする請求項１に記載の半導体装置。
  10. 前記上部及び下部バリヤ電極は、３００乃至１５００Åの厚さを有することを特徴とする請求項１に記載の半導体装置。
  11. 前記誘電膜はシリコン酸化膜、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、タンタル酸化膜からなる膜のうちの少なくとも一つを含む膜からなることを特徴とする請求項１に記載の半導体装置。
  12. 前記誘電膜は２００乃至１０００Åの厚さを有することを特徴とする請求項１に記載の半導体装置。
  13. 基板上に第１銅層を含む導電層で下部電極および下部配線を形成する段階と、
    前記下部電極および前記下部配線を覆う第１絶縁膜を形成する段階と、
    前記第１絶縁膜にパターニングを通じて前記下部電極の少なくとも一部を露出させるウィンドウ溝を形成する段階と、
    前記ウィンドウ溝が形成された基板の全面に下部バリヤ電極層、誘電膜、上部バリヤ電極層を順次にコンフォーマルに形成し、前記ウィンドウ溝の残余の空間を第２銅層を含む導電層で積層して満たす段階と、
    前記第２銅層を含んだ導電層が積層された基板に平坦化エッチングを実施して前記第１絶縁膜の上面を露出させ、下部バリヤ電極、誘電膜、上部バリヤ電極からなるキャパシタと中間電極を形成する段階と、
    前記中間電極が形成された基板全面に第２絶縁膜を形成する段階と、
    前記第２絶縁膜上にコンタクトホールエッチングマスクを形成し、前記エッチングマスク下部膜をエッチングして前記中間電極の一部を露出させる連結コンタクトホール、および前記下部配線の一部を露出させるビアコンタクトホールを形成する段階と、
    第３銅層を含んだ導電層で前記連結コンタクトホールおよび前記ビアコンタクトホールを満たす段階と、
    を具備することを特徴とする半導体装置の形成方法。
  14. 前記第１銅層を含んだ導電層及び第３銅層を含んだ導電層は順次に積層されたバリヤメタル層と銅層で形成されることを特徴とする請求項１３に記載の半導体装置の形成方法。
  15. 前記第２絶縁膜を形成する段階の後に、第３絶縁膜を形成する段階がさらに具備され、
    前記連結コンタクトホールを形成する段階において、前記エッチングマスクが前記第３絶縁膜上に形成され、
    前記連結コンタクトホールを形成する段階の前に、または後に前記第３絶縁膜に上部電極用の溝を形成する段階がさらに具備され、
    前記連結コンタクトホールを満たす段階において、前記上部電極用の溝を共に満たすことを特徴とする請求項１３に記載の半導体装置の形成方法。
  16. 前記第１絶縁膜と前記第２絶縁膜のうちの少なくとも一つは銅に対するバリヤになる絶縁膜とシリコン酸化膜を積層して形成することを特徴とする請求項１３に記載の半導体装置の形成方法。
  17. 前記連結コンタクトホールを満たす段階の後に、前記第３銅層を含む導電層に対する平坦化エッチングを実施して前記第２絶縁膜の上面を露出させるまで、連結コンタクトプラグを形成する段階と、
    前記第３絶縁膜を形成し、パターニングを通じて上部電極用の溝を形成して前記連結コンタクトプラグの少なくとも一部分を露出させる段階と、
    第４銅層を積層し、平坦化エッチングして上部電極を形成する段階をさらに具備することを特徴とする請求項１３に記載の半導体装置の形成方法。
  18. 前記銅層のうちの少なくとも一つは、スパッタリングによりシード層を形成する段階と、電気鍍金によりバルク層を形成する段階とを具備することを特徴とする請求項１３に記載の半導体装置の形成方法。
  19. 前記銅層のうちの少なくとも一つはＣＶＤによりシード層を形成する段階と、電気鍍金によりバルク層を形成する段階とを具備することを特徴とする請求項１３に記載の半導体装置の形成方法。
  20. 前記下部電極はダマシン工程を使用して前記基板上の下部絶縁膜に形成されることを特徴とする請求項１３に記載の半導体装置の形成方法。
  21. 前記第２絶縁膜を形成する段階の後に、第３絶縁膜を形成する段階がさらに具備され、
    前記連結コンタクトホールを形成する段階で、前記エッチングマスクが前記第３絶縁膜上に形成され、
    前記連結コンタクトホールを形成する段階の前に、または後に、前記第３絶縁膜に上部 電極及び上部配線用の溝を形成する段階がさらに具備され、
    前記連結コンタクトホールを満たす段階で、前記ビアコンタクトホール、前記上部電極用の溝、前記上部配線用の溝を共に満たすことを特徴とする請求項１３に記載の半導体装置の形成方法。
JP2002350947A 2001-12-05 2002-12-03 半導体装置及びその形成方法 Expired - Fee Related JP4115817B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-076518 2001-12-05
KR10-2001-0076518A KR100428789B1 (ko) 2001-12-05 2001-12-05 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법

Publications (2)

Publication Number Publication Date
JP2003218228A JP2003218228A (ja) 2003-07-31
JP4115817B2 true JP4115817B2 (ja) 2008-07-09

Family

ID=19716652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350947A Expired - Fee Related JP4115817B2 (ja) 2001-12-05 2002-12-03 半導体装置及びその形成方法

Country Status (4)

Country Link
US (2) US6853003B2 (ja)
JP (1) JP4115817B2 (ja)
KR (1) KR100428789B1 (ja)
DE (1) DE10256346B4 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472314B1 (en) * 2001-10-02 2002-10-29 Lsi Logic Corporation Diamond barrier layer
US6847077B2 (en) * 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
TWI266108B (en) * 2003-05-01 2006-11-11 Seiko Epson Corp Electrical wiring structure, manufacturing method of electrical c wiring structure, substrate for optical device having electrical wiring structure and electro-optical device, and method for manufacturing electro-optical device
KR100532455B1 (ko) * 2003-07-29 2005-11-30 삼성전자주식회사 Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
US20050048762A1 (en) * 2003-08-26 2005-03-03 Qi-Zhong Hong Integrated circuit capacitor in multi-level metallization
CN1321450C (zh) * 2003-12-05 2007-06-13 中芯国际集成电路制造(上海)有限公司 形成金属－绝缘体－金属电容的方法
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
KR100617060B1 (ko) 2004-12-30 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US20060148192A1 (en) * 2005-01-04 2006-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene MIM capacitor structure with self-aligned oxidation fabrication process
US7091542B1 (en) * 2005-01-28 2006-08-15 International Business Machines Corporation Method of forming a MIM capacitor for Cu BEOL application
FR2890783B1 (fr) * 2005-09-12 2007-11-30 St Microelectronics Circuit electronique integre incorporant un condensateur
KR100929293B1 (ko) * 2006-07-26 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100929459B1 (ko) * 2007-12-27 2009-12-02 주식회사 동부하이텍 반도체 소자의 캐패시터 및 그 제조방법
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US8441097B2 (en) * 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
CN102110638B (zh) * 2009-12-23 2013-03-06 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
US20120223413A1 (en) 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
US8623735B2 (en) * 2011-09-14 2014-01-07 Globalfoundries Inc. Methods of forming semiconductor devices having capacitor and via contacts
US20130328167A1 (en) * 2012-06-06 2013-12-12 International Business Machines Corporation Self-aligned metal-insulator-metal (mim) capacitor
US9178009B2 (en) 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US8809149B2 (en) 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
JP6079279B2 (ja) * 2013-02-05 2017-02-15 三菱電機株式会社 半導体装置、半導体装置の製造方法
KR102317055B1 (ko) 2013-09-30 2021-10-26 어플라이드 머티어리얼스, 인코포레이티드 캡슐화된 광 배리어를 갖는 지지체 링
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
US9420693B2 (en) * 2014-09-18 2016-08-16 Intel Corporation Integration of embedded thin film capacitors in package substrates
US9349787B1 (en) 2014-12-10 2016-05-24 GlobalFoundries, Inc. Integrated circuits with capacitors and methods of producing the same
US9373680B1 (en) 2015-02-02 2016-06-21 Globalfoundries Inc. Integrated circuits with capacitors and methods of producing the same
KR20170083888A (ko) * 2016-01-11 2017-07-19 앰코 테크놀로지 코리아 주식회사 반도체 집적회로의 커패시터 및 그 제조 방법
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
CN112635438A (zh) * 2019-09-24 2021-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
CN112259522B (zh) * 2020-10-28 2023-03-24 华虹半导体(无锡)有限公司 包含mim电容的后端结构及其制作方法
US11552011B2 (en) * 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
JP2000208743A (ja) 1999-01-12 2000-07-28 Lucent Technol Inc ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
EP1130654A1 (de) * 2000-03-01 2001-09-05 Infineon Technologies AG Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
WO2001084604A2 (de) * 2000-04-28 2001-11-08 Infineon Technologies Ag Verfahren zur herstellung eines integrierten kondensators
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자

Also Published As

Publication number Publication date
DE10256346A1 (de) 2003-06-26
KR20030046114A (ko) 2003-06-12
US20030102522A1 (en) 2003-06-05
US7232736B2 (en) 2007-06-19
KR100428789B1 (ko) 2004-04-28
US20050118797A1 (en) 2005-06-02
DE10256346B4 (de) 2008-02-28
US6853003B2 (en) 2005-02-08
JP2003218228A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
JP4115817B2 (ja) 半導体装置及びその形成方法
US6734489B2 (en) Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
JP3961412B2 (ja) 半導体装置及びその形成方法
US6881999B2 (en) Semiconductor device with analog capacitor and method of fabricating the same
US7538005B2 (en) Semiconductor device and method for fabricating the same
JP5568494B2 (ja) 集積回路キャパシタ構造
US6596579B1 (en) Method of forming analog capacitor dual damascene process
JP2001313370A (ja) 相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法
JP3715502B2 (ja) 半導体装置及びその製造方法
KR20010093673A (ko) 반도체 장치 및 그 제조 방법
US7227214B2 (en) Semiconductor device and method of manufacturing the same
EP1182708A2 (en) High capacitance damascene capacitor
JP3944096B2 (ja) 半導体デバイスおよびその形成方法
KR100553679B1 (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
KR20050069705A (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100267093B1 (ko) 박막커패시터및그제조방법
JP3525788B2 (ja) 半導体装置の製造方法
JP2004079924A (ja) 半導体装置
JPH11274428A (ja) 半導体装置及びその製造方法
US7018903B2 (en) Method of forming semiconductor device with capacitor
US7176082B2 (en) Analog capacitor in dual damascene process
JP3403052B2 (ja) 半導体装置及びその製造方法
KR100787707B1 (ko) 구리 다층 배선과 메탈 절연막 메탈 캐퍼시터를 가지는반도체 장치 형성 방법
JP2006253268A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4115817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees