JP4047797B2 - 垂直ナノチューブを利用した不揮発性メモリ素子 - Google Patents

垂直ナノチューブを利用した不揮発性メモリ素子 Download PDF

Info

Publication number
JP4047797B2
JP4047797B2 JP2003384459A JP2003384459A JP4047797B2 JP 4047797 B2 JP4047797 B2 JP 4047797B2 JP 2003384459 A JP2003384459 A JP 2003384459A JP 2003384459 A JP2003384459 A JP 2003384459A JP 4047797 B2 JP4047797 B2 JP 4047797B2
Authority
JP
Japan
Prior art keywords
memory device
film
nanotube
outer peripheral
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003384459A
Other languages
English (en)
Other versions
JP2004172616A (ja
Inventor
原 鳳 崔
兆 ▲遠▼ 李
虎 圭 姜
▲偵▼ 雨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004172616A publication Critical patent/JP2004172616A/ja
Application granted granted Critical
Publication of JP4047797B2 publication Critical patent/JP4047797B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、メモリ素子に係り、より詳細には、炭素ナノチューブを垂直電子移動チャンネルとして利用した高集積メモリ素子に関する。
半導体を利用したメモリ素子は、キャパシタに情報を書き込むか読み取る時、電流の通路を確保するためのスイッチの役割を果たすトランジスタと、貯蔵された電荷を保存する役割を果たすキャパシタとを基本的な構成要素として有する。
トランジスタに多量の電流を流せるためには、トランジスタが高いトランスコンダクタンス（ｇｍ）特性を有している必要がある。そのため、最近は、高いトランスコンダクタンス特性を有するＭＯＳＦＥＴ（Metal Oxide Field Effect Transistor）を半導体メモリ素子のスイッチング素子として利用する傾向がある。
ＭＯＳＦＥＴは、多結晶質シリコンで形成された制御ゲートと、ドーピングされた結晶質シリコンで形成されたソース及びドレイン領域とを基本的な構成要素として有するトランジスタである。
ＭＯＳＦＥＴのトランスコンダクタンスは、同じ電圧条件の下では、チャンネル長、ゲート酸化膜厚などに反比例し、表面移動度、ゲート酸化膜の誘電率及びチャンネルの幅には比例する。これらのうち、表面移動度及び酸化膜の誘電率は、材料、すなわち方向性を有するシリコンウエハ、シリコン酸化膜などによって定まる値であるので、高いトランスコンダクタンスを達成するためには、チャンネルの幅と長さとの比（Ｗ／Ｌ ｒａｔｉｏ）を大きくするか、酸化膜厚を薄くすべきである。
しかし、高集積メモリ素子を製造するためには、ＭＯＳＦＥＴの物理的な寸法を縮少すべきであり、これによってゲート、ソース及びドレイン領域の大きさも減少せねばならないが、これによって色々な問題点が発生する。
例えば、制御ゲートの大きさが減少すれば、制御ゲートの断面積が減少してトランジスタに大きい電気的抵抗を誘発する。ソース及びドレイン領域の大きさの減少は、厚さ、すなわち接合深さの減少を誘発して更に大きい電気的抵抗を招くか、ソースとドレイン間の距離が減少するためにソースとドレインとの空乏層がコンタクトする（contacts）パンチスルー現象を誘発して電流の調節を不能にする。また、前記のようなメモリ素子の寸法の減少によって、電流の移動通路であるチャンネルの幅が３０ｎｍ以下に減少すると、電流の円滑な流れが妨害されてメモリ素子を誤動作させる。すなわち、従来のＳｉ ＭＯＳＦＥＴを基本とするメモリ素子では、素子の高集積化に限界がある。
本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであって、メモリ素子の小型化による抵抗の増加がなくて誤動作の少ない炭素ナノチューブを利用した高集積メモリ素子を提供することである。
前記技術的課題を達成するために、本発明は、ソース領域が形成された基板と、前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、前記ナノチューブカラムの外周面に形成されるメモリセルと、前記メモリセルの外周面に形成される制御ゲートと、前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含むことを特徴とする垂直ナノチューブメモリ素子を提供する。
ここで、前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択した材料で形成するのが望ましい。
また、前記ナノチューブカラムは、炭素ナノチューブ、ボロナイトライドナノチューブ、及びガリウムリン酸塩ナノチューブからなるグループから選択されることが望ましい。
また、前記メモリセルは、前記ナノチューブの外周面に形成される第１絶縁膜と、前記第１絶縁膜の外周面に形成される電子貯蔵膜と、前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備するのが望ましい。
ここで、第１及び第２絶縁膜は、シリコンオキシド膜であるのが望ましい。
また、前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜であるのが望ましい。
また、前記電子貯蔵膜は、１００ｎｍ以下の厚さを有するのが望ましく、前記電子貯蔵膜は電子貯蔵物質で充填されるナノドットが配置される多孔膜で形成されるのが望ましい。
また、前記電子貯蔵物質は、シリコンまたはシリコンナイトライドであるのが望ましい。
また、前記多孔膜は、アルミニウムオキシド膜で形成されるのが望ましい。
また、前記ナノドットは、１００ｎｍ以下の径を有するのが望ましい。
本発明は、電子移動チャンネルとしてナノチューブを採用し、これを垂直に整列する構造を採択して高集積の大容量メモリ素子を提供する。
本発明によれば、ナノチューブを利用することにより超高集積メモリを具現できる。本発明を実施することにより、自己組立てを利用して基板上にドーピングなしに超高集積メモリ素子が構成できるので、超高集積工程が単純化できる。
以下、本発明に係るメモリ素子の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係るメモリ素子を示した断面図であり、図２は、当該メモリ素子の一部を切り欠いて示した斜視図である。
図１及び図２に示すように、基板１１はソース領域（Ｓ）１３を含み、基板１１の上面にはソース領域１３と連結されてナノチューブカラム１０（nanotube column）が垂直に位置する。ナノチューブカラム１０の外周面にはメモリセル１９が形成され、形成されたメモリセル１９の外周面には、さらに、制御ゲート１７が形成される。ナノチューブカラム１０とメモリセル１９との上面にはドレイン領域１５が形成される。この構造を有するメモリ素子が基板１１上に複数配列されることにより、ナノチューブカラムアレイが形成される。
基板１１は、アルミニウムオキシド（Ａｌ2Ｏ3）、シリコン（Ｓｉ）、またはメソポーラス（ｍｅｓｏｐｏｒｏｕｓ）で形成するのが望ましく、基板１１にはイオンドーピングによりソース領域１３が形成される。
ナノチューブカラム１０は、炭素ナノチューブ、ボロナイトライド（ＢＮ）ナノチューブ、またはガリウムリン酸塩ナノチューブなどの半導体性ナノチューブを利用して形成することができる。ナノチューブは、電気的な性質によって、ゲート電圧に関係がなく、電流−電圧特性が線形関係を示す金属性ナノチューブと、ゲート電圧に影響されて電流−電圧特性が非線形関係を示す半導体性ナノチューブとに大別される。第１実施形態に係るメモリ素子に採用されるナノチューブは、半導体性ナノチューブであるので、制御ゲート１７に印加されるゲート電圧によってナノチューブカラム１０を通じて移動する電子の流れ、すなわち電流が制御される。
ここで、ナノチューブカラム１０として利用される炭素ナノチューブは、電気放電法、レーザー蒸着法、プラズマ化学気相蒸着法（ＰＥＣＶＤ）、熱化学気相蒸着法（ＴＣＶＤ）、気相合成法などを利用して、各ナノチューブカラム１０のそれぞれの一端部が基板１１上のソース領域１３と接触するように成長する。
ナノチューブカラム１０の外周面にはメモリセル１９が形成される。メモリセル１９はＯＮＯ（Ｏｘｉｄｅ-Ｎｉｔｒｉｄｅ-Ｏｘｉｄｅ）膜で形成できるが、オキシド膜１９ａ、１９ｃは絶縁膜として作用し、ナイトライド膜（窒化膜）１９ｂは電子貯蔵膜として機能する。ＯＮＯ膜はＣＶＤ、または熱処理を通じて形成できる。メモリセル１９の窒化膜１９ｂはシリコンナイトライド（Ｓｉ3Ｎ4）で形成できる。なお、窒化膜１９ｂの代わりにシリコン膜を利用することもできる。また、メモリセル１９の全体厚さは２００ｎｍ未満に、ナイトライド膜１９ｂの厚さは１００ｎｍ以下になるように形成するのが望ましい。
制御ゲート１７は、メモリセル１９の外周面に形成され、ドレイン領域１５はナノチューブカラム１０の他端部に接触するようにナノチューブカラム１０とメモリセル１９との上面に形成される。
図３は、本発明の第２実施形態に係るメモリ素子を示した断面図である。第２実施形態に係るメモリ素子は、図３に示すように、図１及び図２に示された第１実施形態に係るメモリ素子と同じ構造を有するが、メモリセル２９が電子貯蔵物質で充填されたナノドット２８を含む多孔性膜２９ｂで形成された点が第１実施形態と相異する。ここで、２９ａ、２９ｃは、図１及び図２の酸化膜１９ａ、１９ｃと同じ機能を有する膜である。
多孔性膜２９ｂを形成するには、まず、アルミニウム基板を硫酸溶液またはリン酸溶液に浸漬して電気を加えてアノダイジングする（anodize）ことによって、複数のナノドット２８を形成する。そして、ＣＶＤまたはスバッタリング法を利用して、シリコンまたはシリコンナイトライドのような電子貯蔵物質を、ナノドット２８の内部に充填する。これにより、多孔性膜２９ｂは、電子貯蔵膜として機能する。
図４は、本発明の第１実施形態に係るメモリ素子を製造するために基板上に炭素ナノチューブを成長させた炭素ナノチューブアレイを示す写真である。
図５は、本発明の第１実施形態に係るメモリ素子の電流−電圧（Ｉ−Ｖ）特性曲線を示したグラフである。
図５に示すように、ゲート電圧が負の電圧から０Ｖに至るまで、ドレイン電流Ｉdは一定に維持されていて、ゲート電圧が増加する（０Ｖよりも大きくなる）につれてドレイン電流Ｉdは顕著に減少するのが分かる。換言すれば、本発明の第１の実施形体に係るメモリ素子は、超高集積メモリ素子としての動作特性がよく現れているのが分かる。
前記した説明で多くの事項が具体的に記載されているが、これらは本発明の範囲を限定するのではなく、望ましい実施形態の例示として解釈されねばならない。
例えば、本発明の属する技術分野の当業者であれば、本発明の技術的思想によって電子貯蔵膜または電子貯蔵物質で電子を捕獲する特性に優れた他の物質が利用できる。それゆえに、本発明の範囲は、説明された実施形態によって限定されるものではなく、特許請求の範囲に記載された技術的思想によって定められねばならない。
炭素ナノチューブを垂直に配列したナノチューブアレイを利用する小型のトランジスタと、電子を貯蔵するメモリセルとを具備するので、イオンドーピングの要らない単純な工程を通じて超高集積の不揮発性メモリ素子が具現できる。
本発明の第１実施形態に係るメモリ素子の断面図である。 本発明の第１実施形態に係るメモリ素子の一部を切り欠いて示した斜視図である。 本発明の第２実施形態に係るメモリ素子の断面図である。 本発明の第１実施形態に係るメモリ素子を製造するために炭素ナノチューブを基板上に成長させた写真である。 本発明の第１実施形態に係るメモリ素子のＩ−Ｖ特性を示すグラフである
符号の説明
１０ ナノチューブカラム
１１ 基板
１３ ソース領域
１５ ドレイン領域
１７ 制御ゲート
１９ メモリセル
１９ａ、１９ｃ オキシド膜
１９ｂ ナイトライド膜
Ｓ ソース

Claims (8)

  1. ソース領域が形成された基板と、
    前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、
    前記ナノチューブカラムの外周面に形成されるメモリセルと、
    前記メモリセルの外周面に形成される制御ゲートと、
    前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、
    前記メモリセルは、
    前記ナノチューブの外周面に形成される第１絶縁膜と、
    前記第１絶縁膜の外周面に形成される電子貯蔵膜と、
    前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、
    前記電子貯蔵膜は、電子貯蔵物質で充填されるナノドットが配置される多孔膜であることを特徴とするメモリ素子。
  2. 前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成することを特徴とする請求項１に記載のメモリ素子。
  3. 前記ナノチューブカラムは、炭素ナノチューブ、ボロナイトライドナノチューブ、及びガリウムリン酸塩ナノチューブからなるグループから選択されることを特徴とする請求項１に記載のメモリ素子。
  4. 前記第１及び第２絶縁膜は、シリコンオキシド膜であることを特徴とする請求項１に記載のメモリ素子。
  5. 前記電子貯蔵膜は、１００ｎｍ以下の厚さを有することを特徴とする請求項１に記載のメモリ素子。
  6. 前記電子貯蔵物質は、シリコンまたはシリコンナイトライドであることを特徴とする請求項１に記載のメモリ素子。
  7. 前記多孔膜は、アルミニウムオキシド膜であることを特徴とする請求項１に記載のメモリ素子。
  8. 前記ナノドットは、１００ｎｍ以下の径を有することを特徴とする請求項１ないし請求項７のいずれか１項に記載のメモリ素子。
JP2003384459A 2002-11-15 2003-11-14 垂直ナノチューブを利用した不揮発性メモリ素子 Expired - Lifetime JP4047797B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020071041A KR100790859B1 (ko) 2002-11-15 2002-11-15 수직 나노튜브를 이용한 비휘발성 메모리 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007211348A Division JP5307993B2 (ja) 2002-11-15 2007-08-14 垂直ナノチューブを利用した不揮発性メモリ素子

Publications (2)

Publication Number Publication Date
JP2004172616A JP2004172616A (ja) 2004-06-17
JP4047797B2 true JP4047797B2 (ja) 2008-02-13

Family

ID=32171633

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003384459A Expired - Lifetime JP4047797B2 (ja) 2002-11-15 2003-11-14 垂直ナノチューブを利用した不揮発性メモリ素子
JP2007211348A Expired - Lifetime JP5307993B2 (ja) 2002-11-15 2007-08-14 垂直ナノチューブを利用した不揮発性メモリ素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007211348A Expired - Lifetime JP5307993B2 (ja) 2002-11-15 2007-08-14 垂直ナノチューブを利用した不揮発性メモリ素子

Country Status (6)

Country Link
US (1) US6930343B2 (ja)
EP (1) EP1420414B1 (ja)
JP (2) JP4047797B2 (ja)
KR (1) KR100790859B1 (ja)
CN (1) CN1317768C (ja)
DE (1) DE60300477T2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
US7211854B2 (en) * 2003-06-09 2007-05-01 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
US7274064B2 (en) * 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US20050167655A1 (en) 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US7709880B2 (en) * 2004-06-09 2010-05-04 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
JP2008505476A (ja) * 2004-06-30 2008-02-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤによってコンタクトがとられる導電性材料の層を有する電子装置を製造する方法
KR100666187B1 (ko) * 2004-08-04 2007-01-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
US7233071B2 (en) * 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
KR100657910B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
US7598544B2 (en) * 2005-01-14 2009-10-06 Nanotero, Inc. Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same
US8362525B2 (en) * 2005-01-14 2013-01-29 Nantero Inc. Field effect device having a channel of nanofabric and methods of making same
US7535016B2 (en) * 2005-01-31 2009-05-19 International Business Machines Corporation Vertical carbon nanotube transistor integration
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7838943B2 (en) * 2005-07-25 2010-11-23 International Business Machines Corporation Shared gate for conventional planar device and horizontal CNT
US7352607B2 (en) 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
EP1763037A1 (en) 2005-09-08 2007-03-14 STMicroelectronics S.r.l. Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof
DE102005046427B4 (de) * 2005-09-28 2010-09-23 Infineon Technologies Ag Leistungstransistor mit parallelgeschalteten Nanodrähten
KR100723412B1 (ko) * 2005-11-10 2007-05-30 삼성전자주식회사 나노튜브를 이용하는 비휘발성 메모리 소자
KR100695167B1 (ko) * 2006-01-04 2007-03-14 삼성전자주식회사 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
GB0611557D0 (en) * 2006-06-12 2006-07-19 Univ Belfast Nanostructured systems and a method of manufacture of the same
KR100749751B1 (ko) 2006-08-02 2007-08-17 삼성전자주식회사 트랜지스터 및 그 제조 방법
KR100806129B1 (ko) 2006-08-02 2008-02-22 삼성전자주식회사 탄소 나노 튜브의 형성 방법
KR100745769B1 (ko) * 2006-09-11 2007-08-02 삼성전자주식회사 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자
WO2008069485A1 (en) * 2006-12-05 2008-06-12 Electronics And Telecommunications Research Institute The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
KR100820174B1 (ko) 2006-12-05 2008-04-08 한국전자통신연구원 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법
US9806273B2 (en) * 2007-01-03 2017-10-31 The United States Of America As Represented By The Secretary Of The Army Field effect transistor array using single wall carbon nano-tubes
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
US8546863B2 (en) 2007-04-19 2013-10-01 Nxp B.V. Nonvolatile memory cell comprising a nanowire and manufacturing method thereof
KR100866966B1 (ko) 2007-05-10 2008-11-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지
EP2166571B1 (en) * 2007-05-24 2017-08-30 National Institute of Advanced Industrial Science and Technology Memory device and its reading method
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
WO2009072983A1 (en) * 2007-12-07 2009-06-11 Agency For Science, Technology And Research Memory cell and methods of manufacturing thereof
US20110012090A1 (en) * 2007-12-07 2011-01-20 Agency For Science, Technology And Research Silicon-germanium nanowire structure and a method of forming the same
KR101002336B1 (ko) * 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US20110117149A1 (en) * 2008-07-07 2011-05-19 Nanunanu Ltd. Inorganic nanotubes
KR20110042178A (ko) * 2008-07-09 2011-04-25 큐나노 에이비 나노구조 메모리 디바이스
KR101061150B1 (ko) * 2009-05-22 2011-08-31 서울대학교산학협력단 발광 디바이스와 이의 제조 방법
US8350360B1 (en) 2009-08-28 2013-01-08 Lockheed Martin Corporation Four-terminal carbon nanotube capacitors
US8405189B1 (en) * 2010-02-08 2013-03-26 Lockheed Martin Corporation Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors
TWI476948B (zh) * 2011-01-27 2015-03-11 Hon Hai Prec Ind Co Ltd 外延結構及其製備方法
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
KR102220842B1 (ko) * 2012-03-31 2021-03-02 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
CN102931237B (zh) * 2012-10-10 2015-07-22 哈尔滨工程大学 垂直非对称环栅mosfet器件的结构及其制造方法
US9917169B2 (en) * 2014-07-02 2018-03-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US10222346B2 (en) * 2017-01-09 2019-03-05 National Research Council Of Canada Decomposable S-tetrazine based polymers for single walled carbon nanotube applications
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392547B2 (ja) * 1994-11-21 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
JPH102002A (ja) * 1996-06-17 1998-01-06 Daiwa:Kk 排水桝と排水桝の内底形成方法
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
AU3698100A (en) * 1999-02-12 2000-08-29 Board Of Trustees Of Michigan State University Nanocapsules containing charged particles, their uses and methods of forming thesame
JP2001077219A (ja) * 1999-06-29 2001-03-23 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100343210B1 (ko) * 1999-08-11 2002-07-10 윤종용 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP4112358B2 (ja) * 2000-07-04 2008-07-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 電界効果トランジスタ
EP1314189B1 (en) * 2000-08-22 2013-02-27 President and Fellows of Harvard College Electrical device comprising doped semiconductor nanowires and method for its production
KR100393189B1 (ko) * 2001-01-10 2003-07-31 삼성전자주식회사 탄소나노튜브를 이용한 ｍｒａｍ 및 그 제조 방법
JP5165828B2 (ja) * 2002-02-09 2013-03-21 三星電子株式会社 炭素ナノチューブを用いるメモリ素子及びその製造方法
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Also Published As

Publication number Publication date
JP5307993B2 (ja) 2013-10-02
DE60300477T2 (de) 2006-02-23
US20040095837A1 (en) 2004-05-20
JP2007329500A (ja) 2007-12-20
KR100790859B1 (ko) 2008-01-03
JP2004172616A (ja) 2004-06-17
KR20040043043A (ko) 2004-05-22
EP1420414B1 (en) 2005-04-06
DE60300477D1 (de) 2005-05-12
EP1420414A1 (en) 2004-05-19
CN1501503A (zh) 2004-06-02
CN1317768C (zh) 2007-05-23
US6930343B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP4047797B2 (ja) 垂直ナノチューブを利用した不揮発性メモリ素子
US6743681B2 (en) Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US10211223B2 (en) Vertical ferroelectric memory device and a method for manufacturing thereof
EP1341184B1 (en) Memory device utilizing carbon nanotubes and method of fabricating the memory device
US7170110B2 (en) Semiconductor device and method for fabricating the same
US20130221425A1 (en) Nonvolatile memory device and method for fabricating the same
US7268407B2 (en) Schottky barrier tunnel single electron transistor and method of manufacturing the same
JP2007511090A (ja) ３つの電気絶縁電極を有するトランジスタ及びトランジスタの形成方法
JP2006237577A (ja) 不揮発性メモリ素子及びその製造方法
TW201133846A (en) Dual dielectric tri-gate field effect transistor
EP1724785A1 (en) A nanowire-based memory capacitor and memory cell and methods for fabricating them
JPWO2019065208A1 (ja) 半導体装置
JP2005268808A (ja) メモリ素子およびその製造方法
JP5459993B2 (ja) キャパシタレスｄｒａｍ、その製造及び動作方法
KR100450825B1 (ko) 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
US11257899B2 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
KR20210119199A (ko) 전자 소자 및 그 제조방법
KR20130007062A (ko) 그래핀의 히스테리시스 특성을 이용한 불휘발성 메모리 소자와 그 제조 및 동작방법
US20110260240A1 (en) Semiconductor Device
KR102131900B1 (ko) 저전압 구동 스위칭소자 및 이의 제조 방법
TW427003B (en) Manufacturing method of crown type DRAM capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070814

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4047797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term