JP4047252B2 - 薄膜構造体の製造方法 - Google Patents

薄膜構造体の製造方法 Download PDF

Info

Publication number
JP4047252B2
JP4047252B2 JP2003316950A JP2003316950A JP4047252B2 JP 4047252 B2 JP4047252 B2 JP 4047252B2 JP 2003316950 A JP2003316950 A JP 2003316950A JP 2003316950 A JP2003316950 A JP 2003316950A JP 4047252 B2 JP4047252 B2 JP 4047252B2
Authority
JP
Japan
Prior art keywords
layer
coil
conductive
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003316950A
Other languages
English (en)
Other versions
JP2005025909A (ja
Inventor
久幸 矢澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003316950A priority Critical patent/JP4047252B2/ja
Priority to US10/858,999 priority patent/US7370406B2/en
Priority to CN200410045258.XA priority patent/CN1256718C/zh
Priority to GB0412725A priority patent/GB2403733B/en
Publication of JP2005025909A publication Critical patent/JP2005025909A/ja
Application granted granted Critical
Publication of JP4047252B2 publication Critical patent/JP4047252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y10T29/49064—Providing winding by coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Magnetic Heads (AREA)

Description

本発明は、導電層の上に導電性の隆起部が積層され、前記導電層上に形成された絶縁層によって、前記隆起部の周囲が囲まれている薄膜構造体に係り、特に機械的衝撃などに対する耐性の強い薄膜構造体の製造方法に関する。
図４０は、従来の薄膜構造体を示す断面図である。この薄膜構造体では、例えば、インダクティブ磁気ヘッドのコイル層から延びるリード層または磁気抵抗効果素子の電極層から延びるリード層と接続されている導電層２が絶縁層１の上に形成されている。導電層２の上には、金属膜３を介して隆起部（バンプ）４が形成されている。隆起部（バンプ）４の周囲にはＡｌ2Ｏ3やＳｉＯ2からなる絶縁層５が形成され、隆起部（バンプ）４の上面は絶縁層５の表面に露出している。なお、金属膜３は隆起部４をメッキ形成するときに電流を供給するための通電層の残りである。
隆起部４は金属膜３に接続される基底部４ａとこの基底部４ａの上に積層される上層部４ｂを有している。上層部４ｂの側縁部は基底部４ａの側縁部よりも外側に張り出し延出部４ｃとなっている。隆起部４の上面には、金属材料製の金属パット６が形成されている。
図４１から図４５は、従来の薄膜構造体の製造方法を示す断面図である。
まず、図４１に示される工程では、絶縁層１の上に導電層２をメッキ法によって形成する。次に、導電層２の上から絶縁層１の上にかけて、隆起部４をメッキ形成するための通電層７をスパッタ法を用いて成膜する。さらに、通電層７の上に、バンプ形成用のレジストＲを積層し、隆起部４が形成される部分に開口部Ｒａを形成する。なお、通電層７は図の右方向（矢印方向）に延長され、その端部から電流が供給できるようにされている。
次に図４２に示される工程では、レジスト層Ｒの開口部Ｒａに露出した通電層７の上に、Ｎｉ、Ａｕ、ＣｕまたはＣｕを含む導電性材料を等方メッキして、隆起部４を形成する。隆起部４の高さＨ１は、例えば、４０μｍである。
隆起部４を形成した後、レジストＲを除去して、図４３の状態にする。次に、隆起部４の周囲の通電層７をイオンミリングなどによって除去する。このとき、隆起部４の上層部４ａの下になる通電層７は残されて図４４に示される金属膜３になる。
通電層７を除去した後、図４５に示されるように、導電層２および隆起部４上にＡｌ2Ｏ3やＳｉＯ2などからなる絶縁層５を成膜する。
次に、隆起部４が絶縁層５の表面に露出するまで、例えば、図のＡ−Ａ線まで、絶縁層５を研磨し、金属パット６を形成すると、図４０に示された薄膜構造体の形成が終了する。
また、特許文献５には、隆起部４の下に他のリード導体２８を配置することにより、配線の高密度化を図ることができることが記載されている。 このような、薄膜構造体及びその製造方法は以下に示す特許文献１ないし５に記載されている。
特開平１１−１００６９０号公報（第３頁、図１） 特開平９−７３６０８号公報（第３頁、図３） 特開２０００−１４９２２１号公報（第３頁、図８） 特開昭５８−号１７９９２２公報（第１頁、第２頁、第２図、第３図） 特開平４−２１９１９号公報（第４頁、第５頁、第５図、第６図） 特開２００３−１２３２０８号公報（第４頁、第５頁、図１〜図８）
上述した従来の薄膜構造体は、以下に示す問題を有していた。
図４３に示された工程において、レジスト層Ｒを除去すると、隆起部４の上層部４ｂの延出部４ｃの下に空間Ｓができる。図４５に示された工程における絶縁層５の成膜時には、空間Ｓは、延出部４ｃの影になるために絶縁層５が形成されず空洞になる。このように、隆起部４の延出部４ｃの下の空間Ｓが空洞のままであると、絶縁層５の機械的強度が低下し、図４５の研磨工程時において絶縁層５に点線で示されるようなヒビ割れＣが生じやすくなる。絶縁層５にヒビ割れＣが生じると薄膜構造体の耐蝕性が著しく低下するとともに、配線の断線をまねく。
また、特許文献４には、導体（隆起部）のオーバーハング部（延出部）を削って除去する（図４４の一点鎖線Ｅに沿って削る）ことで影になる領域をなくし、導体（隆起部）の全周囲に絶縁層が形成される構造が記載されている。しかし、導体（隆起部）を削る工程を有すると、製造工程が複雑化するだけてなく、導体（隆起部）の体積が減少し、電気抵抗が増大するという問題が生じる。また、導体（隆起部）の体積のバラツキが大きくなり、電気抵抗がバラつく。
また、特許文献６に記載されている薄膜構造体は、下部パット３Ａおよび上部パット３Ｂをメッキ形成するための電流を供給することが難しく、さらなる改良を必要としていた。
本発明は上記従来の課題を解決するためのものであり、基底部と、前記基底部よりも外側に張りだしている延出部を含む上層部を有する隆起部を備え、しかも前記基底部の全周囲において、前記絶縁層が前記延出部の下にも存在する薄膜構造体の製造方法を提供することを目的とする。
本発明の薄膜構造体の製造方法は以下の工程を有することを特徴とするものである。
共通の導電層の上に導電性の基底部、及び、導電性の通電部を同時にめっき形成する工程、
前記基底部、及び、前記通電部の全周に絶縁層を形成する工程、
同じ研磨工程により、前記基底部の上面、及び前記通電部の上面を前記絶縁層の表面から、露出させる工程、
前記通電部の上面から電流を供給して、前記基底部の上にメッキ可能な材料を自由メッキ成長させて上層部を形成し、前記上層部の膜厚方向に垂直な断面の面積を、前記上層部の上方に向かうにつれて徐々に小さくし、かつ、前記上層部の側縁部が前記基底部の側縁部よりも外側に張りだした延出部を形成する工程、
前記上層部の周囲に絶縁層を形成する工程。
本発明では、前記通電部の上面から電流を供給し、前記導電層を経由して前記基底部の上に上層部をメッキ形成する。このため、前記通電部を前記基底部の近くに必要最小限の大きさで形成することができ、あとでこの通電部を除去する必要がない。したがって、上層部のメッキ形成後に、前記基底部の全周囲に形成された前記絶縁層を取り除く必要もなくなり、前記隆起部の延出部の下にも、前記絶縁層が存在している薄膜構造体を製造することができる。
本発明の製造方法によって形成された薄膜構造体は、前記隆起部の周囲における機械的強度が向上し、前記絶縁層にヒビ割れが生じにくく、耐蝕性が向上したものである。
また、本発明では、前記上層部を形成するとき、自由メッキ成長させるだけなので、隆起部の体積のバラツキが少なくなり、電気抵抗のバラつきを低減できる。
なお、前記通電部の上面、及び、前記基底部の上面を前記絶縁層の表面に露出させたのち、前記通電部の上面に接続される引き出し層を形成することが好ましい。
なお、ここで自由メッキ成長とは、側面や上面を規制しないでメッキ成長させることである。
また、前記導電層の上に前記基底部、及び、前記通電部を形成する前に、
前記導電層の側方に、他のリード層を、前記導電層と同時に形成する工程、を有し、
前記上層部の工程時、前記上層部の前記延出部を前記他のリード層と重なる位置まで張り出させることにより、前記導電層の側方であって、前記隆起部の前記延出部の下方に他のリード層が設けられ、配線を高密度化できる薄膜構造体を形成することができる。
しかも、前記絶縁層が、前記基底部の全周囲において、前記延出部の下にも存在しているので、前記導電層の側方に他のリード層を設けるために、前記基の幅寸法を小さくしても、前記隆起部の周囲における機械的強度を維持することができる。
以上詳細に説明した本発明によれば、前記隆起部の延出部の下にも、前記絶縁層が存在しているため、前記隆起部の周囲における機械的強度が向上する。したがって、前記絶縁層にヒビ割れが生じにくくなり薄膜構造体の耐蝕性が向上するとともに配線の断線を防ぐことができる。
また、前記隆起部の上層部には、側縁部か前記基底部の側縁部よりも外側に張りだしている延出部が形成されているため、前記隆起部の体積を維持して、電気抵抗の増加を防ぐことができる。
図１は、本発明の薄膜構造体を電極の引き出しに用いた磁気ヘッドを搭載したスライダ３０のトレーリング側端面３１の構造を示す部分平面図である。なおスライダ３０の図示上面が記録媒体との対向面である。
図１に示すスライダ３０は、アルミナ−チタンカーバイト（Ａｌ2Ｏ3−ＴｉＣ）などのセラミック材料で形成されており、そのトレーリング側端面３１上には、記録媒体との対向面側に薄膜磁気ヘッド３２が積層形成されている。
薄膜磁気ヘッド３２は、再生用のＭＲヘッドと記録用のインダクティブヘッドとが積層されたいわゆる複合型薄膜磁気ヘッドである。
図１に示すように、スライダ３０のトレーリング側端面３１上には、４つのリード層３３ないし３６がメッキ形成されている。このうちリード層３３及び３４は、インダクティブヘッドを構成するコイル層と導通接続されたコイルリード層である。図１に示すように第２のコイルリード層３４は、その終端部（外部接続端部）において、第２のコイルリード層３４上に直接あるいは間接的にメッキ形成された隆起部８７を介して外部接続用端子３８に導通接続されている。第１のコイルリード層３３の終端部（外部接続端部）も第２のコイルリード層３４と同様に外部接続用端子に隆起部を介して導通接続されている。
図１に示すリード層３５及び３６は、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層であり、電極リード層３６の終端部（外部接続端部）は、その上に直接にあるいは間接的にメッキ形成された隆起部３９を介して外部接続用端子４０に導通接続されている。なお電極リード層３５の終端部（外部接続端部）も、電極リード層３６と同様に外部接続用端子に隆起部（バンプ）を介して導通接続されている。
図２は図１に示す薄膜磁気ヘッド３２を２−２線から切断したときの部分縦断面図である。
まず薄膜磁気ヘッド３２を構成する各層について説明する。図２に示すように、スライダ３０上には、アルミナアンダーコート膜４１が形成され、さらにその上に、パーマロイ（ＮｉＦｅ合金）などの磁性材料で形成された下部シールド層４２が形成されている。
図２に示すように下部シールド層４２上には、アルミナなどの下部ギャップ層４３を介して記録媒体との対向面に露出する磁気抵抗効果素子４４が形成されている。磁気抵抗効果素子４４は、スピンバルブ膜に代表されるＧＭＲ素子やＡＭＲ素子であり、磁気抵抗効果素子４４が外部磁界の影響を受けることによる電気抵抗値の変化を用いて記録媒体に記録された磁気信号が再生される。
磁気抵抗効果素子４４には、トラック幅方向（図示Ｘ方向）の両側からハイト方向後方（図示Ｙ方向）に向けて広がる電極層４５が接続されている。
図２に示すように電極層４５及び磁気抵抗効果素子４４の上にはアルミナなどで形成された上部ギャップ層４６を介して上部シールド層(下部コア層)４７が形成されている。上部シールド層４７は例えばパーマロイ（ＮｉＦｅ合金）などの磁性材料で形成されている。なお下部シールド層４２から上部シールド層（下部コア層）４７までが再生用のＭＲヘッドである。
この実施形態では上部シールド層４７が、インダクティブヘッドの下部コア層としても機能している。なお上部シールド層と下部コア層とを別々に形成してもよい。かかる場合、上部シールド層と下部コア層間に絶縁層を介在させる。
図２に示すように下部コア層４７上には、記録媒体との対向面からハイト方向後方に向けて所定の長さ寸法で磁極部４８が形成されている。磁極部４８はトラック幅方向（図示Ｘ方向）への幅寸法がトラック幅Ｔｗで形成されている。トラック幅Ｔｗは、例えば０．５μｍ以下で形成される。
図２に示す実施形態では、磁極部４８は、下部磁極層４９、ギャップ層５０、および上部磁極層５１の３層膜の積層構造で構成されている。以下、磁極層４９、５１およびギャップ層５０について説明する。
図２に示すように、下部コア層４７上には磁極部４８の最下層となる下部磁極層４９がメッキ形成されている。下部磁極層４９は、下部コア層４７と磁気的に接続されており、下部磁極層４９は、下部コア層４７と同じ材質でも異なる材質で形成されていてもどちらでもよい。また単層膜でも多層膜で形成されていてもどちらでもよい。
また図２に示すように下部磁極層４９上には、非磁性のギャップ層５０が積層されている。
ギャップ層５０は非磁性金属材料で形成されて、下部磁極層４９上にメッキ形成されることが好ましい。非磁性金属材料として、ＮｉＰ、ＮｉＲｅＰ、ＮｉＰｄ、ＮｉＷ、ＮｉＭｏ、ＮｉＲｈ、ＮｉＲｅ、Ａｕ、Ｐｔ、Ｒｈ、Ｐｄ、Ｒｕ、Ｃｒのうち１種または２種以上を選択することが好ましく、ギャップ層５０は、単層膜で形成されていても多層膜で形成されていてもどちらであってもよい。
次にギャップ層５０上には、後述する上部コア層６０と磁気的に接続する上部磁極層５１がメッキ形成されている。なお上部磁極層５１は、上部コア層６０と同じ材質で形成されていてもよいし、異なる材質で形成されていてもよい。また単層膜でも多層膜で形成されていてもどちらでもよい。
上記したようにギャップ層５０が、非磁性金属材料で形成されていれば、下部磁極層４９、ギャップ層５０および上部磁極層５１を連続してメッキ形成することが可能になる。
また図２に示すように下部コア層４７上には記録媒体との対向面からハイト方向（図示Ｙ方向）に離れた位置にＧｄ決め絶縁層５２が形成されている。
次に図２に示すように磁極部４８よりもハイト側における下部コア層４７上には、Ａｌ2Ｏ3、ＳｉＯ2などからなるコイル絶縁下地層５３が形成されている。 図２に示すようにコイル絶縁下地層５３上には、例えばＣｕなどの電気抵抗の低い導電性材料で形成された第１のコイル層５４がメッキ形成されている。
図２に示すように、第１のコイル層５４は、その巻き中心部５４ａが、下部コア層４７上に磁気的に接続されたバックギャップ層５５よりもハイト方向（図示Ｙ方向）後方に位置し、巻き中心部５４ａを中心として螺旋状にパターン形成されている。
図２に示すように、第１のコイル層５４の上面は、上部磁極層５１と上部コア層６０との接合面を基準平面Ｄとしたときに、基準平面Ｄよりも低い位置に形成されている。
またこの実施形態では第１のコイル層５４の各導体部のピッチ間は、絶縁材料によるコイル絶縁層５７によって塞がれている。図２に示すようにコイル絶縁層５７の上面５７ａは、基準平面Ｄと同一面となって平坦化されている。
さらにコイル絶縁層５７の上面５７ａには、螺旋状にパターン形成された第２のコイル層５８がメッキ形成されている。第２のコイル層５８も第１のコイル層５４と同じようにＣｕなどの低い電気抵抗を有する導電材料によって形成されている。なお第２のコイル層５８は、その巻き方向が第１のコイル層５４のそれとは逆にされている。
第２のコイル層５８上は、レジスト材料などの有機絶縁材料で形成された絶縁層５９によって覆われている。さらに絶縁層５９上には例えばフレームメッキ法などで形成された上部コア層６０がパターン形成されている。上部コア層６０の先端部６０ａは上部磁極層５１上に磁気的に接続され、上部コア層６０の基端部６０ｂはバックギャップ層５５上に磁気的に接続されている。
さらに上部コア層６０上は、アルミナなどによる保護層６１によって覆われている。
次に、本発明の薄膜構造体の実施の形態である第１のコイル層５４と一体にメッキ形成された第２のコイルリード層３４の外部接続端部３４ａ上における導通接続構造について説明する。
図３は、図１に示す３−３線から切断した本発明における薄膜構造体の実施の形態の部分断面図である。
図３に示す第２のコイルリード層３４の外部接続端部３４ａは本発明の導電層であり、下部コア層４７の周囲に形成された絶縁層７１上に形成されている。その上に、導電性材料からなる隆起部（バンプ）８７が設けられている。
隆起部（バンプ）８７は、外部接続端部３４ａ上にメッキ形成されてコイル絶縁層５７を貫通する基底部８１と、基底部８１の上に積層されている上層部８６を有している。上層部８６は、その中心部から第１層８２、第２層８３、第３層８４、第４層８５からなる多層構造を有している。ここで、第１層８２は第２のコイル層５８と同じ材料、第２層８３は上部コア層６０のメッキ下地層と同じ材料、第３層８４は上部コア層６０と同じ材料、第４層８５はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって形成されている。ただし、上層部８６はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料からなる単層構造であってもかまわない。
基底部８１は第１のコンタクト部６２と同じ材料で形成されている。基底部８１の上面８１ａは、コイル絶縁層５７の上面５７ａと同一面上で形成されている。
上層部８６の周囲には、保護層６１が形成されており、上層部８６は保護層６１を貫通している。上層部８６は保護層６１の上面６１ａから露出して形成されており、保護層６１上に形成された外部接続用端子３８と導通接続されている。
また、外部接続端部３４ａの上には、コイル絶縁層５７を貫通する金属層８８が形成されている。この金属層８８は、上層部８６をメッキ形成するときに電流の供給路となる通電部として機能するものである。金属層８８の上面８８ａも、コイル絶縁層５７の上面５７ａと同一面上で形成されている。
なお図３では、第２のコイルリード層３４の外部接続端部３４ａにおける導通接続構造について説明したが、図１に示す第１のコイルリード層３３の外部接続端部３３ｂにおける導通接続構造も図３と同じである。すなわち第１のコイルリード層３３の上には基底部と上層部からなる隆起部がメッキ形成され、隆起部上には外部接続用端子３８が形成されている。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層である図１に示すリード層３５及び３６の終端部（外部接続端部）における導通接続構造も図３と同様にできる。
上層部８６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積は、上層部８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなっており、かつ、上層部８６には、側縁部８６ａが基底部８１の側縁部８１ｂよりも外側に張りだしている延出部８６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部８６ｂの下にも存在している。
なお、コイル絶縁層（絶縁層）５７は、基底部８１の全周囲において、延出部８６ｂの下に存在している。
図４は、図１に示す４−４線から切断した本発明における薄膜構造体の実施の形態の部分断面図である。
図４においても、上層部８６には、側縁部８６ａが基底部８１の側縁部８１ｂよりも外側に張りだしている延出部８６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部８６ｂの下にも存在している。
本発明では、隆起部８７の延出部８６ｂの下にも、コイル絶縁層（絶縁層）５７が存在しているため、隆起部８７の周囲における機械的強度が向上する。したがって、保護層（絶縁層）６１にヒビ割れが生じにくくなり導通接続構造の耐蝕性が向上する。
また、隆起部８７の上層部８６には、側縁部８６ａが基底部８１の側縁部８１ｂよりも外側に張りだしている延出部８６ｂが形成されているため、隆起部８７の体積を維持して、電気抵抗の増加を防ぐことができる。
なお、本実施の形態では、コイル絶縁層（絶縁層）５７が基底部８１の側縁部８１ｂに接している。すなわち、隆起部８７の延出部８６ｂの下の全領域に、コイル絶縁層（絶縁層）５７が存在することになり、隆起部８７の周囲における機械的強度が向上している。
図５は、参考例の薄膜構造体の形態の部分断面図である。
図５に示す第２のコイルリード層３４の外部接続端部３４ａは本発明の導電層であり、下部コア層４７の周囲に形成された絶縁層７１上に形成されている。その上に、導電性材料からなる隆起部（バンプ）９４が設けられている。
隆起部（バンプ）９４は、外部接続端部３４ａ上にスパッタ成膜されたメッキ下地層９１と、コイル絶縁層５７を貫通する第１層９２と、第１層９２の上に積層された第２層９３を有している。第１層９２は上部コア層６０と同じ材料、第２層９３はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって形成されている。ただし、第１層９２の形成が省略され、隆起部（バンプ）９４がＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料からなる単層構造であってもかまわない。
図５に示される隆起部（バンプ）９４では、第１層９２のコイル絶縁層５７に囲まれている部分が基底部９５であり、基底部９５の上の部分が上層部９６である。
上層部９６の周囲には、保護層６１が形成されており、上層部９６は保護層６１を貫通している。上層部９６は保護層６１の上面６１ａから露出して形成されており、保護層６１上に形成された外部接続用端子３８と導通接続されている。
また、コイル絶縁層５７には、開孔部５７ｂが形成されている。上層部９６をメッキ形成するとき、開孔部５７ｂから露出する外部接続端部３４ａから電流を供給する。
図５に示される導通接続構造も、第２のコイルリード層３４の外部接続端部３４ａにおける導通接続構造や第１のコイルリード層３３の外部接続端部３３ｂにおける導通接続構造として用いることができる。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層である図１に示すリード層３５及び３６の終端部（外部接続端部）における導通接続構造も図５と同様にできる。
上層部９６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積は、上層部９６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなっており、かつ、上層部９６には、側縁部９６ａが基底部９５の側縁部９５ａよりも外側に張りだしている延出部９６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部９６ｂの下にも存在している。
なお、コイル絶縁層（絶縁層）５７は、基底部９５の全周囲において、延出部の下に存在している。
図６は、図５に示す導通接続構造（薄膜構造体）のＸ−Ｚ平面に平行な断面図である。
図６においても、上層部９６には、側縁部９６ａか基底部９５の側縁部９５ａよりも外側に張りだしている延出部９６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部９６ｂの下にも存在している。
隆起部９４の延出部９６ｂの下にも、コイル絶縁層（絶縁層）５７が存在しているため、隆起部９４の周囲における機械的強度が向上する。したがって、保護層（絶縁層）６１にヒビ割れが生じにくくなり導通接続構造の耐蝕性が向上する。
また、隆起部９４の上層部９６には、側縁部９６ａか基底部９５の側縁部９５ａよりも外側に張りだしている延出部９６ｂが形成されているため、隆起部９４の体積を維持して、電気抵抗の増加を防ぐことができる。
なお、本形態では、コイル絶縁層（絶縁層）５７が基底部９５の側縁部９５ａに接している。すなわち、隆起部９４の延出部９６ｂの下の全領域に、コイル絶縁層（絶縁層）５７が存在することになり、隆起部９４の周囲における機械的強度が向上している。
図３及び図４に示される導通接続構造（薄膜構造体）の製造方法を説明する。
図７ないし図１７は、図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための図である。それぞれの図面において、左図は導通接続構造（薄膜構造体）を上から見た平面図、右図は左図を一点鎖線で切断して矢印方向から見た断面図である。
図３及び図４に示される導通接続構造（薄膜構造体）の形成は、図１及び図２に示されるインダクティブヘッドの形成と同時になされる。
図７に示す工程は、図２に示されるインダクティブヘッドの下部コア層４７を形成後、下部コア層４７の周囲に絶縁層７１を形成し、この絶縁層７１の上に、図１に示す第２のコイルリード層３４を形成している。第２のコイルリード層３４は、図２に示される第１のコイル層５４と同じ材料を用いて、第１のコイル層５４と同時にメッキ形成される。
第２のコイルリード層３４の外部接続端部３４ａが本発明の導電層であり、外部接続端部３４ａの上に、導通接続構造（薄膜構造体）を構成する層が順次積層されていく。
次に、図８に示される工程では、基底部８１及び金属層８８をめっき形成する。基底部８１及び金属層８８は、図２に示される第１のコンタクト部６２と同じ材料，例えばＮｉ，Ｃｕ，Ａｕなどを用いて、第１のコンタクト部６２と同時にメッキ形成される。なお、第１のコンタクト部６２は、第１のコイル層５４の巻き中心部５４ａと第２のコイル層５８の巻き中心部５８ａ間を導通接続するものである。また、金属層８８は、上層部８６をメッキ形成するときに電流の供給路となる通電部として機能するものである。
次に、図９に示される工程では、絶縁層７１、外部接続端部３４ａ、基底部８１及び金属層８８の上に、コイル絶縁層５７をスパッタ成膜する。コイル絶縁層５７は、図２に示されるコイル絶縁層５７と同じものであり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。
次に、図１０に示される工程では、コイル絶縁層５７を、ＣＭＰ加工技術を用いて研磨し、基底部８１及び金属層８８の上面を露出させる。コイル絶縁層５７の上面と基底部８１及び金属層８８の上面は平坦化された同一面になり、この同一面は基準平面Ｄに一致する。なお、コイル絶縁層５７の膜厚ｔ１は１μｍ以下である。
次に、図１１に示される工程では、基底部８１の上に、図２に示される第２のコイル層５８と同じ材料を用いて、第２のコイル層５８と同時に、第１層８２をフレームメッキ形成する。
次に、図１２に示される工程では、第１層８２の上に、図２に示される上部コア層６０をメッキ形成するためのメッキ下地層と同じ材料を用いて、このメッキ下地層と同時に、第２層８３をスパッタ成膜する。同時に、金属層８８の上にもメッキ下地層と同じ材料を用いて、通電用膜１００をスパッタ成膜する。通電用膜１００は、第２層８３と分離されており、金属層８８にメッキ用の電流を供給するための引出し層として用いることができる。
次に、図１３に示される工程では、第２層８３の上に、図２に示される上部コア層６０と同じ材料を用いて、上部コア層６０と同時に、第３層８４をフレームメッキ形成する。このとき、通電用膜１００を引出し層として用いて、金属層８８の上面から外部接続端部３４ａを経由して、メッキ用の電流を供給することができる。
次に、図１４に示される工程では、第３層８４の上に、ＣｕやＡｕなど電気抵抗の小さな材料によって第４層８５をメッキ形成する。レジストＲ１は第３層８４から距離をあけて形成されており、第４層８５は導電性材料を自由メッキ成長する。第４層８５のメッキ形成時の膜厚ｔ２は４０μｍである。このときにも、通電用膜１００を引出し層として用いて、金属層８８の上面からメッキ用の電流を供給することができる。
図１１ないし図１４に示される工程を経て、中心部から第１層８２、第２層８３、第３層８４、第４層８５からなる多層構造を有する上層部８６が形成される。
ただし、基底部８１の上に直接、導電性材料を自由メッキ成長させることによって、単層の上層部を形成してもよい。
なお、図１１の工程で第２のコイル層５８のメッキ下地層を残しておいて、これを引出し層として用いて、第２層８３、第３層８４、及び第４層８５のメッキ形成時のメッキ用の電流を供給することもできる。
第４層８５を自由メッキ成長によって形成することによって、上層部８６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積が、上層部８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。
また、上層部８６には、側縁部８６ａか基底部８１の側縁部８１ｂよりも外側に張りだしている延出部８６ｂが形成され、コイル絶縁層（絶縁層）５７が、基底部８１の全周囲において延出部８６ｂの下に存在するようになる。
次に、図１５に示される工程では、レジスト層Ｒ１を除去した後、通電用膜１００をイオンミリングなどによって除去する。
次に、図１６に示される工程では、コイル絶縁層５７、金属層８８、上層部８６及びの上に、保護層６１をスパッタ成膜する。保護層６１は、図２に示される保護層６１と同じものであり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。
さらに、保護層６１を、研削・ポリッシュ加工し、上層部８６の上面を露出させる。保護層６１の上面と上層部８６の上面は平坦化された同一面になる。なお、保護層６１及び上層部８６の膜厚ｔ３は約３０μｍである。
次に、上層部９６の上面６１ａ上に外部接続用端子３８を形成して図１７の状態にすると図３及び図４に示される導通接続構造が得られる。
上述した製造方法では、図１２ないし図１４にしめされる工程において、金属層８８（通電部）の上面から電流を供給して、基底部８１の上に上層部８６をメッキ形成し隆起部８７を形成する。このため、金属層８８（通電部）を基底部８１の近くに形成することができ、あとでこの金属層８８（通電部）を除去する必要がない。したがって、上層部８６のメッキ形成後に、基底部８１の全周囲に形成されたコイル絶縁層５７を取り除く必要もなくなり、隆起部８７の延出部８６ｂの下にも、コイル絶縁層５７が存在している導通接続構造（薄膜構造体）を製造することができる。
この製造方法によって形成された導通接続構造（薄膜構造体）は、隆起部８７の周囲における機械的強度が向上し、保護層６１にヒビ割れが生じにくく、耐蝕性が向上したものである。特に、図１６に示される研削工程における保護層６１のヒビ割れの発生を低減できる。
また、上層部８６の第４層８５を形成するとき、自由メッキ成長させるだけなので、隆起部８７の体積のバラツキが少なくなり、電気抵抗のバラつきを低減できる。
なお、上述した製造方法によれば、上層部８６の膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積が、上層部８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。すなわち、上層部８６の側面が曲面または傾斜面になる。
すると、図１６に示される工程で、保護層６１を成膜するときに、保護層６１を成膜膜厚ｔ４を小さくできる。具体的には、保護層６１の成膜膜厚ｔ４を３５μｍ〜４０μｍで形成でき、生産効率を向上できる。
これに対して、図１８に示されるように、第４層１１０もフレームメッキ法によって形成した上層部１１１を有する隆起部１１２では、次の様な問題が生じる。第４層１１０をフレームメッキ法によって形成すると、図１８に示されるように、第４層１１０の側面１１０ａがコイル絶縁層５７の上面に対する垂直面になる。第４層１１０の側面１１０ａが垂直面になると、保護層６１を成膜するときに第４層１１０の側面１１０ａの周囲のスパッタ成膜速度が低下し、保護層６１の表面に凹み６１ｂが生じる。従って、保護層６１を成膜するときに、コイル絶縁層５７の上面から凹み６１ｂまでの距離ｔ５が上層部１１１の膜厚ｔ６よりも大きくなるようにする必要がある。そのため、保護層６１の成膜膜厚ｔ７を４５μｍ〜５０μｍにする必要があり、本発明の製造方法を用いたときよりも保護層６１の成膜膜厚ｔ７が著しく大きくなってしまう。
図５及び図６に示される導通接続構造（薄膜構造体）の製造方法を説明する。
図１９ないし図２５は、図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための図である。それぞれの図面において、左図は導通接続構造（薄膜構造体）を上から見た平面図、右図は左図を一点鎖線で切断して矢印方向から見た断面図である。
図５及び図６に示される導通接続構造（薄膜構造体）の形成も、図１及び図２に示されるインダクティブヘッドの形成と同時になされる。
まず、図７に示す工程と同様にして、図２に示されるインダクティブヘッドの下部コア層４７を形成後、下部コア層４７の周囲に絶縁層７１を形成し、この絶縁層７１の上に、図１に示す第２のコイルリード層３４を形成する。第２のコイルリード層３４は、図２に示される第１のコイル層５４と同じ材料を用いて、第１のコイル層５４と同時にメッキ形成される。
第２のコイルリード層３４の外部接続端部３４ａが本発明の導電層であり、外部接続端部３４ａの上に、導通接続構造（薄膜構造体）を構成する層が順次積層されていく。
次に、図１９に示される工程では、絶縁層７１、外部接続端部３４ａの上に、コイル絶縁層５７をスパッタ成膜する。コイル絶縁層５７は、図２に示されるコイル絶縁層５７と同じものであり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。さらに、コイル絶縁層５７に通電開孔部５７ｂ及びメッキ形成開孔部５７ｃを設けて外部接続端部３４ａを露出させる。
次に、図２０に示される工程では、メッキ形成開孔部５７ｃに露出した外部接続端部３４ａの上に、図２に示される上部コア層６０をメッキ形成するためのメッキ下地層と同じ材料を用いて、このメッキ下地層と同時に、メッキ下地層９１をスパッタ成膜する。同時に、通電開孔部５７ｂに露出した外部接続端部３４ａ及びコイル絶縁層５７の上にもメッキ下地層と同じ材料を用いて、通電用膜１１３をスパッタ成膜する。通電用膜１１３は、メッキ下地層９１と分離されており、外部接続端部３４ａにメッキ用の電流を供給するための引出し層として用いることができる。
次に、図２１に示される工程では、メッキ下地層９１の上に、図２に示される上部コア層６０と同じ材料を用いて、上部コア層６０と同時に、第１層９２をフレームメッキ形成する。このとき、通電用膜１１３を引出し層として用いて、外部接続端部３４ａの上面からメッキ用の電流を供給することができる。
次に、図２２に示される工程では、第１層９２の上に、Ｎｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって第２層９３をメッキ形成する。レジストＲ２は第１層９２から距離をあけて形成されており、第２層９３は自由メッキ成長する。第２層９３のメッキ形成時の膜厚ｔ８は４０μｍである。このときにも、通電用膜１１３を引出し層として用いて、外部接続端部３４ａの上面からメッキ用の電流を供給することができる。
図１９ないし図２２に示される工程を経て、中心部から第１層９２、第２層９３からなる多層構造を有する上層部９６が形成される。
ただし、メッキ下地層９１の上に直接、導電性材料を自由メッキ成長させることによって、単層の上層部を形成してもよい。ただし、メッキ形成された第１層９２の上に同じくメッキ形成される第２層９３が積層されると、第１層９２ち第２層９３の密着性がよくなり、隆起部９４を外部接続端部３４ａの上に固定する力が強くなるので好ましい。
第２層９３を自由メッキ成長によって形成することによって、上層部９６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積が、上層部９６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。
隆起部（バンプ）９４は、第１層９２のコイル絶縁層５７に囲まれている部分が基底部９５であり、基底部９５の上の部分が上層部９６である。
上層部９６には、側縁部９６ａが基底部９５の側縁部９５ａよりも外側に張りだしている延出部９６ｂが形成され、コイル絶縁層（絶縁層）５７が、基底部９５の全周囲において延出部９６ｂの下に存在するようになる。
なお、コイル絶縁層（絶縁層）５７はレジスト材料などの有機絶縁材料で形成されてもよい。
次に、図２３に示される工程では、レジスト層Ｒ２を除去した後、通電用膜１１３をイオンミリングなどによって除去する。
次に、図２４に示される工程では、コイル絶縁層５７、上層部９６の上に、保護層６１をスパッタ成膜する。保護層６１は、図２に示される保護層６１と同じものであり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。
さらに、保護層６１を、研削ポリッシュ加工技術を用いて研磨し、上層部９６の上面を露出させる。保護層６１の上面と上層部９６の上面は平坦化された同一面になる。なお、保護層６１及び上層部９６上層部９６の膜厚ｔ９は約３０μｍである。
次に、上層部９６の上面上に外部接続用端子３８を形成して図２５の状態にすると図５及び図６に示される導通接続構造が得られる。
本形態では、図２１及び図２２に示される工程において、通電開孔部５７ｂの上から電流を供給して、メッキ形成開孔部５７ｃに露出した外部接続端部３４ａの上に、第１層９２及び第２層９３をメッキ形成する。通電開孔部５７ｂをメッキ形成開孔部５７ｃの近くに形成すれば、あとでこの通電開孔部５７ｂ付近の外部接続端部３４ａを除去する必要がない。したがって、隆起部９４の形成後に、基底部９５の全周囲に形成されたコイル絶縁層５７を取り除く必要もなくなり、隆起部９４の延出部９６ｂの下にも、コイル絶縁層５７が存在している導通接続構造（薄膜構造体）を製造することができる。
この製造方法によって形成された導通接続構造（薄膜構造体）は、隆起部９４の周囲における機械的強度が向上し、保護層６１にヒビ割れが生じにくく、耐蝕性が向上したものである。特に、図２４に示される研削工程における保護層６１のヒビ割れの発生を低減できる。
また、第２層９３を形成するとき、自由メッキ成長させるだけなので、隆起部９４の体積のバラツキが少なくなり、電気抵抗のバラつきを低減できる。薄膜構造体を製造することができる。
なお、上述した実施の形態の導通接続構造（薄膜構造体）は、もう一方のコイルリード層３３の終端部（外部接続端部）に用いることができる。ただし、金属層（通電部）８８または通電開孔部５７ｂは、もう一方のコイルリード層３３の終端部（外部接続端部）の隆起部を形成するために用いることもできるので、もう一方のコイルリード層の終端部（外部接続端部）には、通電部または通電開孔部が形成されなくともよい。
また、上述した実施の形態の導通接続構造（薄膜構造体）はＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層３５，３６の終端部（外部接続端部）に用いることができる。
図２６は、本発明の薄膜構造体を電極の引き出しに用いた磁気ヘッドを搭載したスライダ２３０のトレーリング側端面２３１の構造を示す部分平面図である。なおスライダ２３０の図示上面が記録媒体との対向面である。
図２６に示すスライダ２３０は、アルミナ−チタンカーバイト（Ａｌ2Ｏ3−ＴｉＣ）などのセラミック材料で形成されており、そのトレーリング側端面２３１上には、記録媒体との対向面側に薄膜磁気ヘッド２が積層形成されている。
薄膜磁気ヘッド２は、図１及び図２に示された薄膜磁気ヘッド２と同様のものである。
図２６に示すように、スライダ２３０のトレーリング側端面２３１上には、４つのリード層２３３ないし２３６がメッキ形成されている。このうちリード層２３３及び２３４は、インダクティブヘッドを構成するコイル層と導通接続されたコイルリード層である。図２６に示すように第２のコイルリード層２３４は、その終端部（外部接続端部）において、第２のコイルリード層２３４上に直接あるいは間接的にメッキ形成された隆起部２８７を介して外部接続用端子２３８に導通接続されている。第１のコイルリード層２３３の終端部（外部接続端部）も第２のコイルリード層２３４と同様に外部接続用端子に隆起部を介して導通接続されている。
図２６に示すリード層２３５及び２３６は、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層であり、電極リード層２３６の終端部（外部接続端部）は、その上に直接にあるいは間接的にメッキ形成された隆起部２３９を介して外部接続用端子２４０に導通接続されている。なお電極リード層２３５の終端部（外部接続端部）も、電極リード層２３６と同様に外部接続用端子に隆起部（バンプ）を介して導通接続されている。
本実施の形態では、第１のコイルリード層２３３が第２のコイルリード層２３４の終端部（外部接続端部）の隆起部２８７の下を通過し、電極リード層２３５は電極リード層２３６の終端部（外部接続端部）の隆起部２３９の下を通過している。これによって、スライダ２３０のトレーリング側端面２３１上におけるコイルリード層および電極リード層の配線密度を高め、トレーリング側端面２３１の面積を小さくし、スライダ２３０の小型化を促進することができる。または、トレーリング側端面２３１の面積を小さくしつつ、トレーリング側端面２３１上に５つ以上の外部接続用端子を形成し、配線することができる。
次に、本発明の薄膜構造体の実施の形態である第１のコイル層５４と一体にメッキ形成された第２のコイルリード層２３４の外部接続端部２３４ａ上における導通接続構造について説明する。
図２７は、図２６に示す２７−２７線から切断した本発明における薄膜構造体の実施の形態の部分断面図である。
図２７に示す第２のコイルリード層２３４の外部接続端部２３４ａは本発明の導電層であり、下部コア層４７の周囲に形成された絶縁層７１上に形成されている。その上に、導電性材料からなる隆起部（バンプ）２８７が設けられている。
隆起部（バンプ）２８７は、外部接続端部２３４ａ上にメッキ形成されてコイル絶縁層５７を貫通する基底部２８１と、基底部２８１の上に積層されている上層部２８６を有している。上層部２８６は、その中心部から第１層２８２、第２層２８３、第３層２８４、第４層２８５からなる多層構造を有している。ここで、第１層２８２は第２のコイル層５８と同じ材料、第２層２８３は上部コア層６０のメッキ下地層と同じ材料、第３層２８４は上部コア層６０と同じ材料、第４層２８５はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって形成されている。ただし、上層部２８６はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料からなる単層構造であってもかまわない。
基底部２８１は第１のコンタクト部６２と同じ材料で形成されている。基底部２８１の上面２８１ａは、コイル絶縁層５７の上面５７ａと同一面上で形成されている。
上層部２８６の周囲には、保護層６１が形成されており、上層部２８６は保護層６１を貫通している。上層部２８６は保護層６１の上面６１ａから露出して形成されており、保護層６１上に形成された外部接続用端子２３８と導通接続されている。
また、外部接続端部２３４ａの上には、コイル絶縁層５７を貫通する金属層２８８が形成されている。この金属層２８８は、上層部２８６をメッキ形成するときに電流の供給路となる通電部として機能するものである。金属層２８８の上面２８８ａも、コイル絶縁層５７の上面５７ａと同一面上で形成されている。
なお図２７では、第２のコイルリード層２３４の外部接続端部２３４ａにおける導通接続構造について説明したが、図２６に示す第１のコイルリード層２３３の外部接続端部２３３ｂにおける導通接続構造も図２７と同じである。すなわち第１のコイルリード層２３３の上には基底部と上層部からなる隆起部がメッキ形成され、隆起部上には外部接続用端子２３８が形成されている。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層である図２６に示すリード層２３５及び２３６の終端部（外部接続端部）における導通接続構造も図２７と同様にできる。
上層部２８６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｚ平面に平行な面）の面積は、上層部２８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなっており、かつ、上層部２８６には、側縁部２８６ａが基底部２８１の側縁部２８１ｂよりも外側に張りだしている延出部２８６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部２８６ｂの下にも存在している。
なお、コイル絶縁層（絶縁層）５７は、基底部２８１の全周囲において、延出部２８６ｂの下に存在している。
図２８は、図２６に示す２８−２８線から切断した本発明における薄膜構造体の実施の形態の部分断面図である。
図２８においても、上層部２８６には、側縁部２８６ａが基底部２８１の側縁部２８１ｂよりも外側に張りだしている延出部２８６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部２８６ｂの下にも存在している。
本発明では、隆起部２８７の延出部２８６ｂの下にも、コイル絶縁層（絶縁層）５７が存在しているため、隆起部２８７の周囲における機械的強度が向上する。したがって、保護層（絶縁層）６１にヒビ割れが生じにくくなり導通接続構造の耐蝕性が向上する。
また、隆起部２８７の上層部２８６には、側縁部２８６ａが基底部２８１の側縁部２８１ｂよりも外側に張りだしている延出部２８６ｂが形成されているため、隆起部２８７の体積を維持して、電気抵抗の増加を防ぐことができる。
なお、本実施の形態では、コイル絶縁層（絶縁層）５７が基底部２８１の側縁部２８１ｂに接している。すなわち、隆起部２８７の延出部２８６ｂの下の全領域に、コイル絶縁層（絶縁層）５７が存在することになり、隆起部２８７の周囲における機械的強度が向上している。
また、本実施の形態では、図２６及び図２８に示されるように、外部接続端部（導電層）２３４ａの側方であって、隆起部２８７の延出部２８６ｂの下方に他のリード層であるコイルリード層２３３が設けられている。このコイルリード層２３３は、図２６に示されるように、外部接続端部２３３ｂ、隆起部、外部接続用端子２３８からなる他の薄膜構造体に接続されている。
なお、本発明において、外部接続端部（導電層）２３４ａの側方とは、必ずしも外部接続端部（導電層）２３４ａと同じ階層位置に限られるものではなく、コイルリード層２３３は、外部接続端部（導電層）２３４ａより上側で基底部２８１と同じ階層位置に形成されてもよいし、外部接続端部（導電層）２３４ａより下側に形成されてもよい。
また、他のリード層であるコイルリード層２３３は、隆起部２８７の延出部２８６ｂの下方であれば、外部接続端部（導電層）２３４ａのどの側辺の側方であってもよい。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層の外部接続端部付近の構造も同様の構造にすることができる。
従って、コイルリード層２３３、２３４および電極リード層２３５、２３６の配線密度を高め、トレーリング側端面２３１の面積を小さくし、スライダ２３０の小型化を促進することができる。または、トレーリング側端面２３１の面積を小さくしつつ、トレーリング側端面２３１上に５つ以上の外部接続用端子を形成することができる。
しかも、本実施の形態では、コイル絶縁層５７が、基底部２８１の全周囲において延出部２８６ｂの下にも存在しているので、外部接続端部（導電層）２３４ａの側方にコイルリード層２３３を設けるために、基底部２８１の幅寸法Ｗ１を小さくしても、隆起部２８７の周囲における機械的強度を維持することができる。従って、上層部２８６の幅寸法Ｗ２を大きく維持できるので、隆起部２８７と外部接続用端子２３８の接合面積を大きくして確実かつ低抵抗な導通を確保できる。
なお、図２６及び図２８では、外部接続端部（導電層）２３４ａの側方であって、隆起部２８７の延出部２８６ｂと重なる位置に、コイルリード層２３３のみが他のリード層として設けられているが、隆起部２８７の延出部２８６ｂと重なる位置に、２つ以上の他のリード層が設けられてもかまわない。
図２９は、薄膜構造体の参考例の形態の部分断面図である。
図２９に示す第２のコイルリード層２３４の外部接続端部２３４ａは本発明の導電層であり、下部コア層４７の周囲に形成された絶縁層７１上に形成されている。その上に、導電性材料からなる隆起部（バンプ）２９４が設けられている。
隆起部（バンプ）２９４は、外部接続端部２３４ａ上にスパッタ成膜されたメッキ下地層２９１と、コイル絶縁層５７を貫通する第１層２９２と、第１層２９２の上に積層された第２層２９３を有している。第１層２９２は上部コア層６０と同じ材料、第２層２９３はＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって形成されている。ただし、第１層２９２の形成が省略され、隆起部（バンプ）２９４がＮｉ、ＣｕやＡｕなど電気抵抗の小さな材料からなる単層構造であってもかまわない。
図２９に示される隆起部（バンプ）２９４では、第１層２９２のコイル絶縁層５７に囲まれている部分が基底部２９５であり、基底部２９５の上の部分が上層部２９６である。
上層部２９６の周囲には、保護層６１が形成されており、上層部２９６は保護層６１を貫通している。上層部２９６は保護層６１の上面６１ａから露出して形成されており、保護層６１上に形成された外部接続用端子２３８と導通接続されている。
また、コイル絶縁層５７には、開孔部５７ｂが形成されている。上層部２９６をメッキ形成するとき、開孔部５７ｂから露出する外部接続端部２３４ａから電流を供給する。
図２９に示される導通接続構造も、第２のコイルリード層２３４の外部接続端部２３４ａにおける導通接続構造や第１のコイルリード層２３３の外部接続端部２３３ｂにおける導通接続構造として用いることができる。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層である図２６に示すリード層２３５及び２３６の終端部（外部接続端部）における導通接続構造も図２９と同様にできる。
上層部２９６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積は、上層部２９６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなっており、かつ、上層部２９６には、側縁部２９６ａが基底部２９５の側縁部２９５ａよりも外側に張りだしている延出部２９６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部２９６ｂの下にも存在している。
なお、コイル絶縁層（絶縁層）５７は、基底部２９５の全周囲において、延出部の下に存在している。
図３０は、図２９に示す導通接続構造（薄膜構造体）のＹ−Ｚ平面に平行な断面図である。
図３０においても、上層部２９６には、側縁部２９６ａか基底部２９５の側縁部２９５ａよりも外側に張りだしている延出部２９６ｂが形成され、コイル絶縁層（絶縁層）５７が、延出部２９６ｂの下にも存在している。
隆起部２９４の延出部２９６ｂの下にも、コイル絶縁層（絶縁層）５７が存在しているため、隆起部２９４の周囲における機械的強度が向上する。したがって、保護層（絶縁層）６１にヒビ割れが生じにくくなり導通接続構造の耐蝕性が向上する。
また、隆起部２９４の上層部２９６には、側縁部２９６ａか基底部２９５の側縁部２９５ａよりも外側に張りだしている延出部２９６ｂが形成されているため、隆起部２９４の体積を維持して、電気抵抗の増加を防ぐことができる。
なお、本形態では、コイル絶縁層（絶縁層）５７が基底部２９５の側縁部２９５ａに接している。すなわち、隆起部２９４の延出部２９６ｂの下の全領域に、コイル絶縁層（絶縁層）５７が存在することになり、隆起部２９４の周囲における機械的強度が向上している。
また、本形態でも、図３０に示されるように、外部接続端部（導電層）２３４ａの側方であって、隆起部２９４の延出部２９６ｂと重なる位置に他のリード層であるコイルリード層２３３が設けられている。このコイルリード層２３３は、図２６に示されるように、外部接続端部２３３ｂ、隆起部、外部接続用端子２３８からなる他の薄膜構造体に接続されている。
また、ＭＲヘッドの磁気抵抗効果素子にセンス電流を供給するための電極リード層の外部接続端部付近の構造も同様の構造にすることができる。
従って、コイルリード層２３３、２３４および電極リード層２３５、２３６の配線密度を高め、トレーリング側端面２３１の面積を小さくし、スライダ２３０の小型化を促進することができる。または、トレーリング側端面２３１の面積を小さくしつつ、トレーリング側端面２３１上に５つ以上の外部接続用端子を形成することができる。
しかも、本形態では、コイル絶縁層５７が、基底部２９５の全周囲において延出部２９６ｂの下にも存在しているので、外部接続端部（導電層）２３４ａの側方にコイルリード層２３３を設けるために、基底部２９５の幅寸法Ｗ３を小さくしても、隆起部２９４の周囲における機械的強度を維持することができる。従って、上層部２９６の幅寸法Ｗ４を大きく維持できるので、隆起部２９４と外部接続用端子２３８の接合面積を大きくして確実かつ低抵抗な導通を確保できる。
なお、図３０では、外部接続端部（導電層）２３４ａの側方であって、隆起部２９４の延出部２９６ｂと重なる位置に、コイルリード層２３３のみが他のリード層として設けられているが、隆起部２９４の延出部２９６ｂと重なる位置に、２つ以上の他のリード層が設けられてもかまわない。
図２７及び図２８に示される導通接続構造（薄膜構造体）の製造方法を説明する。
図３１ないし図３５は、図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための図である。それぞれの図面において、左図は導通接続構造（薄膜構造体）を上から見た平面図、右図は左図を一点鎖線で切断して矢印方向から見た断面図である。
図２７及び図２８に示される導通接続構造（薄膜構造体）の形成は、図２６及び図２に示されるインダクティブヘッドの形成と同時になされる。
図３１に示す工程は、図２に示されるインダクティブヘッドの下部コア層４７を形成後、下部コア層４７の周囲に絶縁層７１を形成し、この絶縁層７１の上に、図２６に示す第２のコイルリード層２３４を形成している。第２のコイルリード層２３４は、図２に示される第１のコイル層５４と同じ材料を用いて、第１のコイル層５４と同時にメッキ形成される。第２のコイルリード層２３４の外部接続端部２３４ａが本発明の導電層であり、外部接続端部２３４ａの上に、導通接続構造（薄膜構造体）を構成する層が順次積層されていく。
ここで、コイルリード層２３４の外部接続端部２３４ａの図示Ｙ方向寸法Ｗ１を、後に形成される隆起部２８７の図示Ｙ方向寸法Ｗ２より小さくし、導電層２３４ａの側方であって、隆起部２８７の下になる位置にコイルリード層（他のリード層）２３３を設ける。なお、コイルリード層２３３の形成をコイル層５４及びコイルリード層２３４の形成と同時に行うことができる。次に、図３２に示される工程では、外部接続端部２３４ａの上に、基底部２８１及び金属層２８８をめっき形成する。基底部２８１及び金属層２８８は、図２に示される第１のコンタクト部６２と同じ材料，例えばＮｉ，Ｃｕ，Ａｕなどを用いて、第１のコンタクト部６２と同時にメッキ形成される。なお、第１のコンタクト部６２は、第１のコイル層５４の巻き中心部５４ａと第２のコイル層５８の巻き中心部５８ａ間を導通接続するものである。また、金属層２８８は、上層部８６をメッキ形成するときに電流の供給路となる通電部として機能するものである。
なお、図３３は、図３２を３３−３３線で切断して矢印方向から見た断面図である。
次に、図３４に示される工程では、絶縁層７１、外部接続端部２３４ａ、基底部２８１及び金属層２８８の上に、コイル絶縁層５７をスパッタ成膜し、コイル絶縁層５７を、ＣＭＰ加工技術（研削ポリッシュ加工技術）を用いて研磨し、基底部２８１及び金属層２８８の上面を露出させる。コイル絶縁層５７の上面と基底部２８１及び金属層２８８の上面は平坦化された同一面になり、この同一面は基準平面Ｄに一致する。なお、コイル絶縁層５７の膜厚ｔ１０は１μｍ以下である。
コイル絶縁層５７は、図２に示されるコイル絶縁層５７と同じ層であり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。
この後は、図３及び図４に示された薄膜構造体の製造方法と同様にして、基底部２８１の上に上層部２８６を順次メッキ形成して隆起部２８７を形成し、隆起部２８７を保護層６１の表面に露出させた後、隆起部２８７上に外部接続端子２３８を形成する。
すなわち、基底部２８１の上に、図２に示される第２のコイル層５８と同じ材料を用いて、第２のコイル層５８と同時に、第１層２８２をフレームメッキ形成し、第１層２８２の上に、図２に示される上部コア層６０をメッキ形成するためのメッキ下地層と同じ材料を用いて、このメッキ下地層と同時に、第２層２８３をスパッタ成膜する。同時に、金属層２８８の上にもメッキ下地層と同じ材料を用いて、通電用膜３００をスパッタ成膜する。なお、通電用膜３００が形成される位置を図３４に点線で示す。通電用膜３００は、第２層２８３と分離されており、金属層２８８にメッキ用の電流を供給するための引出し層として用いることができる。
さらに、第２層２８３の上に、図２に示される上部コア層６０と同じ材料を用いて、上部コア層６０と同時に、第３層２８４をフレームメッキ形成する。このとき、通電用膜３００を引出し層として用いて、金属層２８８の上面から外部接続端部２３４ａを経由して、メッキ用の電流を供給することができる。
次に、第３層２８４の上に、Ｎｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって第４層２８５をメッキ形成する。第４層２８５は、図１４に示される工程と同様に、導電性材料を自由メッキ成長する。第４層８５のメッキ形成時の膜厚ｔ１１は４０μｍである。このときにも、通電用膜３００を引出し層として用いて、金属層２８８の上面からメッキ用の電流を供給することができる。
ただし、基底部２８１の上に直接、導電性材料を自由メッキ成長させることによって、単層の上層部を形成してもよい。
本実施の形態でも、第４層２８５を自由メッキ成長によって形成することによって、上層部２８６の、膜厚方向（図示Ｚ方向）に垂直な断面（Ｘ−Ｙ平面に平行な面）の面積が、上層部２８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。
また、上層部２８６には、側縁部２８６ａか基底部２８１の側縁部２８１ｂよりも外側に張りだしている延出部２８６ｂが形成され、コイル絶縁層（絶縁層）５７が、基底部２８１の全周囲において延出部２８６ｂの下に存在するようになる。
また、本実施の形態では、上層部２８６の延出部２８６ｂをコイルリード層（他のリード層）２３３と重なる位置まで張り出させる。
つまり、外部接続端部２３４ａの金属層２８８をめっき形成する部分だけを隆起部２８７が形成される領域の外側に延ばし、外部接続端部２３４ａのその他の部分は隆起部２８７の延出部２８６ｂの下になるようにして、コイルリード層（他のリード層）２３３を隆起部２８７の延出部２８６ｂの下に設けるようにしている。
上述した製造方法でも、金属層２８８（通電部）の上面から電流を供給して、基底部２８１の上に上層部２８６をメッキ形成し隆起部２８７を形成することができる。このため、金属層２８８（通電部）を基底部２８１の近くに形成することができ、あとでこの金属層２８８（通電部）を除去する必要がない。したがって、上層部２８６のメッキ形成後に、基底部２８１の全周囲に形成されたコイル絶縁層５７を取り除く必要もなくなり、隆起部２８７の延出部２８６ｂの下にも、コイル絶縁層５７が存在している導通接続構造（薄膜構造体）を製造することができる。
この製造方法によって形成された導通接続構造（薄膜構造体）は、隆起部２８７の周囲における機械的強度が向上し、保護層６１ににヒビ割れが生じにくく、耐蝕性が向上したものである。特に、図１６に示される研削工程における保護層６１のヒビ割れの発生を低減できる。
また、上層部２８６の第４層２８５を形成するとき、自由メッキ成長させるだけなので、隆起部２８７の体積のバラツキが少なくなり、電気抵抗のバラつきを低減できる。
また、本実施の形態では、コイルリード層２３３、２３４および電極リード層２３５、２３６の配線密度を高め、トレーリング側端面２３１の面積を小さくし、スライダ２３０の小型化を促進することができる。または、トレーリング側端面２３１の面積を小さくしつつ、トレーリング側端面２３１上に５つ以上の外部接続用端子を形成することができる。
しかも、本実施の形態では、コイル絶縁層５７が、基底部２８１の全周囲において延出部２８６ｂの下にも存在しているので、外部接続端部（導電層）２３４ａの側方にコイルリード層２３３を設けるために、基底部２８１の幅寸法を小さくしても、隆起部２８７の周囲における機械的強度を維持することができる。従って、上層部２８６を大きく維持できるので、隆起部２８７と外部接続用端子２３８の接合面積を大きくして確実かつ低抵抗な導通を確保できる。
なお、図２６及び図２８では、外部接続端部（導電層）２３４ａの側方であって、隆起部２８７の延出部２８６ｂと重なる位置に、コイルリード層２３３のみが他のリード層として設けられているが、隆起部２８７の延出部２８６ｂと重なる位置に、２つ以上の他のリード層が設けられてもかまわない。
なお、上述した製造方法によれば、上層部２８６の膜厚方向（図示Ｚ方向）に垂直な断面の面積が、上層部２８６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。すなわち、上層部２８６の側面が曲面または傾斜面になるので、保護層６１を成膜するときに、保護層６１を成膜膜厚を小さくできる。
図２９及び図３０に示される導通接続構造（薄膜構造体）の製造方法を説明する。
図３６ないし図３９は、図２９及び図３０に示される導通接続構造（薄膜構造体）の製造工程を示すための図である。それぞれの図面において、左図は導通接続構造（薄膜構造体）を上から見た平面図、右図は左図を一点鎖線で切断して矢印方向から見た断面図である。
図２９及び図３０に示される導通接続構造（薄膜構造体）の形成も、図１及び図２に示されるインダクティブヘッドの形成と同時になされる。
まず、図３１に示す工程と同様にして、図２に示されるインダクティブヘッドの下部コア層４７を形成後、下部コア層４７の周囲に絶縁層７１を形成し、この絶縁層７１の上に、図２６に示す第２のコイルリード層２３４及び第１のコイルリード層２３３を形成する。第２のコイルリード層２３４は、図２に示される第１のコイル層５４と同じ材料を用いて、第１のコイル層５４と同時にメッキ形成される。
第２のコイルリード層２３４の外部接続端部２３４ａが本発明の導電層であり、外部接続端部２３４ａの上に、導通接続構造（薄膜構造体）を構成する層が順次積層されていく。
次に、図３６に示される工程では、絶縁層７１、外部接続端部２３４ａの上に、コイル絶縁層５７をスパッタ成膜する。コイル絶縁層５７は、図２に示されるコイル絶縁層５７と同じ層であり、Ａｌ2Ｏ3やＳｉＯ2などの無機材料を用いて形成される。
さらに、コイル絶縁層５７に通電開孔部５７ｂ及びメッキ形成開孔部５７ｃを設けて外部接続端部２３４ａを露出させる。
図３７は図３６の第２のコイルリード層２３４と第１のコイルリード層２３３を３７−３７線で切断し、矢印方向から見た断面図である。第１のコイルリード層２３３はコイル絶縁層５７によって完全に覆われている。
次に、図３８に示される工程では、メッキ形成開孔部５７ｃに露出した外部接続端部２３４ａの上に、図２に示される上部コア層６０をメッキ形成するためのメッキ下地層と同じ材料を用いて、このメッキ下地層と同時に、メッキ下地層２９１をスパッタ成膜する。同時に、通電開孔部５７ｂに露出した外部接続端部２３４ａ及びコイル絶縁層５７の上にもメッキ下地層と同じ材料を用いて、通電用膜２１３をスパッタ成膜する。通電用膜２１３は、メッキ下地層２９１と分離されており、外部接続端部２３４ａにメッキ用の電流を供給するための引出し層として用いることができる。
図３９は図３８の第２のコイルリード層２３４と第１のコイルリード層２３３を３９−３９線で切断し、矢印方向から見た断面図である。
この後は、図５及び図６に示された薄膜構造体の製造方法と同様にして、メッキ下地層２９１の上に上部コア層６０と同じ材料を用いて、上部コア層６０と同時に、第１層２９２をフレームメッキ形成し、第１層２９２の上に、Ｎｉ、ＣｕやＡｕなど電気抵抗の小さな材料によって第２層２９３をメッキ形成する。第２層２９３は自由メッキ成長する。第２層２９３のメッキ形成時の膜厚は４０μｍである。このとき、通電用膜２１３を引出し層として用いて、外部接続端部２３４ａの上面からメッキ用の電流を供給することができる。
第２層２９３を自由メッキ成長によって形成することによって、上層部２９６の、膜厚方向（図示Ｚ方向）に垂直な断面の面積が、上層部２９６の上方（図示Ｚ方向）に向かうにつれて徐々に小さくなる。
隆起部（バンプ）２９４は、第１層２９２のコイル絶縁層５７に囲まれている部分が基底部２９５であり、基底部２９５の上の部分が上層部２９６である。
上層部２９６には、側縁部２９６ａが基底部２９５の側縁部２９５ａよりも外側に張りだしている延出部２９６ｂが形成され、コイル絶縁層（絶縁層）５７が、基底部２９５の全周囲において延出部２９６ｂの下に存在するようになる。
なお、コイル絶縁層（絶縁層）５７はレジスト材料などの有機絶縁材料で形成されてもよい。
さらに、コイル絶縁層５７、上層部２９６の上に、保護層６１をスパッタ成膜したのち、上層部２９６の上面を露出させ、上層部２９６の上面上に外部接続用端子２３８を形成して図２９及び図３０に示される導通接続構造が得られる。
また、本形態では、上層部２９６の延出部２９６ｂをコイルリード層（他のリード層）２３３と重なる位置まで張り出させる。
つまり、外部接続端部２３４ａの通電開孔部５７ｂが形成される部分だけを、隆起部２９４が形成される領域の外側に延ばし、外部接続端部２３４ａのその他の部分は隆起部２９４の延出部２９６ｂの下になるようにして、コイルリード層（他のリード層）２３３を隆起部２９４の延出部２９６ｂの下に設けるようにしている。
本形態では通電開孔部５７ｂの上から電流を供給して、メッキ形成開孔部５７ｃに露出した外部接続端部２３４ａの上に、第１層２９２及び第２層２９３をメッキ形成する。通電開孔部５７ｂをメッキ形成開孔部５７ｃの近くに形成すれば、あとでこの通電開孔部５７ｂ付近の外部接続端部２３４ａを除去する必要がない。したがって、隆起部２９４の形成後に、基底部２９５の全周囲に形成されたコイル絶縁層５７を取り除く必要もなくなり、隆起部２９４の延出部２９６ｂの下にも、コイル絶縁層５７が存在している導通接続構造（薄膜構造体）を製造することができる。
この製造方法によって形成された導通接続構造（薄膜構造体）は、隆起部２９４の周囲における機械的強度が向上し、保護層６１にヒビ割れが生じにくく、耐蝕性が向上したものである。
また、第２層２９３を形成するとき、自由メッキ成長させるだけなので、隆起部２９４の体積のバラツキが少なくなり、電気抵抗のバラつきを低減できる薄膜構造体を製造することができる。
また、本形態では、コイルリード層２３３、２３４および電極リード層２３５、２３６の配線密度を高め、トレーリング側端面２３１の面積を小さくし、スライダ２３０の小型化を促進することができる。または、トレーリング側端面２３１の面積を小さくしつつ、トレーリング側端面２３１上に５つ以上の外部接続用端子を形成することができる。
しかも、本形態では、コイル絶縁層５７が、基底部２９５の全周囲において延出部２９６ｂの下にも存在しているので、外部接続端部（導電層）２３４ａの側方にコイルリード層２３３を設けるために、基底部２９５の幅寸法Ｗ３を小さくしても、隆起部２９４の周囲における機械的強度を維持することができる。従って、上層部２９６を大きく維持できるので、隆起部２９４と外部接続用端子２３８の接合面積を大きくして確実かつ低抵抗な導通を確保できる。
以上本発明をその好ましい実施例に関して述べたが、本発明の範囲から逸脱しない範囲で様々な変更を加えることができる。
なお、上述した実施例はあくまでも例示であり、本発明の特許請求の範囲を限定するものではない。
本発明の薄膜構造体を電極の引き出しに用いた磁気ヘッドを搭載したスライダ３０のトレーリング側端面３１の構造を示す部分平面図、 図１に示す薄膜磁気ヘッド３２を２−２線から切断したときの部分縦断面図、 図３は、図１に示す４−４線から切断した本発明における薄膜構造体の実施の形態の部分断面図、 図１に示す５−５線から切断した本発明における薄膜構造体の実施の形態の部分断面図、 薄膜構造体の参考例の形態の部分断面図、 図５に示す導通接続構造（薄膜構造体）のＸ−Ｚ平面に平行な断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図３及び図４に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 側面が垂直面である上層部を有する導通接続構造（薄膜構造体）の製造工程を示す断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図５及び図６に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 本発明の薄膜構造体を電極の引き出しに用いた磁気ヘッドを搭載したスライダ３０のトレーリング側端面３１の構造を示す部分平面図、 図２６に示す２７−２７線から切断した本発明における薄膜構造体の実施の形態の部分断面図、 図２６に示す２８−２８線から切断した本発明における薄膜構造体の実施の形態の部分断面図、 薄膜構造体の参考例の形態の部分断面図、 図２９に示す導通接続構造（薄膜構造体）のＹ−Ｚ平面に平行な断面図、 図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための断面図、 図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２７及び図２８に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２９及び図３０に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２９及び図３０に示される導通接続構造（薄膜構造体）の製造工程を示すための断面図、 図２９及び図３０に示される導通接続構造（薄膜構造体）の製造工程を示すための平面図及び断面図、 図２９及び図３０に示される導通接続構造（薄膜構造体）の製造工程を示すための断面図、 従来の導通接続構造（薄膜構造体）を示す断面図、 従来の導通接続構造（薄膜構造体）の製造工程を示す断面図、 従来の導通接続構造（薄膜構造体）の製造工程を示す断面図、 従来の導通接続構造（薄膜構造体）の製造工程を示す断面図、 従来の導通接続構造（薄膜構造体）の製造工程を示す断面図、 従来の導通接続構造（薄膜構造体）の製造工程を示す断面図、
符号の説明
３３ 第１のコイルリード層
３４ 第２のコイルリード層
３４ａ 外部接続端部
３５、３６ 電極リード層
３８、４０ 外部接続用端子
４７ 下部コア層
４８ 磁極部
５４ 第１のコイル層
５４ａ （第１のコイル層の）巻き中心部
５７ コイル絶縁層
５８ 第２のコイル層
５８ａ （第２のコイル層の）巻き中心部
６０ 上部コア層
６１ 保護層
６２ 第１のコンタクト部
８１、９５ 基底部
８６、９６ 上層部
８７ 隆起部

Claims (3)

  1. 以下の工程を有する薄膜構造体の製造方法、
    共通の導電層の上に導電性の基底部、及び、導電性の通電部を同時にめっき形成する工程、
    前記基底部、及び、前記通電部の全周に絶縁層を形成する工程、
    同じ研磨工程により、前記基底部の上面、及び前記通電部の上面を前記絶縁層の表面から、露出させる工程、
    前記通電部の上面から電流を供給して、前記基底部の上にメッキ可能な材料を自由メッキ成長させて上層部を形成し、前記上層部の膜厚方向に垂直な断面の面積を、前記上層部の上方に向かうにつれて徐々に小さくし、かつ、前記上層部の側縁部が前記基底部の側縁部よりも外側に張りだした延出部を形成する工程、
    前記上層部の周囲に絶縁層を形成する工程。
  2. 前記通電部の上面、及び、前記基底部の上面を前記絶縁層の表面に露出させたのち、前記通電部の上面に接続される引き出し層を形成する請求項１記載の薄膜構造体の製造方法。
  3. 前記導電層の上に前記基底部、及び、前記通電部を形成する前に、
    前記導電層の側方に、他のリード層を、前記導電層と同時に形成する工程、を有し、
    前記上層部の工程時、前記上層部の前記延出部を前記他のリード層と重なる位置まで張り出させる請求項１又は２に記載の薄膜構造体の製造方法。
JP2003316950A 2003-06-09 2003-09-09 薄膜構造体の製造方法 Expired - Fee Related JP4047252B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003316950A JP4047252B2 (ja) 2003-06-09 2003-09-09 薄膜構造体の製造方法
US10/858,999 US7370406B2 (en) 2003-06-09 2004-06-02 Method of manufacturing a thin film structure
CN200410045258.XA CN1256718C (zh) 2003-06-09 2004-06-04 薄膜结构体及其制造方法
GB0412725A GB2403733B (en) 2003-06-09 2004-06-08 Thin film structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003163088 2003-06-09
JP2003316950A JP4047252B2 (ja) 2003-06-09 2003-09-09 薄膜構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2005025909A JP2005025909A (ja) 2005-01-27
JP4047252B2 true JP4047252B2 (ja) 2008-02-13

Family

ID=32716424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003316950A Expired - Fee Related JP4047252B2 (ja) 2003-06-09 2003-09-09 薄膜構造体の製造方法

Country Status (4)

Country Link
US (1) US7370406B2 (ja)
JP (1) JP4047252B2 (ja)
CN (1) CN1256718C (ja)
GB (1) GB2403733B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681376B2 (ja) * 2003-01-31 2005-08-10 Ｔｄｋ株式会社 ヘッドジンバルアセンブリ及びハードディスク装置
JP3609080B1 (ja) * 2003-08-08 2005-01-12 Ｔｄｋ株式会社 ヘッドスライダ及びその製造方法
JP2006164414A (ja) * 2004-12-08 2006-06-22 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置
JP2006221761A (ja) * 2005-02-14 2006-08-24 Hitachi Global Storage Technologies Netherlands Bv 薄膜磁気ヘッド及び当該薄膜磁気ヘッドを用いた磁気ディスク装置
JP2007080316A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd ピックアップ装置およびそれを備えるディスク装置
US7948714B2 (en) * 2006-01-31 2011-05-24 Seagate Technology Llc Transducer including an element of a transducer and a sidewall in an electrically conductive magnetic layer
US20080218900A1 (en) * 2007-03-09 2008-09-11 Tdk Corporation Multi-channel thin-film magnetic head and magnetic tape drive apparatus with the multi-channel thin-film magnetic head
US9025285B1 (en) 2009-12-16 2015-05-05 Magnecomp Corporation Low resistance interface metal for disk drive suspension component grounding
US9583125B1 (en) 2009-12-16 2017-02-28 Magnecomp Corporation Low resistance interface metal for disk drive suspension component grounding
JP6282525B2 (ja) * 2014-05-16 2018-02-21 日本発條株式会社 ヘッド・サスペンション用フレキシャの端子パッド構造及び形成方法
CN115331935A (zh) * 2018-12-17 2022-11-11 华为技术有限公司 薄膜电感及其制作方法、集成电路、终端设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179922A (ja) 1982-04-14 1983-10-21 Comput Basic Mach Technol Res Assoc 薄膜磁気ヘツドの電極製造方法
JPS58179922U (ja) * 1982-05-26 1983-12-01 日立造船株式会社 角形鋼管製造設備における成形ロ−ル機
JPS6411398U (ja) * 1987-07-10 1989-01-20
JPH02123511A (ja) 1988-11-02 1990-05-11 Nec Corp 薄膜磁気ヘッド
JPH087858B2 (ja) 1990-05-16 1996-01-29 ティーディーケイ株式会社 薄膜磁気ヘッド
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH0973608A (ja) 1995-09-04 1997-03-18 Sanyo Electric Co Ltd 薄膜磁気ヘッドの製造方法
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP3349656B2 (ja) 1997-09-25 2002-11-25 ティーディーケイ株式会社 バンプおよびその製造方法
JP3345588B2 (ja) 1998-11-12 2002-11-18 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP2003123208A (ja) 2001-10-04 2003-04-25 Alps Electric Co Ltd 薄膜素子の端子電極及びその製造方法と薄膜磁気ヘッド

Also Published As

Publication number Publication date
GB0412725D0 (en) 2004-07-07
US7370406B2 (en) 2008-05-13
CN1573937A (zh) 2005-02-02
CN1256718C (zh) 2006-05-17
JP2005025909A (ja) 2005-01-27
US20040246623A1 (en) 2004-12-09
GB2403733B (en) 2007-05-02
GB2403733A (en) 2005-01-12

Similar Documents

Publication Publication Date Title
JP2947172B2 (ja) 磁気抵抗効果型薄膜磁気ヘッド、誘導型・磁気抵抗効果型複合磁気ヘッド、磁気抵抗効果型薄膜磁気ヘッドの製造方法
US6952326B2 (en) High data rate write head
US5751522A (en) Combined-type thin film magnetic head with inductive magnetic head having low-inductive core
JP4745892B2 (ja) 薄膜磁気ヘッド用構造物及びその製造方法並びに薄膜磁気ヘッド
JP2001118216A (ja) 分割コイル構造を有する磁気書き込みヘッド、薄膜磁気書き込みヘッド及びその製造方法
US20060098339A1 (en) Method for manufacturing a magnetic head using a multi-stage ion milling
JPH11283215A (ja) 薄膜磁気ヘッドおよびその製造方法
JP4047252B2 (ja) 薄膜構造体の製造方法
US7060207B2 (en) Thin film magnetic head and magnetic recording apparatus having a lowered coil resistance value, reduced generated heat, and high-frequency
JP2005149604A (ja) 磁気ヘッドおよびその製造方法
US7265942B2 (en) Inductive magnetic head with non-magnetic seed layer gap structure and method for the fabrication thereof
US7209322B2 (en) Thin film magnetic head having toroidally wound coil
JP3517208B2 (ja) 薄膜磁気ヘッド及びその製造方法
JP3593497B2 (ja) 薄膜磁気ヘッドの製造方法
JP2001052310A (ja) 薄膜磁気ヘッドおよびその製造方法
JP2000173017A (ja) 薄膜磁気ヘッドおよびその製造方法
JP2001110014A (ja) 薄膜磁気ヘッド及びその製造方法
US20020060879A1 (en) Thin film magnetic head having a plurality of coil layers
US6578252B2 (en) Method of manufacturing a thin film magnetic head
JP3499458B2 (ja) 薄膜磁気ヘッドおよびその製造方法、ならびに薄膜コイルの形成方法
US6487044B1 (en) Thin-film magnetic head provided with leader section composed of good conductor extending from coil to terminal region and method of making the same
US7212378B2 (en) Thin film magnetic head having toroidal coil
JP2000113425A (ja) 薄膜磁気ヘッドおよびその製造方法
JP2010135008A (ja) 磁気ヘッドとその製造方法および情報記憶装置
US6757133B1 (en) Thin Film magnetic head

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees