CN1256718C - 薄膜结构体及其制造方法 - Google Patents

薄膜结构体及其制造方法 Download PDF

Info

Publication number
CN1256718C
CN1256718C CN200410045258.XA CN200410045258A CN1256718C CN 1256718 C CN1256718 C CN 1256718C CN 200410045258 A CN200410045258 A CN 200410045258A CN 1256718 C CN1256718 C CN 1256718C
Authority
CN
China
Prior art keywords
mentioned
layer
thin
upper layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410045258.XA
Other languages
English (en)
Other versions
CN1573937A (zh
Inventor
矢泽久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1573937A publication Critical patent/CN1573937A/zh
Application granted granted Critical
Publication of CN1256718C publication Critical patent/CN1256718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/4906—Providing winding
    • Y10T29/49064—Providing winding by coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Magnetic Heads (AREA)

Abstract

一种薄膜结构体及其制造方法，该薄膜结构体，在上层部(86)，侧边缘部(86a)比基底部(81)的侧边缘部(81b)向外侧伸出而形成延出部(86b)，线圈绝缘层(绝缘层)(57)也存在延出部(86b)的下方。由于在突起部(87)的延出部(86b)的下方也存在线圈绝缘层(绝缘层)(57)，所以突起部(87)的周围的机械强度提高。从而，在保护层(绝缘层)(61)不易生成裂纹，而提高导通连接结构的耐蚀性。因此，这种薄膜结构体，机械强度高，并能够用于导通连接。

Description

薄膜结构体及其制造方法
技术领域
本发明涉及一种在导电层上方层叠导电性的突起部、并利用形成在上述导电层上的绝缘层、围住上述突起部的周围的薄膜结构体，特别涉及抗机械冲击性等强的薄膜结构体及其制造方法。
背景技术
图40是表示以往的薄膜结构体的剖视图。在该薄膜结构体中，例如，在绝缘体1上形成与从电感磁头的线圈层延长的导线层或从磁阻效应元件的电极层延长的导线层连接的导电层2。在导电层2上，借助金属膜3，形成突起部(凸部)4。在突起部(凸部)4的周围，形成由Al2O3或SiO2构成的绝缘膜5，突起部(凸部)4的上面露出于绝缘膜5的表面。另外，金属膜3是在镀膜形成突起部4时用于供给电流而残留的通电层。
突起部4具有与金属膜3连接的基底部4a和层叠在该基底部4a上的上层部4b。上层部4b的侧边缘部比基底部4a的侧边缘部更向外侧伸出而形成延出部4c。在突起部4的上面形成金属材料制的金属垫片6。
图41～图45是表示以往的薄膜结构体的制造方法的剖视图。
首先，在图41所示的工序，利用镀膜法，在绝缘层1上形成导电层2。然后，从导电层2的上方到绝缘层1的上方，采用溅射法成膜通电层7，以镀膜形成突起部4。此外，在通电层7的上面，层叠凸部形成用的抗蚀剂R，在形成突起部4的部分形成开口部Ra。另外，通电层7向图的右方向(箭头方向)延长，以便能够从其端部供给电流。
然后，在图42所示的工序中，在抗蚀剂R的开口部Ra露出的通电层7的上面，各向同性镀上Ni、Au、Cu或含有Cu的导电性材料，形成突起部4。突起部4的高度H1例如为40μm。
在形成突起部4后，去除抗蚀剂R，成为图43的状态。然后，利用离子蚀刻法等去除突起部4的周围的通电层7。此时，残留突起部4的上层部4a的下面的通电层7，而形成图44所示的金属膜3。
在去除通电层7后，如图45所示，在导电层2及突起部4上成膜由Al2O3或SiO2构成的绝缘膜5。
然后，研磨绝缘层5直到在绝缘层5的表面露出突起部4，例如，到图的A-A线，在形成金属垫片6后，就结束了图40所示的薄膜结构体的形成。
此外，在专利文献5中记载，通过在突起部4的下方配置其他导线导体28，能够实现布线的高密度化。如此的薄膜结构体及其制造方法，在以下所示的专利文献1～5中有记载。
专利文献1：日本特开平11-100690号公报(第3页、图1)
专利文献2：日本特开平9-73608号公报(第3页、图3)
专利文献3：日本特开2000-149221号公报(第3页、图8)
专利文献4：日本特开昭58-179922号公报(第1页、第2页、图2、图3)
专利文献5：日本特开平4-21919号公报(第4页、第5页、图5、图6)
专利文献6：日本特开2003-123208号公报(第4页、第5页、图1～图8)
上述以往的薄膜结构体，具有以下所示的问题。
在图43所示的工序中，如果去除抗蚀剂层R，能够在突起部4的上层部4b的延出部4c的下方形成空间S。当在图45所示的工序中成膜绝缘层5时，空间S由于受延出部4c的影响，不形成绝缘层5而成为空穴。如此，如果突起部4的延出部4c下方的空间S是空穴，则会降低绝缘层5的机械强度，在图45的研磨工序时，在绝缘层5上容易产生如虚线所示的裂纹C。如果在绝缘层5上产生裂纹C，薄膜结构体的耐磨性显著下降，同时会导致布线断线。
此外，在专利文献4中，记载了通过削去导体(突起部)的外伸部(延出部)(沿图44的单点划线E削去)而去除产生影的区域，或在导体(突起部)的整个周围形成绝缘层的结构。但是，如果具有削去导体(突起部)的工序，则不仅制造工序复杂化，而且减小导体(突起部)的体积，产生电阻增大的问题。此外，导体(突起部)的体积的偏差增大，电阻不均匀。
此外，专利文献6中记载的薄膜结构体，难于供给镀膜形成下部垫片3A及上部垫片3B的电流，需要进一步改进。
发明内容
本发明是针对解决上述以往问题而提出的，目的是提供一种薄膜结构体积其制造方法，其具有基底部和突起部，该突起部具有上层部，该上层部包含比上述基底部向外侧伸出的延出部，而且，在上述基底部的整个周围的、上述延出部的下方也存在上述绝缘层。
本发明的薄膜结构体，在导电层上方层叠导电性的突起部，利用形成在上述导电层上的绝缘层围住上述突起部的周围，上述突起部具有与上述导电层连接的基底部和层叠在该基底部上的上层部，上述上层部的、与膜厚度方向垂直的剖面的面积，越向上述上层部的上方越逐渐减小，而且，在上述上层部上，侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部，上述绝缘层，在上述基底部的整个周围，也存在于延出部的下方。
在本发明中，由于也在上述突起部的延出部的下方存在上述绝缘层，所以能够提高上述突起部周围的机械强度。因此，在上述绝缘层不易产生裂纹，能够提高薄膜结构体的耐蚀性，同时降低布线的断线。
此外，在上述突起部的上层部，由于侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部，从而能够维持上述突起部的体积，防止电阻增加。
另外，如果上述绝缘层连结在上述基底部的侧边缘部，则优选在上述突起部的延出部下方的整个区域存在上述绝缘层，进一步提高上述突起部周围的机械强度。
此外，如果在上述导电层的侧方设置，且该其他导线层位于上述突起部的上述延出部的下方，则能够谋求布线的高密度化。
如本发明所述，如果上述绝缘层，在上述基底部的整个周围，也存在上述延出部的下方，则由于在上述导电层的侧方设置其他导线层，所以即使减小上述基底部的宽度尺寸，也能够维持上述突起部周围的机械强度。
另外，上述其他导线层，例如连接在其他的薄膜结构体上。
本发明的薄膜结构体的制造方法具有以下工序：
(a)在导电层上形成导电性的基底部，在该基底部的整个周围形成绝缘层的工序；
(b)在导电层上形成导电性的通电部，在该通电部的整个周围形成绝缘层的工序；
(c)在上述绝缘层的表面露出上述基底部的上面的工序；
(d)在上述绝缘层的表面露出上述通电部的上面的工序；
(e)从上述通电部的上面供给电流，在上述基底部的上方使可镀膜的材料自由镀膜生长来形成上层部，并使上述上层部的与膜厚度方向垂直的剖面的面积，越朝向上述上层部的上方越逐渐减小，而且，上述上层部侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部的工序；
(f)在上述上层部的周围形成绝缘层的工序。
在本发明中，在上述(e)工序，从上述通电部的上面供给电流，经由上述导电层，在上述基底部上镀膜形成上层部。因此，能够在上述基底部的附近，以所需最小限度的尺寸形成上述通电部，之后不需要去除该通电部。因此，在上层部的镀膜形成后，不需要去除形成在上述基底部的整个周围的上述绝缘层，也能够制造在上述突起部的延出部的下方也存在上述绝缘层的薄膜结构体。
利用本发明的制造方法形成的薄膜结构体，提高了上述突起部周围的机械强度，在上述绝缘层不易产生裂纹，提高了耐蚀性。
此外，在本发明中，在形成上述上层部时，由于只是自由度膜生长形成，所以减小突起部的体积偏差，从而能够降低电阻的偏差。
此外，优选：在上述(d)工序，在上述绝缘层的表面露出上述通电部的上面后，形成连接在上述通电部的上面的引出层。
另外，此处，所谓的自由镀膜生长，指的是不限制侧面或上面地镀膜生长。
或，本发明的薄膜结构体的制造方法具有以下工序：
(g)在导电层上形成绝缘层的工序；
(h)在上述绝缘层至少设置2个开孔部，而露出上述导电层的工序；
(i)以上述开孔部中的1个作为通电开孔部，从在该通电开孔部露出的上述导电层供给电流，在该通电开孔部以外的镀膜形成开孔部露出的上述导电层上，使可镀膜的材料自由镀膜生长，来镀膜形成与上述导电层连接的基底部和层叠在该基底部上方的上层部，上述上层部的、与膜厚度方向垂直的剖面的面积越向上述上层部的上方越逐渐减小，而且，在上述上层部，侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部的工序；
(j)在上述上层部的周围形成绝缘层的工序。
在本发明中，在上述(i)工序中，在从上述通电开孔部的上方供给电流，在镀膜形成开孔部露出的上述导电层上镀膜形成上述基底部和上层部。如果在镀膜形成开孔部的附近形成上述通电开孔部，则之后不需要去除该上述通电开孔部附近的上述导电层。因此，也能够制造在上述突起部的延出部的下方也存在上述绝缘层的薄膜结构体。
利用本发明的制造方法形成的薄膜结构体，提高了上述突起部周围的机械强度，在上述绝缘层不易产生裂纹，提高了耐蚀性。
此外，在本发明中，在形成上述上层部时，由于只是自由度膜生长，所以减小突起部的体积偏差，从而能够降低电阻的偏差。
此外，优选：在上述(h)工序，形成与在上述开孔部中的1个中露出的上述导电层连接的引出层。
另外，此处，所谓的自由镀膜生长，指的是不限制侧面或上面地镀膜生长。
此外，在上述(a)工序或上述(g)工序之前，具有：(k)在上述导电层的侧方设置其他导线层的工序；
在上述(e)工序或上述(i)工序中，通过使上述上层部的上述延出部伸出到与上述其他导线层重叠的位置，在上述导电层的侧方的、上述突起部的上述延出部的下方设置其他导线层，能够形成能够高密度化布线的薄膜结构体。
而且，由于上述绝缘层，在上述基底部的整个周围，也存在上述延出部的下方，并在上述导电层的侧方设置其他导线层，所以即使减小上述基底部的宽度尺寸，也能够维持上述突起部周围的机械强度。
在本发明中，优选在上述(k)工序中，同时形成上述导电层和上述其他导线层。
如果采用以上说明的本发明，由于上述突起部的延出部的下方也存在上述绝缘层，所以能够提高上述突起部周围的机械强度。因此，在上述绝缘层不易产生裂纹，在提高薄膜结构体的耐蚀性的同时，还能够防止布线断线。
此外，在上述突起部的上层部，由于侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部，因此能够维持突起部的体积，防止增加电阻。
附图说明
图1是表示装配有将本发明的薄膜结构体用于电极引出的磁头的滑块30的后(trailing)侧端面31的结构的部分俯视图。
图2是从2-2线剖开图1所示的薄膜磁头32时的部分纵剖视图。
图3是从图1所示的4-4线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图4是从图1所示的5-5线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图5是本发明的薄膜结构体的其他实施方式的部分剖视图。
图6是图5所示的导通连接结构(薄膜结构体)的与X-Z平面平行的剖视图。
图7是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图8是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图9是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图10是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图11是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图12是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图13是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图14是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图15是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图16是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图17是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图18是表示具有侧面为垂直面的上层部的导通连接结构(薄膜结构体)的制造工序的剖视图。
图19是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图20是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图21是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图22是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图23是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图24是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图25是表示图5及图6所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图26是表示装配有将本发明的薄膜结构体用于电极引出的磁头的滑块30的后侧端面31的结构的部分俯视图。
图27是从图26所示的27-27线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图28是从图26所示的28-28线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图29是本发明的薄膜结构体的其他实施方式的部分剖视图。
图30是图29所示的导通连接结构(薄膜结构体)的与Y-Z平面平行的剖视图。
图31是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图32是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图33是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的剖视图。
图34是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图35是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图36是表示图29及图30所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图37是表示图29及图30所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图38是表示图29及图30所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图39是表示图29及图30所示的导通连接结构(薄膜结构体)的制造工序的俯视图及剖视图。
图40是表示以往的薄膜结构体(薄膜结构体)的剖视图。
图41是表示以往的薄膜结构体(薄膜结构体)的制造方法的剖视图。
图42是表示以往的薄膜结构体(薄膜结构体)的制造方法的剖视图。
图43是表示以往的薄膜结构体(薄膜结构体)的制造方法的剖视图。
图44是表示以往的薄膜结构体(薄膜结构体)的制造方法的剖视图。
图45是表示以往的薄膜结构体(薄膜结构体)的制造方法的剖视图。
具体实施方式
图1是表示装配有将本发明的薄膜结构体用于电极引出的磁头的滑块30的后侧端面31的结构的部分俯视图。另外，滑块30的图示上面是与记录媒体的对置面。
图1所示的滑块30，由氧化铝—碳化钛(Al2O3-TiC)等陶瓷材料形成，在其后侧端面31上，在与记录媒体的对置面侧，层叠形成薄膜磁头32。
薄膜磁头32，是层叠再生用的MR磁头和记录用的电感磁头的所谓复合型薄膜磁头。
如图1所示，在滑块30的后侧端面31上，镀膜形成4个导线层33～36。其中的导线层33及34是与构成电感磁头的线圈层导通连接的线圈导线层。如图1所示，第2线圈导线层34，在其终端部(外部连接端部)，借助直接或间接镀膜形成在第2线圈导线层34上的突起部87来与外部连接用端子38导通连接。第1线圈导线层33的终端部(外部连接端部)也与第2线圈导线层34同样，借助突起部，与外部连接用端子导通连接。
图1所示的导线层35及36，是向MR磁头的磁阻效应元件供给读出电流的电极导线层，电极导线层36的终端部(外部连接端部)，借助直接或间接镀膜形成在其上的突起部39，导通连接在外部连接用端子40上。另外，电极导线层35的终端部(外部连接端部)，也与电极导线层36同样，借助突起部(凸部)，导通连接在外部连接用端子。
图2是从2-2线剖开图1所示的薄膜磁头32时的部分纵剖视图。
首先，说明构成薄膜磁头32的各层。如图2所示，在滑块30上形成氧化铝底涂层膜41，然后在其上面形成由坡莫合金(NiFe合金)等磁性材料形成的下部屏蔽层42。
如图2所示，在下部屏蔽层42上经由氧化铝等下部间隙层43形成于与记录媒体的对置面露出的磁阻效应元件44。磁阻效应元件44，是在自旋阀膜(spin valve膜)中有代表性的GMR元件或AMR元件，磁阻效应元件44，采用接受外部磁场的影响引起的电阻值的变化，再生记录在记录媒体上的磁信号。
在磁阻效应元件44，连接从磁道宽度方向(图示X方向)的两侧，朝高度方向后方(图示Y方向)扩展的电极层45，
如图2所示，在电极层45及磁阻效应元件44的上方，经过由氧化铝等形成的上部间隙层46形成上部屏蔽层(下部芯层)47。上部屏蔽层47，例如，由坡莫合金(NiFe合金)等磁性材料形成。另外，从下部屏蔽层42到上部屏蔽层(下部芯层)47是再生用的MR磁头。
在本实施方式中，上部屏蔽层47，也具有作为电感磁头的下部芯层的功能。另外，也可以分别形成上部屏蔽层和下部芯层。在需要时，在上部屏蔽层和下部芯层的之间加入绝缘层。
如图2所示，在下部芯层47上，从与记录媒体的对置面朝高度方向后方以规定的长度尺寸形成磁极部48。磁极部48以磁道宽度Tw形成向磁道宽度方向(图示X方向)的宽度尺寸。磁道宽度Tw，例如以0.5μm以下形成。
在图2所示的实施方式中，由下部磁极层49、间隙层50及上部磁极部51的3层膜的层叠结构构成磁道部48。以下，说明磁极层49、51及间隙层50。
如图2所示，在下部芯层47上，镀膜形成成为磁极层48的最下层的下部磁极层49。下部磁极层49与下部芯层47磁性连接，下部磁极层49，可以由与下部芯层47相同的材质形成，也可以由不同的材质形成。此外，可以由单层膜形成，也可以由多层膜形成。
此外，如图2所示，在下部磁极层49上层叠非磁性的间隙层50。
优选：间隙层50由非磁性金属材料形成、且镀膜形成在下部磁极层49上。作为非磁性金属材料，优选NiP、NiReP、NiPd、NiW、NiMo、NiRh、NiRe、Au、Pt、Rh、Pd、Ru、Cr中的1种或2种以上，间隙层50，可以由单层膜形成，也可以由多层膜形成。
下面，在间隙层50上镀膜形成与后述的上部芯层60磁性连接的上部磁极层51。另外，上部磁极层51，可以由与上部芯层60相同的材质形成，也可以由不同的材质形成。此外，可以由单层膜形成，也可以由多层膜形成。
如上所述，间隙层50，只要由非磁性金属材料形成，就能够连续镀膜形成下部磁极层49、间隙层50及上部磁极部51。
此外，如图2所示，在下部芯层47上从与记录媒体的对置面向在高度方向(图示Y方向)远离的位置形成Gd定位绝缘层52。
然后，如图2所示，在比磁极部48靠向高度侧的下部芯层47上形成由Al2O3、SiO2等构成的线圈绝缘底层53。如图2所示，在线圈绝缘底层53上，镀膜形成例如由Cu等电阻低的导电性材料形成的第1线圈层54。
如图2所示，第1线圈层54，其卷绕中心部54a，由磁性连接在下部芯层47上的背部间隙层55，位于高度方向(图示Y方向)的后方，以卷绕中心部54a为中心形成螺旋状图形。
如图2所示，第1线圈层54的上面，在以上部电极层51和上部芯层60的接合面作为基准平面D时，形成在比基准平面D低的位置。
此外，在本实施方式中，第1线圈层54的各导体部的间距间，由绝缘材料构成的线圈绝缘层57堵塞。如图2所示，线圈绝缘层57的上面57a与基准平面D平齐，如此被平坦化。
此外，在线圈绝缘层57的上面57a，镀膜形成螺旋状形成图形的第2线圈层58。第2线圈层58也与第1线圈层54同样，由Cu等具有低电阻的导电性材料形成。另外，第2线圈层58，其卷绕方向与第1线圈层54相反。
第2线圈层58上，用由抗蚀剂材料等有机绝缘材料构成的绝缘层59覆盖。此外，在绝缘层59上，例如图形形成用帧镀法等形成的上部芯层60。上部芯层60的前端部60a磁性连接在上部磁极层51上。
下面，说明与本发明的薄膜结构体的实施方式的第1线圈层54一体镀膜形成的第2线圈导线层34的外部连接端部34a上的导通连接结构。
图3是从图1所示的3-3线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图3所示的第2线圈导线层34的外部连接端部34a是本发明的导电层，形成在在下部芯层47周围形成的绝缘层71上。在其上方设置由导电性材料构成的突起部(凸部)87。
突起部(凸部)87，具有镀膜形成在外部连接端部34a上并贯通线圈绝缘层57的基底部81、层叠在基底部81上的上层部86。上层部86，具有从其中心部开始依次由第1层82、第2层83、第3层84及第4层85构成的多层结构。这里，第1层82由与第2线圈层58相同的材料形成，第2层83由与上部芯层60的镀膜底层相同的材料构成，第3层84由与上部芯层60相同的材料构成，第4层85由Ni、Cu或Au等电阻小的材料构成。但是，上层部86也可以是由Ni、Cu或Au等电阻小的材料构成的单层结构。
基底部81由与第一接点部62相同的材料形成。基底部81的上面81a与线圈绝缘层57的上面57a对齐形成。
在上层部86的周围形成保护层61，上层部86贯通保护层61。上层部86从保护层61的上面61a露出形成，并与形成在保护层61上的外部连接用端子38导通连接。
此外，在外部连接端部34a上形成贯通线圈绝缘层57的金属层88。该金属层88，具有在镀膜形成上层部86时作为电流供给路的通电部的功能。金属层88的上面88a，也可以与线圈绝缘层57的上面57a对齐形成。
另外，在图3中，说明了第2线圈导线层34的外部连接端部34a上的导通连接结构，但是，图1所示的第1线圈导线层33的外部连接端部33b的导通连接结构也与图3相同。即，在1线圈导线层33上镀膜形成由基底部和上层部构成的突起部，在突起部上形成外部连接用端子38。
此外，用于向MR磁头的磁阻效应元件供应读出电流的电极导线层即图1所示导线层35及36的终端部(外部连接端部)上的导通连接结构，也能够与图3相同。
上层部86的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部86的上方(图示Z方向)越逐渐减小，而且，在上层部86，侧边缘部86a比上述基底部81的侧边缘部81b更向外侧伸出而形成延出部86b，在延出部86b的下方也存在线圈绝缘层(绝缘层)57。
另外，在基底部81的整个周围沿延出部86b的下方存在线圈绝缘层(绝缘层)57。
图4是从图1所示的4-4线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
在图4中，也在上层部86，侧边缘部86a比上述基底部81的侧边缘部81b向外侧伸出而形成延出部86b，在延出部86b的下方也存在线圈绝缘层(绝缘层)57。
在本发明中，由于在突起部87的延出部86b的下方也存在线圈绝缘层(绝缘层)57，因此能够提高突起部87的周围的机械强度。所以，不易在保护层(绝缘层)61产生裂纹，能够提高导通连接结构的耐蚀性。
此外，由于在突起部87的上层部86，侧边缘部86a比上述基底部81的侧边缘部81b向外侧伸出而形成延出部86b，所以能够维持突起部87的体积，防止电阻增加。
另外，在本实施方式中，线圈绝缘层(绝缘层)57连接在基底部81的侧边缘部81b上。即，通过在突起部87的延出部86b下方的整个区域存在线圈绝缘层(绝缘层)57，而能够提高突起部87的周围的机械强度。
图5是本发明的薄膜结构体的其他实施方式的部分剖视图。
图5所示的第2线导线层34的外部连接端部34a是本发明的导电层，形成在在下部芯层47的周围形成的绝缘层71上。在其上设置由导电性材料构成的突起部(凸部)94。
突起部(凸部)94，具有溅射成膜在外部连接端部34a上的镀膜底层91、贯通线圈绝缘层57的第1层92、层叠在第1层92上的第2层93。第1层92由与上部芯层60相同的材料形成，第2层93由Ni、Cu或Au等电阻小的材料构成。但是，也可以省略第1层92的形成，突起部(凸部)94也可以是由Ni、Cu或Au等电阻小的材料构成的单层结构。
在图5所示的突起部(凸部)94中，第1层92的被线圈绝缘层57围住的部分为基底部95，基底部95上方的部分为上层部96。
在上层部96的周围形成保护层61，上层部96贯通保护层61。上层部96从保护层61的上面61a露出形成，并与形成在保护层61上的外部连接用端子38导通连接。
此外，在线圈绝缘层57形成开孔部57b。在镀膜形成上层部96时，由从开孔部57b露出的外部连接端部34a供给电流。
图5所示的导通连接结构，也能够用作第2线圈导线层34的外部连接端部34a上的导通连接结构、或第1线圈导线层33的外部连接端部33b上的导通连接结构。
此外，用于向MR磁头的磁阻效应元件供应读出电流的电极导线层即图1所示导线层35及36的终端部(外部连接端部)上的导通连接结构，也可以与图5相同。
上层部96的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部96的上方(图示Z方向)越逐渐减小，而且，在上层部96，侧边缘部96a比基底部95的侧边缘部95a向外侧伸出而形成延出部96b，在延出部96b的下方也存在线圈绝缘层(绝缘层)57。
另外，在基底部95的整个周围沿延出部下方存在线圈绝缘层(绝缘层)57。
图6是图5所示的导通连接结构(薄膜结构体)的与X-Z平面平行的剖视图。
在图6中，在上层部96上，侧边缘部96a比基底部95的侧边缘部95a向外侧伸出而形成延出部96b，在延出部96b的下方也存在线圈绝缘层(绝缘层)57。
由于在突起部94的延出部96b的下方也存在线圈绝缘层(绝缘层)57，因此能够提高突起部94周围的机械强度。所以，不易在保护层(绝缘层)61产生裂纹，能够提高导通连接结构的耐蚀性。
此外，在突起部94的上层部96，由于侧边缘部96a比上述基底部95的侧边缘部95a向外侧伸出而形成延出部96b，所以能够维持突起部94的体积，能够防止电阻增加。
另外，在本实施方式中，线圈绝缘层(绝缘层)57连接在基底部95的侧边缘部95a上。即，通过在突起部94的延出部96b下方的整个区域，存在线圈绝缘层(绝缘层)57，能够提高突起部94的周围的机械强度。
下面，说明图3及图4所示的导通连接结构(薄膜结构体)的制造方法。
图7～图17是表示图3及图4所示的导通连接结构(薄膜结构体)的制造工序的图。在各自的图面上，左图是从上看导通连接结构(薄膜结构体)时的俯视图，右图是沿单点划线剖开左图并从箭头方向看时的剖视图。
与图1及图2所示的电感磁头的形成同时进行图3及图4所示的导通连接结构(薄膜结构体)的形成。
在图7所示的工序，在形成图2所示的电感磁头的下部芯层47后，在下部芯层47的周围形成绝缘层71，在该绝缘层71上，形成图1所示的第2线圈导线层34。第2线圈导线层34，采用与图2所示的第1线圈层54相同的材料，与第1线圈层54同时镀膜形成。
第2线圈导线层34的外部连接端部34a是本发明的导电层，在外部连接端部34a上，依次层叠构成导通连接结构(薄膜结构体)的层。
下面，在图8所示的工序，镀膜形成基底部81及金属层88。基底部81及金属层88，采用与图2所示的第1接点部62相同的材料，例如Ni、Cu、Au等，与第1接点部62同时镀膜形成。另外，第1接点部62导通连接第1线圈层54的卷绕中心部54a和第2线圈层58的卷绕中心部58a的之间。此外，金属层88，在镀膜形成上层部86时，具有作为电流供给路的通电部的功能。
然后，在图9所示的工序，在绝缘层71、外部连接端部34a、基底部81及金属层88上溅射成膜线圈绝缘层57。线圈绝缘层57与图2所示的线圈绝缘层57相同，采用Al2O3或SiO2等无机材料形成。
然后，在图10所示的工序，采用CMP加工技术研磨线圈绝缘层57，使基底部81及金属层88的上面露出。使线圈绝缘层57的上面和基底部81及金属层88的上面平坦对齐，该对齐面与基准平面D一致。另外，线圈绝缘层57的膜厚度t1在1μm以下。
然后，在图11所示的工序，在基底部81的上方采用与图2所示的第2线圈层58相同的材料，形成第2线圈层58同时帧镀形成第1层82。
之后，在图12所示的工序，采用与图2所示的镀膜形成上部芯层60的镀膜底层相同的材料，形成该镀膜底层的同时溅射成膜第2层83。同时，也在金属层88上，采用与镀膜底层相同的材料，溅射成膜通电用膜100。通电用膜100，与第2层83分离，能够用作向金属层88供给镀膜用电流的引出层。
然后，在图13所示的工序，在第2层83上，采用与图2所示的上部芯层60相同的材料，形成上部芯层60的同时帧镀形成第3层84。此时，将通电用膜100用作引出层，从金属层88的上面、经由外部连接端部34a能够供给镀膜用的电流。
然后，在图14所示的工序中，在第3层84上由Cu或Au等电阻小的材料镀膜形成第4层85。从第3层84间隔地形成抗蚀剂R1，第4层85是使导电性材料自由镀膜生长而形成的。第4层85的镀膜形成时的膜厚度t2为40μm。此时，也能将通电用膜100用作引出层，能够从金属层88的上面供给镀膜用电流。
经过图11～图14所示的工序，形成具有从中心部开始由第1层82、第2层83、第3层84、第4层85构成的多层结构的上层部86。
但是，也可以：通过在基底部81上，直接使导电性材料自由镀膜生长，形成单层的上层部。
另外，在图11的工序中，残留第2线圈层58的镀膜底层，以此作为引出层，这样也能够供给第2层83、第3层84及第4层85的镀膜形成时的镀膜用电流。
通过利用自由镀膜生长形成第4层85，而上层部86的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部86的上方(图示Z方向)越逐渐减小。
此外，在上层部86，侧边缘部86a比上述基底部81的侧边缘部81b向外侧伸出而形成延出部86b，能够在基底部81的整个周围沿延出部86b的下方存在线圈绝缘层(绝缘层)57。
然后，在图15所示的工序中，在去除抗蚀剂层R1后，通过离子蚀刻等去除通电用膜100。
然后，在图16所示的工序中，在线圈绝缘层57、金属层88、上层部86及其上方溅射形成保护层61。保护层61与图2所示的保护层61相同，采用Al2O3或SiO2等无机材料形成。
此外，通过磨削·抛光加工保护层61，露出上层部86的上面。保护层61的上面和上层部86的上面形成平坦化的同一面。另外，保护层61及上层部86的膜厚度t3大约为30μm。
然后，在上层部96的上面61a上，形成外部连接用端子38，如果形成图17的状态，能够得到图3及图4所示的导通连接结构。
在上述制造方法中，在图12～图14所示的工序中，从金属层88(通电部)的上面供给电流，在基底部81的上面镀膜形成上层部86而形成突起部87。因此，能够在基底部81的附近形成金属层88(通电部)，然后不需要去除该金属层88(通电部)。所以，在上层部86的镀膜形成后，也不需要去除形成在基底部81的整个周围的线圈绝缘层57，也能够制造在突起部87的延出部86b的下方也存在线圈绝缘层57的导通连接结构(薄膜结构体)。
利用本制造方法形成的导通连接结构(薄膜结构体)，能够提高突起部87周围的机械强度，不易在保护层61生成裂纹，提高耐蚀性。特别是能够降低在图16所示的磨削工序发生保护层61的裂纹的情况。
此外，在形成上层部86的第4层85时，由于只进行自由镀膜生长，所以减小突起部87的体积的偏差，能够降低电阻偏差。
此外，如果采用上述制造方法，上层部86的与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部86的上方(图示Z方向)越逐渐减小。即，在上层部86的侧面形成曲面或倾斜面。
于是，在图16所示的工序中，在成膜保护层61时，能够减小保护层61的成膜厚度t4。具体是，能够以35μm～40μm形成成膜厚度t4，能够提高生产效率。
对此，如图18所示，在具有利用帧镀法形成的上层部111的突起部112中，第4层110也出现以下的问题。如果用帧镀法形成第4层110，如图18所示，第4层110的侧面110a形成与线圈绝缘层57的上面相对的垂直面。如果第4层110的侧面110a形成垂直面，在成膜保护层61时，降低第4层110的侧面110a的周围的溅射成膜速度，在保护层61的表面形成凹部61b。因此，在成膜保护层61时，从线圈绝缘层57的上面到凹部61b的距离t5需要大于上层部111的膜厚度t6。因此，需要将保护层61的成膜厚度t7确定在45μm～50μm，与采用本发明的制造方法时相比，保护层61的成膜厚度t7明显增厚。
下面，说明图5及图6所示的导通连接结构(薄膜结构体)的制造方法。
图19～图25是表示图5及图6所示的导通连接结构(薄膜结构体)的制造方法的图。在各自的图面上，左图是从上看导通连接结构(薄膜结构体)时的俯视图，右图是沿单点划线剖开左图、从箭头方向看时的剖视图。
图5及图6所示的导通连接结构(薄膜结构体)的形成，也与图1及图2所示的电感磁头的形成同时进行。
首先，与图7所示的工序同样，在形成图2所示的电感磁头的下部芯层47后，在下部芯层47的周围形成绝缘层71，在该绝缘层71上形成图1所示的第2线圈导线层34。第2线圈导线层34，采用与图2所示的第1线圈层54相同的材料，与第1线圈层54同时镀膜形成。
第2线圈导线层34的外部连接端部34a是本发明的导电层，在外部连接端部34a上，依次层叠构成导通连接结构(薄膜结构体)的层。
然后，在图19所示的工序中，在绝缘层71及外部连接端部34a上，溅射成膜线圈绝缘层57。线圈绝缘层57与图2所示的线圈绝缘层57相同，采用Al2O3或SiO2等无机材料形成。此外，在线圈绝缘层57上设置通电开孔部57b及镀膜形成开孔部57c，以使外部连接端部34a露出。
下面，在图20所示的工序中，在露出在镀膜形成开孔部57c的外部连接端部34a的上面，采用与图2所示的镀膜形成上部芯层60的镀膜底层相同的材料，与该镀膜底层形成同时溅射成膜镀膜底层91。同时，在露出在通电开孔部57b的外部连接端部34a及线圈绝缘层57上，也采用与镀膜底层相同的材料，溅射成膜通电用膜113。通电用膜113，与镀膜底层91分离，能够用作向外部连接端部34a供给镀膜用电流的引出层。
然后，在图21所示的工序中，在镀膜底层91上，采用与图2所示的上部芯层60相同的材料，与形成上部芯层60的同时，帧镀形成第1层92。此时，将通电用膜113用作引出层，能够从外部连接端部34a的上面供给镀膜用的电流。
然后，在图22所示的工序中，在镀膜底层91上由Ni、Cu或Au等电阻小的材料镀膜形成第2层93。从第1层92间隔形成抗蚀剂R2，自由镀膜形成第2层93。第2层93的镀膜形成时的膜厚度t8为40μm。此时，也能将通电用膜113用作引出层，能够从外部连接端部34a的上面供给镀膜用电流。
经过图19～图22所示的工序，形成具有从中心部开始由第1层92及第2层93构成的多层结构的上层部96。
但是，通过在镀膜底层91上，也可以直接使导电性材料自由镀膜生长，形成单层的上层部。然而，如果在镀膜形成的第1层92上层叠同样镀膜形成的第2层93，则由于提高第1层92和第2层93的密接性、加强了在外部连接端部34a上固定突起部94的力，因此优选。
通过利用自由镀膜生长形成第2层93，而上层部96的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部96的上方(图示Z方向)越逐渐减小。
关于突起部(凸部)94，第1层92的被线圈绝缘层57围住的部分是基底部95，基底部95上的部分是上层部96。
在上层部96，侧边缘部96a比基底部95的侧边缘部95a向外侧伸出而形成延出部96b，线圈绝缘层(绝缘层)57，能在基底部95的整个周围存在延出部96b的下方。
另外，线圈绝缘层(绝缘层)57，也可以由抗蚀剂材料等有机材料形成。
接着，在图23所示的工序中，在去除抗蚀剂层R2后，通过离子蚀刻等去除通电用膜113。
然后，在图24所示的工序中，在线圈绝缘层57、上层部96上，溅射成膜保护膜61。保护膜61与图2所示的保护膜61相同，采用Al2O3或SiO2等无机材料形成。
此外，通过采用磨削抛光加工技术研磨保护层61，露出上层部96的上面。保护层61的上面和上层部96的上面形成平坦化的同一面。另外，保护层61及上层部96的膜厚度t9大约为30μm。
然后，在上层部96的上面上形成外部连接用端子38，若形成图25的状态，则能够得到图5及图6所示的导通连接结构。
在上述制造方法中，在图21～图22所示的工序中，从通电开孔部57b的上面供给电流，在露出于镀膜形成开孔部57c的外部连接端部34a上方镀膜形成第1层92及第2层93。如果在镀膜形成开孔部57c的附近形成通电开孔部57b，则之后不需要去除该通电开孔部57b附近的外部连接端部34a。所以，在突起部94形成后，也不需要去除形成在基底部95的整个周围的线圈绝缘层57，也能够制造在突起部94的延出部96b下方存在线圈绝缘层57的导通连接结构(薄膜结构体)。
利用本制造方法形成的导通连接结构(薄膜结构体)，能够提高突起部94周围的机械强度，不易在保护层61产生裂纹，提高耐蚀性。特别是能够减少在图24所示的磨削工序发生保护层61的裂纹的情况。
此外，在形成第2层93时，由于只进行自由镀膜生长形成，所以突起部94的体积偏差变小，可以减少电阻偏差。能够制造薄膜结构体。
另外，上述实施方式的导通连接结构(薄膜结构体)，能够用在另一个的线圈导线层33的终端部(外部连接端部)上。但是，由于金属层(通电部)88或通电开孔部57b也能够用于形成另一个的线圈导线层33的终端部(外部连接端部)的突起部，所以在另一个的线圈导线层的终端部(外部连接端部)，也可以不形成通电部或通电开孔部。
此外，上述的实施方式的导通连接结构(薄膜结构体)，能够用于向MR磁头的磁阻效应元件供应读出电流的电极导线层35、36的终端部(外部连接端部)。
图26是表示装配有将本发明的薄膜结构体用于电极引出的磁头的滑块230的后侧端面231的结构的部分俯视图。另外，滑块230的图示上面是与记录媒体的对置面。
图26所示的滑块230，由氧化铝—碳化钛(Al2O3-TiC)等陶瓷材料形成，在其后侧端面231上，在与记录媒体的对置面侧，层叠形成薄膜磁头2。
薄膜磁头2，是与图1及图2所示的薄膜磁头2相同的磁头。
如图26所示，在滑块230的后侧端面231上镀膜形成4个导线层233～236。其中的导线层233及234是与构成电感磁头的线圈层导通连接的线圈导线层。如图26所示，第2线圈导线层234，在其终端部(外部连接端部)，借助直接或间接镀膜形成在第2线圈导线层234上的突起部287导通连接在外部连接用端子238上。第1线圈导线层233的终端部(外部连接端部)，也与第2线圈导线层234同样，借助突起部，导通连接在外部连接用端子上。
图26所示的导线层235及236，是向MR磁头的磁阻效应元件供给读出电流的电极导线层，电极导线层236的终端部(外部连接端部)，借助直接或间接镀膜形成在其上的突起部239、导通连接在外部连接用端子240上。另外，电极导线层235的终端部(外部连接端部)，也与电极导线层236同样，借助突起部(凸部)，导通连接在外部连接用端子上。
在本实施方式中，第1线圈导线层233通过第2线圈导线层234的终端部(外部连接端部)的突起部287的下方，电极导线层235通过电极导线层236的终端部(外部连接端部)的突起部239的下方。由此，能够提高滑块230的后侧端面231上的线圈导线层及电极导线层的布线密度，减小后侧端面231的面积，促进滑块230的小型化。此外，在减小后侧端面231的面积的同时，还能够在后侧端面231上形成5个以上的外部连接用端子进行布线。
下面，说明与本发明的薄膜结构体的实施方式的第1线圈层54一体镀膜形成的第2线圈导线层234的外部连接端部234a上的导通连接结构。
图27是从图26所示的27-27线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
图27所示的第2线圈导线层234的外部连接端部234a是本发明的导电层，形成在绝缘层71上，该绝缘层71形成在下部芯层47周围。在其上方设置由导电性材料构成的突起部(凸部)287。
突起部(凸部)287，具有：镀膜形成在外部连接端部234a上并贯通线圈绝缘层57的基底部281、和层叠在基底部281上的上层部286。上层部286，具有从其中心部开始由第1层282、第2层283、第3层284及第4层285构成的多层结构。此处，第1层282由与第2线圈层58相同的材料形成，第2层283由与上部芯层60的镀膜底层相同的材料构成，第3层284由与上部芯层60相同的材料构成，第4层285由Ni、Cu或Au等电阻小的材料构成。但是，上层部286也可以是由Ni、Cu或Au等电阻小的材料构成的单层结构。
基底部281由与第1接点部62相同的材料形成。基底部281的上面281a形成在与线圈绝缘层57的上面57a同一面上。
在上层部286的周围形成保护层61，上层部286贯通保护层61。上层部286从保护层61的上面61a露出形成，与形成在保护层61上的外部连接用端子238导通连接。
此外，在外部连接端部234a上形成贯通线圈绝缘层57的金属层288。该金属层288，具有在镀膜形成上层部286时作为电流供给路的通电部的功能。金属层288的上面288a，也可以形成在与线圈绝缘层57的上面57a的同一面上。
另外，在图27中，说明了第2线圈导线层234的外部连接端部234a上的导通连接结构，但是，图26所示的第1线圈导线层233的外部连接端部233b上的导通连接结构也与图27相同。即，在第1线圈导线层233上，镀膜形成由基底部和上层部构成的突起部，在突起部上形成外部连接用端子238。
此外，用于向MR磁头的磁阻效应元件供应读出电流的电极导线层即图26所示导线层235及236的终端部(外部连接端部)上的导通连接结构，也能够与图27相同。
上层部286的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越向上层部286的上方(图示Z方向)越逐渐减小，而且，在上层部286，侧边缘部286a比上述基底部281的侧边缘部281b向外侧伸出而形成延出部86b，在延出部286b的下方也存在线圈绝缘层(绝缘层)57。
另外，在基底部281的整个周围沿延出部286b的下方存在线圈绝缘层(绝缘层)57。
图28是从图26所示的28-28线剖开时的本发明的薄膜结构体的实施方式的部分剖视图。
在图28中，也在上层部286，侧边缘部286a比上述基底部281的侧边缘部281b向外侧伸出而形成延出部286b，在延出部286b的下方也存在线圈绝缘层(绝缘层)57。
在本发明中，由于在突起部287的延出部286b的下方也存在线圈绝缘层(绝缘层)57，因此能够提高突起部287的周围的机械强度。所以，不易在保护层(绝缘层)61上产生裂纹，能够提高导通连接结构的耐蚀性。
此外，由于在突起部287的上层部286，侧边缘部286a比上述基底部281的侧边缘部281b向外侧伸出而形成延出部286b，所以能够维持突起部287的体积，防止电阻增加。
另外，在本实施方式中，线圈绝缘层(绝缘层)57连接在基底部281的侧边缘部281b。即，通过在突起部287的延出部286b下方的整个区域，存在线圈绝缘层(绝缘层)57，能够提高突起部287的周围的机械强度。
此外，在本实施方式中，如图26及图28所示，在外部连接端部(导电层)234a的侧方的、在突起部287的延出部286b的下方设置其他导线层即线圈导线层233。该线圈导线层233，如图26所示，连接在由外部连接端部233b、突起部、外部连接用端子238构成的其他薄膜结构体上。
另外，在本发明中，所谓的外部连接端部(导电层)234a的侧方，不一定局限于与外部连接端部(导电层)234a的相同的阶层位置，线圈导线层233，也可以形成在外部连接端部(导电层)234a的上侧、与基底部281相同的阶层位置，也可以形成在外部连接端部(导电层)234a的下侧。
此外，其他导线层即线圈导线层233，只要是突起部287的延出部286b的下方即可，也可以是外部连接端部(导电层)234a的某一侧边的侧方。
此外，向MR磁头的磁阻效应元件供应读出电流的电极导线层的外部连接端部附近的结构，也能够形成同样的结构。
因此，能够提高线圈导线层233、234及电极导线层235、236的布线密度，减小后侧端面231的面积，促进滑块230的小型化。此外，在减小后侧端面231的面积的同时，还能够在后侧端面231上形成5个以上的外部连接用端子。
而且，在本实施方式中，由于线圈绝缘层57，在基底部281的整个周围，也存在于延出部286b的下方，所以为了在外部连接端部(导电层)234a的侧方设置线圈导线层233，而即使减小基底部281的宽度尺寸W1，也能够维持突起部282周围的机械强度。因此，由于能够维持大的上层部286的宽度尺寸W2，所以能够增加突起部287与外部连接用端子238的接合面积，能够确实保证低电阻。
此外，在图26及图28中，在外部连接端部(导电层)234a的侧方的、与突起部287的延出部286b相重叠的位置作为其他导线层只设置线圈导线层233，但是在与突起部287的延出部286b相重叠的位置设置2个以上的其他导线层。
图29是本发明的薄膜结构体的其他实施方式的部分剖视图。
图29所示的第2线导线层234的外部连接端部234a是本发明的导电层，形成在绝缘层71上，该绝缘层71形成在下部芯层47的周围。在其上设置由导电性材料构成的突起部(凸部)294。
突起部(凸部)294，具有溅射成膜在外部连接端部234a上的镀膜底层291、贯通线圈绝缘层57的第1层292、层叠在第1层292上的第2层293。第1层292由与上部芯层60相同的材料形成，第2层293由Ni、Cu或Au等电阻小的材料构成。但是，也可以省略第1层292的形成，突起部(凸部)294也可以是由Ni、Cu或Au等电阻小的材料构成的单层结构。
在图29所示的突起部(凸部)294中，第1层292的被线圈绝缘层57围住的部分为基底部295，基底部295上方的部分为上层部296。
在上层部296的周围形成保护层61，上层部296贯通保护层61。上层部296从保护层61的上面61a露出形成，并与形成在保护层61上的外部连接用端子238导通连接。
此外，在线圈绝缘层57形成开孔部57b。在镀膜形成上层部296时，由从开孔部57b露出的外部连接端部234a供给电流。
图29所示的导通连接结构，也能够用作第2线圈导线层234的外部连接端部234a上的导通连接结构、或第1线圈导线层233的外部连接端部233b上的导通连接结构。
此外，用于向MR磁头的磁阻效应元件供应读出电流的电极导线层即图26所示导线层235及236的终端部(外部连接端部)上的导通连接结构，也能够与图29相同。
上层部296的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越朝上层部296的上方(图示Z方向)越逐渐减小，而且，在上层部296，侧边缘部296a比基底部295的侧边缘部295a向外侧伸出而形成延出部296b，在延出部296b的下方也存在线圈绝缘层(绝缘层)57。
另外，在基底部295的整个周围于延出部下方存在线圈绝缘层(绝缘层)57。
图30是图29所示的导通连接结构(薄膜结构体)的与Y-Z平面平行的剖视图。
在图30中，也在上层部296，侧边缘部296a比基底部295的侧边缘部295a向外侧伸出而形成延出部296b，在延出部296b的下方也存在线圈绝缘层(绝缘层)57。
由于在突起部294的延出部296b的下方也存在线圈绝缘层(绝缘层)57，因此能够提高突起部294周围的机械强度。所以，不易在保护层(绝缘层)61产生裂纹，能够提高导通连接结构的耐蚀性。
此外，由于在突起部294的上层部296，侧边缘部296a比上述基底部295的侧边缘部295a向外侧伸出而形成延出部296b，所以能够维持突起部294的体积，防止电阻增加。
另外，在本实施方式中，线圈绝缘层(绝缘层)57连接在基底部295的侧边缘部295a上。即，通过在突起部294的延出部296b下的整个区域存在线圈绝缘层(绝缘层)57，能够提高突起部294的周围的机械强度。
此外，在本实施方式中，如图30所示，在外部连接端部(导电层)234a的侧方的、与突起部294的延出部296b重叠的位置设置其他导线层即线圈导线层233。该线圈导线层233，如图26所示，连接在由外部连接端部233b、突起部、外部连接用端子238构成的其他薄膜结构体上。
此外，向MR磁头的磁阻效应元件供应读出电流的电极导线层的外部连接端部附近的结构，也能够形成同样的结构。
因此，能够提高线圈导线层233、234及电极导线层235、236的布线密度，减小后侧端面231的面积，促进滑块230的小型化。此外，在减小后侧端面231的面积的同时，还能够在后侧端面231上形成5个以上的外部连接用端子。
而且，在本实施方式中，线圈绝缘层57，由于在基底部295的整个周围，也存在于延出部296b的下方，所以为了在外部连接端部(导电层)234a的侧方，设置线圈导线层233，而即使减小基底部295的宽度尺寸W3，也能够维持突起部294周围的机械强度。因此，由于能够维持大的上层部296，所以能够增加突起部294与外部连接用端子238的接合面积，能够确实保证低电阻。
另外，在图30中，在外部连接端部(导电层)234a的侧方的、与突起部294的延出部296b重叠的位置，作为其他导线层只设置线圈导线层233，但在与突起部294的延出部296b重叠的位置，也可以设置2个以上的其他导线层。
下面，说明图27及图28所示的导通连接结构(薄膜结构体)的制造方法。
图31～图35是表示图27及图28所示的导通连接结构(薄膜结构体)的制造工序的图。在各自的图面上，左图是从上看导通连接结构(薄膜结构体)时的俯视图，右图是沿单点划线剖开左图，从箭头方向看时的剖视图。
在图26及图2所示的电感磁头的形成的同时进行图27及图28所示的导通连接结构(薄膜结构体)的形成。
图31所示的工序，在形成图2所示的电感磁头的下部芯层47后，在下部芯层47的周围形成绝缘层71，在该绝缘层71上形成图26所示的第2线圈导线层234。第2线圈导线层34，采用与图2所示的第1线圈层54相同的材料，与第1线圈层54同时镀膜形成。第2线圈导线层234的外部连接端部234a是本发明的导电层，在外部连接端部234a上依次层叠构成导通连接结构(薄膜结构体)的层。
这里，线圈导线层234的外部连接端部234a的图示Y方向尺寸W1小于后面形成的突起部287的图示Y方向尺寸W2，在导电层234a的侧方，在位于突起部287下方的位置设置线圈导线层(其他导线层)233。另外，能够与线圈层54及线圈导线层234的形成同时进行线圈导线层233的形成。接着，在图32所示的工序，在外部连接端部234a上镀膜形成基底部281及金属层288。基底部281及金属层288，采用与图2所示的第1接点部62相同的材料，例如Ni、Cu、Au等，与第1接点部62同时镀膜形成。另外，第1接点部62导通连接第1线圈层54的卷绕中心部54a和第2线圈层58的卷绕中心部58a的之间。此外，金属层288，具有在镀膜形成上层部86时作为电流供给路的通电部的功能。
另外，图33是按33-33线剖开图32并从箭头方向看时的剖视图。
然后，在图34所示的工序，在绝缘层71、外部连接端部234a、基底部281及金属层288上溅射成膜线圈绝缘层57。采用CMP加工技术(磨削抛光加工技术)，研磨线圈绝缘层57，使基底部281及金属层288的上面露出。线圈绝缘层57的上面和基底部281及金属层288的上面成为平坦的同一面，该同一面与基准平面D一致。另外，线圈绝缘层57的膜厚度t10在1μm以下。
线圈绝缘层57是与图2所示的线圈绝缘层57相同的层，采用Al2O3或SiO2等无机材料形成。
然后，与图3及图4所示的薄膜结构体的制造方法相同，在基底部281上依次镀膜形成上层部286，形成突起部287，当在保护层61的表面露出突起部287后，在突起部287上形成外部连接用端子238。
即，在基底部281上，采用与图2所示的第2线圈层58相同的材料，与形成第2线圈层58的同时，帧镀形成第1层282，在第1层282上，采用与图2所示的镀膜形成上部芯层60的镀膜底层相同的材料，形成该镀膜底层同时溅射成膜第2层283。同时，在金属层288上，也采用与镀膜底层相同的材料，溅射成膜通电用膜300。另外，在图34中用于虚线表示通电用膜300。通电用膜300与第2层283分离，能够用作向金属层288供给镀膜用电流的引出层。
此外，在第2层283上，采用与图2所示的上部芯层60相同的材料，形成上部芯层60的同时帧镀形成第3层284。此时，能够将通电用膜300用作引出层，从金属层288的上面，经由外部连接端部234a，供给镀膜用的电流。
然后，在第3层284上由Ni、Cu或Au等电阻小的材料镀膜形成第4层285。第4层285，与图14所示工序同样，使导电性材料自由镀膜生长而形成。第4层285的镀膜形成时的膜厚度t11为40μm。此时，也能将通电用膜300用作引出层，能够从金属层288的上面供给镀膜用电流。
但是，也可以：在基底部281上，直接使导电性材料自由镀膜生长，而形成单层的上层部。
在本实施方式中，也通过利用自由镀膜生长形成第4层285，上层部286的、与膜厚度方向(图示Z方向)垂直的剖面(与X-Y平行的面)的面积，越朝上层部286的上方(图示Z方向)越逐渐减小。
此外，在上层部286，侧边缘部286a比基底部281的侧边缘部281b向外侧伸出而形成延出部286b，线圈绝缘层(绝缘层)57能够在基底部281的整个周围存在延出部286b的下方。
此外，在本实施方式中，能够使上层部286的延出部286b伸出到与线圈导线层(其他导线层)233重叠的位置。
即，只把外部连接端部234a的镀膜形成金属层288的部分延伸到形成突起部287的区域的外侧，使外部连接端部234a的其他部分处于突起部287的延出部286b的下方，使线圈导线层(其他导线层)233设在突起部287的延出部286b的下方。
按照上述制造方法，也能够从金属层288(通电层)的上面供给电流，在基底部281上镀膜形成上层部286，形成突起部287。这样，能够在基底部281的附近形成金属层288(通电层)，之后不需要去除该金属层288(通电层)。所以，在上层部286的镀膜形成后，也不需要去除形成在基底部281的整个周围的线圈绝缘层57，能够制造在突起部284的延出部286b的下方也存在线圈绝缘层57的导通连接结构(薄膜结构体)。
采用该制造方法形成的导通连接结构(薄膜结构体)，能够提高突起部287周围的机械强度，不易在保护层61产生裂纹，提高耐蚀性。特别是，能够降低在图16所示的磨削工序的保护层61的裂纹的发生。
此外，在形成上层部286的第4层285时，由于只进行自由镀膜生长，所以减小突起部287的体积偏差，能够降低电阻偏差。
此外，在本实施方式中，提高线圈导线层233、234及电极导线层235、236的布线密度，减小后侧端面231的面积，能够促进滑块230的小型化。此外，在减小后侧端面231的面积的同时，还能够在后侧端面231上形成5个以上的外部连接用端子。
而且，在本实施方式中，线圈绝缘层57，由于在基底部281的整个周围，也存在于延出部286b的下方，所以在外部连接端部(导电层)234a的侧方设置线圈导线层233，而即使减小基底部281的宽度尺寸，也能够维持突起部287周围的机械强度。因此，由于能够维持大的上层部286，所以能够增加突起部287与外部连接用端子238的接合面积，能够确实保证低电阻通电。
另外，在图26及图28中，在外部连接端部(导电层)234a的侧方的、与突起部287的延出部286b重叠的位置，作为其他导线层，只设置线圈导线层233，但也可以在与突起部287的延出部286b重叠的位置，设置2个以上的其他导线层。
另外，如果采用上述制造方法，上层部286的与膜厚度方向(图示Z方向)垂直的剖面的面积，越朝上层部286的上方(图示Z方向)越逐渐减小。即，由于上层部286的侧面形成为曲面或倾斜面，所以，在成膜保护膜61时，能够减小保护层61的成膜厚度。
下面，说明图29及图30所示的导通连接结构(薄膜结构体)的制造方法。
图36～图39是表示图29及图30所示的导通连接结构(薄膜结构体)的制造方法的图。在各自的图面上，左图是从上看导通连接结构(薄膜结构体)时的俯视图，右图是沿单点划线剖开左图，从箭头方向看时的剖视图。
图29及图30所示的导通连接结构(薄膜结构体)的形成，也与图1及图2所示的电感磁头的形成同时进行。
首先，与图31所示的工序同样，在形成图2所示的电感磁头的下部芯层47后，在下部芯层47的周围形成绝缘层71，在该绝缘层71上形成图26所示的第2线圈导线层234及第1线圈导线层233。第2线圈导线层234，采用与图2所示的第1线圈层54相同的材料，与第1线圈层54同时镀膜形成。
第2线圈导线层234的外部连接端部234a是本发明的导电层，在外部连接端部234a上依次层叠构成导通连接结构(薄膜结构体)的层。
然后，在图36所示的工序中，在绝缘层71及外部连接端部234a上溅射成膜线圈绝缘层57。线圈绝缘层57是与图2所示的线圈绝缘层57相同的层，采用Al2O3或SiO2等无机材料形成。
此外，在线圈绝缘层57上设置通电开孔部57b及镀膜形成开孔部57c，使外部连接端部234a露出。
图37是沿37-37线剖开图36的第2线圈导线层234和第1线圈导线层233，从箭头方向看的剖视图。第1线圈导线层233完全被线圈绝缘层57覆盖。
下面，在图38所示的工序中，在露出于镀膜形成开孔部57c的外部连接端部234a上，采用与图2所示的镀膜形成上部芯层60的镀膜底层相同的材料，形成该镀膜底层的同时溅射成膜镀膜底层291。同时，在露出于通电开孔部57b的外部连接端部234a及线圈绝缘层57上也采用与镀膜底层相同的材料，溅射成膜通电用膜213。通电用膜213，与镀膜底层291分离，能够用作向外部连接端部234a供给镀膜用电流的引出层。
图39是沿39-39线剖开图38的第2线圈导线层234和第1线圈导线层233，从箭头方向看的剖视图。
然后，与图5及图6所示的薄膜结构体的制造方法相同，在镀膜底层91上，采用与上部芯层60相同的材料，在形成上部芯层60的同时帧镀形成第1层292，第1层292上，由Ni、Cu或Au等电阻小的材料镀膜形成第2层293。第2层93自由镀膜生长形成。第2层293的镀膜形成时的膜厚度为40μm。此时，能够将通电用膜213用作引出层，从外部连接端部234a的上面供给镀膜用电流。
通过利用自由镀膜生长形成第2层293，上层部296的、与膜厚度方向(图示Z方向)垂直的剖面的面积，越向上层部296的上方(图示Z方向)，越逐渐减小。
突起部(凸部)294，第1层292的被线圈绝缘层57围住的部分是基底部295，基底部295上面的部分是上层部296。
在上层部296，侧边缘部296a比基底部295的侧边缘部295a向外侧伸出而形成延出部296b，线圈绝缘层(绝缘层)57，能在基底部295的整个周围，存在延出部296b的下方。
另外，线圈绝缘层(绝缘层)57，也可以由抗蚀剂材料等有机材料形成。
然后，在线圈绝缘层57及上层部296的上面，在溅射成膜保护膜61后，使上层部296的上面露出，在上层部296的上面形成外部连接用端子238，由此能够得到图29及图30所示的导通连接结构。
此外，在本实施方式中，能够使上层部296的延出部296b伸出到与线圈导线层(其他导线层)233重叠的位置。
即，只把外部连接端部234a的形成通电开孔部57b的部分延伸到形成突起部294的区域的外侧，使外部连接端部234a的其他部分处于突起部294的延出部296b的下方，使线圈导线层(其他导线层)233设在突起部294的延出部296b的下方。
在本实施方式中，从通电开孔部57b的上方供给电流，在露出于镀膜形成开孔部57c的外部连接端部234a的上方，镀膜形成第1层292及第2层293。如果在镀膜形成开孔部57c的附近形成通电开孔部57b，之后不需要去除该通电开孔部57b附近的外部连接端部234a。所以，在突起部294的镀膜形成后，也不需要去除形成在基底部295的整个周围的线圈绝缘层57，能够制造在突起部294的延出部296b的下方也存在线圈绝缘层57的导通连接结构(薄膜结构体)。
利用本制造方法形成的导通连接结构(薄膜结构体)，能够提高突起部294周围的机械强度，不易在保护层61产生裂纹，提高耐蚀性。
此外，在形成第2层293时，由于只进行自由镀膜生长，所以减小突起部294的体积偏差，能够制造降低电阻偏差的薄膜结构体。
此外，在本实施方式中，提高线圈导线层233、234及电极导线层235、236的布线密度，减小后侧端面231的面积，能够促进滑块230的小型化。或者，在减小后侧端面231的面积的同时，还能够在后侧端面231上形成5个以上的外部连接用端子。
而且，在本实施方式中，由于线圈绝缘层57，在基底部295的整个周围存在于延出部296b的下方，所以在外部连接端部(导电层)234a的侧方设置线圈导线层233，而即使减小基底部295的宽度尺寸W3，也能够维持突起部294周围的机械强度。因此，由于能够维持大的上层部296，所以能够增加突起部294与外部连接用端子238的接合面积，能够确实保证低电阻。
以上，以优选的实施例介绍了本发明，但在不脱离本发明技术思想的范围内，可以加以多种变更。
另外，上述的实施例终究也是一种例示，不是限定本发明的权利要求的范围的部分。

Claims (11)

1.一种薄膜结构体，其特征在于：在导电层上方层叠导电性的突起部，利用形成在上述导电层上的绝缘层围住上述突起部的周围，上述突起部具有与上述导电层连接的基底部和层叠在该基底部上的上层部，上述上层部的、与膜厚度方向垂直的剖面的面积，越向上述上层部的上方越逐渐减小，而且，在上述上层部上，侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部，上述绝缘层，在上述基底部的整个周围，也存在于延出部的下方。
2.如权利要求1所述的薄膜结构体，其特征在于：上述绝缘层与上述基底部的侧边缘部相连。
3.如权利要求1所述的薄膜结构体，其特征在于：在上述导电层的侧方设置有其他导线层，且该其他导线层位于上述突起部的上述延出部的下方。
4.一种薄膜结构体的制造方法，具有以下工序：
(a)在导电层上形成导电性的基底部，在该基底部的整个周围形成绝缘层的工序；
(b)在导电层上形成导电性的通电部，在该通电部的整个周围形成绝缘层的工序；
(c)在上述绝缘层的表面露出上述基底部的上面的工序；
(d)在上述绝缘层的表面露出上述通电部的上面的工序；
(e)从上述通电部的上面供给电流，在上述基底部的上方使可镀膜的材料自由镀膜生长来形成上层部，并使上述上层部的与膜厚度方向垂直的剖面的面积，越朝向上述上层部的上方越逐渐减小，而且，上述上层部侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部的工序；
(f)在上述上层部的周围形成绝缘层的工序。
5.如权利要求4所述的薄膜结构体的制造方法，其特征在于：
在上述(d)工序中，使上述通电部的上面在上述绝缘层的表面露出后，形成与上述通电部的上面连接的引出层。
6.如权利要求4所述的薄膜结构体的制造方法，其特征在于：在上述(a)工序之前，具有：(k)在上述导电层的侧方设置其他导线层的工序；
在上述(e)工序中，使上述上层部的上述延出部伸出到与上述其他导线层重叠的位置。
7.如权利要求6所述的薄膜结构体的制造方法，其特征在于：在上述(k)工序中，同时形成上述导电层和上述其他导线层。
8.一种薄膜结构体的制造方法，具有以下工序：
(g)在导电层上形成绝缘层的工序；
(h)在上述绝缘层至少设置2个开孔部，而露出上述导电层的工序；
(i)以上述开孔部中的1个作为通电开孔部，从在该通电开孔部露出的上述导电层供给电流，在该通电开孔部以外的镀膜形成开孔部露出的上述导电层上，使可镀膜的材料自由镀膜生长，来镀膜形成与上述导电层连接的基底部和层叠在该基底部上方的上层部，上述上层部的、与膜厚度方向垂直的剖面的面积越向上述上层部的上方越逐渐减小，而且，在上述上层部，侧边缘部比上述基底部的侧边缘部向外侧伸出而形成延出部的工序；
(j)在上述上层部的周围形成绝缘层的工序。
9.如权利要求8所述的薄膜结构体的制造方法，其特征在于：在上述(h)工序中，形成与在上述开孔部之一中露出的上述导电层连接的引出层。
10.如权利要求8所述的薄膜结构体的制造方法，其特征在于：在上述(g)工序之前，具有：(k)在上述导电层的侧方设置其他导线层的工序；
在上述(i)工序中，使上述上层部的上述延出部伸出到与上述其他导线层重叠的位置。
11.如权利要求10所述的薄膜结构体的制造方法，其特征在于：在上述(k)工序中，同时形成上述导电层和上述其他导线层。
CN200410045258.XA 2003-06-09 2004-06-04 薄膜结构体及其制造方法 Expired - Fee Related CN1256718C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003163088 2003-06-09
JP2003163088 2003-06-09
JP2003316950 2003-09-09
JP2003316950A JP4047252B2 (ja) 2003-06-09 2003-09-09 薄膜構造体の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200610073681 Division CN1841505A (zh) 2003-06-09 2004-06-04 薄膜磁头

Publications (2)

Publication Number Publication Date
CN1573937A CN1573937A (zh) 2005-02-02
CN1256718C true CN1256718C (zh) 2006-05-17

Family

ID=32716424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410045258.XA Expired - Fee Related CN1256718C (zh) 2003-06-09 2004-06-04 薄膜结构体及其制造方法

Country Status (4)

Country Link
US (1) US7370406B2 (zh)
JP (1) JP4047252B2 (zh)
CN (1) CN1256718C (zh)
GB (1) GB2403733B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681376B2 (ja) * 2003-01-31 2005-08-10 Ｔｄｋ株式会社 ヘッドジンバルアセンブリ及びハードディスク装置
JP3609080B1 (ja) * 2003-08-08 2005-01-12 Ｔｄｋ株式会社 ヘッドスライダ及びその製造方法
JP2006164414A (ja) * 2004-12-08 2006-06-22 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置
JP2006221761A (ja) * 2005-02-14 2006-08-24 Hitachi Global Storage Technologies Netherlands Bv 薄膜磁気ヘッド及び当該薄膜磁気ヘッドを用いた磁気ディスク装置
JP2007080316A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd ピックアップ装置およびそれを備えるディスク装置
US7948714B2 (en) * 2006-01-31 2011-05-24 Seagate Technology Llc Transducer including an element of a transducer and a sidewall in an electrically conductive magnetic layer
US20080218900A1 (en) * 2007-03-09 2008-09-11 Tdk Corporation Multi-channel thin-film magnetic head and magnetic tape drive apparatus with the multi-channel thin-film magnetic head
US9025285B1 (en) 2009-12-16 2015-05-05 Magnecomp Corporation Low resistance interface metal for disk drive suspension component grounding
US9583125B1 (en) 2009-12-16 2017-02-28 Magnecomp Corporation Low resistance interface metal for disk drive suspension component grounding
JP6282525B2 (ja) * 2014-05-16 2018-02-21 日本発條株式会社 ヘッド・サスペンション用フレキシャの端子パッド構造及び形成方法
CN115331935A (zh) * 2018-12-17 2022-11-11 华为技术有限公司 薄膜电感及其制作方法、集成电路、终端设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179922A (ja) 1982-04-14 1983-10-21 Comput Basic Mach Technol Res Assoc 薄膜磁気ヘツドの電極製造方法
JPS58179922U (ja) * 1982-05-26 1983-12-01 日立造船株式会社 角形鋼管製造設備における成形ロ−ル機
JPS6411398U (zh) * 1987-07-10 1989-01-20
JPH02123511A (ja) 1988-11-02 1990-05-11 Nec Corp 薄膜磁気ヘッド
JPH087858B2 (ja) 1990-05-16 1996-01-29 ティーディーケイ株式会社 薄膜磁気ヘッド
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH0973608A (ja) 1995-09-04 1997-03-18 Sanyo Electric Co Ltd 薄膜磁気ヘッドの製造方法
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP3349656B2 (ja) 1997-09-25 2002-11-25 ティーディーケイ株式会社 バンプおよびその製造方法
JP3345588B2 (ja) 1998-11-12 2002-11-18 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP2003123208A (ja) 2001-10-04 2003-04-25 Alps Electric Co Ltd 薄膜素子の端子電極及びその製造方法と薄膜磁気ヘッド

Also Published As

Publication number Publication date
GB0412725D0 (en) 2004-07-07
CN1573937A (zh) 2005-02-02
US20040246623A1 (en) 2004-12-09
GB2403733A (en) 2005-01-12
GB2403733B (en) 2007-05-02
US7370406B2 (en) 2008-05-13
JP4047252B2 (ja) 2008-02-13
JP2005025909A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
CN1198301C (zh) 制造固体电解电容器的方法
CN1256718C (zh) 薄膜结构体及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1056940C (zh) 半导体部件及其制造方法
CN1305079C (zh) 电阻器及其制造方法
CN1279538C (zh) 磁头的引线导体部件、万向架组件及其测试和制造方法
CN1841592A (zh) 叠层电容器
CN1266787C (zh) 二次电池及其制造方法
CN1398433A (zh) 磁致电阻效应元件、磁致电阻效应型磁头及其制造方法
CN1949412A (zh) 共模扼流圈及其制造方法
CN1838494A (zh) 半导体激光装置和光学拾取装置
CN1841869A (zh) 半导体激光装置、半导体激光装置的制造方法和光拾取装置
CN1292591A (zh) 电机的铁心及使用该铁心的电机
CN1677784A (zh) 半导体激光器装置和它的制造方法
CN1841868A (zh) 半导体激光装置
CN1146866C (zh) 浮起式磁头的冠顶形成方法及冠顶形成装置
CN1812025A (zh) 层叠电容和层叠电容的等效串联电阻调整方法
CN1261977A (zh) 电阻器及其制造方法
CN1431663A (zh) 磁随机存取存储器
CN1172374C (zh) 半导体存储器
CN1402356A (zh) 纵向结构的半导体器件
CN1950915A (zh) 电容器电极箔的制造方法、电容器电极箔、层叠型电解电容器以及缠绕型电解电容器
CN1599161A (zh) 高性能、长寿命的火花塞
CN1534606A (zh) 磁电阻效应型磁头及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TDK CORP.

Free format text: FORMER OWNER: ALPS ELECTRIC CO., LTD.

Effective date: 20080125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080125

Address after: Tokyo, Japan

Patentee after: TDK Corp.

Address before: Tokyo, Japan, Japan

Patentee before: Alps Electric Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060517

Termination date: 20140604