JP4028970B2 - 電子回路装置及びローパスフィルタ - Google Patents
電子回路装置及びローパスフィルタ Download PDFInfo
- Publication number
- JP4028970B2 JP4028970B2 JP2001184779A JP2001184779A JP4028970B2 JP 4028970 B2 JP4028970 B2 JP 4028970B2 JP 2001184779 A JP2001184779 A JP 2001184779A JP 2001184779 A JP2001184779 A JP 2001184779A JP 4028970 B2 JP4028970 B2 JP 4028970B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- ground
- pattern
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板上に集積回路を実装した電子回路装置に関し、特に放射電磁波を軽減するための技術に関する。
【０００２】
【従来の技術】
電子回路装置の設計では放射される電磁波を如何に軽減するかが重要な課題である。電磁波の発生源としては、高周波で動作する集積回路で発生するノイズが挙げられる。そして、集積回路で発生したノイズは、特に集積回路に接続した電源パターン又はグランドパターンから強く放射されることが知られている。このような不要電磁波の放射を防止するために、電源パターン及びグランドパターンは通常太く且つ短く設計される。そして、集積回路の近傍において電源パターンとグランドパターンとの間にバイパスコンデンサを配置する。また、場合によっては、集積回路の近傍にローパスフィルタを設ける。これにより、電源パターンから集積回路へノイズが侵入することを防ぐと同時に、集積回路から電源パターン及びグランドパターンへのノイズの侵入を防いでいる。
【０００３】
【発明が解決しようとする課題】
しかし、従来の設計手法では、電子回路装置からの電磁波の放射を十分に軽減できるには至らなかった。その理由の一つについて図１２を参照して説明する。図１２は従来の電子回路装置の概略構成図である。なお、図１２は、説明を容易にするために模式的に記載した。
【０００４】
図１２に示すように、回路基板１には電源パターン２とグランドパターン３が形成されている。回路基板１には集積回路４が実装されている。具体的には、集積回路４の電源端子４ａが電源パターン２と接続し、グランド端子４ｂがグランドパターン３に接続している。電源パターン２及びグランドパターン３は直流電源回路５に接続している。電源パターン２及びグランドパターン３は、集積回路４と電源回路５の間におけるインダクタンス値をなるべく低く抑えるためにそれぞれ幅広に設計されている。集積回路４の近傍の電源パターン２とグランドパターン３との間にはバイパスコンデンサ６が配置されている。このような回路基板１では、電流の経路が幅広の電源パターン２及びグランドパターン３の全域に亘って形成される。ここで、バイパスコンデンサ６と離れているグランドパターン３の電流経路７について考える。この電流経路７は、バイパスコンデンサ６と離れているため該電流経路７を流れる直流電流に重畳した高周波のノイズはバイパスコンデンサ６の影響を受けない。つまり、グランドパターン３に集積回路４で発生した高周波ノイズが流れる。これにより不要な電磁波が放射される。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、放射電磁波の少ない電子回路装置及び放射電磁波の少ない電子回路装置の構成に有用なローパスフィルタを提供することにある。
【０００６】
上記目的を達成するために、請求項１では、電源パターン及びグランドパターンが形成された回路基板と、この回路基板に実装された集積回路とを備えた電子回路装置において、一対の入出力端子及び一対のグランド端子を有する４端子素子を備え、前記電源パターンは、集積回路の電源端子と前記４端子素子の一方の入出力端子とを接続する第１の電源パターンと、前記４端子素子の他方の入出力端子と電源とを接続する第２の電源パターンとからなり、前記グランドパターンは、集積回路のグランド端子と前記４端子素子の一方のグランド端子とを接続する第１のグランドパターンと、前記４端子素子の他方のグランド端子とグランドとを接続する第２のグランドパターンとからなり、前記４端子素子は、入出力端子とグランド端子との間において集積回路のバイパスコンデンサとして機能する容量成分を有することを特徴とするものを提案する。
【０００７】
本発明によれば、集積回路に流れる電源電流は４端子素子を必ず通過する。そして、該４端子素子は入出力端子とグランド端子との間において集積回路のバイパスコンデンサとして機能する容量成分を有するので、集積回路で発生したノイズが電源パターン及びグランドパターンに流出しない。これにより、電源パターン及びグランドパターンから前記ノイズが放射することを防止できる。
【０００８】
本発明の好適な態様の一例として、請求項２では、請求項１記載の電子回路装置において、前記４端子素子はさらにローパスフィルタとして機能することを特徴とするものを提案する。
【０００９】
また、請求項３では、請求項１又は２に記載の電子回路装置において、前記４端子素子は、入力端子及び出力端子間を接続するインダクタンス素子と、入力端子と一方のグランド端子間を接続するキャパシタンス素子と、出力端子と他方のグランド端子間を接続するキャパシタンス素子とを備え、且つ、グランド端子間を短絡接続したパイ型ローパスフィルタ回路を有することを特徴とするものを提案する。
【００１０】
さらに、請求項４では、請求項１乃至３何れか１項記載の電子回路装置において、前記４端子素子の各入出力端子及び各グランド端子は、略直方体形状の素体の四隅に形成され、且つ、一対の入出力端子を結ぶ線と一対のグランド端子を結ぶ線が交わらないように配置されていることを特徴とするものを提案する。
【００１２】
本発明によれば、前記請求項１乃至３何れか１項記載の電子回路装置の構成を容易に実現することができる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施形態に係る電子回路装置について図１〜図３を参照して説明する。図１は第１の実施形態に係る電子回路装置の構成図、図２は第１の実施形態に係るローパスフィルタの外観斜視図、図３は第１の実施形態に係るローパスフィルタの等価回路図である。なお、図１は説明を容易にするために電源系統のパターンのみを模式的に記載した。
【００１４】
図１に示すように、この電子回路装置は、電源パターン１０とグランドパターン２０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、入出力端子５１及び５２並びにグランド端子５３及び５４を備えた４端子のローパスフィルタ５０とを備えている。電源パターン１０及びグランドパターン１０は、それぞれ直流電源回路６０に接続している。
【００１５】
電源パターン１０は、一端側が集積回路４０の電源端子４１と接続し他端側がローパスフィルタ５０の一方の入出力端子５１と接続した第１の電源パターン１１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ５０の他方の入出力端子５２と接続した第２の電源パターン１２とからなる。ここで、第２の電源パターン１２は、インダクタンスを低減するために幅広に形成してある。また、第２の電源パターン１２は、第１の電源パターン１１と対向する部位、すなわちローパスフィルタ５０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１の電源パターン１１は、第２の電源パターン１２のローパスフィルタ５０側の端部とほぼ同じ幅となっている。すなわち、電源パターン１０は、第１の電源パターン１１と第２の電源パターン１２が対向する部位において、幅が狭い幅狭部１３を備えている。
【００１６】
グランドパターン２０は、一端側が集積回路４０のグランド端子４２と接続し他端側がローパスフィルタ５０の一方のグランド端子５３と接続した第１のグランドパターン２１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ５０の他方のグランド端子５４と接続した第２のグランドパターン２２とからなる。ここで、第２のグランドパターン２２は、インダクタンスを低減するために幅広に形成してある。また、第２のグランドパターン２２は、第１のグランドパターン２１と対向する部位、すなわちローパスフィルタ５０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１のグランドパターン２１は、第２のグランドパターン２２のローパスフィルタ５０側の端部とほぼ同じ幅となっている。すなわち、グランドパターン２０は、第１のグランドパターン２１と第２のグランドパターン２２が対向する部位において、幅が狭い幅狭部２３を備えている。
【００１７】
ここで、電源パターン１０の幅狭部１３及びグランドパターン２０の幅狭部２３は集積回路４０の近傍に配置することが好ましい。すなわち、第１の電源パターン１１及び第２のグランドパターン２１による電流経路を出来る限り短くすることが好ましい。
【００１８】
ローパスフィルタ５０は、図２に示すように、略直方体形状の素体５５の四隅に入出力端子５１及び５２並びにグランド端子５３及び５４が形成されている。ここで、各端子は、入出力端子５１及び５２を結ぶ線とグランド端子５３及び５４とを結ぶ線とが交差しないように配置されている。図３に示すように、ローパスフィルタ５０の等価回路は、入出力端子５１及び５２間を接続するインダクタ５６と、それぞれインダクタ５１の一端側とグランド間に接続したコンデンサ５７，５８とを備え、且つグランド端子５３及び５４間は短絡している。
【００１９】
このような電子回路装置では、直流電源回路６０から供給される電源電流は、第２の電源パターン１２、ローパスフィルタ５０、第１の電源パターン１１、集積回路４０、第１のグランドパターン２１、ローパスフィルタ５０、第２のグランドパターン２２という経路を通る。したがって、集積回路４０で発生した高周波のノイズは、ローパスフィルタ５０により面積が大きく電磁波が放射しやすい第２の電源パターン１２及び第２のグランドパターン２２に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００２０】
なお、本実施の形態では、４端子のローパスフィルタ５０として図３に示す等価回路を有するものを例示したが、図４に示すはしご型の等価回路や、図５に示す結合型の等価回路を有するものであってもよい。図４に示すはしご型の４端子ローパスフィルタは、入出力端子５１及び５２間を接続するインダクタ７１と、グランド端子５３及び５４間を接続するインダクタ７２と、インダクタ７１の入出力端子５１側とインダクタ７２のグランド端子５３側を接続するコンデンサ７３とを備えている。また、図５に示す結合型の４端子ローパスフィルタは、図４のはしご型ローパスフィルタにおいてインダクタ７１とインダクタ７２が磁気結合したものである。
【００２１】
また、図６に示すように、ローパスフィルタ５０と集積回路４０を接続する第１の電源パターンの一部が幅狭部１３よりも広い幅を有してもよい。すなわち、電源パターン１０及びグランドパターン２０が電流の集中する幅狭部１３及び２３を備え、該幅狭部１３及び２３の間に高周波電流が短絡するようなローパスフィルタ５０を配置すればよい。
【００２２】
（第２の実施の形態）
本発明の第２の実施形態に係る電子回路装置について図７〜図９を参照して説明する。図７は第２の実施形態に係る電子回路装置の構成図、図８は第２の実施形態に係るローパスフィルタの外観斜視図、図９は第２の実施形態に係るローパスフィルタの等価回路図である。なお、図７は説明を容易にするために電源系統のパターンのみを模式的に記載した。また、図中、第１の実施の形態と同じ構成については同一の符号を付した。
【００２３】
本実施の形態に係る電子回路装置が第１の実施の形態と異なる主な点は、４端子のローパスフィルタに替えて３端子のローパスフィルタを用いているところにある。
【００２４】
図７に示すように、この電子回路装置は、電源パターン１０とグランドパターン８０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、入出力端子９１及び９２並びにグランド端子９３を備えた３端子のローパスフィルタ９０とを備えている。電源パターン１０及びグランドパターン８０は、それぞれ直流電源回路６０に接続している。
【００２５】
電源パターン１０は、第１の実施の形態と同様に、一端側が集積回路４０の電源端子４１と接続し他端側がローパスフィルタ８０の一方の入出力端子８１と接続した第１の電源パターン１１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ８０の他方の入出力端子８２と接続した第２の電源パターン１２とからなる。ここで、第２の電源パターン１２は、インダクタンスを低減するために幅広に形成してある。また、第２の電源パターン１２は、第１の電源パターン１１と対向する部位、すなわちローパスフィルタ８０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１の電源パターン１１は、第２の電源パターン１２のローパスフィルタ８０側の端部とほぼ同じ幅となっている。すなわち、電源パターン１０は、第１の電源パターン１１と第２の電源パターン１２が対向する部位において、幅が狭い幅狭部１３を備えている。
【００２６】
グランドパターン８０は、一端側が集積回路４０のグランド端子４２と接続するとともに他端側が直流電源回路６０に接続している。グランドパターン８０は、前記第１の電源パターン１１の幅狭部１３に対向する部位において他の部位よりも幅が狭く形成されている幅狭部８１を備えている。すなわち、グランドパターン８０は、第１の実施の形態における第１のグランドパターン２１と第２のグランドパターン２２とを接続した形状となっている。このグランドパターン８０の幅狭部８１はローパスフィルタ９０のグランド端子９３が接続している。
【００２７】
ここで、電源パターン１０の幅狭部１３及びグランドパターン８０の幅狭部８１は集積回路４０の近傍に配置することが好ましい。すなわち、第１の電源パターン１１による電流経路、及び、グランドパターン８０のうち集積回路４０側の端部から幅狭部８１までの電流経路を出来る限り短くすることが好ましい。
【００２８】
ローパスフィルタ９０は、図８に示すように、略直方体形状の素体９４の隣り合う角部に形成された入出力端子９１及び９２と、入出力端子９１及び９２が形成されていない素体９４の端部に形成されたグランド端子９３とを備えている。図９に示すように、ローパスフィルタ９０の等価回路は、入出力端子９１及び９２を接続するインダクタ９５と、一端がグランド端子９３と接続し他端がコンデンサ９６及び９７を介してインダクタ９５の両端に接続したインダクタ９６とを備えている。
【００２９】
このような電子回路装置では、直流電源回路６０から供給される電源電流は、第２の電源パターン１２、ローパスフィルタ９０、第１の電源パターン１１、集積回路４０、グランドパターン８０という経路を通る。ここで、グランドパターン８０には幅狭部８１が設けられており、該幅狭部８１にはローパスフィルタ９０が接続されているので、集積回路４０で発生した高周波のノイズは、ローパスフィルタ９０により面積が大きく電磁波が放射しやすい第２の電源パターン１２及び直流電源回路６０側のランドパターン８０に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００３０】
なお、本実施の形態では、３端子のローパスフィルタ９０として図９に示す等価回路を有するものを例示したが、図１０に示すＴ型の等価回路を有するものであってもよい。図１０に示すＴ型のローパスフィルタは、入出力端子９１及び９２間に直列接続されたインダクタ９９及び１００と、インダクタ９９及び１００の接続点とグランド端子９３とを接続するコンデンサ１０１とを備えている。
【００３１】
（第３の実施の形態）
本発明の第３の実施形態について図１１を参照をして説明する。図１１は第３の実施形態に係る電子回路装置の構成図である。なお、図１１は説明を容易にするために電源系統のパターンのみを模式的に記載した。また、図中、第１の実施の形態と同じ構成については同一の符号を付した。
【００３２】
本実施の形態に係る電子回路装置が第１の実施の形態と異なる主な点は、４端子のローパスフィルタに替えてコンデンサを用いているところにある。
【００３３】
図１１に示すように、この電子回路装置は、電源パターン１１０とグランドパターン１２０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、コンデンサ１３０とを備えている。電源パターン１１０及びグランドパターン１２０は、それぞれ直流電源回路６０に接続している。
【００３４】
電源パターン１１０は、一端側が集積回路４０の電源端子４１と接続するとともに他端側が直流電源回路６０に接続している。電源パターン１１０は、コンデンサ１３０との接続部位において他の部位よりも幅が狭い幅狭部１１１を備えている。電源パターン１１０の幅狭部１１１以外の部位はインダクタンスを低減するために幅広に形成されている。
【００３５】
グランドパターン１２０は、一端側が集積回路４０のグランド端子４１と接続するとともに他端側が直流電源回路６０に接続している。グランドパターン１２０は、コンデンサ１３０との接続部位において他の部位よりも幅が狭い幅狭部１２１を備えている。グランドパターン１２０の幅狭部１２１以外の部位はインダクタンスを低減するために幅広に形成されている。
【００３６】
このような電子回路装置によれば、直流電源回路６０から供給される電源電流は、電源パターン１１０、集積回路４０、グランドパターン１２０という経路を通る。ここで、電源パターン１１０には幅狭部１１１が設けられており、グランドパターン１２０には幅狭部１２１が設けられているので、電源電流は幅狭部１１１及び１２１を通過する。そして、この幅狭部１１１及び１２１間にはコンデンサ１３０が接続されているので、集積回路４０で発生した高周波のノイズは、面積が大きく電磁波が放射しやすい直流電源回路６０側の電源パターン１１０及びグランドパターン１２０に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００３７】
以上本発明の実施の形態について説明したが本発明はこれに限定されるものではない。本発明の範囲は特許請求の範囲によって示されており、各請求項の意味の中に入るすべての変形例は本発明に含まれるものである。
【００３８】
例えば、上記各実施の形態では、電源パターン及びグランドパターンが回路基板の表面上に形成されていたが本発明はこれに限定されるものではない。回路基板として多層基板を用いるとともに、電源パターン又はグランドパターンの一方又は双方を内層に形成してもよい。
【００３９】
【発明の効果】
以上詳述したように、本発明によれば、集積回路に流れる電源電流は電源パターンの幅狭部及びグランドパターンの幅狭部を必ず通過する。そして、この電源パターンの幅狭部とグランドパターンの幅狭部の間に、電源電流に重畳した高周波成分を短絡させる素子を設けたので、集積回路で発生したノイズが電源パターン及びグランドパターンに流出しない。これにより、電源パターン及びグランドパターンから前記ノイズが放射することを防止できる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電子回路装置の構成図
【図２】第１の実施形態に係るローパスフィルタの外観斜視図
【図３】第１の実施形態に係るローパスフィルタの等価回路図
【図４】第１の実施形態の他の例に係るローパスフィルタの等価回路図
【図５】第１の実施形態の他の例に係るローパスフィルタの等価回路図
【図６】第１の実施形態の他の例に係る電子回路装置の構成図
【図７】第２の実施形態に係る電子回路装置の構成図
【図８】第２の実施形態に係るローパスフィルタの外観斜視図
【図９】第２の実施形態に係るローパスフィルタの等価回路図
【図１０】第２の実施形態の他の例に係るローパスフィルタの等価回路図
【図１１】第３の実施形態に係る電子回路装置の構成図
【図１２】従来の電子回路装置の構成図
【符号の説明】
１０…電源パターン、１１…第１の電源パターン、１２…第２の電源パターン、１３…幅狭部、２０…グランドパターン、２１…第１のグランドパターン、２２…第２のグランドパターン、２３…幅狭部、３０…回路基板、４０…集積回路、４１…電源端子、４２…グランド端子、５０…ローパスフィルタ、５１，５２…入出力端子、５３，５４…グランド端子、６０…直流電源回路、８０…グランドパターン、８１…幅狭部、９０…ローパスフィルタ、９１，９２…入出両区端子、９３…グランド端子、１１０…電源パターン、１１１…幅狭部、１２０…グランドパターン、１２１…幅狭部、１３０…コンデンサ
【発明の属する技術分野】
本発明は、回路基板上に集積回路を実装した電子回路装置に関し、特に放射電磁波を軽減するための技術に関する。
【０００２】
【従来の技術】
電子回路装置の設計では放射される電磁波を如何に軽減するかが重要な課題である。電磁波の発生源としては、高周波で動作する集積回路で発生するノイズが挙げられる。そして、集積回路で発生したノイズは、特に集積回路に接続した電源パターン又はグランドパターンから強く放射されることが知られている。このような不要電磁波の放射を防止するために、電源パターン及びグランドパターンは通常太く且つ短く設計される。そして、集積回路の近傍において電源パターンとグランドパターンとの間にバイパスコンデンサを配置する。また、場合によっては、集積回路の近傍にローパスフィルタを設ける。これにより、電源パターンから集積回路へノイズが侵入することを防ぐと同時に、集積回路から電源パターン及びグランドパターンへのノイズの侵入を防いでいる。
【０００３】
【発明が解決しようとする課題】
しかし、従来の設計手法では、電子回路装置からの電磁波の放射を十分に軽減できるには至らなかった。その理由の一つについて図１２を参照して説明する。図１２は従来の電子回路装置の概略構成図である。なお、図１２は、説明を容易にするために模式的に記載した。
【０００４】
図１２に示すように、回路基板１には電源パターン２とグランドパターン３が形成されている。回路基板１には集積回路４が実装されている。具体的には、集積回路４の電源端子４ａが電源パターン２と接続し、グランド端子４ｂがグランドパターン３に接続している。電源パターン２及びグランドパターン３は直流電源回路５に接続している。電源パターン２及びグランドパターン３は、集積回路４と電源回路５の間におけるインダクタンス値をなるべく低く抑えるためにそれぞれ幅広に設計されている。集積回路４の近傍の電源パターン２とグランドパターン３との間にはバイパスコンデンサ６が配置されている。このような回路基板１では、電流の経路が幅広の電源パターン２及びグランドパターン３の全域に亘って形成される。ここで、バイパスコンデンサ６と離れているグランドパターン３の電流経路７について考える。この電流経路７は、バイパスコンデンサ６と離れているため該電流経路７を流れる直流電流に重畳した高周波のノイズはバイパスコンデンサ６の影響を受けない。つまり、グランドパターン３に集積回路４で発生した高周波ノイズが流れる。これにより不要な電磁波が放射される。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、放射電磁波の少ない電子回路装置及び放射電磁波の少ない電子回路装置の構成に有用なローパスフィルタを提供することにある。
【０００６】
上記目的を達成するために、請求項１では、電源パターン及びグランドパターンが形成された回路基板と、この回路基板に実装された集積回路とを備えた電子回路装置において、一対の入出力端子及び一対のグランド端子を有する４端子素子を備え、前記電源パターンは、集積回路の電源端子と前記４端子素子の一方の入出力端子とを接続する第１の電源パターンと、前記４端子素子の他方の入出力端子と電源とを接続する第２の電源パターンとからなり、前記グランドパターンは、集積回路のグランド端子と前記４端子素子の一方のグランド端子とを接続する第１のグランドパターンと、前記４端子素子の他方のグランド端子とグランドとを接続する第２のグランドパターンとからなり、前記４端子素子は、入出力端子とグランド端子との間において集積回路のバイパスコンデンサとして機能する容量成分を有することを特徴とするものを提案する。
【０００７】
本発明によれば、集積回路に流れる電源電流は４端子素子を必ず通過する。そして、該４端子素子は入出力端子とグランド端子との間において集積回路のバイパスコンデンサとして機能する容量成分を有するので、集積回路で発生したノイズが電源パターン及びグランドパターンに流出しない。これにより、電源パターン及びグランドパターンから前記ノイズが放射することを防止できる。
【０００８】
本発明の好適な態様の一例として、請求項２では、請求項１記載の電子回路装置において、前記４端子素子はさらにローパスフィルタとして機能することを特徴とするものを提案する。
【０００９】
また、請求項３では、請求項１又は２に記載の電子回路装置において、前記４端子素子は、入力端子及び出力端子間を接続するインダクタンス素子と、入力端子と一方のグランド端子間を接続するキャパシタンス素子と、出力端子と他方のグランド端子間を接続するキャパシタンス素子とを備え、且つ、グランド端子間を短絡接続したパイ型ローパスフィルタ回路を有することを特徴とするものを提案する。
【００１０】
さらに、請求項４では、請求項１乃至３何れか１項記載の電子回路装置において、前記４端子素子の各入出力端子及び各グランド端子は、略直方体形状の素体の四隅に形成され、且つ、一対の入出力端子を結ぶ線と一対のグランド端子を結ぶ線が交わらないように配置されていることを特徴とするものを提案する。
【００１２】
本発明によれば、前記請求項１乃至３何れか１項記載の電子回路装置の構成を容易に実現することができる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施形態に係る電子回路装置について図１〜図３を参照して説明する。図１は第１の実施形態に係る電子回路装置の構成図、図２は第１の実施形態に係るローパスフィルタの外観斜視図、図３は第１の実施形態に係るローパスフィルタの等価回路図である。なお、図１は説明を容易にするために電源系統のパターンのみを模式的に記載した。
【００１４】
図１に示すように、この電子回路装置は、電源パターン１０とグランドパターン２０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、入出力端子５１及び５２並びにグランド端子５３及び５４を備えた４端子のローパスフィルタ５０とを備えている。電源パターン１０及びグランドパターン１０は、それぞれ直流電源回路６０に接続している。
【００１５】
電源パターン１０は、一端側が集積回路４０の電源端子４１と接続し他端側がローパスフィルタ５０の一方の入出力端子５１と接続した第１の電源パターン１１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ５０の他方の入出力端子５２と接続した第２の電源パターン１２とからなる。ここで、第２の電源パターン１２は、インダクタンスを低減するために幅広に形成してある。また、第２の電源パターン１２は、第１の電源パターン１１と対向する部位、すなわちローパスフィルタ５０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１の電源パターン１１は、第２の電源パターン１２のローパスフィルタ５０側の端部とほぼ同じ幅となっている。すなわち、電源パターン１０は、第１の電源パターン１１と第２の電源パターン１２が対向する部位において、幅が狭い幅狭部１３を備えている。
【００１６】
グランドパターン２０は、一端側が集積回路４０のグランド端子４２と接続し他端側がローパスフィルタ５０の一方のグランド端子５３と接続した第１のグランドパターン２１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ５０の他方のグランド端子５４と接続した第２のグランドパターン２２とからなる。ここで、第２のグランドパターン２２は、インダクタンスを低減するために幅広に形成してある。また、第２のグランドパターン２２は、第１のグランドパターン２１と対向する部位、すなわちローパスフィルタ５０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１のグランドパターン２１は、第２のグランドパターン２２のローパスフィルタ５０側の端部とほぼ同じ幅となっている。すなわち、グランドパターン２０は、第１のグランドパターン２１と第２のグランドパターン２２が対向する部位において、幅が狭い幅狭部２３を備えている。
【００１７】
ここで、電源パターン１０の幅狭部１３及びグランドパターン２０の幅狭部２３は集積回路４０の近傍に配置することが好ましい。すなわち、第１の電源パターン１１及び第２のグランドパターン２１による電流経路を出来る限り短くすることが好ましい。
【００１８】
ローパスフィルタ５０は、図２に示すように、略直方体形状の素体５５の四隅に入出力端子５１及び５２並びにグランド端子５３及び５４が形成されている。ここで、各端子は、入出力端子５１及び５２を結ぶ線とグランド端子５３及び５４とを結ぶ線とが交差しないように配置されている。図３に示すように、ローパスフィルタ５０の等価回路は、入出力端子５１及び５２間を接続するインダクタ５６と、それぞれインダクタ５１の一端側とグランド間に接続したコンデンサ５７，５８とを備え、且つグランド端子５３及び５４間は短絡している。
【００１９】
このような電子回路装置では、直流電源回路６０から供給される電源電流は、第２の電源パターン１２、ローパスフィルタ５０、第１の電源パターン１１、集積回路４０、第１のグランドパターン２１、ローパスフィルタ５０、第２のグランドパターン２２という経路を通る。したがって、集積回路４０で発生した高周波のノイズは、ローパスフィルタ５０により面積が大きく電磁波が放射しやすい第２の電源パターン１２及び第２のグランドパターン２２に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００２０】
なお、本実施の形態では、４端子のローパスフィルタ５０として図３に示す等価回路を有するものを例示したが、図４に示すはしご型の等価回路や、図５に示す結合型の等価回路を有するものであってもよい。図４に示すはしご型の４端子ローパスフィルタは、入出力端子５１及び５２間を接続するインダクタ７１と、グランド端子５３及び５４間を接続するインダクタ７２と、インダクタ７１の入出力端子５１側とインダクタ７２のグランド端子５３側を接続するコンデンサ７３とを備えている。また、図５に示す結合型の４端子ローパスフィルタは、図４のはしご型ローパスフィルタにおいてインダクタ７１とインダクタ７２が磁気結合したものである。
【００２１】
また、図６に示すように、ローパスフィルタ５０と集積回路４０を接続する第１の電源パターンの一部が幅狭部１３よりも広い幅を有してもよい。すなわち、電源パターン１０及びグランドパターン２０が電流の集中する幅狭部１３及び２３を備え、該幅狭部１３及び２３の間に高周波電流が短絡するようなローパスフィルタ５０を配置すればよい。
【００２２】
（第２の実施の形態）
本発明の第２の実施形態に係る電子回路装置について図７〜図９を参照して説明する。図７は第２の実施形態に係る電子回路装置の構成図、図８は第２の実施形態に係るローパスフィルタの外観斜視図、図９は第２の実施形態に係るローパスフィルタの等価回路図である。なお、図７は説明を容易にするために電源系統のパターンのみを模式的に記載した。また、図中、第１の実施の形態と同じ構成については同一の符号を付した。
【００２３】
本実施の形態に係る電子回路装置が第１の実施の形態と異なる主な点は、４端子のローパスフィルタに替えて３端子のローパスフィルタを用いているところにある。
【００２４】
図７に示すように、この電子回路装置は、電源パターン１０とグランドパターン８０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、入出力端子９１及び９２並びにグランド端子９３を備えた３端子のローパスフィルタ９０とを備えている。電源パターン１０及びグランドパターン８０は、それぞれ直流電源回路６０に接続している。
【００２５】
電源パターン１０は、第１の実施の形態と同様に、一端側が集積回路４０の電源端子４１と接続し他端側がローパスフィルタ８０の一方の入出力端子８１と接続した第１の電源パターン１１と、一端側が直流電源回路６０に接続し他端側がローパスフィルタ８０の他方の入出力端子８２と接続した第２の電源パターン１２とからなる。ここで、第２の電源パターン１２は、インダクタンスを低減するために幅広に形成してある。また、第２の電源パターン１２は、第１の電源パターン１１と対向する部位、すなわちローパスフィルタ８０側の端部が、他の部位よりも幅が狭く形成されている。さらに、第１の電源パターン１１は、第２の電源パターン１２のローパスフィルタ８０側の端部とほぼ同じ幅となっている。すなわち、電源パターン１０は、第１の電源パターン１１と第２の電源パターン１２が対向する部位において、幅が狭い幅狭部１３を備えている。
【００２６】
グランドパターン８０は、一端側が集積回路４０のグランド端子４２と接続するとともに他端側が直流電源回路６０に接続している。グランドパターン８０は、前記第１の電源パターン１１の幅狭部１３に対向する部位において他の部位よりも幅が狭く形成されている幅狭部８１を備えている。すなわち、グランドパターン８０は、第１の実施の形態における第１のグランドパターン２１と第２のグランドパターン２２とを接続した形状となっている。このグランドパターン８０の幅狭部８１はローパスフィルタ９０のグランド端子９３が接続している。
【００２７】
ここで、電源パターン１０の幅狭部１３及びグランドパターン８０の幅狭部８１は集積回路４０の近傍に配置することが好ましい。すなわち、第１の電源パターン１１による電流経路、及び、グランドパターン８０のうち集積回路４０側の端部から幅狭部８１までの電流経路を出来る限り短くすることが好ましい。
【００２８】
ローパスフィルタ９０は、図８に示すように、略直方体形状の素体９４の隣り合う角部に形成された入出力端子９１及び９２と、入出力端子９１及び９２が形成されていない素体９４の端部に形成されたグランド端子９３とを備えている。図９に示すように、ローパスフィルタ９０の等価回路は、入出力端子９１及び９２を接続するインダクタ９５と、一端がグランド端子９３と接続し他端がコンデンサ９６及び９７を介してインダクタ９５の両端に接続したインダクタ９６とを備えている。
【００２９】
このような電子回路装置では、直流電源回路６０から供給される電源電流は、第２の電源パターン１２、ローパスフィルタ９０、第１の電源パターン１１、集積回路４０、グランドパターン８０という経路を通る。ここで、グランドパターン８０には幅狭部８１が設けられており、該幅狭部８１にはローパスフィルタ９０が接続されているので、集積回路４０で発生した高周波のノイズは、ローパスフィルタ９０により面積が大きく電磁波が放射しやすい第２の電源パターン１２及び直流電源回路６０側のランドパターン８０に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００３０】
なお、本実施の形態では、３端子のローパスフィルタ９０として図９に示す等価回路を有するものを例示したが、図１０に示すＴ型の等価回路を有するものであってもよい。図１０に示すＴ型のローパスフィルタは、入出力端子９１及び９２間に直列接続されたインダクタ９９及び１００と、インダクタ９９及び１００の接続点とグランド端子９３とを接続するコンデンサ１０１とを備えている。
【００３１】
（第３の実施の形態）
本発明の第３の実施形態について図１１を参照をして説明する。図１１は第３の実施形態に係る電子回路装置の構成図である。なお、図１１は説明を容易にするために電源系統のパターンのみを模式的に記載した。また、図中、第１の実施の形態と同じ構成については同一の符号を付した。
【００３２】
本実施の形態に係る電子回路装置が第１の実施の形態と異なる主な点は、４端子のローパスフィルタに替えてコンデンサを用いているところにある。
【００３３】
図１１に示すように、この電子回路装置は、電源パターン１１０とグランドパターン１２０が形成された回路基板３０と、電源端子４１及びグランド端子４２を備えた集積回路４０と、コンデンサ１３０とを備えている。電源パターン１１０及びグランドパターン１２０は、それぞれ直流電源回路６０に接続している。
【００３４】
電源パターン１１０は、一端側が集積回路４０の電源端子４１と接続するとともに他端側が直流電源回路６０に接続している。電源パターン１１０は、コンデンサ１３０との接続部位において他の部位よりも幅が狭い幅狭部１１１を備えている。電源パターン１１０の幅狭部１１１以外の部位はインダクタンスを低減するために幅広に形成されている。
【００３５】
グランドパターン１２０は、一端側が集積回路４０のグランド端子４１と接続するとともに他端側が直流電源回路６０に接続している。グランドパターン１２０は、コンデンサ１３０との接続部位において他の部位よりも幅が狭い幅狭部１２１を備えている。グランドパターン１２０の幅狭部１２１以外の部位はインダクタンスを低減するために幅広に形成されている。
【００３６】
このような電子回路装置によれば、直流電源回路６０から供給される電源電流は、電源パターン１１０、集積回路４０、グランドパターン１２０という経路を通る。ここで、電源パターン１１０には幅狭部１１１が設けられており、グランドパターン１２０には幅狭部１２１が設けられているので、電源電流は幅狭部１１１及び１２１を通過する。そして、この幅狭部１１１及び１２１間にはコンデンサ１３０が接続されているので、集積回路４０で発生した高周波のノイズは、面積が大きく電磁波が放射しやすい直流電源回路６０側の電源パターン１１０及びグランドパターン１２０に流れることがない。これにより、不要な電磁波の放射を軽減できる。
【００３７】
以上本発明の実施の形態について説明したが本発明はこれに限定されるものではない。本発明の範囲は特許請求の範囲によって示されており、各請求項の意味の中に入るすべての変形例は本発明に含まれるものである。
【００３８】
例えば、上記各実施の形態では、電源パターン及びグランドパターンが回路基板の表面上に形成されていたが本発明はこれに限定されるものではない。回路基板として多層基板を用いるとともに、電源パターン又はグランドパターンの一方又は双方を内層に形成してもよい。
【００３９】
【発明の効果】
以上詳述したように、本発明によれば、集積回路に流れる電源電流は電源パターンの幅狭部及びグランドパターンの幅狭部を必ず通過する。そして、この電源パターンの幅狭部とグランドパターンの幅狭部の間に、電源電流に重畳した高周波成分を短絡させる素子を設けたので、集積回路で発生したノイズが電源パターン及びグランドパターンに流出しない。これにより、電源パターン及びグランドパターンから前記ノイズが放射することを防止できる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電子回路装置の構成図
【図２】第１の実施形態に係るローパスフィルタの外観斜視図
【図３】第１の実施形態に係るローパスフィルタの等価回路図
【図４】第１の実施形態の他の例に係るローパスフィルタの等価回路図
【図５】第１の実施形態の他の例に係るローパスフィルタの等価回路図
【図６】第１の実施形態の他の例に係る電子回路装置の構成図
【図７】第２の実施形態に係る電子回路装置の構成図
【図８】第２の実施形態に係るローパスフィルタの外観斜視図
【図９】第２の実施形態に係るローパスフィルタの等価回路図
【図１０】第２の実施形態の他の例に係るローパスフィルタの等価回路図
【図１１】第３の実施形態に係る電子回路装置の構成図
【図１２】従来の電子回路装置の構成図
【符号の説明】
１０…電源パターン、１１…第１の電源パターン、１２…第２の電源パターン、１３…幅狭部、２０…グランドパターン、２１…第１のグランドパターン、２２…第２のグランドパターン、２３…幅狭部、３０…回路基板、４０…集積回路、４１…電源端子、４２…グランド端子、５０…ローパスフィルタ、５１，５２…入出力端子、５３，５４…グランド端子、６０…直流電源回路、８０…グランドパターン、８１…幅狭部、９０…ローパスフィルタ、９１，９２…入出両区端子、９３…グランド端子、１１０…電源パターン、１１１…幅狭部、１２０…グランドパターン、１２１…幅狭部、１３０…コンデンサ
Claims (4)
- 電源パターン及びグランドパターンが形成された回路基板と、この回路基板に実装された集積回路とを備えた電子回路装置において、
一対の入出力端子及び一対のグランド端子を有する４端子素子を備え、
前記電源パターンは、集積回路の電源端子と前記４端子素子の一方の入出力端子とを接続する第１の電源パターンと、前記４端子素子の他方の入出力端子と電源とを接続する第２の電源パターンとからなり、
前記グランドパターンは、集積回路のグランド端子と前記４端子素子の一方のグランド端子とを接続する第１のグランドパターンと、前記４端子素子の他方のグランド端子とグランドとを接続する第２のグランドパターンとからなり、
前記４端子素子は、入出力端子とグランド端子との間において集積回路のバイパスコンデンサとして機能する容量成分を有する
ことを特徴とする電子回路装置。 - 前記４端子素子はさらにローパスフィルタとして機能する
ことを特徴とする請求項１記載の電子回路装置。 - 前記４端子素子は、入力端子及び出力端子間を接続するインダクタンス素子と、入力端子と一方のグランド端子間を接続するキャパシタンス素子と、出力端子と他方のグランド端子間を接続するキャパシタンス素子とを備え、且つ、グランド端子間を短絡接続したパイ型ローパスフィルタ回路を有する
ことを特徴とする請求項１又は２に記載の電子回路装置。 - 前記４端子素子の各入出力端子及び各グランド端子は、略直方体形状の素体の四隅に形成され、且つ、一対の入出力端子を結ぶ線と一対のグランド端子を結ぶ線が交わらないように配置されている
ことを特徴とする請求項１乃至３何れか１項記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184779A JP4028970B2 (ja) | 2001-06-19 | 2001-06-19 | 電子回路装置及びローパスフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184779A JP4028970B2 (ja) | 2001-06-19 | 2001-06-19 | 電子回路装置及びローパスフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008153A JP2003008153A (ja) | 2003-01-10 |
| JP4028970B2 true JP4028970B2 (ja) | 2008-01-09 |
Family
ID=19024484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184779A Expired - Fee Related JP4028970B2 (ja) | 2001-06-19 | 2001-06-19 | 電子回路装置及びローパスフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4028970B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Ｅｍｉ를 고려한 인쇄회로기판 |
| KR100708378B1 (ko) | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP4683205B2 (ja) * | 2005-06-14 | 2011-05-18 | 日本電気株式会社 | プリント回路基板 |
| JP2007234851A (ja) * | 2006-03-01 | 2007-09-13 | Daikin Ind Ltd | 基板及び装置 |
| JP5439900B2 (ja) * | 2009-03-30 | 2014-03-12 | 株式会社村田製作所 | ランド構造 |
| JP5477195B2 (ja) * | 2010-06-25 | 2014-04-23 | 株式会社村田製作所 | コモンモードチョークコイル実装方法及びコモンモードチョークコイル実装構造 |
| JP6128924B2 (ja) * | 2013-04-11 | 2017-05-17 | 三菱電機株式会社 | 高周波ノイズ対策用電源回路 |
| CN108141950A (zh) * | 2015-11-30 | 2018-06-08 | 瑞萨电子株式会社 | 电子器件 |
| JP6653401B2 (ja) * | 2019-02-20 | 2020-02-26 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP6719628B2 (ja) * | 2019-07-29 | 2020-07-08 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| WO2021192073A1 (ja) * | 2020-03-25 | 2021-09-30 | 三菱電機株式会社 | 回路基板及び電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107187A (ja) * | 1986-10-24 | 1988-05-12 | 株式会社東芝 | 実装基板 |
| JPH0290587A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | プリント基板 |
| JPH08265084A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Materials Corp | チップ型フィルタ |
| JPH1012491A (ja) * | 1996-06-27 | 1998-01-16 | Murata Mfg Co Ltd | ４端子型積層コンデンサ |
| JPH10200356A (ja) * | 1997-01-14 | 1998-07-31 | Sumitomo Metal Ind Ltd | チップ型ｃｒフィルタ、その製造方法およびチップ型ｃｒフィルタの実装構造 |
| JPH11112265A (ja) * | 1997-10-08 | 1999-04-23 | Murata Mfg Co Ltd | フィルタ |
| JPH11121264A (ja) * | 1997-10-17 | 1999-04-30 | Toko Inc | チップ型ｌｃフィルタの製造方法 |
| JPH11177368A (ja) * | 1997-12-09 | 1999-07-02 | Matsushita Electric Ind Co Ltd | Ｅｍｉフィルタ及びそれを用いたデータ送受信装置及びｌａｎシステム |
| JPH11251178A (ja) * | 1998-03-04 | 1999-09-17 | Taiyo Yuden Co Ltd | ４端子型積層コンデンサ |
| JP2001110638A (ja) * | 1999-10-14 | 2001-04-20 | Tdk Corp | 積層電子部品 |
-
2001
- 2001-06-19 JP JP2001184779A patent/JP4028970B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008153A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| JP4700184B2 (ja) | 改良されたｉ／ｏ整合を有する集積フィルタおよびその製造方法 | |
| JP4028970B2 (ja) | 電子回路装置及びローパスフィルタ | |
| US20020057139A1 (en) | Monolithic LC components | |
| JP2003282348A (ja) | ２端子コンデンサおよび３端子コンデンサの実装構造 | |
| JP2008022439A (ja) | 積層型バラン | |
| US20040027204A1 (en) | High-frequency amplifier | |
| JP3966915B2 (ja) | 複合回路部品 | |
| US20210407721A1 (en) | Circuit element | |
| US11316492B2 (en) | Balun | |
| JP2004236112A (ja) | 電圧制御発振器、複合モジュールおよび通信装置 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2004236111A (ja) | 電圧制御発振器、複合モジュールおよび通信装置 | |
| JP3111672U (ja) | 高周波電子部品 | |
| JP2758889B2 (ja) | １チップ形ローパスフィルタ | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JP2012129773A (ja) | 電子部品の実装構造 | |
| JP2000151327A (ja) | 積層型ノイズフィルタ | |
| JP2002057422A (ja) | 電子装置 | |
| JPH03272198A (ja) | 多層回路基板内蔵のｌｃを含む高周波回路 | |
| JPH11284470A (ja) | 共振回路部品 | |
| JP3126599B2 (ja) | 高周波用ダイオードスイッチ及びその積層部品 | |
| JPH11162740A (ja) | 積層型ｌｃ複合部品 | |
| JP2005011844A (ja) | 電子回路ユニット | |
| JP2014082845A (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4028970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |