JP3126599B2 - 高周波用ダイオードスイッチ及びその積層部品 - Google Patents
高周波用ダイオードスイッチ及びその積層部品Info
- Publication number
- JP3126599B2 JP3126599B2 JP06253079A JP25307994A JP3126599B2 JP 3126599 B2 JP3126599 B2 JP 3126599B2 JP 06253079 A JP06253079 A JP 06253079A JP 25307994 A JP25307994 A JP 25307994A JP 3126599 B2 JP3126599 B2 JP 3126599B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- capacitor
- circuit
- diode
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高周波信号，例えば
アンテナ回路における入出力の切換えを行う高周波用ダ
イオードスイッチ及びその積層部品に関する。
アンテナ回路における入出力の切換えを行う高周波用ダ
イオードスイッチ及びその積層部品に関する。
【０００２】
【背景技術】無線機器のアンテナに対する送受信切換え
などに用いられている高周波用ダイオードスイッチとし
ては、すでに各種のものが知られている。例えば、特開
平２−１０８３０１号公報にはλ／４位相線路（λは信
号の波長）を用いたスイッチ回路が開示されており、実
開平３−８２９０２号公報にはＰＩＮダイオードを用い
たスイッチが開示されている。
などに用いられている高周波用ダイオードスイッチとし
ては、すでに各種のものが知られている。例えば、特開
平２−１０８３０１号公報にはλ／４位相線路（λは信
号の波長）を用いたスイッチ回路が開示されており、実
開平３−８２９０２号公報にはＰＩＮダイオードを用い
たスイッチが開示されている。
【０００３】このようなダイオードスイッチの高周波帯
域における特性を改善するための各種の手法としては、
図５に示すようなものがある。まず、同図（Ａ）に示す
ものは、遮断特性を改善するためのもので、入出力の切
換えに伴ってＯＮ（導通），ＯＦＦ（非導通）に切り換
えられるダイオードＤに対して並列に、インダクタＬ1
とキャパシタＣ1の直列回路を接続したものである。こ
れによれば、インダクタＬ1とダイオードＤの容量成分
によって並列共振を行うことで、遮断特性の改善が図ら
れている。なお、Ｃ1は直流カット用である。
域における特性を改善するための各種の手法としては、
図５に示すようなものがある。まず、同図（Ａ）に示す
ものは、遮断特性を改善するためのもので、入出力の切
換えに伴ってＯＮ（導通），ＯＦＦ（非導通）に切り換
えられるダイオードＤに対して並列に、インダクタＬ1
とキャパシタＣ1の直列回路を接続したものである。こ
れによれば、インダクタＬ1とダイオードＤの容量成分
によって並列共振を行うことで、遮断特性の改善が図ら
れている。なお、Ｃ1は直流カット用である。
【０００４】同図（Ｂ）に示すものは、伝送損失を低減
するためのもので、ダイオードＤの両端にインダクタＬ
2とキャパシタＣ2，インダクタＬ3とキャパシタＣ3によ
るＬＣ回路をそれぞれ取り付けたものである。これによ
り、伝送時の損失が低減される。同図（Ｃ）に示すもの
は、前記（Ａ），（Ｂ）に示すものを合成したもので、
遮断特性の改善と損失の低減が図られている。
するためのもので、ダイオードＤの両端にインダクタＬ
2とキャパシタＣ2，インダクタＬ3とキャパシタＣ3によ
るＬＣ回路をそれぞれ取り付けたものである。これによ
り、伝送時の損失が低減される。同図（Ｃ）に示すもの
は、前記（Ａ），（Ｂ）に示すものを合成したもので、
遮断特性の改善と損失の低減が図られている。
【０００５】
【発明が解決しようとする課題】ところで、インダクタ
をプリント基板上あるいは多層基板中にライン素子で形
成しようとすると、インダクタの値に対応した長さが必
要である。他方、前記図５（Ｃ）の例では、インダクタ
がＬ1，Ｌ2，Ｌ3と三つもあり、回路全体としてみる
と、どうしても占有面積あるいは積層数が大きくなって
しまう。部品の小型化のためには、インダクタＬ1〜Ｌ3
のライン長が短くてすむような回路構成が望ましい。
をプリント基板上あるいは多層基板中にライン素子で形
成しようとすると、インダクタの値に対応した長さが必
要である。他方、前記図５（Ｃ）の例では、インダクタ
がＬ1，Ｌ2，Ｌ3と三つもあり、回路全体としてみる
と、どうしても占有面積あるいは積層数が大きくなって
しまう。部品の小型化のためには、インダクタＬ1〜Ｌ3
のライン長が短くてすむような回路構成が望ましい。
【０００６】この発明は、以上の点に着目したもので、
遮断特性の改善や損失の低減といった本来の機能を妨げ
ることなく、インタクダのライン長を短くして部品の小
型化を図ることができる高周波用ダイオードスイッチ及
びその積層部品を提供することを、その目的とするもの
である。
遮断特性の改善や損失の低減といった本来の機能を妨げ
ることなく、インタクダのライン長を短くして部品の小
型化を図ることができる高周波用ダイオードスイッチ及
びその積層部品を提供することを、その目的とするもの
である。
【０００７】
【課題を解決するための手段と作用】前記目的を達成す
るため、本発明は、切換動作に対応してＯＮ，ＯＦＦに
制御されるダイオード；該ダイオードのアノード側に、
インダクタが直列に、キャパシタが並列に、それぞれ接
続された第１の損失低減用ＬＣ回路；該ダイオードのカ
ソード側に、インダクタが直列に、キャパシタが並列
に、それぞれ接続された第２の損失低減用ＬＣ回路；遮
断特性改善用インダクタと直流カット用キャパシタを直
列に接続した遮断特性改善用回路；を備えており、前記
ダイオードと前記第１及び第２の損失低減用ＬＣ回路と
の全体に対して並列に、前記遮断特性改善用回路を接続
したことを特徴とする。
るため、本発明は、切換動作に対応してＯＮ，ＯＦＦに
制御されるダイオード；該ダイオードのアノード側に、
インダクタが直列に、キャパシタが並列に、それぞれ接
続された第１の損失低減用ＬＣ回路；該ダイオードのカ
ソード側に、インダクタが直列に、キャパシタが並列
に、それぞれ接続された第２の損失低減用ＬＣ回路；遮
断特性改善用インダクタと直流カット用キャパシタを直
列に接続した遮断特性改善用回路；を備えており、前記
ダイオードと前記第１及び第２の損失低減用ＬＣ回路と
の全体に対して並列に、前記遮断特性改善用回路を接続
したことを特徴とする。
【０００８】このため、損失改善用インダクタが、遮断
特性改善用インダクタと共有されるようになり、その値
が小さくてすむようになる。従って、そのライン長が短
くなって面積あるいは体積が低減される。この発明の前
記及び他の目的，特徴，利点は、次の詳細な説明及び添
付図面から明瞭になろう。
特性改善用インダクタと共有されるようになり、その値
が小さくてすむようになる。従って、そのライン長が短
くなって面積あるいは体積が低減される。この発明の前
記及び他の目的，特徴，利点は、次の詳細な説明及び添
付図面から明瞭になろう。
【０００９】
【好ましい実施例の説明】この発明には数多くの実施例
が有り得るが、ここでは適切な数の実施例を示し、詳細
に説明する。 ＜実施例１＞最初に、図１及び図２を参照しながら実施
例１について説明する。図１には実施例１の構成が示さ
れており、信号入出力の切換えに伴ってＯＮ，ＯＦＦに
切り換えられるダイオードＤのアノード側には、インダ
クタＬ2が直列に，キャパシタＣ2が並列にそれぞれ接続
されている。また、ダイオードＤのカソード側には、イ
ンダクタＬ3が直列に，キャパシタＣ3が並列にそれぞれ
接続されている。これらのＬＣ回路は、伝送時の損失を
低減するためのものである。
が有り得るが、ここでは適切な数の実施例を示し、詳細
に説明する。 ＜実施例１＞最初に、図１及び図２を参照しながら実施
例１について説明する。図１には実施例１の構成が示さ
れており、信号入出力の切換えに伴ってＯＮ，ＯＦＦに
切り換えられるダイオードＤのアノード側には、インダ
クタＬ2が直列に，キャパシタＣ2が並列にそれぞれ接続
されている。また、ダイオードＤのカソード側には、イ
ンダクタＬ3が直列に，キャパシタＣ3が並列にそれぞれ
接続されている。これらのＬＣ回路は、伝送時の損失を
低減するためのものである。
【００１０】次に、本実施例では、これらのＬＣ回路の
全体に対して並列に、インダクタＬ5とキャパシタＣ5の
直列回路が接続されている。このインダクタＬ5とダイ
オードＤの容量成分によって並列共振を行うことで、遮
断特性の改善が図られている。なお、キャパシタＣ5
は、直流カットのために接続されている。このように、
遮断特性改善用の並列インダクタとキャパシタは、ダイ
オードＤの両端ではなく、損失改善用のＬＣ回路の外側
に接続されている。従って、インダクタＬ2，Ｌ3が、遮
断特性改善用のＬ5，Ｃ5による並列共振回路と、損失改
善用のＬＣ回路との両方に共有されるようになる。
全体に対して並列に、インダクタＬ5とキャパシタＣ5の
直列回路が接続されている。このインダクタＬ5とダイ
オードＤの容量成分によって並列共振を行うことで、遮
断特性の改善が図られている。なお、キャパシタＣ5
は、直流カットのために接続されている。このように、
遮断特性改善用の並列インダクタとキャパシタは、ダイ
オードＤの両端ではなく、損失改善用のＬＣ回路の外側
に接続されている。従って、インダクタＬ2，Ｌ3が、遮
断特性改善用のＬ5，Ｃ5による並列共振回路と、損失改
善用のＬＣ回路との両方に共有されるようになる。
【００１１】このため、図５（Ｃ）に示した背景技術の
回路に対し、同様の遮断特性の改善効果を得るために必
要な並列接続インダクタＬ5の値が小さくてすむように
なる。これにより、プリント基板や多層基板などで部品
を構成した場合、インダクタＬ5のライン長が低減され
て面積あるいは体積が低減され、その小型化が可能とな
る。
回路に対し、同様の遮断特性の改善効果を得るために必
要な並列接続インダクタＬ5の値が小さくてすむように
なる。これにより、プリント基板や多層基板などで部品
を構成した場合、インダクタＬ5のライン長が低減され
て面積あるいは体積が低減され、その小型化が可能とな
る。
【００１２】図２には、実施例１を多層基板で構成した
部品の各層のパターンが示されている。同図において、
まず最下層のシート１０上にはアースパターン１２が形
成されている。１４，１６は引出し部である。その上の
シート１８上には、並列共振用キャパシタＣ5の一方の
パターンＣ5A，並列共振用インダクタパターンＬ5，及
び引出し部２０が連続して形成されている。その上のシ
ート２２上には、前記キャパシタパターンＣ5Aに対応し
て並列共振用キャパシタＣ5を形成するための他方のキ
ャパシタパターンＣ5B，ビアホール２４が形成されてい
る。２６は引出し部である。
部品の各層のパターンが示されている。同図において、
まず最下層のシート１０上にはアースパターン１２が形
成されている。１４，１６は引出し部である。その上の
シート１８上には、並列共振用キャパシタＣ5の一方の
パターンＣ5A，並列共振用インダクタパターンＬ5，及
び引出し部２０が連続して形成されている。その上のシ
ート２２上には、前記キャパシタパターンＣ5Aに対応し
て並列共振用キャパシタＣ5を形成するための他方のキ
ャパシタパターンＣ5B，ビアホール２４が形成されてい
る。２６は引出し部である。
【００１３】その上のシート２８上には、損失改善用イ
ンダクタパターンＬ2，Ｌ3，ビアホール３０，３２がそ
れぞれ形成されている。ビアホール３０は、下のシート
２２のビアホール２４を介してその下のシート１８の引
出し部２０に接続されるようになっている。また、ビア
ホール３２は、その下のシート２２のパターンＣ5Bに接
続されるようになっている。
ンダクタパターンＬ2，Ｌ3，ビアホール３０，３２がそ
れぞれ形成されている。ビアホール３０は、下のシート
２２のビアホール２４を介してその下のシート１８の引
出し部２０に接続されるようになっている。また、ビア
ホール３２は、その下のシート２２のパターンＣ5Bに接
続されるようになっている。
【００１４】その上のシート３４には、ダイオードＤの
ための部品ランド３６Ａ，３６Ｂ，ビアホール３８，４
０がそれぞれ形成されている。ビアホール３８，４０
は、その下のシート２８のインダクタパターンＬ2，Ｌ3
にそれぞれ接続されるようになっている。これらの各シ
ートは積層圧着の後焼成され、ダイオードＤや側面電極
が取り付けられて積層複合部品となる。
ための部品ランド３６Ａ，３６Ｂ，ビアホール３８，４
０がそれぞれ形成されている。ビアホール３８，４０
は、その下のシート２８のインダクタパターンＬ2，Ｌ3
にそれぞれ接続されるようになっている。これらの各シ
ートは積層圧着の後焼成され、ダイオードＤや側面電極
が取り付けられて積層複合部品となる。
【００１５】次に、この積層部品と図１の回路との関係
を説明すると、引出し部２０が図１の入力端となってお
り、これが一方ではインダクタパターンＬ5に接続さ
れ、他方ではビアホール２４，３０を通じてインタクダ
パターンＬ2に接続されている。インダクタパターンＬ5
は、キャパシタパターンＣ5A，Ｃ5Bによって形成された
キャパシタＣ5に接続され、このキャパシタＣ5Bの引出
し部２６が図１の回路の出力端となっている。また、こ
の引出し部２６は、ビアホール３２を通じてインダクタ
パターンＬ3に接続されている。
を説明すると、引出し部２０が図１の入力端となってお
り、これが一方ではインダクタパターンＬ5に接続さ
れ、他方ではビアホール２４，３０を通じてインタクダ
パターンＬ2に接続されている。インダクタパターンＬ5
は、キャパシタパターンＣ5A，Ｃ5Bによって形成された
キャパシタＣ5に接続され、このキャパシタＣ5Bの引出
し部２６が図１の回路の出力端となっている。また、こ
の引出し部２６は、ビアホール３２を通じてインダクタ
パターンＬ3に接続されている。
【００１６】インダクタパターンＬ2，Ｌ3は、ビアホー
ル３８，４０を通じてダイオードＤにそれぞれ接続され
ている。また、ダイオードＤのキャパシタＣ2，Ｃ3は、
部品ランド３６Ａ，３６Ｂと、最下層のアースパターン
１２との間に浮遊容量として形成されている。
ル３８，４０を通じてダイオードＤにそれぞれ接続され
ている。また、ダイオードＤのキャパシタＣ2，Ｃ3は、
部品ランド３６Ａ，３６Ｂと、最下層のアースパターン
１２との間に浮遊容量として形成されている。
【００１７】ところで、このような部品パターンにおい
てインダクタパターンＬ2，Ｌ3，Ｌ5に着目する。図１
の回路において、インダクタＬ2，Ｌ3は例えば数ｎＨ
（２〜３ｎＨ）であり、インダクタＬ5は例えば約１０
ｎＨである。このため、インダクタパターンＬ5は他の
インダクタパターンＬ2，Ｌ3よりも長くなり、図２に示
すようにジグザグに形成されている。本実施例によれ
ば、これが短くてすむため、部品面積が低減されるよう
になる。
てインダクタパターンＬ2，Ｌ3，Ｌ5に着目する。図１
の回路において、インダクタＬ2，Ｌ3は例えば数ｎＨ
（２〜３ｎＨ）であり、インダクタＬ5は例えば約１０
ｎＨである。このため、インダクタパターンＬ5は他の
インダクタパターンＬ2，Ｌ3よりも長くなり、図２に示
すようにジグザグに形成されている。本実施例によれ
ば、これが短くてすむため、部品面積が低減されるよう
になる。
【００１８】また、本実施例では、インダクタパターン
Ｌ5のライン長を短くできるため、同一シート上に他の
パターン（図示の例ではキャパシタパターンＣ5A）が形
成できる。このため、シートの積層数が低減され、部品
の体積が低減されることになる。更に、これらによっ
て、遮断特性の改善や損失の低減といった本来の機能が
妨げられることもない。
Ｌ5のライン長を短くできるため、同一シート上に他の
パターン（図示の例ではキャパシタパターンＣ5A）が形
成できる。このため、シートの積層数が低減され、部品
の体積が低減されることになる。更に、これらによっ
て、遮断特性の改善や損失の低減といった本来の機能が
妨げられることもない。
【００１９】＜実施例２＞次に、図３を参照しながら実
施例２について説明する。この実施例は、信号源ＳＧの
出力信号の負荷ＲL（例えば５０Ω）に対する供給切換
えを行うスイッチに、前記実施例１を適用したものであ
る。同図において、信号源ＳＧは、例えば内部抵抗Ｒg
が５０Ωとなっており、一方がアースに、他方がカップ
リングコンデンサＣ6を介して実施例１の回路の入力端
子Ｔ1に接続されている。この入力端子Ｔ1とアースとの
間には、信号カット用インダクタＬ6とバイパスコンデ
ンサＣ7の直列回路が接続されている。
施例２について説明する。この実施例は、信号源ＳＧの
出力信号の負荷ＲL（例えば５０Ω）に対する供給切換
えを行うスイッチに、前記実施例１を適用したものであ
る。同図において、信号源ＳＧは、例えば内部抵抗Ｒg
が５０Ωとなっており、一方がアースに、他方がカップ
リングコンデンサＣ6を介して実施例１の回路の入力端
子Ｔ1に接続されている。この入力端子Ｔ1とアースとの
間には、信号カット用インダクタＬ6とバイパスコンデ
ンサＣ7の直列回路が接続されている。
【００２０】他方、出力端子Ｔ2は、一方でカップリン
グコンデンサＣ8を介して負荷ＲLに接続されており、多
方でアースとの間に直流電流制限用の抵抗Ｒとバイパス
コンデンサＣ9が接続されている。更に、バイパスコン
デンサＣ7，Ｃ9は切換スイッチ５０，５２にそれぞれ接
続されている。これら切換スイッチ５０，５２は、制御
用直流電源Ｖ1，Ｖ2に対する切換えを行うためのもの
で、連動して動作するように構成されている。
グコンデンサＣ8を介して負荷ＲLに接続されており、多
方でアースとの間に直流電流制限用の抵抗Ｒとバイパス
コンデンサＣ9が接続されている。更に、バイパスコン
デンサＣ7，Ｃ9は切換スイッチ５０，５２にそれぞれ接
続されている。これら切換スイッチ５０，５２は、制御
用直流電源Ｖ1，Ｖ2に対する切換えを行うためのもの
で、連動して動作するように構成されている。
【００２１】次に、以上のように構成された実施例２の
全体動作を説明する。まず、負荷ＲLに信号を供給しな
い状態から説明する。この場合は、切換スイッチ５０，
５２が図示の位置と反対の位置となる。このため、制御
用直流電源Ｖ2のプラス電圧が直流電流制限用抵抗Ｒ，
損失低減用インダクタＬ3を介してダイオードＤのカソ
ード側に印加されるようになる。これによって、ダイオ
ードＤは逆バイアスされることになり、ＯＦＦの状態と
なる。
全体動作を説明する。まず、負荷ＲLに信号を供給しな
い状態から説明する。この場合は、切換スイッチ５０，
５２が図示の位置と反対の位置となる。このため、制御
用直流電源Ｖ2のプラス電圧が直流電流制限用抵抗Ｒ，
損失低減用インダクタＬ3を介してダイオードＤのカソ
ード側に印加されるようになる。これによって、ダイオ
ードＤは逆バイアスされることになり、ＯＦＦの状態と
なる。
【００２２】なお、このとき、制御用直流電源Ｖ2から
遮断特性改善用インダクタＬ5，信号カット用インダク
タＬ6を介してアースに流れる電流は、直流カット用コ
ンデンサＣ5によってカットされる。
遮断特性改善用インダクタＬ5，信号カット用インダク
タＬ6を介してアースに流れる電流は、直流カット用コ
ンデンサＣ5によってカットされる。
【００２３】次に、負荷ＲLに信号を供給する場合は、
切換スイッチ５０，５２が図示の位置となる。このた
め、制御用直流電源Ｖ1のプラス電圧が信号カット用イ
ンダクタＬ6，損失低減用インダクタＬ2を介してダイオ
ードＤのアノード側に印加されるようになる。これによ
って、ダイオードＤは正バイアスされることになり、Ｏ
Ｎの状態となる。従って、信号源ＳＧから出力された高
周波信号は、カップリングコンデンサＣ6を介して入力
端子Ｔ1に供給され、実施例１の回路を介して出力端子
Ｔ2からカップリングコンデンサＣ8を介して負荷ＲLに
供給される。なお、このときの制御用直流電源Ｖ1によ
って流れる電流は、抵抗Ｒによって制限される。
切換スイッチ５０，５２が図示の位置となる。このた
め、制御用直流電源Ｖ1のプラス電圧が信号カット用イ
ンダクタＬ6，損失低減用インダクタＬ2を介してダイオ
ードＤのアノード側に印加されるようになる。これによ
って、ダイオードＤは正バイアスされることになり、Ｏ
Ｎの状態となる。従って、信号源ＳＧから出力された高
周波信号は、カップリングコンデンサＣ6を介して入力
端子Ｔ1に供給され、実施例１の回路を介して出力端子
Ｔ2からカップリングコンデンサＣ8を介して負荷ＲLに
供給される。なお、このときの制御用直流電源Ｖ1によ
って流れる電流は、抵抗Ｒによって制限される。
【００２４】＜実施例３＞次に、図４を参照しながら実
施例３について説明する。この実施例は、ほぼ実施例２
と同様であるが、インダクタの部分を分布定数回路で構
成したものである。すなわち、ダイオードＤのアノード
側の損失低減用インダクタＬ2，コンデンサＣ2は、分布
定数回路Ａ2によって構成されている。ダイオードＤの
カソード側の損失低減用インダクタＬ3，キャパシタＣ3
は、分布定数回路Ａ3によって構成されている。遮断特
性改善用インダクタＬ5は、分布定数回路Ａ5によって構
成されている。信号カット用インダクタＬ6は、分布定
数回路Ａ6によって構成されている。
施例３について説明する。この実施例は、ほぼ実施例２
と同様であるが、インダクタの部分を分布定数回路で構
成したものである。すなわち、ダイオードＤのアノード
側の損失低減用インダクタＬ2，コンデンサＣ2は、分布
定数回路Ａ2によって構成されている。ダイオードＤの
カソード側の損失低減用インダクタＬ3，キャパシタＣ3
は、分布定数回路Ａ3によって構成されている。遮断特
性改善用インダクタＬ5は、分布定数回路Ａ5によって構
成されている。信号カット用インダクタＬ6は、分布定
数回路Ａ6によって構成されている。
【００２５】また、バイパスコンデンサＣ7は、制御用
直流電源Ｖ1，Ｖ2を切り換えるための切換スイッチ６０
に接続されている。電流制限用抵抗Ｒ側のバイパスコン
デンサは設けられていない。切換スイッチ６０を電源Ｖ
1側に切り換えると、ダイオードＤがＯＮとなって、信
号源ＳＧから出力された高周波信号が負荷ＲLに供給さ
れる。信号の供給を停止するときは、切換スイッチ６０
を電源Ｖ2側に切り換える。すると、ダイオードＤがＯ
ＦＦとなって、負荷ＲLに対する信号供給は停止する。
直流電源Ｖ1，Ｖ2を切り換えるための切換スイッチ６０
に接続されている。電流制限用抵抗Ｒ側のバイパスコン
デンサは設けられていない。切換スイッチ６０を電源Ｖ
1側に切り換えると、ダイオードＤがＯＮとなって、信
号源ＳＧから出力された高周波信号が負荷ＲLに供給さ
れる。信号の供給を停止するときは、切換スイッチ６０
を電源Ｖ2側に切り換える。すると、ダイオードＤがＯ
ＦＦとなって、負荷ＲLに対する信号供給は停止する。
【００２６】＜他の実施例＞この発明は、以上の開示に
基づいて多様に改変することが可能であり、例えば次の
ようなものがある。 （1）前記実施例は、本発明を所定負荷に対する信号の
供給切換えに適用したものであるが、例えば無線機器の
アンテナにおける送受信切換スイッチなど、高周波信号
に対するスイッチング一般に適用可能である。 （2）扱う高周波信号の帯域としては、特に数百ＭＨｚ
〜数ＧＨｚまでが好適であるが、それに限定されるもの
ではない。 （3）回路構成も、同様の作用を奏するように各種設計
変更が可能である。
基づいて多様に改変することが可能であり、例えば次の
ようなものがある。 （1）前記実施例は、本発明を所定負荷に対する信号の
供給切換えに適用したものであるが、例えば無線機器の
アンテナにおける送受信切換スイッチなど、高周波信号
に対するスイッチング一般に適用可能である。 （2）扱う高周波信号の帯域としては、特に数百ＭＨｚ
〜数ＧＨｚまでが好適であるが、それに限定されるもの
ではない。 （3）回路構成も、同様の作用を奏するように各種設計
変更が可能である。
【００２７】
【発明の効果】以上説明したように、この発明によれ
ば、遮断特性改善用及び損失低減用のインダクタの全体
の値が減少するため、多層基板などで回路構成したと
き、部品の面積や体積が低減されるという効果がある。
ば、遮断特性改善用及び損失低減用のインダクタの全体
の値が減少するため、多層基板などで回路構成したと
き、部品の面積や体積が低減されるという効果がある。
【図１】この発明の実施例１の構成を示す回路図であ
る。
る。
【図２】実施例１の回路を構成した多層基板の各層のパ
ターンを示す斜視図である。
ターンを示す斜視図である。
【図３】この発明の実施例２の構成を示す回路図であ
る。
る。
【図４】この発明の実施例３の構成を示す回路図であ
る。
る。
【図５】背景技術の例を示す回路図である。
１０，１８，２２，２８，３４…シート １２…アースパターン １４，１６，２０，２６…引出し部 ２４，３０，３２，３８，４０…ビアホール ３６Ａ，３６Ｂ…部品ランド ５０，５２，６０…切換スイッチ Ａ2，Ａ3，Ａ5，Ａ6…分布定数回路 Ｃ2，Ｃ3…損失低減用キャパシタ Ｃ5…直流カット用キャパシタ Ｃ6，Ｃ8…カップリングコンデンサ Ｃ7，Ｃ9…バイパスコンデンサ Ｄ…ダイオード Ｌ2，Ｌ3…損失低減用インダクタ Ｌ5…遮断特性改善用インダクタ Ｌ6…信号カット用インダクタ Ｒ…電流制限用抵抗 Ｒg…内部抵抗 ＲL…負荷抵抗 Ｔ1，Ｔ2…端子 Ｖ1，Ｖ2…制御用直流電圧源
Claims (3)
- 【請求項１】 切換動作に対応してＯＮ，ＯＦＦに制御
されるダイオード； 該ダイオードのアノード側に、インダクタが直列に、キ
ャパシタが並列に、それぞれ接続された第１の損失低減
用ＬＣ回路； 該ダイオードのカソード側に、インダクタが直列に、キ
ャパシタが並列に、それぞれ接続された第２の損失低減
用ＬＣ回路； 遮断特性改善用インダクタと直流カット用キャパシタを
直列に接続した遮断特性改善用回路； を備えており、 前記ダイオードと前記第１及び第２の損失低減用ＬＣ回
路との全体に対して並列に、前記遮断特性改善用回路を
接続したことを特徴とする高周波用ダイオードスイッ
チ。 - 【請求項２】 請求項１記載の高周波用ダイオードスイ
ッチを、多層基板による分布定数回路で構成した高周波
用ダイオードスイッチ。 - 【請求項３】 前記キャパシタ及びインダクタのいずれ
かに相当するパターンを形成した複数のシートを積層し
て、請求項１記載の高周波用ダイオードスイッチを構成
したことを特徴とする積層部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06253079A JP3126599B2 (ja) | 1994-09-21 | 1994-09-21 | 高周波用ダイオードスイッチ及びその積層部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06253079A JP3126599B2 (ja) | 1994-09-21 | 1994-09-21 | 高周波用ダイオードスイッチ及びその積層部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897601A JPH0897601A (ja) | 1996-04-12 |
| JP3126599B2 true JP3126599B2 (ja) | 2001-01-22 |
Family
ID=17246203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06253079A Expired - Fee Related JP3126599B2 (ja) | 1994-09-21 | 1994-09-21 | 高周波用ダイオードスイッチ及びその積層部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126599B2 (ja) |
-
1994
- 1994-09-21 JP JP06253079A patent/JP3126599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897601A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911294B2 (en) | Variable-frequency band-elimination filter | |
| US6504451B1 (en) | Multi-layered LC composite with a connecting pattern capacitively coupling inductors to ground | |
| JP3031178B2 (ja) | 複合高周波部品 | |
| JP2874496B2 (ja) | 高周波スイッチ | |
| US5499000A (en) | High-frequency switch | |
| US20020121957A1 (en) | Multilayer impedance component | |
| EP0909023B1 (en) | Filter working on a plurality of frequency bands | |
| JP6388059B2 (ja) | 移相器、インピーダンス整合回路および通信端末装置 | |
| JP2006067281A (ja) | アンテナスイッチモジュール | |
| JPH02108301A (ja) | λ／４形スイッチ回路 | |
| US6862436B2 (en) | High frequency circuit board and antenna switch module for high frequency using the same | |
| JP3126599B2 (ja) | 高周波用ダイオードスイッチ及びその積層部品 | |
| JPH07170132A (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP2003087074A (ja) | 積層型フィルタ | |
| JP2000077911A (ja) | 多層伝送線路及びこれを用いた電子部品 | |
| JP3887805B2 (ja) | ダイオードスイッチ | |
| JP3183012B2 (ja) | 高周波スイッチ | |
| JPH07202503A (ja) | 高周波スイッチ | |
| JPH11163656A (ja) | ノイズフィルタ | |
| JP3186397B2 (ja) | 高周波スイッチ | |
| CN218276648U (zh) | 阻抗匹配元件以及通信终端装置 | |
| JP2000151327A (ja) | 積層型ノイズフィルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP4487256B2 (ja) | 高周波スイッチ | |
| JPH07170129A (ja) | Ｅ級プッシュプル電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001018 |
|
| LAPS | Cancellation because of no payment of annual fees |