JP3988017B2 - 直交周波数分割多重(ofdm)受信システム - Google Patents
直交周波数分割多重(ofdm)受信システム Download PDFInfo
- Publication number
- JP3988017B2 JP3988017B2 JP2000546482A JP2000546482A JP3988017B2 JP 3988017 B2 JP3988017 B2 JP 3988017B2 JP 2000546482 A JP2000546482 A JP 2000546482A JP 2000546482 A JP2000546482 A JP 2000546482A JP 3988017 B2 JP3988017 B2 JP 3988017B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- block
- memory
- unit
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
- H04L27/2665—Fine synchronisation, e.g. by positioning the FFT window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
- H04L27/2659—Coarse or integer frequency offset determination and synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
- H04L27/266—Fine or fractional frequency offset determination and synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
- H04L27/2663—Coarse synchronisation, e.g. by correlation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は直交周波数分割多重化(orthogonal frequency division multiplexing;以下、OFDMと称する)受信システムに係り、特にFFT処理されたデータを所定の再配列規則に基づき再配列した後復調を行うOFDM受信システムに関する。
【0002】
【従来の技術】
OFDM方式では直列状に入力されるシンボル列が複数個の単位ブロックに分割された後、分割された各ブロックのシンボル列がN個の並列シンボルに変換される。このN個の並列シンボルは逆高速フーリエ変換(inverse fast fourier transform)によって各々相異なる周波数を有する副搬送波を利用して多重化した後加わって所定の変調過程を経てチャンネルを介して伝送される。即ち、N個の並列シンボルを一つの単位ブロックと定義し、単位ブロックの各副搬送波は相互直交性を持たせて副チャンネル間の影響をお互い無くす。従って、単一搬送波伝送方式と同じシンボル伝送率を維持しながらもシンボル周期を副チャンネル数(N)ほど増加させることができるため、多重経路フェージング(fading)によるシンボル間干渉を減らすことができる。特に、伝送されるシンボル間に保護区間を挿入する場合はシンボル間干渉をさらに減少させられるため、チャンネル等化器の構造が非常に簡単になる長所もある。
【0003】
前述したようなOFDM方式において、DVB(Digital Video Broadcasting)規格によれば、伝送信号はフレームで形成され、各フレームはTFの周期を有し68個のOFDMシンボルでなされる。また、前記四つのフレームが集まり一つのスーパーフレーム(Super frame)が形成される。各シンボルは8Kモードの場合、K=6817搬送波(K:伝送搬送波の数)または2Kモードの場合にK=1705搬送波とから構成されており、シンボル周期Tsを持つ。
【0004】
一方、OFDM伝送フレームには伝送されるデータと共に散乱パイロットセル(Scattered pilot cells ; 以下SPCと称する)、連続パイロット搬送波(Continual pilot carriers;以下CPCと称する)、伝送パラメータ信号パイロット(Transmission Parameter Signalling pilots ; 以下、TPSと称する)などが含まれる。前述したようなパイロット信号はフレーム同期(frame synchronization)、周波数同期(frequency synchronization)、時間同期(time synchronization)、チャンネル推定(channel estimation)、伝送モード識別(transmission mode identification)、及び位相雑音(phase noise)追跡時にも使われる。復調時、基準信号として用いられる前記パイロット信号は"ブーズト(boosted)"電力レベル、即ちデータレベルの約1.4倍ほどの電力レベルを有して伝送され、これらはそれぞれ特定の固定された搬送波位置に存在する。従って、受信側では前記パイロット信号の搬送波位置と送信時の電力レベルに対する情報を利用して伝送時発生したチャンネル歪曲及び各種の同期化を行える。
【0005】
通常OFDM復調過程は、大きくFFT過程、同期化過程、等化過程及びFEC(Forward Error Correction)過程とを含んでなされる。この中、同期化過程は各種周波数同期化、時間同期化、フレーム同期化、位相雑音推定が時間的推移に従って順番に進行する。しかし、従来は各同期化過程及び等化過程において必要とするパイロット信号を該当過程が行われる毎に抽出して使用することによって相当なメモリが求められるだけでなく、同じ機能を行う構成要素、例えば複素数乗算処理あるいはパイロット抽出のための演算器が重複具現されることによって資源の無駄遣いの問題点があった。
【0006】
【発明が解決しようとする課題】
従って、本発明の目的は前述した従来の問題点を解決するために、FFT処理されたOFDM信号を所定の再配列規則によって貯蔵し、順次に進行する同期化処理で特定信号を抽出して共同資源を時分割的に共有することにより、資源活用及びチップ面積面で最適化した構造を有するOFDM受信システムを提供するところにある。
【0007】
本発明の他の目的はDSPとFPGAを適用して具現することによって製作費用と設計時間を短縮して確実な検証結果を得られるOFDM受信システムを提供するところにある。
【0008】
前述した目的を達成するために本発明に係る直交周波数分割多重(OFDM)受信システムは、OFDM信号を受信し、受信したOFDM信号をデジタル信号に変換し、デジタル化されたOFDM信号の位相エラー及び周波数エラーを補償する受信部と、前記受信部の出力をFFT変換した後、再配列ルールに従って、パイロット信号とデータとを区別して貯蔵するパイロット信号デコーディング部と、前記パイロット信号デコーディング部の出力を提供され簡略時間同期化、簡略周波数同期化、フレーム同期化、細密周波数同気化、及び細密時間同期化を順次に進行し、位相雑音を推定し訂正するための同期化部と、前記同期化部の基準パイロット信号を利用して前記パイロット信号デコーディング部の出力に対するチャンネル等化アルゴリズムを行って、等化されたシンボルを元のシンボルに復元した後、元来シンボル順の通り再配列する等化及びデインターリーブ処理部と、前記パイロット信号デコーディング部のデータ再配列タイミングを制御し、前記同期化部の各種同期化処理結果に基づき、前記受信部をフィードバック制御する制御部と、前記同期化部における各種同期化処理を支援するための第1複素数乗算部と、前記第1複素数乗算部の出力に対する位相オフセットを前記同期化部に提供する位相メモリと、前記チャンネル等化アルゴリズムを支援するためのフィルター係数を貯蔵する係数メモリと、前記同期化部から提供された受信データサンプルを貯蔵するシンボルメモリと、前記係数メモリの出力と前記シンボルメモリの出力を複素数掛け算して得た OFDM 復調されたサンプルを前記等化及びデインターリーブ処理部に提供する第2複素数乗算部とを含み、前記同期化部が、簡略時間同期化のための推定値を計算する簡略時間同期化ブロックと、簡略周波数同期化のための推定値を計算する簡略周波数同期化ブロックと、細密周波数同期化のための推定値を計算する細密周波数同期化ブロックと、細密時間同期化のための推定値を計算する細密時間同期化ブロックと、位相ノイズ推定及び補正のための推定値を計算する位相ノイズ推定ブロックと、前記簡略時間同期化ブロックの入出力データを臨時貯蔵する第1メモリと、前記簡略周波数同期化ブロック及び前記細密周波数同期化ブロックの入出力データを臨時に貯蔵する第2メモリと、前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、前記細密時間同期化ブロック、前記位相ノイズ推定ブロックの入出力データ及び前記制御部の入出力データを貯蔵する第3メモリと、前記簡略時間同期化ブロック及び前記細密時間同期化ブロックから提供された信号に基づき時間領域シンボルの開始時点を知らせる制御信号を外部のパイロット信号デコーディング部に伝達するタイミング調整ブロックと、前記簡略周波数同期化ブロックと前記細密周波数同期化ブロックが時分割的に共同使用する前記第2メモリとのインターフェースの役割を担う第1スイッチングブロックと、前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、前記細密時間同期化ブロック及び前記位相ノイズブロックが時分割的に共同使用する前記第3メモリのためのインターフェースの役割を担う第2スイッチングブロックと、前記簡略時間同期化ブロック、前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、及び前記細密時間同期化ブロックが外部の前記第1複素数乗算部を時分割的に共有するためのインターフェースの役割を担う第3スイッチングブロックとを含むことを特徴とする。
【0009】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい一実施例を詳細に説明する。図1は本発明に係るOFDM受信システムの概略的な構成を示すブロック図であって、各種同期化(SYNC)、等化(EQUALIZATION)、デマッピング(DEMAPPING)及びデインターリーブ(DEINTERLEAVING)などを順次に行うようにプログラム化したDSP(digital signal processing)チップとFPGA(field programable gate array)チップを使用し、その外部に共同で使用できるハードウェアを配置する。外部ハードウェアとしてはメモリ(SRAM、ROM table)、複素数乗算器、FFT処理部、FECデコーダなどを含む。
【0010】
図1に示したOFDM受信システムは、A/D変換部500、ローテータ510、FFT処理部710、再配列メモリ720、同期化部540、第1複素数乗算部550、位相メモリ560、制御部570、等化及びデインターリーブ処理部600、フィルター係数メモリ610、シンボルメモリ620、及び第2複素数乗算部630とから構成される。ここで、FFT処理部710と再配列メモリ720はパイロット信号デコーディング部700を構成する。前記同期化部540は第1FPGAチップ(FPGA#1)で具現され、前記等化及びデインターリーブ処理部600は第2FPGAチップ(FPGA#2)で具現され、制御部570はDSPチップで具現される。
【0011】
図1において、受信されたOFDM信号はA/D変換部500とローテータ510を通りすぎてFFT処理部710を通して変換された後再配列メモリ720に貯蔵される。再配列メモリ720は時間同期化(TIME SYNC.)、周波数同期化(FREQ SYNC.)、フレーム同期化(FRAME SYNC.)などが順次に進まれる時毎に各同期化が進まれる時期に合せて適した形態に貯蔵されたデータを再配列する。
【0012】
同期化部540は簡略時間同期化(COARSE TIME SYNC.)、簡略周波数同期化(COARSE FREQ SYNC.)、フレーム同期化(FRAME SYNC.)、細密周波数同期化(FINE FREQ SYNC.)、細密時間同期化(FINE TIME SYNC.)を順次に進行する。また位相同期のために位相エラー値を推定する機能が追加される。この際、同期化部540は前記ローテータ510の出力及び再配列メモリ720の出力を入力され前記第1複素数乗算部550及び前記位相メモリ560を時分割共有して該当同期化及び位相エラー推定を行う。これらはすべて制御部570で制御される。
【0013】
等化及びデインターリーブ処理部600は等化、デマッピング、デインターリーブ処理を順番に進む。このため、前記同期化部540を経て得られた基準パイロット信号とシンボルデータとを提供され、外部のシンボルメモリ620とフィルター係数メモリ610及び第2複素数乗算部630を利用してチャンネル歪曲された信号を補償する等化が行われる。この後、等化されたシンボルをQAMデマッピングして元来のシンボルを決定してから、シンボルデインターリーブを行って、元のビットストリームを求めて外部のFECデコーダに提供する。
【0014】
次いで、本発明の同期化過程と等化過程をその進行順序に従って図2乃至図13を参照して詳細に説明する。
【0015】
図2はFPGAで具現された前記同期化部540の全体構成図であって、同期化部540の多数の機能ブロックと各機能ブロック間の入出力配線関係及び外部のブロックとのデータ流れを簡略に紹介する。
【0016】
FPGAは各同期化アルゴリズムの任意の論理関数を具現できる基本セル(basic cell)の配列とこれらセル間の経路選択領域(routing area)で構成され、論理回路ブロックとインターフェースブロックとに分けて説明する。
【0017】
▲1▼ 論理回路ブロック
簡略時間同期化ブロック(CTIMEブロック)60は簡略時間同期化のための推定値εCTIMEを計算する。簡略周波数同期化ブロック(CFREQブロック)61は簡略周波数同期化のための推定値εCFREQを計算する。細密周波数同期化ブロック(FFREQブロック)62は、細密周波数同期化のための推定値εFFREQを計算する。細密時間同期化ブロック(FTIMEブロック)63は、細密時間同期化のための推定値εFTIMEを計算する。位相ノイズ推定ブロック(PNOISEブロック)64は位相ノイズ推定及び補正のための推定値εPNOISEを計算する。
【0018】
▲2▼ インターフェースブロック
第1メモリ(FIFO#1)69Aは、CTIMEブロック60の入出力データを臨時貯蔵する先入先出バッファである。第2メモリ(FIFO#2)69Bは、CFREQブロック61及びFFREQブロック62の入出力データを臨時貯蔵する先入先出バッファである。第3メモリ(DPRAM)69Cは、CFREQブロック61、FFREQブロック62、FTIMEブロック63及びPNOISEブロック64の入出力データ及び外部の制御部570の入出力データを貯蔵するデュアルポートRAMである。タイミング調整ブロック(TADJブロック)65は、CTIMEブロック60及びFTIMEブロック63から提供された信号に応じて時間領域シンボルの開始時点を知らせる制御信号を外部のパイロット信号デコーディング部700に伝達する。第1スイッチングブロック(SWCFFFブロック)66は、簡略周波数同期と細密周波数同期のためのものであり、CFREQブロック61及びFFREQブロック62が時分割的に共同使用する第2メモリ(FIFO#2)69Bとのインターフェースの役割を担う。第2スイッチングブロック(SWDPRAMブロック)67は、CFREQブロック61、FFREQブロック62、FTIMEブロック63及びPNOISEブロック64が時分割的に共同使用する第3メモリ(DPRAM)69Cのためのインターフェースの役割を担う。第3スイッチングブロック(SWMULTブロック)68は、CTIMEブロック60、CFREQブロック61、FFREQブロック62、及びFTIMEブロック63が外部の第1複素数乗算部550を時分割的に共有するためのインターフェースの役割を担う。
【0019】
説明していない外部の位相メモリ560は図1に示されている位相メモリと同じであり、パイロット信号デコーディング部700は図1のFFT処理部710と再配列メモリ720の機能を行うことであって、その構成及び作用を後述する。
【0020】
次いで、各種同期化に対する基本的なアルゴリズム及びその作用を発生する順序通り説明する。
【0021】
(1) 簡略時間同期化アルゴリズム(COARSE TIME SYNC ALGORITHM、CTIME)
簡略時間同期化(CTIME)は全ての同期化過程のうち最初に行われることであって、OFDMシンボルが始まる基準開始位置、即ちシンボルが始まる最初のサンプルを得ることである。受信側でチャンネルを通じて伝送されたOFDM変調信号が受信され下向周波数に変換された後、低域通過アナログ信号がデジタル信号に変換され、複素サンプル直列ストリームが得られる。ここで、デジタル信号複素サンプル直列ストリームにおいて保護区間は削除され、有効区間だけ並列処理されFFT処理部710に入力されなければならない。従って、FFT処理の前段階で有効区間が始まる位置(即ち、最初サンプル)を得るために保護区間の特性を利用する。
【0022】
FFTを行う前段階の時間領域(time domain)上でサンプル間の相関性を利用して簡略時間同期化を行う。例えば、シンボル内の有効区間と保護区間との相関性を考慮する。
【0023】
簡略時間同期化のために評価される推定値εCTIME(=εi)は下記数式1の通りである。
【0024】
【数1】
数式1において、変数Nuは有効区間内の有効なサンプルの総個数であり、Ngは保護区間内のサンプルの総個数である。Xiは時間領域上の受信された複素サンプルであり、Xi dはNuサンプル数ほど遅延された受信複素サンプルであって、Xi d=Xi-Nuを意味する。kは(Ng/q)個のサンプル個数(ウインドサイズ)をカウンティングするためのインデックス、iは設定されたウインドの最初サンプル位置を示すインデックス、εiはi番目ウインドで計算された簡略時間推定値である。argは時間領域の複素サンプルに対する位相関数(argument)である。そして、変数qはOFDMモードにより'1'、'2'、'4'の3種の定数値を持つ。下記のようにq値を固定させる理由は、ウインド内の合算演算のために割当てられたメモリ使用の制約によることであり、q値は変更可能である。
【0025】
図3は、図2の同期化部540の簡略時間同期化を行う構成ブロック間の入出力データ流れを示す図面であって、一部構成ブロックの参照符号は図2と同一である。CTIME同期化は前記数式1により具現される。
【0026】
位相関数arg計算は第1複素数乗算部550でローテータ510から出力された信号(複素数、Xi)をSWMULTブロック68を通じて提供され、パイロット信号デコーディング部700内の再配列メモリ720から決まった'1+0j'が提供され、複素数乗算された結果を位相メモリ560に出力する。位相メモリ560は入力に対する位相関数arg(Xi)をCTIMEブロック60に出力する。
【0027】
Xi dサンプルは、パイロット信号デコーディング部700の再配列メモリ720を通じ先入先出方式で、有効区間NuサンプルによりXiサンプルを遅延させることによって得ることができる。即ち、CTIME同期化過程ではパイロット信号デコーディング部700のデータ再配列過程は不要であり、パイロット信号デコーディング部700内の再配列メモリ720は単純なFIFOとして使われる。
【0028】
CTIMEブロック60は、前記パイロット信号デコーディング部700を通じ現在の隣接サンプル間の差値Ak及びサンプル数(Nu)に応じて遅延された隣接サンプル間の差値Bkを求める。かつ、前記第1メモリ(FIFO#1)69Aを通じ設定されたウインドサイズ範囲内で現在の隣接サンプル間の差値Akと、サンプル数(Nu)に応じて遅延された隣接サンプル間の差値Bkを引き算演算し、その結果を累積してi番目ウインド合算値、即ち推定値εCTIME(=εi)を求める。
【0029】
第1メモリ(FIFO#1)69Aを利用してウインド合算が行われるが、2EAB's FIFOで具現する場合、ウインド合算に利用されたNg/q値は下記の通り決まる。
【0030】
a. q='1'の場合: 保護区間サイズに関係なく全ての2Kモード、及び1/32あるいは1/16保護区間サイズを有する8Kモード
b. q='2'の場合:1/8保護区間サイズを有する8Kモード
c. q='4'の場合:1/4保護区間サイズを有する8Kモード
簡略時間同期化が進む時期はタイミング調整ブロック(TADJ)65により制御される。
【0031】
一方、シンボル開始位置獲得は簡単な臨界値検出で具現される。即ち、(Xi+k、Xi+k-1)が保護区間GI内に存在する場合と、(Xi+k、Xi+k-1)が保護区間GI内に存在しない場合によって推定値の存在範囲が違う。ウインドがOFDMシンボルの有効区間内に存在した時、推定値εiは所定の値を維持し、ウインド摺動(sliding)により保護区間に接近するほど推定値は次第に小さくなり始めて、ウインドと保護区間が同一に設定された時、推定値は'0'に収斂する。従って、臨界値を設定し推定値を比較してシンボルの開始位置を決定でき、これは制御部570で行う。
【0032】
▲2▼ 簡略周波数同期化アルゴリズム(COARSE FREQUENCY SYNC. ALGORITHM: CFREQ)
通常、副搬送波間間隔±1/2範囲内に入れば、細密周波数同期追跡が可能だと知られているが、実際は搬送波間干渉によってこれを保障できないため、これより小さな範囲まで簡略周波数同期化過程で周波数同期を追跡しなければならない。
【0033】
簡略周波数同期化CFREQは直接オフセットを求めず、但し時間領域のサンプルデータに影響を及ぼす周波数オフセットに該当する整形波を発生させ、その整形波によりローテーションされた信号をFFT処理して周波数領域に変換させる。これは、FFT処理されたサンプルデータから簡略周波数オフセットを除去するための基準搬送波位置を選択するためである。
【0034】
OFDMフレーム周波数領域において前記基準搬送波は連続パイロット搬送波(Continual pilot carriers、以下、CPCと称する)を利用する。CPCはOFDMシンボル内に固定された位置に存在するBPSK変調された基準信号であって、実際の情報を載せたデータ信号より高い電力を持つ。
【0035】
従って、下記数式2のように隣接したシンボルの同一位置に存在するCPC基準搬送波を微分デコーディングして周波数オフセットによる二つのシンボル間の相関性を定量的に表現できる。簡略周波数同期化のために評価される推定値εCFREQ(=ε)は下記数式2の通りである。
【0036】
【数2】
数式2において、変数Cu,vはv番目の搬送波のうち、u番目シンボルに該当するサンプルの複素数値である。Lは単一シンボル内の基準搬送波の総個数、P(j)はフレーム内のj番目基準搬送波の位置である。Re( )、Im( )は各々複素数の実数部と虚数部を意味する。*は共役複素数である。即ち、推定値は連続した二つのシンボルのうち、同一位置のCPC搬送波間の微分デコーディング値の絶対値を合算して求める。
【0037】
ローテータ510で発生される整形波が[-S、S、Sは整数]の場合、数式2により得た2S+1個の候補オフセット値は[ε-S、εS]であり、各候補オフセットは一定したクロックに応じて単位クロック毎に一つずつ順次に計算される。
【0038】
最後に、前記候補オフセットの中から最初のピーク値と2番目のピーク値を検出して二つのピーク値の位置に応じて最適の簡略周波数同期を得る。
【0039】
図4は図2の同期化部540を通じて簡略周波数同期化を行うブロック間のデータ流れを示す図面であって、一部構成ブロックの参照符号は図2と同一である。CFREQブロックは前記数式2により具現される。
【0040】
受信信号はローテータ510を経て与えられた整形波(既設定された周波数オフセット)に適用された後、FFT処理部710を通じてFFT処理され再配列メモリ720に貯蔵される。CFREQブロック61は、再配列メモリ720から現在のCPCサンプルを受信し、SWCFFFブロック66を通して第2メモリ(FIFO#2)69Bに貯蔵した後、前記第2メモリ(FIFO#2)69Bから1シンボル遅延された過去のCPCサンプルを提供される。また、CFREQブロック61は、過去のCPCサンプルを共役複素数に変換させた後SWMULTブロック68を通して第1複素数乗算部550に提供する。前記第1複素数乗算部550は、前記再配列メモリ720の現在のCPCサンプル複素数と過去のCPCサンプルの共役複素数を乗算処理して、再びCFREQブロック61に伝送する。CFREQブロック61は1シンボル周期中前記第1複素数乗算部550の出力を受信し、実数部と虚数部を各々累積して数式2のように推定値εCFREQを求める。前記推定値はSWDPRAMブロック67を通して第3メモリ(DPRAM)69Cに貯蔵される。
【0041】
制御部570は前記第3メモリ(DPRAM)69Cから推定値を受信し、与えられた範囲内で調べられた候補オフセット値のピーク値を検出して最適の周波数オフセットを決めると同時に、ローテータ510をフィードバック制御する。
【0042】
具体的には、本実施例の簡略周波数同期化は二段階でなされ、最初の段階は搬送波間隔の±1/2範囲内で周波数オフセットを追跡する第1ピーク検出を行い、2番目の段階はさらに細密に搬送波間隔を狭めて追跡する第2ピーク検出を行う。第1ピーク値と第2ピーク値が存在する位置に応じて最適の周波数オフセットを計算する。即ち、周波数同期は、搬送波間帯域の1/k(k>2の整数)以下に追跡することにより精密でかつ効率よく達成される。
【0043】
▲3▼ フレーム同期化アルゴリズム(FRAME SYNC. ALGORITHM)
フレーム同期化はフレーム内に挿入された伝送パラメータシグナル(Transmission Parameters Signaling: 以下、TPSと称する)パイロットを利用して行う。OFDMフレームがN個のシンボル(S0〜SN-1)で構成されており、各シンボルはシンボルデータと多様なパイロット信号とから構成される。多様なパイロットのうちTPSパイロットは、1シンボル内で固定された搬送波位置にT個ずつ存在し、一つのOFDMフレームはN個のシンボルで構成されるので、並列に配列されたNビットのTPSパイロットが一つのTPSブロックを構成するようになる。そして、各シンボルのTPSビットは、差分二進位相変調(D-BPSK)により符号化する。各シンボルのTPSパイロットは特定の情報を持つので識別可能である。TPSパイロットは多様な特定パラメータを伝送するためのことであって、このような情報はフレーム同期ワード、データ変調モード、階層、内部コードレート、フレーム数等に関する。特に、フレーム同期ワードは連続するフレーム間に完全反転されたビットで構成されるので、フレーム同期ワードを用いたフレーム同期化を行うことが可能である。
【0044】
フレーム同期化は三つの段階よりなされるが、第1段階はT+1個のTPSパイロットブロックを読出し、0番目パイロットブロックとT番目パイロットブロックとの位相差を求めてD-BPSK復調を行う。第2段階は1シンボル期間中に第1段階で復調されたT個のTPSビットを比較して全て同一かを調べる。第3段階は前記第2段階をN+1シンボル(フレーム+1シンボル)期間中行いながらフレーム同期ワードを検索する。即ち、前記第2段階で復調されたTPSビットが全て同一でない場合は、第1段階から再開して新たなTPSパイロットブロックからフレーム同期ワードを追跡する。
【0045】
図5は、図2の同期化部540を通じフレーム同期化を行うブロック間のデータ流れを示す図面であって、一部構成ブロックの参照符号は図2と同一である。
【0046】
簡略時間同期化及び簡略周波数同期化が行われた後、フレーム同期化が行われる。フレーム同期化は前述したTPSパイロットの特性により制御部570で処理される。
【0047】
受信信号はFFT処理部710を通じてFFT変換された後再配列メモリ720に貯蔵される。フレーム同期化のために再配列メモリ720からTPSパイロットの位置に基づく所定の出力規則によって該当サンプルを読出し、読み出されたサンプルを同期化部540のSWDPRAMブロック67を経て第3メモリ(DPRAM)69Cに貯蔵する。制御部570は、所定の時間遅延されたサンプルと第3メモリ(DPRAM)69Cからの出力を受信し、フレーム同期ワードの特性を用いたフレーム同期獲得アルゴリズムを行う。
【0048】
時間領域信号に存在するタイミングエラーは、FFT処理されれば周波数移動として現れるので、D-BPSK変調されたTPSパイロット信号を復調させればタイミングエラーを除去することができ、フレーム毎に反転されるTPSフレーム同期ワードを利用すれば効率的なフレーム同期獲得が可能になる。
【0049】
▲4▼細密密周波数同期化アルゴリズム(FINE FREQUENCY SYNC. ALGORITHM: FFREQ)
細密周波数同期化の原理は二つの連続するOFDMシンボル間の全域的な位相移動程度を推定することである。細密周波数同期化は、シンボルの同じ固定された位置に存在するCPCを利用して、簡略周波数同期化と類似した方式で行われる。但し、簡略周波数同期化はCPCの微分デコーディング値に対する大小(magnitude)を使用したが、細密周波数同期化はCPCの微分デコーディング値に対する位相(phase)を使用する。
【0050】
細密周波数同期化のために評価される推定値εFFREQ(=ε)は下記数式3の通りである。
【0051】
【数3】
数式3において変数Cn、p(j)はn番目搬送波のうちp(j)番目シンボルの該当サンプルの複素数値である。P(j)はフレーム内のj番目基準搬送波(CPC)の位置である。Lは単一シンボル内の基準搬送波(CPC)の総個数、Arg(X)は微分デコーディングされた値(X)の位相因子であり、*は共役複素数である。即ち、推定値は連続する二つのシンボルのうち、同一位置のCPC搬送波間の微分デコーディング値の位相値を合算して求める。
【0052】
細密周波数同期化は簡略周波数同期化方式とほとんど同じ方式で進行されるので、重複説明は省略する。ただし細密な推定のため、ルックアップテーブルに貯蔵された位相因子を積分して推定値を求め、推定値のビット幅を増やす。そして、推定値をループフィルタリングさせ、前記ローテータ510を調整するのに使用する。
【0053】
図6は、図2の同期化部540を通じ細密周波数同期化を行うブロック間のデータ流れを示す図面であって、一部構成ブロックの参照符号は図2と同一である。
【0054】
受信信号はA/D変換器500及びローテータ510を経て初期回転因子により変換された後、FFT処理部710を通じFFT処理され再配列メモリ720に貯蔵される。FFREQブロック62は、再配列メモリ720から現在のCPCサンプルを受信し、SWCFFFブロック66を通して第2メモリ(FIFO#2)69Bに貯蔵した後、前記第2メモリ(FIFO#2)69Bから1シンボル遅延された過去のCPCサンプルを受信する。また、FFREQブロック62は、過去のCPCサンプルを共役複素数に変換させた後、SWMULTブロック68を通して第1複素数乗算部550に提供する。前記第1複素数乗算部550は、前記再配列メモリ720の現在のCPCサンプル複素数と過去のCPCサンプルの共役複素数を乗算処理し、その結果(微分デコーディングされた値)を位相メモリ560に提供する。位相メモリ560は入力に該当する位相値を出力してFFREQブロック62に提供する。FFREQブロック62は、前記位相メモリ560の出力を受信し、積分して数式3を用いて推定値εFFREQを求める。前記推定値はSWDPRAMブロック67を通して第3メモリ(DPRAM)69Cに貯蔵される。制御部570は前記第3メモリ(DPRAM)69Cから推定値を受信し、ループフィルタリング処理して平均値を求め、前記ローテータ510の回転因子を再調整することによりフィードバック制御を行う。
【0055】
▲5▼ 細密時間同期化アルゴリズム(FINE TIME SYNC. ALGORITHM: FTIME)
細密時間同期化は、チャンネル及びその他受信機の前段の歪曲により変移された位相を推定し、これを復旧するためにパイロット信号のうち一つの散乱パイロットセル(scattered pilot cell : 以下、SPCと称する)を基準搬送波として使用する。
【0056】
細密時間同期化推定は、下記数式4のように連続する二つのSPC間の位相回転量を推定することであって、一つのSPCとそのSPCに対する参照値と次のSPCとそのSPCに対する参照値間の相関性を考慮して位相遷移を求める。
【0057】
【数4】
PC信号は伝送側からBPSKに変調して送り、受信機ではこのSPCの元来値(-1+j0、1+j0)を参照値(R、前記数式4において)として使用する。この元来のSPC信号はチャンネル状況と受信機の前段の回路により歪曲を持ち、前記数式4においてこの歪んだ信号をC(=X+jY)と表記した。
【0058】
前記数式4において、Cn、p(j)はn番目OFDMシンボルのp(j)番目基準搬送波SPCに対する複素数値である。Rn、p(j)はn番目OFDMシンボルのp(j)番目基準搬送波(SPC)に対する参照値であって、1あるいは-1を持つ。Lは単一シンボル内の基準搬送波(SPC)の総個数、P(j)は単一シンボル内のj番目基準搬送波(SPC)の位置である。そして、φj=Arg(Cn、p(j)R* n、p(j))であり、*は共役複素数である。従って、前記数式4により1シンボル内の連続的な二つのSPC信号間の位相差をその基準信号の全体個数(1シンボル基準)に合せて積分することにより細密時間同期化の推定値が求められる。
【0059】
OFDMフレーム構造においてSPC位置を図7を参照して説明すれば次の通りだ。
【0060】
OFDMフレームは68個のOFDMシンボルS0〜S67でなされ、それぞれのシンボルは8Kモードの場合はK=6817(K:副搬送波数)または2Kモードの場合はK=1705でなされる。0(kmin)〜1704(kmax)は2Kモードのサンプル数(=副搬送波数)を示し、S0、S1、S2、S3、…S67は各々シンボルを表す。そして、"data"は実際情報を載せた有効データを表し、"SPC"はブーズト(boosted)された散乱パイロットセルである。1シンボル内のSPCは12サンプル毎に反復され、1シンボル内のSPCと隣接した他のシンボル内のSPCは3サンプルずつ差が出るように分布されている。また、シンボル順序に基づき"モジューラ4"操作が遂行され、演算してその値が"0"になるシンボル、即ち4番目シンボル(S64、S0、S4、…)の最後サンプルkmax毎に散乱パイロットセル(SPC)が分布されている。
【0061】
図8は図2の同期化部540を通じて細密時間同期化を行うブロック間のデータ流れを示す図面である。
【0062】
受信信号はA/D変換器500を経てFFT処理部710を通じFFT処理され再配列メモリ720に貯蔵される。FTIMEブロック63は再配列メモリ720からj番目SPCサンプルを受信し、SWMULTブロック68を通して第1複素数乗算部550に提供する。また、FTIMEブロック63は、j+1番目SPCサンプルを共役複素数に変換させた後、SWMULTブロック68を通して第1複素数乗算部550に提供する。第1複素数乗算部550は、前記再配列メモリ720のj番目SPCサンプル複素数とj+1番目SPCサンプルの共役複素数を乗算処理し、その結果を位相メモリ560に提供する。位相メモリ560は入力に該当する位相値を出力してFTIMEブロック63に提供する。FTIMEブロック63は、前記位相メモリ560の出力を受信し、積分して数式4のように推定値εFTIMEを求める。前記推定値はSWDPRAMブロック67を通して第3メモリ(DPRAM)69Cに貯蔵される。制御部570は前記第3メモリ(DPRAM)69Cから提供された推定値を適当に変換してTADJブロック65に提供すると同時に、前記
A/D変換部500の利得をフィードバック調節する。
【0063】
FTIMEブロック63の推定値が直接TADJブロック65に提供されず、制御部570を通して変換された後提供されるようにしたのは、ハードウェアの追加負担を軽減するためである。即ち、位相メモリ560に貯蔵された推定値は前記全ての推定値(CTIME、FTIME、PNOISE、FFREQ)を求めるのに使用するようにし、特にFTIME推定値に対しては整数倍サンプルに表さなければならないため、制御部570を通してサンプルインデックスと一致するように調整される。
【0064】
パイロット信号デコーディング部700で受信信号サンプルCn、p(j)をFFT変換するようになれば、受信信号サンプルのうちSPC信号は"0"と"1"に参照され、これがBPSKにコーディングされることで、"0"は-1+j0、"1"は1+j0になる。従って、FFT変換された信号のうち"0"によりRn、p(j)=-1に、"1"によりRn、p(j)=1に参照値がデコーディングされる。そして、位相を計算するためのメモリ560の出力R* n、p(j)・Rn、p(j+1) は‘1’あるいは'-1'なので、位相メモリ560の出力がこの結果値に基づき反転されたり、それともそのまま出力される。
【0065】
制御部570で変換された推定値は第3メモリ(DPRAM)69Cに貯蔵された後SWDPRAM67を通してTADJブロック65に提供される。すると、TADJブロック65はパイロット信号デコーディング部700で細密時間同期化が進行される時期を指示する。
【0066】
この際、前記数式4の連続する二つの基準SPCサンプル間の位相回転絶対値はπ以下になるように調節されてこそ有効な推定がなされる。実際、このような制約条件下で本実施例はオフセットNu/24に対して対処でる。結局細密時間同期は、2Kモードの場合正確な開始シンボル位置から85サンプル距離内で達成され、8Kモードの場合340サンプル内で達成される。
【0067】
▲6▼ 位相雑音推定及び訂正アルゴリズム(PHASE NOISE ESTIMATION & CORRECTION ALGORITHM: PNOISE)
グローバル(global)位相雑音推定は、基準副搬送波(SPCサンプル)位置で受信されたサンプルの絶対値位相を比較して行う。前記基準副搬送波の参照値は受信側が既に知っており、全体基準搬送波の位置にかけて平均値を求めて比較する。
【0068】
位相雑音推定式は下記数式5の通りであり、使われた変数は前記数式4の場合と同一である。
【0069】
【数5】
位相雑音は細密周波数推定ブロック(FFREQ)62の出力値を利用して再合成される。
【0070】
前記数式5の推定式は変数φ0が初期位相(伝送されたものである。細密周波数推定ブロック(FFREQ)62から提供されない)、変数Φjを細密周波数推定ブロック62から伝送された位相と定義すれば、下記数式6の通りである。Lはシンボル内の基準搬送波(SPCサンプル)の総個数である。
【0071】
【数6】
前記数式6により推定された位相雑音は前記細密時間同期化ブロック(FTIME)63に提供され位相雑音を訂正するのに使われる。
【0072】
図9を参照すれば、再配列メモリ720に貯蔵されたFFT処理された信号のうち基準搬送波(SPCサンプル)が前記FFREQブロック62に提供され、FFREQブロック62は前記数式5のように基準搬送波とその基準搬送波の参照値の共役複素数を掛け算して各基準搬送波に対する位相雑音を出力する。PNOISEブロック64は、前記FFREQブロック62の出力を受信し、前記数式6のように1シンボル全体にかけて存在する位相雑音を推定する。そして、PNOISEブロック64の推定された位相雑音は、FTIMEブロック63で実際データの位相雑音を訂正するために変換され、SWMULTブロック68を通して第1複素数乗算部550に提供される。そして、第1複素数乗算部550は、再配列メモリ720に貯蔵されたデータサンプルを提供され、推定された位相雑音と複素数乗算演算して位相雑音が除去されたデータサンプルを次の等化及びデインターリーブ処理部600(FPGA#2)に提供する。
【0073】
次いで、本発明の核心のパイロット信号デコーディング部700でFFT処理されたデータを再配列により各同期化過程で必要とするパイロット信号を抽出する方法及びその具現ハードウェアを図10及び図11に基づき説明する。
【0074】
図10はパイロット信号デコーディング部700に対する細部ブロック図であって、受信信号をFFT変換するFFT処理部800、パイロット信号とデータを区別して貯蔵するための順序を記憶している再配列テーブル820、前記再配列テーブル820の貯蔵順序に基づき前記FFT処理された信号のうちパイロット信号とデータを区別して貯蔵するデュアルポートRAM830とから構成される。そして、前記デュアルポートRAM830の入力端にラッチ810と出力端にバッファ840が追加され入出力タイミングを調整する。再配列制御部850は入出力タイミング及び入出力メモリのアドレスを提供してラッチ810、デュアルポートRAM830、及びバッファ840を制御する。
【0075】
図11は図10に示したパイロット信号デコーディング部700を通じ1シンボルにおけるパイロット信号及びデータ信号が再配列されたことを示すデータスペクトル図であって、2Kモードの場合に1シンボルが処理される過程であり、入力データがFFT後ビットリバース(bit reverse)されたという仮定に基づいている。
【0076】
図11において、(a)はFFT処理部800の出力信号サンプルストリームであって、S0、S1024、S1536、S512、S768の順序である。(b)は1シンボル遅延後(a)に対するビットリバースされた出力信号サンプルストリームであって、S0、S1、S2、S3、S4の順序である。(c)は前記(b)に相応するスペクトルであって、パイロット信号を含んだ有効データサンプル1705個が1シンボルの0〜2047個搬送波の中間に挿入されている形態を持つ。(c)のようにFFT処理された後パイロット信号と有効データが混ざっているため、特定パイロット信号の位置を探して利用し難い点もあった。従って、パイロット信号を一カ所に集めて処理しこれを利用すれば、パイロット信号が必要なブロックで効率よく使用できる。
【0077】
このように再配列を通じて得たサンプルデータスペクトルは、(d)及び(e)に示されているように、SPC、TPS、CPC、有効搬送波の順に貯蔵される。従って、パイロット信号デコーディング部によりDVBスペックが定まったパイロット順序をカウンターとROMを使用して(d)のように抽出でき、各同期ブロックで容易に抽出できる。
【0078】
次いで、本実施例の等化処理について説明する。
【0079】
▲7▼ 等化アルゴリズム(EQUALIZATION ALGORITHM)
等化アルゴリズムは二段階でなされる。まず、基準搬送波(SPCサンプル)を基準にして時間軸方向に補間を行った後、その結果を持って周波数軸方向に再び補間を行う。このように得た補間されたサンプルを利用して歪んだ受信信号を等化させる。
【0080】
さて、本実施例で用いられた変数を定義すれば次の通りである。
【0081】
Xn,k : チャンネル歪曲を含んだn番目シンボルのk番目搬送波に対するFFT出力サンプル
Hn,k : n番目シンボルのk番目搬送波に対するチャンネル伝達関数サンプル
H'n,k: n番目シンボルのk番目搬送波に対する推定されたチャンネル伝達関数サンプル(時間軸補間及び周波数補間処理後獲得される)
Rn,k : n番目シンボルのk番目搬送波に位置したSPCの参照値(これらSPC参照値はただ1あるいは-1だけを持つ)
R'n,k: SPC位置で受信したサンプル(R'n,k=Xn,k、for {k=kmin+3×(n mod4)+12p|ここで、pは整数、p≧0、k∈[kmin ; kmax]}
rhn,k: SPC位置で"raw"伝達関数(rhn,k=R'n,k/Rn,k)
In,k: rhn,kにより時間軸補間後得たサンプル
H'n,k: In,kにより周波数軸補間後得たサンプル
Yn,k : n番目シンボルのk番目搬送波に対してチャンネル等化されたサンプル(Y n,k=Xn,k/H'n,k)
図12は、本発明に係る等化アルゴリズムで適用された時間軸補間及び周波数軸補間を説明するためのフレーム構造図である。等化の基準搬送波として用いられるSPCサンプルが存在する位置は既に図7で説明した通りである。
【0082】
図12を参照すれば、時間軸補間は4シンボルを周期に同じ搬送波位置に存在するSPCを基準にしてなされる。チャンネル歪曲を含んだ受信サンプルXn,kを貯蔵したメモリにおいて、搬送波k=0、k=3、k=6、k=9、…の位置に挿入されたSPCを抽出して時間軸に同一搬送波位置に存在する三つのサンプル値を補間して求める。例えば、k=6において基準搬送波SPC1とSPC2との間に存在する三つのサンプルは基準搬送波SPC1とSPC2の伝達関数rhn,kにより補間される。
【0083】
その補間式は受信シンボルXn,kがSPCの場合、シンボルインデックスによって下記数式7のように決定される。
【0084】
【数7】
前記数式7において基準SPC1のインターポラントIn,k(=rhn,k)と基準SPC2のインターポラントIn-4,k(=rhn-4,k)の成分比により三つのデータサンプルに対するインターポラントを求める。即ち、シンボルインデックスnをモジューラ-4計算して得た0、1、2、3により前記数式7のうち該当条件に適合に選択され、時間的に近接した基準SPCにさらに大きな加重値を与えてインターポラントを求める。
【0085】
周波数軸補間は3サンプルを周期に同じ搬送波位置に存在するSPCを基準にしてなされる。また、時間軸補間が行われた後得た時間軸インターポラントIn,kにより周波数軸補間を求めれば、その結果値がまさに各サンプルに対する推定されたチャンネル伝達関数に該当する。この推定されたチャンネル伝達関数により実際受信されたサンプルを等化させる。
【0086】
時間軸インターポラントIn,kを貯蔵したメモリにおいて、搬送波k=0、k=3、k=6、k=9、…の位置の基準SPCインターポラントを抽出して周波数軸に存在する二つのサンプル値を補間する。例えば、基準SPC3とSPC4との間に存在する二つのサンプルは基準SPC3の時間軸インターポラントIn,kとSPC4の時間軸インターポラント(In,k-3)により補間される。その補間式はシンボルインデックスによって下記数式8のように決定される。
【0087】
【数8】
前記数式8のように基準SPC1のインターポラントH'n,k(= In,k)と基準SPC2のインターポラントH'n,k-3(=In,k-3)の成分比により2個のデータサンプルに対するインターポラントを求める。即ち、搬送波インデックスkはモジューラ-3-計算をすることにより得られ、0、1、2に対応する前記数式8による結果のうち該当条件に合うインターポラントが選択される。二つのデータサンプルに対する周波数軸インターポラント(H'n,k-1、H'n,k-2)は、自分の位置とさらに近接な基準SPCにさらに大きな加重値を与えて計算され、この値が推定されたチャンネル伝達関数である。
【0088】
以上のように等化アルゴリズムは受信されたSPCとSPC参照値により時間軸インターポラントIn,kを求め、時間軸インターポラントIn,kにより再び周波数軸に補間して各サンプルに対する推定されたチャンネル伝達関数H'n,kを求めることにより、チャンネル歪んだ信号を等化させる。即ち、等化されたサンプルYn,k(=Xn,k/H'n,k)を得る。
【0089】
図13は図1の等化及びデインターリーブ処理部600を通じて等化アルゴリズムを行う構成ブロック間の入出力データ流れを示す図面である。
【0090】
チャンネル歪曲された受信サンプルデータ(DATA、位相雑音除去された受信サンプル、図12参照)を外部のシンボルメモリ620に貯蔵しておく。FPGA#2チップで具現された等化及びデインターリーブ処理部600内のチャンネル等化部640では、受信されたSPCと、該当SPC位置でのSPC参照値REFを前記パイロット信号デコーディング部700の再配列メモリ720から提供され、前記数式7あるいは数式8のうち該当条件によってチャンネル等化を行う。即ち、外部の係数メモリ610は、前記チャンネル等化部640の出力を該当係数倍した後、前記第2複素数乗算部630に提供する。前記第2複素数乗算部630は、前記シンボルメモリ620に貯蔵された歪んだデータサンプルと、前記データシンボルの基準になるSPCにより得たチャンネル伝達関数を複素数掛け算して等化されたデータサンプルを出力する。
【0091】
以上のようにQAM-OFDM変調された信号に対するOFDM復調過程を進めた後は、QAM変調信号に対してデマッピング及びデインターリーブを行うことにより完全復元された信号を得る。
【0092】
【発明の効果】
以上述べた通り、本発明は制御部を使用して同期化プロセシングにともなう適切な制御を容易に進行させることができる。また、シンボル毎に各種構成要素の動作が制御部により制御されるので、シンボル速度に基づきデータを操作する必要もない。
【0093】
また、再配列メモリを含んだパイロット信号デコーディング部は、FFT処理されたデータをパイロット信号とデータ信号とに区分し、再配列して同期化モードに基づきそれぞれ必要な該当パイロットを簡単に抽出するので、別のパイロット抽出ブロックが不要である。
【0094】
そして、各種同期化ブロックと等化及びデインターリーブブロックはFPGAチップによって実現されるので、設計、開発、具現及び検証のための時間が短縮され、論理回路の最適化が達成される。
【0095】
また、本発明によれば時間的推移に基づき順序通り進む復調過程において必要なメモリを最小化し、重複する資源を共有することにより最適化した復調システムを具現できる。
【図面の簡単な説明】
【図1】 本発明に係るOFDM受信システムの構造の概略を示すブロック図である。
【図2】 図1に示した同期化部の細部の構成を示すブロック図である。
【図3】 図2に示した同期化部において、簡略時間同期化を行う構成ブロック間の入出力データ流れを示すブロック図である。
【図4】 図2に示した同期化部において、簡略周波数同期化を行う構成ブロック間の入出力データ流れを示すブロック図である。
【図5】 図2に示した同期化部において、フレーム同期化を行う構成ブロック間の入出力データの流れを示すブロック図である。
【図6】 図2に示した同期化部において、細密周波数同期化を行う構成ブロック間の入出力データの流れを示すブロック図である。
【図7】 OFDM構造において、SPCの位置を説明する図である。
【図8】 図2に示した同期化部において、細密時間同期化を行う構成ブロック間の入出力データの流れを示すブロック図である。
【図9】 図2に示した同期化部において、位相雑音推定及び訂正を行う構成ブロック間の入出力データの流れを示すブロック図である。
【図10】 図1において、パイロット信号デコーディング部の細部の構成を示すブロック図である。
【図11】 図10に示したパイロット信号デコーディング部を通じて1シンボルにおけるパイロット信号及びデータ信号が再配列されたことを示すデータスペクトル図である。
【図12】 本発明に係る等化アルゴリズムにおいて適用された時間軸補間及び周波数軸補間を説明するためのフレーム構造図である。
【図13】 図1に示した等化及びデインターリーブ処理部を通じ、等化アルゴリズムを行う構成ブロック間の入出力データの流れを示すブロック図である。
Claims (18)
- 直交周波数分割多重(OFDM)信号を受信し、受信したOFDM信号をデジタル信号に変換し、デジタル化されたOFDM信号の位相エラー及び周波数エラーを補償する受信部と、
前記受信部の出力をFFT変換した後、再配列ルールに従って、パイロット信号とデータとを区別して貯蔵するパイロット信号デコーディング部と、
前記パイロット信号デコーディング部の出力を受信し、簡略時間同期化、簡略周波数同期化、フレーム同期化、細密周波数同期化、及び細密時間同期化を順次に進行させ、位相雑音を推定し訂正するための同期化部と、
前記同期化部の基準パイロット信号を利用して前記パイロット信号デコーディング部の出力に対するチャンネル等化アルゴリズムを行って、等化された元のシンボルに復元した後、元のシンボル順の通り再配列する等化及びデインターリーブ処理部と、
前記パイロット信号デコーディング部のデータ再配列タイミングを制御し、前記同期化部の各種同期化処理結果に基づき、前記受信部をフィードバック制御する制御部と、
前記同期化部における各種同期化処理を支援するための第1複素数乗算部と、
前記第1複素数乗算部の出力に対する位相オフセットを前記同期化部に提供する位相メモリと、
前記チャンネル等化アルゴリズムを支援するためのフィルター係数を貯蔵する係数メモリと、
前記同期化部から提供された受信データサンプルを貯蔵するシンボルメモリと、
前記係数メモリの出力と前記シンボルメモリの出力を複素数掛け算して得た OFDM 復調されたサンプルを、前記等化及びデインターリーブ処理部に提供する第2複素数乗算部とを含み、
前記同期化部が、
簡略時間同期化のための推定値を計算する簡略時間同期化ブロックと、
簡略周波数同期化のための推定値を計算する簡略周波数同期化ブロックと、
細密周波数同期化のための推定値を計算する細密周波数同期化ブロックと、
細密時間同期化のための推定値を計算する細密時間同期化ブロックと、
位相ノイズ推定及び補正のための推定値を計算する位相ノイズ推定ブロックと、
前記簡略時間同期化ブロックの入出力データを臨時的に貯蔵する第1メモリと、
前記簡略周波数同期化ブロック及び前記細密周波数同期化ブロックの入出力データを臨時的に貯蔵する第2メモリと、
前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、前記細密時間同期化ブロック、前記位相ノイズ推定ブロックの入出力データ及び前記制御部の入出力データを貯蔵する第3メモリと、
前記簡略時間同期化ブロック及び前記細密時間同期化ブロックから提供された信号に基づき、時間領域シンボルの開始時点を知らせる制御信号を外部のパイロット信号デコーディング部に伝達するタイミング調整ブロックと、
前記簡略周波数同期化ブロックと前記細密周波数同期化ブロックが時分割的に共同使用する前記第2メモリとのインターフェースの役割を担う第1スイッチングブロックと、
前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、前記細密時間同期化ブロック及び前記位相ノイズブロックが時分割的に共同使用する前記第3メモリのためのインターフェースの役割を担う第2スイッチングブロックと、
前記簡略時間同期化ブロック、前記簡略周波数同期化ブロック、前記細密周波数同期化ブロック、及び前記細密時間同期化ブロックが、外部の前記第1複素数乗算部を時分割的に共有するためのインターフェースの役割を担う第3スイッチングブロックとを含むことを特徴とする直交周波数分割多重受信システム。 - 前記パイロット信号デコーディング部は、
入力信号をFFT変換するFFT処理部と、
パイロット信号とデータとを区別して貯蔵するための順序を覚えている再配列テーブルと、
前記再配列テーブルの貯蔵順序に応じて、FFT処理された信号のうちパイロット信号とデータとを区別して貯蔵するメモリと、
入出力タイミング及び入出力メモリのアドレスを提供してメモリを制御する再配列制御部とを含むことを特徴とする請求項1に記載の直交周波数分割多重受信システム。 - 前記同期化部では、前記第1複素数乗算部で前記受信部から出力された信号が第3スイッチングブロックを介して提供され、前記パイロット信号デコーディング部から '1+0j'が提供され、二つの複素数を乗算し、前記位相メモリで前記複素数乗算された結果が入力され、それに相応する位相関数を発生し、前記位相メモリの位相関数が提供され、現在の隣接サンプル間の差値(Ak)及び、有効区間内のサンプル数(Nu個)に応じて遅延した隣接サンプル間の差値(Bk)を求めると同時に、前記第1メモリを通じ設定されたウインドサイズ範囲内の差値(Bk)を引き算演算し、その結果を累積してi番目ウインド合算する前記簡略時間同期化ブロックを通じて、簡略時間同期化推定値を求めることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記簡略時間同期化が進む時期は前記タイミング調整ブロックにより制御され、シンボルの開始位置は臨界値検出により前記制御部で行われることを特徴とする請求項3に記載の直交周波数分割多重受信システム。
- 前記同期化部では、前記受信部を通じ既設定された周波数オフセットに受信信号を適用させた後、前記パイロット信号デコーディング部を通じFFT処理された信号のうち該当パイロット信号(CPCサンプル)を利用して簡略周波数同期化推定値を求める際に、現在のCPCサンプルを受信し第1スイッチングブロックを通じ第2メモリに貯蔵した後、前記第2メモリから1シンボル遅延された過去のCPCサンプルを受信する一方、前記第1複素数乗算部を通じ共役複素数変換された過去のCPCサンプルと現在のCPCサンプル複素数を乗算処理した結果を1シンボル周期中受信し、実数部と虚数部を各々累積して簡略周波数同期化推定値を求めることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記簡略周波数同期化推定値は、第3スイッチングブロックを通じ第3メモリに貯蔵された後前記制御部により前記貯蔵された推定値のうちピーク検出して最適の周波数オフセットを決定し、その決定された周波数オフセット値に基づき前記受信部がフィードバック制御されることを特徴とする請求項5に記載の直交周波数分割多重受信システム。
- 前記ピーク検出は、搬送波間隔の±1/2範囲内で周波数オフセットを追跡する第1ピーク検出過程と、前記第1ピーク検出の搬送波間隔を狭めてさらに細密に追跡する第2ピーク検出過程とを通して、周波数同期を搬送波間帯域の1/k(k>2である整数)以下に追跡することを特徴とする請求項6に記載の直交周波数分割多重受信システム。
- 前記同期化部では、前記パイロット信号デコーディング部を通じFFT変換された後、再配列メモリに保存された該当パイロット信号(TPSサンプル)を読み出し、前記読み出されたTPSサンプルを、第3スイッチングブロックを経て第3メモリに貯蔵し、前記第3メモリから所定の遅延後読み出されたTPSサンプルが前記制御部から提供され、フレーム毎に反転されるTPSフレーム同期ワードを利用してフレーム同期獲得が行われることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記細密周波数同期化推定は、前記受信部を経て初期回転因子により受信信号を変換させた後、前記パイロット信号デコーディング部を通してFFT処理された信号のうち該当パイロット信号(CPCサンプル)を利用して細密周波数同期化推定値を求める際に、前記細密周波数同期化ブロックは現在のCPCサンプルを受信し、前記第2スイッチングブロックを通じ第2メモリに貯蔵した後、前記第2メモリから1シンボル遅延された過去のCPCサンプルを受信し、共役複素数に変換させた後前記第2スイッチングブロックを通じ前記第1複素数乗算部に提供し、前記第1複素数乗算部は前記現在のCPCサンプル複素数と過去のCPCサンプルの共役複素数を乗算処理して、その結果を前記位相メモリに提供し、それに該当する位相値を前記細密周波数同期化ブロックに提供し、前記細密周波数同期化ブロックは前記位相メモリの出力を受信し、細密周波数同期化推定値を求めることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記細密周波数同期化推定値は、第3スイッチングブロックを通じ第3メモリに貯蔵された後前記制御部に提供され、ループフィルタリング処理された後、その平均値を求めて前記受信部の回転因子を再調整してフィードバック制御が行われることを特徴とする請求項9に記載の直交周波数分割多重受信システム。
- 前記同期化部は、前記パイロット信号デコーディング部を通じFFT処理された後、前記再配列メモリに貯蔵された該当パイロット信号(SPCサンプル)を利用して細密時間同期化ブロックで行われ、細密時間同期化ブロックはj+1番目のSPCサンプルを共役複素数に変換させ、前記第2スイッチングブロックを通じ前記第1複素数乗算部に提供し、前記第1複素数乗算部は前記再配列メモリのj番目のSPCサンプル複素数とj+1番目のSPCサンプルの共役複素数を乗算処理して、その結果を位相メモリに提供し、前記位相メモリは入力に該当する位相値を出力して再び前記細密時間同期化ブロックに提供し、前記細密時間同期化ブロックは、前記位相メモリから出力された位相を積分して細密時間同期化推定値を求めることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記細密時間同期化推定値は、前記第3スイッチングブロックを通じ前記第3メモリに貯蔵された後前記制御部に提供され、制御部による前記タイミング調整ブロック及び前記受信部のA/D変換利得をフィードバック調節することを特徴とする請求項11に記載の直交周波数分割多重受信システム。
- 前記位相雑音推定及び訂正は、前記パイロット信号デコーディング部でFFT処理された信号のうち基準搬送波(SPCサンプル)が前記細密周波数同期化ブロックに提供され、前記細密周波数同期化ブロックは、基準搬送波とその基準搬送波の参照値の共役複素数を掛け算して各基準搬送波に対する位相雑音を出力し、前記位相ノイズ推定ブロックは前記細密周波数同期化ブロックの出力を受信し、1シンボル全体にかけて存在する位相雑音を推定することを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記推定された位相雑音は、前記細密時間同期化ブロックで実際のデータの位相雑音を訂正するために変換され、前記第2スインチングブロックを通じ前記第1複素数乗算部に提供され、前記第1複素数乗算部は前記パイロット信号デコーディング部に貯蔵されたデータサンプルを受信し、推定された位相雑音と複素数乗算演算して位相雑音が除去されたデータサンプルを前記等化及びデインターリーブ処理部に提供することを特徴とする請求項13に記載の直交周波数分割多重受信システム。
- 前記等化及びデインターリーブ処理部は、チャンネル歪曲された受信サンプルデータで位相雑音除去された受信サンプルを外部のシンボルメモリに貯蔵しておき、前記等化及びデインターリーブ処理部では受信されたSPCと、該当SPC位置におけるSPC参照値を前記パイロット信号デコーディング部から受信し、時間軸補間を行ってから周波数軸補間を行ってチャンネル伝達関数を求めて等化されたサンプルを得ることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記制御部はDSPで具現されることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記同期化部はFPGAで具現されることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
- 前記等化及びデインターリーブ処理部はFPGAで具現されることを特徴とする請求項1に記載の直交周波数分割多重受信システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1998/15187 | 1998-04-28 | ||
KR1019980015187A KR100314353B1 (ko) | 1998-04-28 | 1998-04-28 | 직교분할대역수신시스템 |
PCT/KR1999/000007 WO1999056424A1 (en) | 1998-04-28 | 1999-01-04 | Orthogonal frequency division multiplexing receiver system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002513242A JP2002513242A (ja) | 2002-05-08 |
JP3988017B2 true JP3988017B2 (ja) | 2007-10-10 |
Family
ID=19536809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000546482A Expired - Fee Related JP3988017B2 (ja) | 1998-04-28 | 1999-01-04 | 直交周波数分割多重(ofdm)受信システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US6470030B1 (ja) |
EP (1) | EP1070400B1 (ja) |
JP (1) | JP3988017B2 (ja) |
KR (1) | KR100314353B1 (ja) |
DE (1) | DE69938594T2 (ja) |
WO (1) | WO1999056424A1 (ja) |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100493268B1 (ko) * | 1998-05-21 | 2006-02-28 | 엘지전자 주식회사 | 비트 디인터리빙 방법 |
JP2000032069A (ja) * | 1998-07-08 | 2000-01-28 | Nec Corp | パケット構成方法及びパケット受信器 |
JP3654185B2 (ja) * | 1999-03-10 | 2005-06-02 | ソニー株式会社 | ディジタル放送受信装置 |
US6891792B1 (en) * | 1999-05-14 | 2005-05-10 | At&T Corp. | Method for estimating time and frequency offset in an OFDM system |
US6700866B1 (en) * | 1999-06-23 | 2004-03-02 | At&T Wireless Services, Inc. | Methods and apparatus for use in obtaining frequency synchronization in an OFDM communication system |
US7324495B1 (en) * | 1999-06-23 | 2008-01-29 | Clearwire Corporation | System and method for broadcasting timing information to remote units in a wireless multiple access network |
CN1694445A (zh) * | 1999-08-27 | 2005-11-09 | 三菱电机株式会社 | 同步脉冲产生方法及ofdm信号接收方法 |
US6985432B1 (en) * | 2000-01-28 | 2006-01-10 | Zion Hadad | OFDM communication channel |
DE19948383A1 (de) * | 1999-10-07 | 2001-04-12 | Rohde & Schwarz | Verfahren zum empfangsseitigen Bestimmen der Nutzdatenkonstellation eines nach dem DVB-T-Standard modulierten Multiträger-Signals für die Berechnung der Restträgerleistung bzw. Verbesserung der Demodulation |
GB2355900B (en) * | 1999-10-29 | 2004-03-17 | Ericsson Telefon Ab L M | Radio receiver |
KR100580089B1 (ko) * | 1999-12-20 | 2006-05-16 | 주식회사 케이티 | 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법 |
DE10026325B4 (de) * | 2000-05-26 | 2006-01-19 | Robert Bosch Gmbh | Verfahren zur Synchronisation von OFDM-Symbolen bei Rundfunkübertragungen |
IT1318161B1 (it) * | 2000-07-14 | 2003-07-23 | Cit Alcatel | Metodo e dispositivo per il recupero di portante in sistemi ofdm |
US6771591B1 (en) * | 2000-07-31 | 2004-08-03 | Thomson Licensing S.A. | Method and system for processing orthogonal frequency division multiplexed signals |
EP1178640B1 (en) * | 2000-08-01 | 2006-05-24 | Sony Deutschland GmbH | Device and method for channel estimating an OFDM system |
KR100376804B1 (ko) * | 2000-09-29 | 2003-03-19 | 삼성전자주식회사 | 직교 주파수 분할 다중 방식 시스템의 주파수 옵셋 보상장치 및 방법 |
US7054375B2 (en) * | 2000-12-22 | 2006-05-30 | Nokia Corporation | Method and apparatus for error reduction in an orthogonal modulation system |
US7012881B2 (en) * | 2000-12-29 | 2006-03-14 | Samsung Electronic Co., Ltd. | Timing and frequency offset estimation scheme for OFDM systems by using an analytic tone |
US7333422B2 (en) * | 2003-09-12 | 2008-02-19 | Zarbana Digital Fund Llc | Optimized FFT/IFFT module |
US6950389B2 (en) * | 2001-02-16 | 2005-09-27 | Agere Systems Inc. | Peak-to-average power reduction in an orthogonal frequency division multiplexing system |
US6633616B2 (en) * | 2001-02-21 | 2003-10-14 | Magis Networks, Inc. | OFDM pilot tone tracking for wireless LAN |
US20020176519A1 (en) * | 2001-03-08 | 2002-11-28 | Alain Chiodini | Coarse frequency offset estimation |
DE10115221A1 (de) * | 2001-03-28 | 2002-10-10 | Bosch Gmbh Robert | Verfahren zur Rahmen- und Frequenzsynchronisation eines OFDM-Signals und Verfahren zum Senden eines OFDM-Signals |
CA2463922C (en) | 2001-06-27 | 2013-07-16 | 4 Media, Inc. | Improved media delivery platform |
KR100833223B1 (ko) * | 2001-07-11 | 2008-05-28 | 삼성전자주식회사 | 보호 구간을 이용해 심볼 타이밍 동기를 수행하는ofdm 수신 시스템 및 그 방법 |
KR100438570B1 (ko) * | 2001-08-23 | 2004-07-02 | 엘지전자 주식회사 | 무선 랜 수신기의 주파수 오차 검출 방법 |
KR100441989B1 (ko) * | 2001-11-16 | 2004-07-30 | 한국전자통신연구원 | 부분전송열 직교 주파수분할다중화 시스템에서 부블럭신호의 위상계수 설정 방법 |
KR100402798B1 (ko) * | 2002-01-03 | 2003-10-22 | 삼성전자주식회사 | 오에프디엠신호 등화기 |
KR100412506B1 (ko) * | 2002-02-01 | 2003-12-31 | 삼성전자주식회사 | 가우시안잡음이 제거된 채널을 추정할 수 있는 오에프디엠수신기의 채널 등화기 및 이를 이용한 오에프디엠신호의등화 방법 |
KR100790114B1 (ko) * | 2002-03-16 | 2007-12-31 | 삼성전자주식회사 | 직교주파수 분할다중 접속 시스템에서 적응적 파일럿반송파 할당 방법 및 장치 |
KR100726964B1 (ko) * | 2002-04-15 | 2007-06-14 | 삼성탈레스 주식회사 | 직교 주파수 분할 다중 송수신기 심벌 프레임 동기화 장치및 방법 |
KR20030090382A (ko) * | 2002-05-23 | 2003-11-28 | 주식회사 신영텔레콤 | 직교주파수분할 다중방식을 사용하는 시스템의 등화장치 |
MXPA05001192A (es) * | 2002-07-31 | 2005-05-16 | Thomson Licensing Sa | Arquitectura de memoria intermedia centralizada para un receptor de multiplexion de division por frecuencia ortogonal (ofdm). |
US7363039B2 (en) | 2002-08-08 | 2008-04-22 | Qualcomm Incorporated | Method of creating and utilizing diversity in multiple carrier communication system |
US6961595B2 (en) | 2002-08-08 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for operating mobile nodes in multiple states |
US20040047368A1 (en) * | 2002-08-28 | 2004-03-11 | Xu Jin Biao | Frame synchronization for OFDM systems |
KR100492359B1 (ko) * | 2002-09-18 | 2005-05-31 | 한기열 | 오에프디엠 시스템의 심볼동기 검출장치 |
DE10248507A1 (de) | 2002-10-11 | 2004-04-22 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Verfahren und Vorrichtung zur Fehlerkorrektur von Multiplex-Signalen |
US7277517B1 (en) * | 2002-11-15 | 2007-10-02 | 3Com Corporation | Method for achieving symbol alignment to a pre-existing ADSL data exchange |
KR101032534B1 (ko) | 2003-02-19 | 2011-05-04 | 콸콤 인코포레이티드 | 멀티-유저 통신 시스템들에서 향상된 코딩 방법들 및 장치 |
US7324612B2 (en) * | 2003-02-21 | 2008-01-29 | Conexant, Inc. | Carrier tracking circuit and method including dual numerically controlled oscillators and feedforward phase correction coefficient |
US20040223449A1 (en) * | 2003-05-08 | 2004-11-11 | Yih-Ming Tsuie | Mode detection for OFDM signals |
US8593932B2 (en) | 2003-05-16 | 2013-11-26 | Qualcomm Incorporated | Efficient signal transmission methods and apparatus using a shared transmission resource |
EP1634443A2 (en) * | 2003-06-16 | 2006-03-15 | Matsushita Electric Industrial Co., Ltd. | Digital broadcast receiver |
US7602696B2 (en) * | 2003-06-27 | 2009-10-13 | Intel Corporation | Adaptive guard intervals in OFDM systems |
US7925291B2 (en) | 2003-08-13 | 2011-04-12 | Qualcomm Incorporated | User specific downlink power control channel Q-bit |
AU2003262613A1 (en) * | 2003-09-22 | 2005-04-11 | Nokia Corporation | Method, system and receiver in receiving a multi-carrier transmission |
EP1706974B1 (en) * | 2003-10-03 | 2007-09-05 | Nokia Corporation | Method, system and receiver for receiving a multi-carrier transmission |
KR100510551B1 (ko) * | 2003-10-10 | 2005-08-26 | 삼성전자주식회사 | Ofdm 신호 심볼의 공통 위상 에러(cpe)를 제거하는ofdm 디모듈레이터 및 그 cpe 제거 방법 |
US7302014B1 (en) * | 2003-12-08 | 2007-11-27 | Advanced Micro Devices, Inc. | Timing recovery in a transmission system |
US7515657B1 (en) * | 2004-03-05 | 2009-04-07 | Marvell International Ltd. | Frequency tracking for OFDM transmission over frequency selective channels |
US7161988B2 (en) * | 2004-04-12 | 2007-01-09 | The Directv Group, Inc. | Method and apparatus for minimizing co-channel interference |
JP2005328312A (ja) * | 2004-05-13 | 2005-11-24 | Ntt Docomo Inc | チャネル推定装置、チャネル推定方法及び無線受信機 |
US7672383B2 (en) | 2004-09-17 | 2010-03-02 | Qualcomm Incorporated | Noise variance estimation in wireless communications for diversity combining and log-likelihood scaling |
US20060088133A1 (en) * | 2004-10-22 | 2006-04-27 | Industrial Technology Research Institute | Time-frequency correlation-based synchronization for coherent OFDM receiver |
CN100566317C (zh) * | 2004-10-22 | 2009-12-02 | 财团法人工业技术研究院 | 基于频率相关性的相干正交频分复用接收器同步方法与装置 |
KR100598075B1 (ko) | 2004-11-03 | 2006-07-10 | 한국전자통신연구원 | Ifft/fft 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법 |
KR100720546B1 (ko) | 2004-12-17 | 2007-05-22 | 엘지전자 주식회사 | 디지털 수신기의 동기 포착 장치 및 방법 |
KR100738350B1 (ko) * | 2004-12-21 | 2007-07-12 | 한국전자통신연구원 | Ofdm 통신시스템에서 위상잡음 보상을 위한 등화기 및그 방법 |
KR100698207B1 (ko) * | 2005-03-21 | 2007-03-22 | 엘지전자 주식회사 | 디지털 방송 수신기의 등화 장치 |
KR20060112736A (ko) * | 2005-04-27 | 2006-11-02 | 삼성전자주식회사 | 직교주파수분할다중시스템을 위한 동기화 장치 및 방법 |
KR100772504B1 (ko) * | 2005-12-01 | 2007-11-01 | 한국전자통신연구원 | 높은 전송 전력 효율을 가지는 ofdm 세기 변조 /직접검파방식의 유/무선 통신 시스템 변조/복조 장치와 방법 |
KR100826185B1 (ko) * | 2006-01-16 | 2008-04-30 | 엘지전자 주식회사 | 방송 신호 복조 장치 |
KR100747586B1 (ko) * | 2006-03-31 | 2007-08-08 | 엘지전자 주식회사 | 방송 신호 복조 장치 |
KR100793571B1 (ko) | 2006-10-31 | 2008-01-14 | 한국정보통신대학교 산학협력단 | 디지털 멀티미디어 방송의 간섭 제거를 위한 무선 중계장치 |
EP3410785A3 (en) | 2007-01-11 | 2019-02-20 | Qualcomm Incorporated | Using dtx and drx in a wireless communication system |
KR100875925B1 (ko) | 2007-03-22 | 2008-12-26 | 한국전자통신연구원 | 고 전력효율 광-무선 송출기 |
US7684313B2 (en) * | 2007-03-30 | 2010-03-23 | Zoran Corporation | System and method for FFT window timing synchronization for an orthogonal frequency-division multiplexed data stream |
WO2008129645A1 (ja) * | 2007-04-13 | 2008-10-30 | Fujitsu Limited | ピーク抑圧方法 |
US8223908B2 (en) * | 2007-05-02 | 2012-07-17 | Qualcomm Incorporated | Selection of acquisition sequences for optimal frequency offset estimation |
US7903750B2 (en) * | 2007-09-11 | 2011-03-08 | Zoran Corporation | System and method for determining transmission parameters in an orthogonal frequency-division multiplexed data stream |
CN101170534B (zh) * | 2007-10-31 | 2010-06-23 | 中兴通讯股份有限公司 | 一种移动多媒体广播系统定时粗同步捕获方法 |
KR100910715B1 (ko) * | 2007-12-04 | 2009-08-04 | 한국전자통신연구원 | 다단계 채널 추정 방법 및 장치 |
PL2131540T3 (pl) | 2008-06-04 | 2013-12-31 | Sony Corp | Nowa struktura ramki dla systemów z wieloma nośnymi |
US8059737B2 (en) * | 2008-06-23 | 2011-11-15 | Mediatek Inc. | OFDM receiver having memory capable of acting in a single-chip mode and a diversity mode |
US8194529B2 (en) | 2008-09-08 | 2012-06-05 | Sony Corporation | Frame and data pattern structure for multi-carrier systems |
AU2009217407C1 (en) | 2008-10-09 | 2015-07-23 | Sony Corporation | New frame and data pattern structure for multi-carrier systems |
KR101298591B1 (ko) * | 2009-12-17 | 2013-08-26 | 한국전자통신연구원 | 무선 통신 시스템에서 데이터 송수신 장치 및 방법 |
KR101193936B1 (ko) | 2011-03-04 | 2012-10-24 | 삼성탈레스 주식회사 | 신호 처리 회로 |
KR20130006935A (ko) * | 2011-06-27 | 2013-01-18 | 삼성전자주식회사 | 수신기 및 이의 동작 방법 |
KR101220857B1 (ko) * | 2011-07-11 | 2013-01-15 | 에이피우주항공 주식회사 | 이동통신 시스템의 시간 동기 처리 장치 및 방법 |
CN102394639A (zh) * | 2011-10-26 | 2012-03-28 | 深圳市三艾科技有限公司 | 基于fpga实现伺服驱动器的任意数分频方法及任意数分频器 |
JP5398819B2 (ja) * | 2011-12-21 | 2014-01-29 | 三菱電機株式会社 | 無線送信装置 |
US8929501B2 (en) * | 2012-05-29 | 2015-01-06 | Hughes Network Systems, Llc | Method and apparatus for synchronization of data and error samples in a communications system |
KR101383368B1 (ko) * | 2012-06-15 | 2014-04-10 | (주)에프씨아이 | 시간축 보간기 |
CN108370356B (zh) * | 2015-12-07 | 2021-03-26 | 瑞典爱立信有限公司 | 用于无线通信网络中的时间同步的无线通信设备及其中的方法 |
CN116107519B (zh) * | 2023-04-12 | 2023-06-30 | 高拓讯达(北京)微电子股份有限公司 | 一种ofdm芯片的时域存储器动态复用方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG44771A1 (en) * | 1991-02-28 | 1997-12-19 | Philips Electronics Nv | System for broadcasting and receiving digital data receiver and transmitter for use in such system |
WO1994013077A1 (fr) * | 1992-12-01 | 1994-06-09 | Thomson-Csf | Transmission ofdm avec multiplexage en polarisation |
US5444697A (en) * | 1993-08-11 | 1995-08-22 | The University Of British Columbia | Method and apparatus for frame synchronization in mobile OFDM data communication |
JP2989742B2 (ja) * | 1994-05-20 | 1999-12-13 | 株式会社日立製作所 | ディジタル放送システムおよび該ディジタル放送用の送信システムならびに該ディジタル放送用の受信システム |
US5682376A (en) * | 1994-12-20 | 1997-10-28 | Matsushita Electric Industrial Co., Ltd. | Method of transmitting orthogonal frequency division multiplex signal, and transmitter and receiver employed therefor |
JPH09307526A (ja) * | 1996-05-17 | 1997-11-28 | Mitsubishi Electric Corp | デジタル放送受信機 |
US6359938B1 (en) * | 1996-10-31 | 2002-03-19 | Discovision Associates | Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing |
JPH10190612A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 通信方法及び受信装置 |
EP0869645A3 (en) * | 1997-03-31 | 2001-05-16 | Victor Company Of Japan, Ltd. | Phase and amplitude correction in a multicarrier receiver |
KR100263372B1 (ko) * | 1997-11-29 | 2000-08-01 | 전주범 | 직교분할대역 시스템의 간략 주파수 획득 방법 및 그 장치 |
-
1998
- 1998-04-28 KR KR1019980015187A patent/KR100314353B1/ko not_active IP Right Cessation
-
1999
- 1999-01-04 DE DE1999638594 patent/DE69938594T2/de not_active Expired - Lifetime
- 1999-01-04 EP EP99901229A patent/EP1070400B1/en not_active Expired - Lifetime
- 1999-01-04 WO PCT/KR1999/000007 patent/WO1999056424A1/en active Application Filing
- 1999-01-04 JP JP2000546482A patent/JP3988017B2/ja not_active Expired - Fee Related
- 1999-03-03 US US09/261,508 patent/US6470030B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1999056424A1 (en) | 1999-11-04 |
KR19990081320A (ko) | 1999-11-15 |
EP1070400A1 (en) | 2001-01-24 |
DE69938594D1 (de) | 2008-06-05 |
JP2002513242A (ja) | 2002-05-08 |
US6470030B1 (en) | 2002-10-22 |
KR100314353B1 (ko) | 2001-12-28 |
DE69938594T2 (de) | 2009-06-04 |
EP1070400B1 (en) | 2008-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988017B2 (ja) | 直交周波数分割多重(ofdm)受信システム | |
US7450654B2 (en) | Method and apparatus for multicarrier channel estimation and synchronization using pilot sequences | |
US7133479B2 (en) | Frequency synchronization apparatus and method for OFDM systems | |
US6205188B1 (en) | Demodulating digital video broadcast signals | |
US7843805B2 (en) | Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard | |
EP1624602B1 (en) | Demodulation device and demodulation method | |
CN100472978C (zh) | 能够处理多种数据速率的调制讯号的数字接收器 | |
KR100263372B1 (ko) | 직교분할대역 시스템의 간략 주파수 획득 방법 및 그 장치 | |
JP2911861B2 (ja) | Ofdm用受信装置 | |
JP2004214961A (ja) | Ofdm復調装置 | |
JP4293798B2 (ja) | マルチキャリア信号を搬送するチャネルの伝達関数を推定する方法及びマルチキャリア受信機 | |
JP2004214963A (ja) | Ofdm復調装置 | |
US20100080330A1 (en) | Receiving apparatus, receiving method, and program | |
WO2007055042A1 (ja) | 直交周波数分割多重信号の受信装置および受信方法 | |
JP4142758B2 (ja) | 直交周波数分割多重を使用するレシーバ及びそのタイミング同期方法 | |
Yang et al. | Burst frame synchronization for OFDM transmission in multipath fading links | |
Kim et al. | A new fast symbol timing recovery algorithm for OFDM systems | |
KR100236039B1 (ko) | 직교분할대역 시스템에서의 간략시간획득 추적회로 | |
JP2001308820A (ja) | 直交周波数分割多重信号受信装置 | |
KR100426619B1 (ko) | 직교 주파수 분할 다중화(ofdm) 수신 시스템의심볼동기 보상장치 및 그 방법 | |
KR100313860B1 (ko) | Ofdm 전송 방식에서 미세 주파수 복원장치 및 그 방법 | |
KR100236040B1 (ko) | 직교분할대역 시스템의 간략시간 획득회로 | |
KR100697526B1 (ko) | 디지털 방송 수신기의 트래킹 장치 | |
KR100710359B1 (ko) | 디지털 방송 수신기에서의 반송파 복구 장치 및 그 방법 | |
JP2001308817A (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |