KR100720546B1 - 디지털 수신기의 동기 포착 장치 및 방법 - Google Patents

디지털 수신기의 동기 포착 장치 및 방법 Download PDF

Info

Publication number
KR100720546B1
KR100720546B1 KR1020040107722A KR20040107722A KR100720546B1 KR 100720546 B1 KR100720546 B1 KR 100720546B1 KR 1020040107722 A KR1020040107722 A KR 1020040107722A KR 20040107722 A KR20040107722 A KR 20040107722A KR 100720546 B1 KR100720546 B1 KR 100720546B1
Authority
KR
South Korea
Prior art keywords
signal
synchronization
lock
capturing
output
Prior art date
Application number
KR1020040107722A
Other languages
English (en)
Other versions
KR20060068831A (ko
Inventor
안근희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040107722A priority Critical patent/KR100720546B1/ko
Priority to US11/304,688 priority patent/US20060132662A1/en
Priority to EP05292727.4A priority patent/EP1672909B1/en
Priority to AU2005244581A priority patent/AU2005244581B2/en
Priority to TW094145104A priority patent/TWI415455B/zh
Priority to CN200510133932A priority patent/CN100592762C/zh
Publication of KR20060068831A publication Critical patent/KR20060068831A/ko
Application granted granted Critical
Publication of KR100720546B1 publication Critical patent/KR100720546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H04L27/2659—Coarse or integer frequency offset determination and synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 디지털 수신기의 동기 포착 장치 및 방법에 관한 것이다. 본 발명은, 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 이득 복구부; 상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 소수부 반송파 복구부; 상기 소수부 반송파 락(lock) 신호를 정수부 반송파 주파수 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수부 반송파 복구부; 상기 수신된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 분산 파일롯 추정기; 및 상기 각각의 복구부와 추정기의 출력 신호로부터 순차적이고 의존적인 블록간 출력 신호의 동기 포착을 수행하는 동기 포착 프로세서를 포함하여 이루어진 디지털 수신기의 동기 포착 장치를 제공한다. 따라서, 본 발명은 수신기의 불안정성 및 추적에 소요되는 과도한 동기 시간을 줄여 수신 신호의 동기를 최적화하는 효과가 있다.
DVB-T, 수신 동기부, 체계적 동기 포착 프로세서, 락 검출기

Description

디지털 수신기의 동기 포착 장치 및 방법{Method and Apparatus for synchronization acquisition in Digital receiver}
도 1은 본 발명의 일 실시 예에 의한 체계적 동기 포착 프로세서를 장착한 수신 동기부를 포함한 DVB-T 수신기의 구성을 나타낸 블록도
도 2는 본 발명에 따른 수신 동기부의 구성을 나타낸 블록도
도 3a 내지 3b는 본 발명에 따른 체계적 동기 포착 프로세서의 천이 과정을 나타낸 플로우 챠트
- 도면의 주요부분에 대한 부호의 설명 -
100: 전처리부 200: 수신 동기부
300: 후처리부
본 발명은 디지털 수신기의 동기 포착에 관한 것으로, 더욱 상세하게는 디지털 수신기에서 구성 요소간의 원활한 락 프로세스 및 최적의 수렴 시간을 지원하는 동기 포착 장치 및 방법에 관한 것이다.
디지털 TV의 지상파 채널의 유럽식 전송 방식이 표준인 DVB-T (Digital Video Broadcasting - Terrestrial)는 OFDM(Orthogonal Frequency Division Multiplexing) 전송 방식을 채택하고 있다.
상기 OFDM 전송 방식은 무선 광대역 방송 시스템에서 다중 경로에 의한 채널 왜곡에 대해 강력한 전송 방식으로 알려져 있다. 반면에 동기(심볼동기, 주파수 동기, 타이밍 동기)에 민감하여 송수신 간에 정확한 동기화를 못하게 되면 수신 신호의 왜곡이 발생하게 되므로 이러한 문제를 해결하기 위해 많은 연구가 진행되고 있다.
특히, 안정적이고 빠른 동기 포착은 DVB-T 수신기 설계에 매우 중요하며, 체계적인(Systematic) 동기 포착 방법 및 구현의 필요성이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 체계적 동기 포착 프로세서에 의한 정확한 동기부 락킹 및 빠른 추적 성능을 갖는 디지털 수신기의 시스템 동기 포착 장치 및 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 디지털 수신기의 동기 포착 장치는, 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 이득 복구부; 상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 소수부 반송파 동기부; 상기 소수부 반송파 락(lock) 신호를 정수부 반송파 주파수 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수부 반송파 동기부; 상기 수신된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 분산 파일롯 추정기; 및 상기 복구부와 각각의 동기부 및 추정기의 출력 신호로부터 순차적이고 의존적인 블록간 출력 신호의 동기 포착을 수행하는 동기 포착 프로세서를 포함한다.
상기 디지털 수신기의 동기 포착 장치는 상기 복구부와 각각의 동기부 및 추정기로부터 출력되는 신호의 잡음 제거를 판단하기 위한 락(lock) 검출기를 더 포함할 수 있다.
상기 동기 포착 프로세서는 상기 각 블록의 출력 신호로부터 심볼 동기, 주파수 동기, 타이밍 동기 중 적어도 하나의 동기를 포착할 수 있다.
상기 잡음은 이득 오프셋, 타이밍 오프셋, 주파수 오프셋, 위상 오프셋, 고스트인 등이 있다.
본 발명의 다른 실시 예에 따른 디지털 수신기의 동기 포착 장치는 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 이득 복구부; 상기 이득 복구부로부터 출력된 락(lock) 신호로부터 심볼 타이밍 동기를 포착하고 상기 이득 복구된 신호에서 보호 구간을 제외한 나머지 유효 데이터만을 추출하여 전달하는 대략적 심볼 타이밍 동기부; 상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 소수부 반송파 동기부; 상기 소수부 반송파 락(lock) 신호를 정수부 반송파 주파수 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수부 반송파 동기부; 상기 정수부 반송파 락(lock) 신호로부터 샘플링 주파수 동기를 포착하여 상기 복구된 신호를 정격 주기 간격으로 샘플링하는 샘플링 주파수 동기부; 상기 샘플링 주파수 락(lock) 신호로부터 분산 파일롯 동기로 포착하여 상기 복구된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 분산 파일롯 추정기; 상기 분산 파일롯 락(lock) 신호로부터 미세 심볼 타이밍 동기로 포착하여 상기 대략적 심볼 타이밍 동기부에서 남은 잔류 FFT 윈도우 오프셋을 추정하는 미세 심볼 타이밍 동기부; 상기 미세 심볼 타이밍 락(lock) 신호로부터 등화기 동기로 포착하여 상기 복구된 신호의 간섭 및 왜곡을 정정하는 채널 등화기; 및 상기 복구부와 각각의 동기부 및 추정기의 출력 신호로부터 순차적이고 의존적인 블록간 출력 신호의 동기 포착을 수행하는 동기 포착 프로세서를 포함한다.
본 발명의 디지털 수신기의 동기 포착 방법에 있어서, 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 단계; 상기 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 단계; 상기 변환하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 단계; 상기 부 반송파 간격의 정수 배를 추정하여 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 수신된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 단계; 및 상기 각 단계를 순차적이고 의존적인 블록간 출력 신호의 동기 포착으로 제어하는 단계를 포함하여 이루어진다.
디지털 수신기의 동기 포착 방법에 있어서, 상기 각 단계의 출력 신호로부터 해당 잡음 상태를 판단하기 위한 락 검출 단계를 더 포함한다.
또한, 본 발명의 다른 실시 예에 의한 디지털 수신기의 동기 포착 방법에 있어서,
수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 단계; 상기 신호 이득을 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 이득 보상된 신호의 유효 데이터만을 추출하여 전달하는 대략적 심볼 타이밍 복구 단계; 상기 심볼 타이밍 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 추출된 유효 데이터의 주파수 오프셋 및 위상 잡음을 제거하며 기저 대역 디지털 신호를 통과 대역 디지털 신호로 변환하는 소수 부 반송파 복구 단계; 상기 통과 대역 디지털 신호를 주파수 영역으로 변환하는 단계; 상기 주파수 영역으로 변환된 신호에 대해 초기 주파수 오프셋에서 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수 부 반송파 복구 단계; 상기 정수 부 반송파 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 보상된 신호에 대해 샘플링을 수행하는 샘플링 주파수 복구 단계; 상기 샘플링 주파수 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호 동기로 포착하여 상기 수신된 신호에 포함된 분산 파일 롯 신호의 순서를 추정하는 분산 파일롯 순서 추정 단계; 상기 분산 파일롯 순서 추정 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 분산 파일 롯을 이용하여 잔류 FFT 윈도우 오프셋을 추정하는 미세 심볼 타이밍 복구 단계; 상기 미세 심볼 타이밍 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 수신된 신호의 간섭 및 왜곡을 정정하는 채널 등화 단계; 및 상기 각 단계를 순차적이고 의존적인 블록간 출력 신호의 동기 포착으로 제어하는 단계를 포함하여 이루어진다.
삭제
삭제
따라서, 본 발명에 의하면, 수신기의 불안정성 및 추적에 소요되는 과도한 동기 시간을 줄여 수신 신호의 동기를 최적화하는 효과가 있다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시 예에 의한 체계적 동기 포착 프로세서를 장착한 수신 동기부를 포함한 DVB-T 수신기의 구성을 나타낸 블록도이다.
도 1과 같이, DVB-T 수신기는 크게 전처리(Pre-processing)부(100)와, 체계적 동기 포착 프로세서(Systematic Synchronization Acquisition Processor)를 장착한 수신 동기부(200)와, 후처리(Post-processing)부(300)를 포함하여 구성된다.
상기 전처리부(100)는 아날로그 영역의 수신부로써 50∼860 MHz의 RF(Radio Frequency) 신호를 튜너(Tuner)(미도시)가 수신하여 중간 주파수(IF: Intermediate Frequency) 신호로 변환하고, 상기 변환된 신호를 A/D 변환기(미도시)를 통해 디지털 신호로 변환하여 상기 수신 동기부(200)로 전달하는 기능을 한다.
이때, 상기 튜너의 후단에는 일반적으로 SAW(Surface Acoustic Wave: 표면 탄성파) 필터가 존재한다. 상기 SAW 필터 소자는 주로 크리스털 위에 전극을 입힌 구성으로 되어 있으며, 탄성파가 크리스털의 표면을 매우 느린 속도로(자유 공간 전파 전달 속도의 약 10-5배) 진행하므로 좁은 면적 위에서의 신호 처리에 매우 적합하게 되어 있다.
이와 같은 방법으로 전처리부(100)를 통해 디지털 변환된 신호는 체계적 동기 포착 프로세서를 장착한 수신 동기부(200)로 입력된다.
상기 수신 동기부(200)의 구성은 첨부한 도 2에 도시한바, 도 2를 참조하여 본 발명에 따른 동기 포착 과정을 설명하면 다음과 같다.
도 2와 같이, 동기 포착 프로세서를 장착한 수신 동기부(200)는, 이득 복구부(AGC: Automatic Gain Control)(201), 대략적 심볼 타이밍 동기부(CSTS: Coarse Symbol Timing Synchronization)(203), 소수부 반송파 동기부(FCFS: Fine Carrier Frequency Synchronization)(205), FFT(Fast Fourier Transform)부(207), 정수부 반송파 동기부(ICFS: Integer Carrier Frequency Synchronization)(209), 샘플링 주파수 동기부(SFS: Sampling Frequency Synchronization)(213), 분산 파일롯 순서 추정부(SPOE: Scattered Pilot Order Estimation)(215), 미세 심볼 타이밍 동기부(FSTS: Fine Symbol Timing Synchronization)(217), 채널 등화기(Channel Equalizer) (219) 및 체계적 동기 포착 프로세서(211)를 포함하여 구성된다.
이득 복구부(201)는 SAW 필터를 통과한 중간 주파수(IF) 신호가 미약하므로 A/D Converter에서 정상적으로 아날로그 신호를 디지털 신호로 변환할 수 있도록 신호의 이득을 보상한다. 이때, 이득 복구부는 수신 입력 신호의 평균 전압을 측정하여, 미리 설정된 전압과의 차이를 판단하는 락(lock) 검출기를 이용하여 이득의 포착 및 추적을 진행한다.
대략적 심볼 타이밍 동기부(203)는 이득 복구된 수신 샘플 열에서 보호구간(Guard Interval)을 제외한 나머지 유효 데이터 샘플만을 추출하여 FFT로 전달한다. 대략적 심볼 타이밍 동기는 FFT 이전 단에서(시간 영역) 수행되므로 채널에 매우 민감하여 정확한 FFT 윈도우 위치를 추정하지는 못하지만, 대략적 FFT 윈도우 위치를 추정할 수 있다. 대략적 심볼 타이밍 동기부(203)는 이득 복구 출력 락(lock) 신호를 시작 신호로 포착한 후 심볼 타이밍 동기를 추정한다.
소수부 반송파 동기부(205)는 아날로그 수신부의 튜너 및 믹서에 의한 반송파의 주파수 오프셋 및 위상 잡음을 제거함과 동시에 대역통과 디지털 신호를 기저대역 디지털 신호로 변환시킨다. 소수부 반송파 동기는 부 반송파 간격 절반 이하의 주파수 오프셋을 추정한다. 소수부 반송파 동기부(205)는 대략적 심볼 타이밍 락(lock) 신호를 시작 신호로 포착하여 소수부 주파수 동기를 추정하고 설정된 타이밍 에러 평균과의 차이를 판단하여 출력한다.
FFT부(207)는 상기 통과 대역 디지털 신호를 주파수 영역으로 변환한다.
정수부 반송파 동기부(209)는 초기 주파수 오프셋에 대하여 부 반송파 간격의 정수배를 추정하여 보상한다. 소수부 반송파 락(lock) 신호를 시작 신호로 포착하여 정수부 주파수 동기를 추정하고, 설정된 상관 관계 평균 전압과의 차이를 판단하는 락(lock) 검출기를 이용하여 정수부 반송파를 추정한다.
샘플링 주파수 동기부(213)는 재표본기(Resampler)를 채용한 샘플링 주파수 동기는 고정 주파수로 아날로그 데이터를 A/D 변환한다. 이때, 모든 샘플 열의 클럭 복구를 재표본기에서 전 디지털 과정으로 이루어지기 때문에 A/D 변화기 외의 다른 아날로그 소자를 필요하지 않아 구현이 간단하고 소자 잡음을 없앨 수 있다.
DVB-T 송신 프레임은 데이터 페이로드(payload)에 레퍼런스 파일롯(연속 파일롯, 분산 파일롯)이 삽입된 구조이므로, 프레임 내의 분산 파일롯이 4개의 OFDM 심볼 마다 반복된다(k=3*(1 mod 4)+12p, p is integer). 분산 파일롯 순서 추정부(215)는 반복되는 4개의 분산 파일롯(index 1, index 2, index 3, index 4)의 순서를 추정한다. 이때, 샘플링 주파수 락(lock) 신호를 시작신호 동기로 포착하고 설정된 분산 파일롯 order index 1과 추정된 분산 파일롯 order index? 의 같음을 락 검출기를 이용하여 판별한다.
미세 심볼 타이밍 동기부(217)는 분산 파일롯을 이용하여 대략적 심볼 타이밍 동기부(203)에서 남은 잔류 FFT 윈도우 오프셋을 추정한다. 이때, 분산 파일롯 추정기의 락(lock) 신호를 시작 신호 동기로 포착하고, 미세 심볼 오프셋 유효 신호를 생성하여 출력한다.
채널 등화기(Channel Equalizer)(219)는 디지털 전송 시스템으로부터 송신 신호가 다중 결로(multi-path) 채널을 통과하며 생기는 왜곡이나 PAL 신호에 의한 간섭 등에 대한 비트 검출 에러를 수행한다.
본 발명의 실시 예에 따라 DVB-T 수신기의 요소 블록들은 A/D Converter에서 해당 잡음(이득 오프셋, 타이밍 오프셋, 주파수 오프셋, 위상 오프셋, 고스트 등)를 제거하고, MSE(Mean-Square Error)을 최소화하는데 그 목적을 두고 있다. 락 검출기를 이용하여 잡음 상태를 판단한다. 이때, 본 발명에 따른 체계적 동기 포착 프로세서(211)가 각 요소 블록의 순차적이고, 의존적인 동기 포착의 수렴 시간을 최적화한다. 체계적 동기 포착 프로세서(211)는 소프트웨어 또는 디지털 회로로 구현할 수 있다.
도 3a 내지 3b는 본 발명에 따른 체계적 동기 포착 프로세서의 천이 과정을 나타낸 플로우 챠트이다.
삭제
먼저, 도 3a와 같이, 전처리부(100)에서 디지털 변환되어 출력된 신호는 이득 복구부(201)에서 그 이득이 보상된다. (S10) 상기 이득 복구부(201)는 전처리부(100)의 SAW 필터(미도시)를 통과한 IF 신호가 미약하므로 A/D 변환기(미도시)가 정상적으로 아날로그 신호를 디지털 신호로 변환할 수 있도록 신호의 이득을 보상하는 부분이다. 도 2와 같이, 본 발명에 따른 이득 복구부(201)는 디지털 영역에서 그 이득 값이 계산되어 전처리부(100)로 피드백된다.
한편, 상기 이득 복구부(201)는 수신 입력 데이터로부터 수신 전압의 평균을 측정하여, 미리 정해진 기준 전압과의 차이를 판단하는 락 검출기(Lock Detector)를 내장하고 있으며, 상기 락 검출기를 통해 이득의 포착(Acquisition) 판단 및 추적(Tracking)을 진행한다. (S20) 상기 락 검출기는 AGC 락 신호를 체계적 동기 포착 프로세서(211)로 출력한다.
상기 이득 복구부를 통해 이득 복구된 신호는 대략적 심볼 타이밍 동기부(203)로 입력된다. 상기 대략적 심볼 타이밍 동기부(203)는 이득 복구된 수신 샘플 열에서 보호구간(Guard Interval)을 제외한 나머지 유효 데이터 샘플만을 추출하여 후단의 FFT부(207)로 전달한다. (S30)
상기 대략적 심볼 타이밍 동기는 FFT부(207) 이전 단(시간 영역)에서 수행되므로, 채널에 매우 민감하여 정확한 FFT 윈도우 위치를 추정하지는 못하지만, 대략 FFT 윈도우 위치를 추정할 수 있다.
상기 대략적 심볼 타이밍 동기부(203)는 체계적 동기 포착 프로세서(211)에서 전달받은 AGC 락 신호를 대략적 심볼 타이밍 동기의 시작 신호로 인식한 후 심볼 타이밍 동기를 추정하며, 미리 정해진 상관(correlation) 평균 전압 또는 전력과의 차이를 판단하는 락 검출기를 내장하고 있다. 상기 락 검출기를 이용하여 심볼 타이밍의 포착을 판단하게 되는바, 계산된 상관 전력이 기준 값보다 큰 경우에는 심볼 타이밍 락 신호를 후단의 소수부 반송파 동기부(205)로 출력한다. (S40)
상기 락 검출기는 대략적 심볼 타이밍 락 신호를 시스템 동기 포착 프로세서(211)로 출력한다.
상기 심볼 타이밍 락 신호를 전달받은 소수부 반송파 동기부(205)는 아날로그 수신부(전처리부(100))의 튜너 및 믹서에 의한 반송파의 주파수 오프셋(Frequency offset) 및 위상 잡음(Phase Jitter)을 제거함과 동시에 대역 통과 디지털 신호를 기저대역 디지털 신호로 변화하는 기능을 수행한다. 이러한 상기 소수부 반송파 동기부(205)에서는 부반송파 간격 절반 이하의 주파수 오프셋을 추정할 수 있다.
상기 소수부 반송파 동기부(205)는 체계적 동기 포착 프로세서(211)에서 전달받은 대략적 심볼 타이밍 락 신호를 소수부 반송파 동기의 시작 신호로 인식한 후 소수부 주파수 동기를 추정하며(S50), 미리 정해진 기준 타이밍 에러 평균과의 차이를 판단하는 락 검출기를 내장하고 있어 상기 락 검출기를 이용하여 소수부 반송파의 포착을 판단한다. (S60)
즉, 상기 락 검출기는 타이밍 에러 평균이 기준 값보다 작은 경우에는 소수부 반송파 동기부(205)의 락 신호를 체계적 동기 포착 프로세서(209)로 출력한다.
상기 소수부 반송파 동기가 이루어진 신호는 DVB-T 수신기의 각 모드(2k/ 8k)에 따라 FFT부(207)에서 주파수 영역의 신호로 변환된다.
상기 주파수 영역으로 변환된 신호는 정수부 반송파 동기부(209)로 입력된다. 상기 정수부 반송파 복구부(209)는 체계적 동기 포착 프로세서(211)에서 전달받은 소수부 반송파 락 신호를 정수부 반송파 동기의 시작 신호로 인식한 후 정수부 주파수 동기를 추정한다. (S70)
상기 정수부 반송파 동기부(209)는 미리 정해진 상관 평균 전력과의 차이를 판단하는 락 검출기를 내장하고 있어, 상기 락 검출기를 통해 정수부 반송파의 포착을 판단하게 된다. (S80) 상기 상관 평균 전력이 기준 값보다 크게 되면 정수부 반송파 복구의 락 신호를 체계적 동기 포착 프로세서(211)로 출력한다.
이때, 2개의 반송파 동기(소수부 및 정수부)를 동시에 포착하지 않는 이유는 소수부 반송파를 포착하기 전에 정수부를 같이 동작시키게 되면, OFDM 변복조 특성상 ±0.5문제가 발생하기 때문이다.
상기 정수부 주파수 동기가 이루어진 신호는 샘플링 주파수 동기부(213)로 입력된다. 상기 샘플링 주파수 동기부(213)에서 이루어지는 샘플링 주파수 동기는 재표본기(Resampler)를 채용하고 있어 고정 주파수로 아날로그 데이터를 디지털 변환하고, 모든 샘플 열의 클럭 복구를 재표본기에서 하는 전 디지털 과정으로 이루어지기 때문에 아날로그 / 디지털 변환기 외의 다른 아날로그 소자를 필요로 하지 않아 구현이 간단하고 소자 잡음을 없앨 수 있는 특성이 있다.
이러한 샘플링 주파수 동기부(213)에서는 입력된 연속적인 OFDM 신호에서 샘플링 주파수로 정해지는 정격 주기 간격으로 샘플링을 수행한다. 상기 샘플링 주파수 동기부(213)는 체계적 동기 포착 프로세서(211)에서 전달받은 정수부 반송파 락 신호를 샘플링 주파수 동기의 포착 시작 신호로 인식한 후 샘플링 주파수 동기를 추정한다. (S90)
또한, 상기 샘플링 주파수 동기부(213)는 미리 정해진 타이밍 에러 평균과의 차이를 판단하는 락 검출기를 내장하고 있으며, 상기 락 검출기를 사용하여 샘플링 주파수의 포착을 판단한다. (S100)
즉, 상기 락 검출기는 타이밍 에러 평균값과 기설정 기준 값과 비교하여 상기 타이밍 에러 평균값이 기준 값보다 작으면 샘플링 주파수 복구부의 락 신호를 체계적 동기 포착 프로세서(211)로 출력한다.
이후, 상기 샘플링 주파수 동기가 이루어진 신호는 분산 파일롯 순서 추정기(215)로 입력된다.
반복되는 분산 파일롯(index 1, index 2, index 3, index 4)의 순서를 추정해야 하며, 상기 분산 파일롯 순서 추정기(215)는 체계적 동기 포착 프로세서(211)에서 전달받은 샘플링 주파수 락 신호를 분산 파일롯 순서 추정 포착의 시작 신호로 인식한 후 분산 파일롯 순서를 추정하게 된다. (S110)
삭제
상기 분산 파일롯 순서 추정기(215)는 락 검출기를 내장하고 있어, 미리 정해진 분산 파일롯 순서 index 1과 추정된 분산 파일롯 순서 index? 의 같음을 판단하게 되고(S120), 상기 락 검출기를 사용하여 분산 파일롯 순서 추정기의 포착을 판단한다.
상기 추정된 분산 파일롯 순서 index? 와 기설정된 분산 파일롯 순서 index 1이 같으면 락 검출기는 분산 파일롯 순서 추정기의 락 신호를 체계적 동기 포착 프로세서(211)로 출력한다.
이후, 미세 심볼 타이밍 동기부(217)에서는 상기 분산 파일롯을 사용하여 대략적 심볼 타이밍 복구부(203)에서 남은 잔류 FFT 윈도우 오프셋을 추정하는 기능을 수행한다. 즉, 미세 심볼 타이밍 동기부(217)에서는 체계적 동기 포착 프로세서(211)에서 전달받은 분산 파일롯 순서 추정 락 신호를 미세 심볼 타이밍 동기 포착 시작 신호로 인식한 후 미세 심볼 타이밍 동기를 추정하는 것이다. (S130)
이때, 상기 미세 심볼 타이밍 동기부(217)는 다른 동기 블록들과는 다르게 별도의 락 검출기를 사용할 필요가 없지만, 미세 심볼 오프셋 유효 신호를 생성하여 체계적 동기 포착 프로세서(211)로 출력한다.
이와 같이, 미세 심볼 타이밍 동기가 이루어진 신호는 후단의 채널 등화기(219)로 입력된다.
송신 신호의 다중 경로(multi-path) 의한 왜곡 및 PAL 신호에 의한 간섭 등을 바로 잡아 주기 위해 채널 등화 과정이 수행된다.
상기 채널 등화기는 체계적 동기 포착 프로세서(211)에서 전달받은 미세 심 볼 오프셋 유효 신호를 채널 등화기의 포착 시작 신호로 인식하여 채널 등화를 하게 된다.
한편, 상기 채널 등화까지 이루어진 수신 신호는 후단의 후 처리부(채널 디코더)(300)에서 디코딩되고, 상기 디코딩된 A/V 데이터는 화면(미도시)에 디스플레이 된다.
삭제
삭제
삭제
삭제
삭제
본 발명은 상술한 실시 예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 디지털 수신기의 동기 포착 장치 및 방법은 수신기의 불안정성 및 추적에 소요되는 과도한 동기 시간을 줄여 수신 신호의 동기를 최적화하는 효과가 있다.

Claims (10)

  1. 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 이득 복구부;
    상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 소수부 반송파 동기부;
    상기 소수부 반송파 락(lock) 신호를 정수부 반송파 주파수 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수부 반송파 동기부;
    상기 수신된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 분산 파일롯 추정기; 및
    상기 복구부와 각각의 동기부 및 추정기의 출력 신호로부터 순차적이고 의존적인 블록간 출력 신호의 동기 포착을 수행하는 동기 포착 프로세서를 포함하여 이루어지는 디지털 수신기의 동기 포착 장치.
  2. 제 1항에 있어서,
    상기 복구부와 각각의 동기부 및 추정기로부터 출력되는 신호의 잡음 제거를 판단하기 위한 락(lock) 검출기를 더 포함하는 것을 특징으로 하는 디지털 수신기의 동기 포착 장치.
  3. 제 1항에 있어서,
    상기 동기 포착 프로세서는 상기 각 블록의 출력 신호로부터 심볼 동기, 주파수 동기, 타이밍 동기 중 적어도 하나의 동기를 포착하는 것을 특징으로 하는 디지털 수신기의 동기 포착 장치.
  4. 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 이득 복구부;
    상기 이득 복구부로부터 출력된 락(lock) 신호로부터 심볼 타이밍 동기를 포착하고 상기 이득 복구된 신호에서 보호 구간을 제외한 나머지 유효 데이터만을 추출하여 전달하는 대략적 심볼 타이밍 복구부;
    상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 소수부 반송파 복구부;
    상기 소수부 반송파 락(lock) 신호를 정수부 반송파 주파수 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수부 반송파 복구부;
    상기 정수부 반송파 락(lock) 신호로부터 샘플링 주파수 동기를 포착하여 상기 복구된 신호를 정격 주기 간격으로 샘플링하는 샘플링 주파수 복구부;
    상기 샘플링 주파수 락(lock) 신호로부터 분산 파일롯 동기로 포착하여 상기 복구된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 분산 파일롯 추정기;
    상기 분산 파일롯 락(lock) 신호로부터 미세 심볼 타이밍 동기로 포착하여 상기 대략적 심볼 타이밍 동기부에서 남은 잔류 FFT 윈도우 오프셋을 추정하는 미세 심볼 타이밍 복구부;
    상기 미세 심볼 타이밍 락(lock) 신호로부터 등화기 동기로 포착하여 상기 복구된 신호의 간섭 및 왜곡을 정정하는 채널 등화기; 및
    상기 복구부와 각각의 동기부 및 추정기의 출력 신호로부터 순차적이고 의존적인 블록간 출력 신호의 동기 포착을 수행하는 동기 포착 프로세서를 포함하여 이루어지는 디지털 수신기의 동기 포착 장치.
  5. 제 1항에 있어서,
    상기 복구부와 각각의 동기부 및 추정기로부터 출력되는 신호의 잡음 제거를 판단하기 위한 락(lock) 검출기를 더 포함하는 것을 특징으로 하는 디지털 수신기의 동기 포착 장치.
  6. 제 1항에 있어서,
    상기 동기 포착 프로세서는 상기 각 블록의 출력 신호로부터 심볼 동기, 주파수 동기, 타이밍 동기 중 적어도 하나의 동기를 포착하는 것을 특징으로 하는 디지털 수신기의 동기 포착 장치.
  7. 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 단계;
    상기 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 아날로그 신호의 반송파 주파수 오프셋 및 위상 잡음을 제거하며 대역 통과 디지털 신호를 기저대역 디지털 신호로 변환하는 단계;
    상기 변환하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 초기 주파수 오프셋에 대해 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 단계;
    상기 부 반송파 간격의 정수 배를 추정하여 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 수신된 신호에 포함된 분산 파일롯 신호의 순서를 추정하는 단계; 및
    상기 각 단계를 순차적이고 의존적인 블록간 출력 신호의 동기 포착으로 제어하는 단계를 포함하여 이루어지는 디지털 수신기의 동기 포착 방법.
  8. 제 7항에 있어서,
    상기 각 단계의 출력 신호로부터 해당 잡음 상태를 판단하기 위한 락 검출 단계를 더 포함하여 이루어지는 디지털 수신기의 동기 포착 방법.
  9. 수신된 아날로그 신호의 평균 전압과 설정된 전압 차를 구하여 디지털 신호로 변환할 수 있도록 신호 이득을 보상하는 단계;
    상기 신호 이득을 보상하는 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 이득 보상된 신호의 유효 데이터만을 추출하여 전달하는 대략적 심볼 타이밍 복구 단계;
    상기 심볼 타이밍 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 추출된 유효 데이터의 주파수 오프셋 및 위상 잡음을 제거하며 기저 대역 디지털 신호를 통과 대역 디지털 신호로 변환하는 소수 부 반송파 복구 단계;
    상기 통과 대역 디지털 신호를 주파수 영역으로 변환하는 단계;
    상기 주파수 영역으로 변환된 신호에 대해 초기 주파수 오프셋에서 가장 가까운 부 반송파 간격의 정수 배를 추정하여 보상하는 정수 부 반송파 복구 단계;
    상기 정수 부 반송파 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 보상된 신호에 대해 샘플링을 수행하는 샘플링 주파수 복구 단계;
    상기 샘플링 주파수 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호 동기로 포착하여 상기 수신된 신호에 포함된 분산 파일 롯 신호의 순서를 추정하는 분산 파일롯 순서 추정 단계;
    상기 분산 파일롯 순서 추정 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 분산 파일 롯을 이용하여 잔류 FFT 윈도우 오프셋을 추정하는 미세 심볼 타이밍 복구 단계;
    상기 미세 심볼 타이밍 복구 단계로부터 출력되는 락(lock) 신호를 시작 신호의 동기로 포착하여 상기 수신된 신호의 간섭 및 왜곡을 정정하는 채널 등화 단계; 및
    상기 각 단계를 순차적이고 의존적인 블록간 출력 신호의 동기 포착으로 제어하는 단계를 포함하여 이루어지는 디지털 수신기의 동기 포착 방법.
  10. 제 9항에 있어서,
    상기 각 단계의 출력 신호로부터 해당 잡음 상태를 판단하기 위한 락 검출 단계를 더 포함하여 이루어지는 디지털 수신기의 동기 포착 방법.
KR1020040107722A 2004-12-17 2004-12-17 디지털 수신기의 동기 포착 장치 및 방법 KR100720546B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040107722A KR100720546B1 (ko) 2004-12-17 2004-12-17 디지털 수신기의 동기 포착 장치 및 방법
US11/304,688 US20060132662A1 (en) 2004-12-17 2005-12-16 Apparatus for synchronization acquisition in digital receiver and method thereof
EP05292727.4A EP1672909B1 (en) 2004-12-17 2005-12-16 Apparatus for synchronization acquisition in digital receiver and method thereof
AU2005244581A AU2005244581B2 (en) 2004-12-17 2005-12-16 Apparatus for synchronization acquisition in digital receiver and method thereof
TW094145104A TWI415455B (zh) 2004-12-17 2005-12-19 用於數位接收器中之訊號同步獲取裝置及方法
CN200510133932A CN100592762C (zh) 2004-12-17 2005-12-19 用于数字接收器中的同步获取的设备及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107722A KR100720546B1 (ko) 2004-12-17 2004-12-17 디지털 수신기의 동기 포착 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060068831A KR20060068831A (ko) 2006-06-21
KR100720546B1 true KR100720546B1 (ko) 2007-05-22

Family

ID=35998968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107722A KR100720546B1 (ko) 2004-12-17 2004-12-17 디지털 수신기의 동기 포착 장치 및 방법

Country Status (6)

Country Link
US (1) US20060132662A1 (ko)
EP (1) EP1672909B1 (ko)
KR (1) KR100720546B1 (ko)
CN (1) CN100592762C (ko)
AU (1) AU2005244581B2 (ko)
TW (1) TWI415455B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714448B1 (ko) * 2005-11-29 2007-05-04 한국전자통신연구원 디지털 비디오 방송 수신기에서의 고속 분산 파일럿 동기장치 및 그 방법
US7899106B2 (en) 2006-08-31 2011-03-01 Sony Ericsson Mobile Communications Ab Mitigating OFDM receiver interference caused by intermittent signal transmission
KR100900640B1 (ko) * 2007-12-27 2009-06-02 삼성전기주식회사 디지털 방송 수신 시스템의 ｏｆｄｍ 수신 장치
JP5267874B2 (ja) * 2009-07-24 2013-08-21 ソニー株式会社 信号処理装置、及び、信号処理方法
US8472569B2 (en) * 2010-12-06 2013-06-25 Texas Instruments Incorporated Fine symbol timing estimation
CN102130763B (zh) * 2011-03-18 2014-08-13 中兴通讯股份有限公司 以太网传输的线序调整装置和方法
CN103220252A (zh) * 2013-04-10 2013-07-24 安徽华东光电技术研究所 编码正交频分复用的无线信号接收处理装置及其处理方法
CN104469236B (zh) * 2013-09-25 2017-11-07 扬智科技股份有限公司 采样频偏的纠正装置与纠正方法
CN115396270B (zh) * 2022-07-28 2023-07-04 北京理工大学 基于数据类型识别的调频信号时频同步系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057327A (ko) * 1996-12-11 2000-09-15 기사키 아키라 데이터 캐리어 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW465234B (en) * 1997-02-18 2001-11-21 Discovision Ass Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing
ATE384401T1 (de) 1997-05-02 2008-02-15 Lsi Logic Corp Demodulation von digitalen videorundfunksignalen
US6058101A (en) * 1997-06-11 2000-05-02 Industrial Technology Research Institute Synchronization method and system for a digital receiver
KR100314353B1 (ko) 1998-04-28 2001-12-28 전주범 직교분할대역수신시스템
US6842495B1 (en) * 1998-11-03 2005-01-11 Broadcom Corporation Dual mode QAM/VSB receiver
TWI225335B (en) * 2001-09-24 2004-12-11 Atheros Comm Inc Post-FFT scaling to reduce multiple effects and fine-frequency offset estimation and calculation and use to improve communication system performance
WO2004013999A1 (en) * 2002-07-31 2004-02-12 Thomson Licensing S.A. Centralized buffer architecture for an orthogonal frequency division multiplexing (ofdm) receiver
KR100575938B1 (ko) * 2003-03-13 2006-05-02 한국과학기술원 이동통신시스템에서 주파수 오프셋 보상장치 및 방법
CN100576834C (zh) * 2003-03-28 2009-12-30 英特尔公司 用于ofdm符号定时同步的方法和装置
US7133479B2 (en) * 2003-04-15 2006-11-07 Silicon Integrated Systems Corp. Frequency synchronization apparatus and method for OFDM systems
KR100601939B1 (ko) * 2004-01-16 2006-07-14 삼성전자주식회사 Ｏｆｄｍ 시스템에서의 초기 주파수 동기 방법 및 장치
CN102572820B (zh) * 2004-11-02 2015-11-11 苹果公司 与正交频分复用一起使用的方法及其基站和无线终端

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057327A (ko) * 1996-12-11 2000-09-15 기사키 아키라 데이터 캐리어 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
출원번호 10-2000-57327

Also Published As

Publication number Publication date
AU2005244581A1 (en) 2006-07-06
US20060132662A1 (en) 2006-06-22
AU2005244581B2 (en) 2010-02-11
TWI415455B (zh) 2013-11-11
EP1672909A3 (en) 2013-12-11
CN100592762C (zh) 2010-02-24
TW200625942A (en) 2006-07-16
EP1672909A2 (en) 2006-06-21
KR20060068831A (ko) 2006-06-21
CN1791177A (zh) 2006-06-21
EP1672909B1 (en) 2017-08-30

Similar Documents

Publication Publication Date Title
US6839388B2 (en) System and method for providing frequency domain synchronization for single carrier signals
EP0683576B1 (en) An OFDM digital broadcasting system, and a transmission system and a receiving system used for digital broadcasting
KR100758962B1 (ko) 직교 주파수 분할 다중화 시스템에서의 국부 발진기주파수 정정 방법 및 장치
US6205188B1 (en) Demodulating digital video broadcast signals
AU2005244581B2 (en) Apparatus for synchronization acquisition in digital receiver and method thereof
JP2000151546A (ja) Ｏｆｄｍ通信装置及び方法
KR100406975B1 (ko) 오에프디엠수신기의 심볼 타이밍 복원장치 및 방법
CN100550998C (zh) 多阶结构的载波恢复装置
JP4056238B2 (ja) デジタル信号受信装置
KR20040106847A (ko) 다중 반송파 수신 시스템 및 그의 신호 처리 방법
KR100720582B1 (ko) 디지털 방송 수신기의 동기 장치 및 그 방법
KR100584475B1 (ko) 디지털 텔레비젼 타이밍 옵셋 보상 알고리즘
KR100710359B1 (ko) 디지털 방송 수신기에서의 반송파 복구 장치 및 그 방법
KR20070094314A (ko) 방송 신호 복조 장치
JP2003264527A (ja) Ｏｆｄｍ用周波数誤差検出装置、検出方法、および、ｏｆｄｍ用受信装置
KR100755844B1 (ko) 방송 수신 장치
KR100595235B1 (ko) 이동형 방송 수신기의 주파수 동기 장치 및 그 방법
KR20070020390A (ko) 직교 주파수 분할 멀티플렉싱 수신기
KR100672304B1 (ko) 방송 수신기에서 심볼 위치 추적 방법
KR100732170B1 (ko) 타이밍 복원 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170414

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee