KR20070020390A - 직교 주파수 분할 멀티플렉싱 수신기 - Google Patents

Abstract

직교 주파수 분할 멀티플렉싱 신호들의 수신기가 공개된다. 이 수신기는 수신한 아날로그 신호를 디지털 신호 데이터 스트림으로 변환하는 A/D 컨버터(52)를 포함하고, 이때, 상기 디지털 신호 데이터 스트림은 가드 세그먼트에 의해 분리되는 심벌들을 포함한다. 이 수신기는 상기 디지털 신호 데이터 스트림으로부터 제 1 세트의 복소 I 및 Q 컴포넌트들을 생성하는 I/Q 복조기(54)와, 상기 제 1 세트의 I 및 Q 컴포넌트들을 이용하는 가드 세그먼트 길이 검출기를 포함한다. 상기 수신기는 상기 디지털 신호 데이터 스트림으로부터 검출된 길이의 가드 세그먼트들을 식별 및 제거하는 추출기(62)와, 상기 디지털 신호 데이터 스트림의 심벌들을 복조하여 제 2 세트의 복소 I 및 Q 컴포넌트들을 생성하는 FFT 복조기(64)를 추가로 포함한다.

Description

직교 주파수 분할 멀티플렉싱 수신기{ORTHOGONAL FREQUENCY DIVISION MULTIPLEXING RECEIVER}

본 발명은 통신 수신기에 관한 발명으로서, 특히 직교 주파수 분할 멀티플렉싱(OFDM: Othogonal Frequency Division Multiplexing) 수신기에 관한 발명이다.

아래 내용은 DTV(Digital Terrestrial Television)용 디지털 비디오 방송(DVB) 수신기에 관하여 기재할 것이다. 이 개념들은 DTV 수신기의 그외 다른 전송 채널과, OFDM을 이용한 그외 다른 수신기 및 표준에도 똑같이 적용될 수 있다. 이들은 무선 LAN 802.11a 및 g, HIPERLAN/2, 디지털 오디오 방송(DAB), 지상파 디지털 비디오 방송(DVB-T), 핸드헬드형 디지털 비디오 방송(DVB-H), 802.16 방송 무선 액세스 등등과 같은 세계적 무선 표준을 포함할 수 있으나, 이에 제한되지는 않는다.

유럽 지상파 DTV 표준인 DVB-T(ETS 300 744)는 다중경로 페이딩과 대항하는 COFDM 기술에 기초한다. ETSI EN 300 744 V.1.4.1 "Digital Video Broadcasting(DVB): Framing Structures, channel coding, and modulation for digital terrestrial television"을 참고할 수 있다. 이 문헌에서는 아래와 같은 두개의 동작 모드를 제시하고 있다.

1) OFDM 심벌 당 1,705개의 캐리어를 가진, 2048 FFT에 기초한 2K 모드. 그리고,

2) OFDM 심벌 당 6,817개의 캐리어를 가진, 8192 FET에 기초한 8K 모드.

도 1은 전형적인 DVBT 수신기의 블록도표이다. DVBT의 디지털 신호 처리는 세 부분으로 나누어질 수 있다. 제 1 부분(10)은 RF 프론트-엔드(12), A/D 컨버터(14), OFDM 복조기(16), 복조기(18) 및 파일롯 및 TPS 디코더(19)를 포함한다. 이 수신기 프론트-엔드 신호 처리 부분은 다양한 동기화 및 채널 추정, 그리고 OFDM 복조를 포함한, 수신기 트레이닝을 실행한다. 제 2 부분(20)은 DVBT 수신기 백-엔드 신호 처리 블록이다. 이 부분(20)은 DVBT 내부 채널 디코딩 및 외부 채널 디코딩을 실행한다. 제 3 부분(30)은 MPEG 디코더이다. 한 예가 미국특허 6,359,938 호에 개시되어 있다.

DVBT 수신기에 대해 요구되는 연산 복잡도 및 높은 MIP로 인해, 최근까지, DVBT 수신기는 ASIC를 이용하여 하드웨어적으로 구현되었다. 멀티-프로토콜 통신 시스템의 경우에, 하드웨어적 구현은 추가적인 칩 비용과 소요되는 PC 보드 면적으로 인해 덜 매력적이다. 본 공개 내용에서, DVBT 수신기의 개선된 소프트웨어적 구현이 기술된다. 본 설계에서, DVBT 수신기에 연계된 모든 기능들은 샌드브리지 테크날러지 멀티스레디드 SB9600 프로세스에서 소프트웨어적으로 구현될 수 있다. 이 장치는 이동 전화와 PDA같은 핸드-헬드 장치에 사용될 수 있다.

수신기는 수신기 아날로그 신호를 디지털 신호 데이터 스트림으로 변환하는 A/D 컨버터를 포함한다. 이때, 디지털 신호 데이터 스트림은 가드 세그먼트에 의해 분리되는 심벌들을 포함한다. 이 수신기는 디지털 신호 데이터 스트림으로부터 제 1 세트의 복소 I 및 Q 컴포넌트들을 생성하기 위한 I/Q 복조기와, 제 1 세트의 I 및 Q 컴포넌트를 이용하는 가드 세그먼트 길이 검출기를 또한 포함한다. 수신기는 디지털 신호 데이터 스트림으로부터 검출된 길이의 가드 세그먼트를 식별하고 제거하는 추출기(extractor)와, 디지털 신호 데이터 스트림의 심벌을 복조하여 제 2 세트의 복소 I 및 Q 컴포넌트들을 생성하는 FFT 복조기를 추가로 포함한다.

FFT 복조기는 직교 주파수 분할 멀티플렉싱(OFDM) 복조기이고, 수신기는 디지털 비디오 방송 수신기일 수 있다. FFT 복조기는 두개의 심벌을 한번에 복조하여 제 2 세트의 복소 I 및 Q 컴포넌트들을 생성한다. 프로세서가, I/Q 복조기, 가드 세그먼트 길이 검출기, 추출기, 그리고 FFT 복조기로 기능하도록 프로그래밍된다. FFT 복조기는 OFDM 복조기이고, 수신기는 디지털 비디오 방송 수신기일 수 있다.

수신기는 수신기 프론트-엔드 및 A/D 컨버터에 각각 연결되는 두개 이상의 안테나를 포함할 수 있다. 두개 이상의 안테나는 직교 배치되고, 수신기 프론트-엔드는 위상 시프터(phase shifter)를 포함한다.

수신기는 제 1 캐리어 신호 오프셋 추정기와 제 1 심벌 동기화 신호 발생기를 포함한다. 이 추정기와 발생기는 수신기의 초기화 단계 중 제 1 세트의 I 및 Q 컴포넌트들을 이용하여, 캐리어 신호의 오프셋을 추정하고, A/D 컨버터를 조정하여, 추출기를 위한 심벌 동기화 신호를 발생시킨다. I/Q 복조기, 가드 세그먼트 길이 검출기, 제 1 캐리어 신호 오프셋 추정기, 그리고 제 1 심벌 동기화 신호 발생기는 수신기의 초기화 단계 중에만 동작한다. 수신기는 제 2 캐리어 신호 오프셋 추정기와, 제 2 심벌 동기화 신호 발생기를 포함한다. 이 추정기와 발생기는 수신기의 초기화 단계 이후에 FFT 복조기로부터 제 2 세트의 I 및 Q 컴포넌트들을 이용하여, 캐리어 신호의 오프셋을 추정하고 A/D 컨버터를 조정하여 추출기에 대한 심벌 동기화 신호를 발생시킨다.

도 1은 SISO(Signle Input Single Output) 시스템에 대한 공지 기술에 따른 디지털 비디오 방송 지상파 수신기의 블록도표.

도 2는 공지 기술의 직교 주파수 분할 멀티플렉싱(OFDM) 복조기의 블록도표.

도 3은 본 공개내용에 따른, OFDM 복조기의 블록도표.

도 4는 본 공개내용에 따른 오프-주파수 분할 멀티플렉서 심벌 추출의 도면.

도 5는 MIMO(multiple input multiple output) 시스템에 대한 본 공개내용에 따른 디지털 비디오 방송 지상파 수신기의 블록도표.

도 6은 수신기의 수의 함수로 MIMO 시스템의 레일리(Rayleigh) 페이딩을 표현한 그래프.

도 7은 두 상호 직교 안테나를 이용한 수신기의 프론트-엔드의 블록도표.

도 8은 장치에 배치된 도 7의 두 안테나의 도면.

공지 기술의 디지털 비디오 방송/지상파 수신기가 도 1에 도시된다. 제 1 부분(10)은 안테나(11) 및 A/D 컨버터(14)로부터 UHF 및 VHF 신호들을 수신하기 위한 RF 수신기 프론트-엔드(12)를 포함한다. 이 신호들은 그후 OFDM 복조기(16)에 제공된다. OFDM 복조기(16)의 출력은 복조기(18) 및 파일롯 및 TPS 디코더(19)에 연결된다. 이 블록들은 다양한 동기화 및 채널 추정, 그리고 OFDM 복조를 포함한, 수신기 트레이닝을 실행한다.

백-엔드 신호 처리 블록(20)에 다양한 신호들이 제공된다. 가령, 디지털 신호의 복소 I 및 Q 컴포넌트들이 제공된다. 이는 내부-디인터리버(inner-deinterleaver)(21), 비터비 디코더(Viterbi decoder)(22), 외부-디인터리버(outer-deinterleaver)(24), RS 디코더(26), 그리고 에너지 분산 제거부(28)를 포함한다. 백-엔드 신호 처리 블록(20)의 출력은 MPEG 디코더/디멀티플렉서 부분(30)에 제공된다. 출력 신호는 비디오 서비스, 오디오 서비스, 그리고 데이터 서비스일 수 있다.

프론트-엔드(10)에 대한 세부사항이 도 2에 도시된다. RF 프론트-엔드 수신기(12)로부터 RF 처리된 아날로그 신호는 A/D 컨버터(14)에 제공된다. 그 디지털 신호가 샘플링 속도 교정 보간 및 데시메이션 프로세스(52)에 제공된다. 이 프로세스(52)의 출력은 디지털 I/Q 제너레이터(54)에 제공되고, 이 제너레이터(54)는 OFDM 복조기(64)에 요구되는 복소 I 및 Q 컴포넌트나 신호들을 발생시킨다. 복소 I/Q 신호는 초기 코스(coarse) 심벌 동기화 부분(56)에 제공되고, 가드 세그먼트 길이 검출기 및 코스(coarse) 주파수 오프셋 추정기(58)에 제공된다. 캐리어 주파수 오프셋은 주파수 오프셋 교정 블록(60)에서 I/Q 신호들을 적절하게 회전시킴으로서 디지털 방식으로 교정될 수 있다. 이는 블록(58)의 초기 코스 주파수 오프셋 추정을 이용한다. 가드 세그먼트 길이가 블록(58)에서 검출될 수 있고, 대응하는 가드 세그먼트 주기가 I/Q 신호 스트림으로부터 블록(62)에서 제거된다.

디지털 신호 데이터 스트림(가드 세그먼트 없음)은 그후 FET 복조기(54)에 의해 처리되며, 이 복조기(54)는 복소 I/Q 신호에 대해 고속 퓨리에 주파수 변환(FFT)을 실행한다. 2048 포인트 복소 FFT가 2K 모드로 실행되고, 8192 포인트 복소 FFT가 8K 모드로 수행된다. 이들은 앞서 언급한 표준에 사용되는 모드들이다.

복소 I/Q 컴포넌트로 복조된 OFDM 심벌들은 TPS 디코더(66), 채널 교정부(68), 그리고 채널 추정부(70)에 제공된다. 채널 교정부(70)로부터의 입력을 또한 구비한 채널 교정부(68)는 QAM 디매퍼(demapper)(72)에 출력을 제공하고, 디매퍼(72)는 수신기 백-엔드 처리 블록(20)에 출력을 제공한다. OFDM 복조기(64)로부터의 I/Q 신호들은 SNR 추정기(74)에 또한 제공되며, 이 추정기(74)는 비터비 디코더(76)에 대한 입력을 제공한다. 복조된 I/Q 신호들은 포스트-FFT 주파수 오프셋 추정부(78)에 또한 제공되고, 이 추정부(78)는 주파수 오프셋 교정부(60)로의 피드백을 제공한다. 복조된 I/Q 신호들은 포스트-FFT 샘플링 속도 추정부(80)에 또한 제공되며, 이 추정부(80)는 샘플링 속도 교정 보간 및 데시메이션부(52)에 피드백 신호를 제공한다. 복조된 I/Q 신호들은 포스트-FFT 심벌 타이밍 추정 트래킹부(82)에 제공되고, 이 트래킹부(82)는 가드 주기 제거부(62)에 피드백을 제공한다.

포스트-FFT 샘플링 속도 추정 회로(80)가 전압 제어 발진기(84)에 신호를 또한 제공한다는 점에 주목하여야 한다. 이 발진기(84)는 아날로그 수신기 회로(12)의 최종 LO 주파수의 조정을 위해 RF 수신기(12)에 다시 신호를 제공하며, A/D 샘 플링 속도를 조정하기 위해 A/D 컨버터(14)에 신호를 제공한다.

블록(54)에서의 복소 I/Q 신호의 디지털 발생은 수신기에 요구되는 연산 복잡도 및 높은 MIP를 생성한다.

본원은 초기 심벌 동기화부, 가드 길이 검출기, 그리고 초기 코스(coarse) 주파수 오프셋 추정부에 대해 요구되는 초기화 단계 중 디지털 복소 I/Q 신호 발생만을 이용한다. 이어서, 디지털 I/Q 발생기(54)없이, 복조된 복소 I/Q 컴포넌트들을 생성하도록 OFDM 복조기(64)의 동작이 실행된다.

수정된 OFDM 프론트-엔드 신호 처리 구조가 도 3에 도시된다. 수신기는 각각의 수신한 OFDM 심벌에 대해, 2*N 리얼 입력 FFT(이때, 2K 모드의 경우 N=2048, 8K 모드의 경우 N=8192)를 실행한다. 더우기, 수신기는 프로세스 당 2개의 OFDM 심벌들을 처리할 수 있어서, 한번의 2*N 복소 입력 FFT에 대해 두번의 2*N 리얼 입력 FFT를 연산할 수 있다. 도 2의 종래의 DVBT OFDM 프론트-엔드 신호 처리 구조에 비해, 도 3의 본원 구조는 초기화 이후 불필요한 FET 복조 이전에 모든 MIP 인텐시브 프리프로세싱(intensive preprocessing)을 가능하게 한다.

디지털 I/Q 발생이 초기 코스(coarse) 심벌 동기화 블록(56)과 가드 길이 검출/코스 부분 캐리어 주파수 오프셋 추정 블록(58)에 대해 초기에 요구되지만, 이는 본원의 모든 소프트웨어 DVBT 수신기에 대한 초기 설정(starup) 시에 한번에 이루어지며, 초기화 이후 그 이용을 위해 가용한 전체 디지털 신호 프로세서 MIP 리소스를 가진다.

DVBT 신호는 7.61 MHz의 대역폭을 점유한다. 중심 캐리어로 변조되는 신호는 DVB 표준에서 규정되는 바와 같이 리얼 신호이다. 그러나, 기지대역 DVBT 신호에 대해서는 복소 표현이 요구된다. 이는 DVBT 기지대역 스펙트럼이 중간 주파수 부근에서 대칭이 아니기 때문이다. 이는 종래의 DVBT 수신기에서 I/Q 복소 신호를 발생시키는 데 MIP 인텐시브 프로세싱이 요구되는 이유이다. 그러나, DVBT 신호가 FFT 입력에 대해 통과대역으로 유지될 경우, FFT 입력은 리얼 값일 수 있고, 따라서 어떠한 I/O 발생도 요구되지 않는다.

더우기, 최종 스테이지 LO 및 A/D 샘플링 속도는 종래의 DVBT 수신기에서 요구되는 값비싼 보간 및 데시메이션을 회피하도록 조심스럽게 선택되어야 한다. 2K 모드의 경우, 캐리어 간격은 f=4464 Hz이고, 샘플링 속도 fs는 정확하게 2*2048*f = 18.284544 MHz이어야 한다. 최종 LO 주파수 f_LO는 fs = 4*f_LO 로 정확하게 설정되어야 한다.

4K 모드의 경우, 캐리어 간격은 f=2232 Hz이고, 샘플링 속도 fs는 정확하게 2*4096*f= 18,284544 MHz이어야 한다. 최종 LO 주파수 f_LO는 fs = 4*f_LO 로 정확하게 설정되어야 한다.

상술한 샘플링 속도 fs와 최종 LO 주파수 설정은 8K 모드에 대해서도 동작하여야 한다. 왜냐하면 캐리어 간격이 f=1116 Hz이고, 샘플링 속도 fs가 정확하게 2*8192*f= 18,284544 MHz이어야 하며, 최종 LO 주파수 f_LO는 fs = 4*f_LO 로 정확하게 설정되어야 하기 때문이다.

도 3의 소자들은 도 2의 소자들과 동일한 기능이나 관련된 기능들을 가진다. 수신기(12)로부터의 아날로그 신호가 A/D 컨버터(14)에 제공된다. A/D 컨버터(14) 의 출력은 디지털 I/Q 발생기(54)에 제공되고, 가드 주기 제거부(62)에도 제공된다. 이는 도 2와 도 3의 차이점을 제시한다. 즉, 가드 주기 제거부(62)가 주파수 오프셋 교정 후 디지털 방식으로 발생된 I/Q 신호를 수신한다. 디지털 I/Q 신호들은 초기 코스 심벌 동기화부(56)와 가드 길이 검출기 및 코스 주파수 오프셋 추정기(58)에 제공된다. 검출기 및 초기 코스 주파수 오프셋 추정기(58)는 가드 주기 제거부(62)에 제공된다.

가드 주기 제거부(62)의 출력은 디지털 스트림이며, OFDM FFT 복조기(64)에 제공된다. 도 2로부터 구분되는 바와 같이, 이는 I/Q 복소 심벌이 아니라, 단지 가드 주기가 없는 디지털 신호 데이터 스트림일 뿐이다. 도 3에서, 앞서 언급한 바와 같이, OFDM 복조기(64)는 두 심벌을 한번에 처리하여 복소 I/Q 컴포넌트들을 생성한다(디지털 I/Q 발생부(54)없이).

이 I/Q 컴포넌트들은 TPS 디코더(66), 채널 교정부(68), 채널 추정부(70), SNR 추정부(74), 포스트-FFT 주파수 오프셋 추정부(78), 그리고 포스트-FFT 심벌 타이밍 추정 트래킹부(82)에 제공된다. 도 2에서와 같이, 채널 교정부(68)는 채널 추정부(70)로부터 신호들을 또한 수신하며, QAM 디매퍼(72)에 입력을 제공한다. SNR 추정부(74)는 비터비 디코더(76)에 입력을 제공한다. 포스트-FFT 주파수 오프셋 추정부(78)는 전압 제어 발진기 VCXO(84)에 피드백 신호를 제공한다. VCXO(84)는 샘플링 속도 신호를 A/D 컨버터(14)에 제공하며, 피드백 신호를 RF 수신기(12)에 제공한다. 전압 제어 발진기(84)는 초기 코스 주파수 오프셋 추정기(58)로부터 초기 주파수 오프셋 추정을 또한 수신한다. 포스트-FFT 심벌 타이밍 추정 트래킹 부(82)는 도 2에서처럼 가드 주기 제거부(62)에 피드백 신호를 제공한다.

도 2에서처럼 초기 코스 심벌 동기화부(56)와 가드 길이 검출기 및 초기 코스 주파수 오프셋 추정부(58)가 초기화 중에만 실행되는 데, 디지털 I/Q 발생부(54) 역시 초기화 스테이지에서만 실행된다. I/Q 발생기(54), 가드 세그먼트 길이 검출기 및 초기 코스 주파수 오프셋 추정부(58), 초기 코스 심벌 동기화부(56), 가드 주기 제거부(62), 그리고 OFDM 복조기가 모두 소프트웨어적으로 실행된다.

도 4는 A/D 입력 신호 데이터 스트림으로부터 OFDM이 어떻게 추출되는 지를 제시한다. fs로 샘플링된 A/D 입력 데이터 스트림이 rx_in이라는 버퍼에 저장된다고 가정하자. rx_in을 홀딩하는 버퍼는 모든 가능한 가드 길이를 포함한, 세개 이상의 OFDM 심벌에 해당하는 데이터 샘플들을 홀딩할만큼 충분히 커야 한다. rx_in 판독 포인터 rx_in_rd 는 심벌 동기화 알고리즘에 의해 제어되며, 현 OFDM 심벌의 시작점을 가리켜야 한다. 도 4에 도시되는 바와 같이, 심벌 1과 심벌 2에 대해 입력 신호 스트림으로부터 두개의 2N 포인트들이 추출된다. 한개의 복소 입력 FFT에 대해 두개의 2N 포인트 리얼 입력 FFT를 실행할 수 있다는 것은 잘 알려져 있다. 두개의 OFDM 심벌들이 한번에 처리되어, I/Q 복조기/발생기부(54)에 의해 요구되는 인텐시브 프로세싱없이 I/Q를 생성할 수 있다.

추가적인 수신기 경로들을 보탬으로서 SISO의 확장 형태로 MIMO OFDM 수신기가 도 5에 제시된다. 각각의 수신기 경로는 별도의 한 세트의 RF 안테나(11)와 아날로그 프론트-엔드 회로, 그리고 별도의 신호 처리 채널을 동일한 또는 다른 사이드 밴드 디지털 신호 프로세서에 (요건 연산 양에 따라) 요구한다. 다수의 프론트- 엔드 신호 처리 블록(10)으로부터의 프론트-엔드 처리 신호는 블록(90)에서 조합되어 백-엔드 신호 처리 블록(20)에 단일 입력으로 제공된다. 각각의 수신기 신호 처리 채널은 개별적인 타이밍 동기화, 주파수 오프셋 추정, 교정 및 채널 추정을 실행하여야 한다. 도 1-3의 SISO DVB-T 수신기는 레일리(Rayleigh) 페이딩으로 모델링될 수 있는 NLOS(No-Line Of Sight) 라디오 채널의 존재 하에서 불량하게 실행된다. 도 5의 MIMO-OFDM 수신기에서의 SNR/BER 개선은 다중 수신기 브랜치로부터 수신한 신호를 코히어런트 방식으로 조합함으로서 얻어진다.

도 6은 수신기 공간 분할을 이용한 MIMO-OFDM의 성능 개선사항을 도시한다. 이 시뮬레이션은 64 QAM 모드, Rate 1/2, 그리고 휴대형 레일리(Rayleigh) 페이딩 채널 모델(ETSI EN 300 744 V1.4.1(2001-1-1)에 부합)로 설정된다. 이 그래프는 두개, 세개, 네개의 수신기 안타넨로부터의 SNR(DVB-T 수신기가 QEF 조건을 충족시킬 수 있음) 개선사항을 도시한다. 일반적으로 말해서, 안타네가 많을 수록, 수신기 복잡도 증가를 댓가로 하여, SNR 개선이 두드러진다.

도 6에 도시된 성능으로부터, 제 2 수신기를 추가함으로서 이득은 2.3dB로 증가하며, 세개 이상의 수신기를 추가하면 라이시안(Ricean) 채널 페이딩 경우에 5.2dB만큼 이득이 증가할 것이다. 세개 이상의 수신기를 추가하면, 관련 비용이 증가하고, 안테나의 상호 결합과 같은 바람직하지 못한 현상이 또한 나타난다. 안테나의 결합을 분리시키기 위해, 프론트-엔드에 결합-분리형 네트워크가 부가되어야 한다. 따라서, 많은 채널들을 부가함으로서 구현되는 이득은 부가된 삽입 손실에 의해 대부분 소실될 것이다. 도 7 및 도 8에 도시된 바와 같이 상호 직교 안테나를 가진 수신기들을 이용하는 것이 훌륭한 절충점이 될 것이다.

도 7에서, 안테나(11A, 11B)로부터 입력되는 RF 신호들은 부스터(92)에 의해 증폭되어, 디지털 신호 프로세서에 의해 제어되는 위상 시프터(94)에 공급된다. 위상 시프터(94)는 디지털 신호 프로세서에 의해 결정된 각도만큼 입력 파형을 시프트시킬 것이며, 따라서, 두 안테나로부터의 신호들이 코히어런트 방식으로 조합된다. 위상 시프트된 신호들은 매칭 회로(96)를 통해 A/D 컨버터(14)에 제공된다.

도 8은 핸드헬드 장치(100)에서의 두 안테나(11A, 11B)의 배치를 도시한다.

Claims (11)

1. - 수신한 아날로그 신호를 디지털 신호 데이터 스트림으로 변환하는 A/D 컨버터로서, 이때, 상기 디지털 신호 데이터 스트림은 가드 세그먼트에 의해 분리되는 심벌들을 포함하는 특징의 상기 A/D 컨버터,

   - 상기 디지털 신호 데이터 스트림으로부터 제 1 세트의 복소 I 및 Q 컴포넌트들을 생성하는 I/Q 복조기,

   - 상기 제 1 세트의 I 및 Q 컴포넌트들을 이용하는 가드 세그먼트 길이 검출기,

   - 상기 디지털 신호 데이터 스트림으로부터 검출된 길이의 가드 세그먼트들을 식별 및 제거하는 추출기, 그리고

   - 상기 디지털 신호 데이터 스트림의 심벌들을 복조하여 제 2 세트의 복소 I 및 Q 컴포넌트들을 생성하는 FFT 복조기

   를 포함하는 수신기.
2. 제 1 항에 있어서, 상기 FFT 복조기는 한번에 두개의 심벌들을 복조하여 제 2 세트의 복소 I 및 Q 컴포넌트들을 생성하는 것을 특징으로 하는 수신기.
3. 제 2 항에 있어서, 상기 FFT 복조기는 2K 요청 모드에 대해 4K 모드로 동작하고, 8K 요청 모드에 대해 16K 모드로 동작하는 것을 특징으로 하는 것을 특징으 로 하는 수신기.
4. 제 1 항에 있어서, 상기 수신기는 제 1 캐리어 신호 오프셋 추정기와 제 1 심벌 동기화 신호 발생기를 포함하고, 이 추정기와 발생기는 제 1 세트의 I 및 Q 컴포넌트들을 이용하여 상기 수신기의 초기화 단계 중에 캐리어 신호의 오프셋을 추정하고 A/D 컨버터를 조정하여 상기 추출기에 대한 심벌 동기화 신호를 발생시키는 것을 특징으로 하는 수신기.
5. 제 4 항에 있어서, I/Q 복조기, 가드 세그먼트 길이 검출기, 제 1 캐리어 신호 오프셋 추정기, 그리고 제 1 심벌 동기화 신호 발생기는 수신기의 초기화 단계 중에만 동작하는 것을 특징으로 하는 수신기.
6. 제 4 항에 있어서, 상기 수신기는 제 2 캐리어 신호 오프셋 추정기와 제 2 심벌 동기화 신호 발생기를 포함하고, 이 추정기와 발생기는 FFT 복조기로부터의 제 2 세트의 I 및 Q 컴포넌트들을 이용하여 상기 수신기의 초기화 단계 이후에 캐리어 신호의 오프셋을 추정하고 A/D 컨버터를 조정하여 상기 추출기에 대한 심벌 동기화 신호를 발생시키는 것을 특징으로 하는 수신기.
7. 제 1 항에 있어서, 상기 수신기는 프로세서를 포함하고, 상기 프로세서는 I/Q 복조기, 가드 세그먼트 길이 검출기, 추출기, 그리고 FFT 복조기로 동작하도록 프로그래밍되는 것을 특징으로 하는 수신기.
8. 제 1 항에 있어서, FFT 복조기는 직교 주파수 분할 멀티플렉싱(OFDM) 복조기인 것을 특징으로 하는 수신기.
9. 제 1 항에 있어서, 상기 수신기가 디지털 비디오 방송 수신기인 것을 특징으로 하는 수신기.
10. 제 1 항에 있어서, 상기 수신기는 수신기 프론트-엔드 및 A/D 컨버터에 연결된 두개 이상의 안테나를 포함하는 것을 특징으로 하는 수신기.
11. 제 10 항에 있어서, 상기 두개 이상의 안테나는 직교 방식으로 배치되고, 수신기 프론트-엔드는 위상 시프터를 포함하는 것을 특징으로 하는 수신기.

Images