KR100720582B1 - 디지털 방송 수신기의 동기 장치 및 그 방법 - Google Patents

디지털 방송 수신기의 동기 장치 및 그 방법 Download PDF

Info

Publication number
KR100720582B1
KR100720582B1 KR1020050021127A KR20050021127A KR100720582B1 KR 100720582 B1 KR100720582 B1 KR 100720582B1 KR 1020050021127 A KR1020050021127 A KR 1020050021127A KR 20050021127 A KR20050021127 A KR 20050021127A KR 100720582 B1 KR100720582 B1 KR 100720582B1
Authority
KR
South Korea
Prior art keywords
timing error
value
sfo
error value
lock
Prior art date
Application number
KR1020050021127A
Other languages
English (en)
Other versions
KR20060099725A (ko
Inventor
이태원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050021127A priority Critical patent/KR100720582B1/ko
Publication of KR20060099725A publication Critical patent/KR20060099725A/ko
Application granted granted Critical
Publication of KR100720582B1 publication Critical patent/KR100720582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Abstract

본 발명은 디지털 방송 수신기의 획득 모드에서 추정한 SFO 값을 추적 모드에서 지속적으로 유지하는데 필요한 동기 락 여부를 검출하는 디지털 방송 수신기의 클럭 동기 장치 및 그 방법에 관한 것이다. 특히 본 발명은 샘플링 주파수의 획득 모드인지, 추적 모드인지를 나타내는 동기 락 여부에 따라 타이밍 에러 값의 위상 제로 포싱과 스케일링을 제어한다. 따라서 본 발명은 샘플링 주파수의 획득 모드에서 추적 모드로의 전환시 전환 시점을 정확하게 지정할 수 있다. 그리고 추적 모드에서 추정된 SFO 값이 안정된 값을 가지게 되며, 고스트로 인한 위상의 오버 슈트를 제로 포싱함으로써, 추적 모드에서 정확한 SFO를 추정할 수 있게 된다.
락 검출, SFO, 타이밍 에러, 스케일링, 제로 포싱

Description

디지털 방송 수신기의 동기 장치 및 그 방법{apparatus and method for sync of digital broadcasting receiver}
도 1은 일반적인 디지털 방송 수신기의 개략도
도 2는 본 발명에 따른 클럭 동기에 관련된 디지털 방송 수신기의 개략도
도 3은 도 6의 락 검출부의 일 실시예를 보인 상세 블록도
도 4는 도 3의 슬라이딩 섬부의 일 실시예를 보인 상세 블록도
도 5는 도 3의 락 제어 신호 발생부의 동작 예를 보인 흐름도
도 6은 도 2의 TED부의 일 실시예를 보인 상세 블록도
도 7은 도 6의 위상 제로 포싱부의 동작 예를 보인 흐름도
도 8은 도 2의 게인 제어부의 동작 예를 보인 흐름도
도면의 주요부분에 대한 부호의 설명
210 : 아날로그 프론트엔드 A/D 변환부
220 : 병/직렬 변환부 230 : 재샘플링부
240 : 제1 보호구간 제거부 250 : FFT부
260 : 제2 보호구간 제거부 270 : 등화부
280 : SFO 보상부 281 : 파일롯 추출부
282 : 타이밍 에러 검출부 283 : 락 검출부
284 : 게인 제어부 285 : 루프 필터
286 : NCO 310 : 슬라이딩 섬부
320 : 락 제어 신호 발생부
본 발명은 디지털 방송 수신기에 관한 것으로서, 특히 DVB 수신기에서 샘플링 주파수 옵셋을 보정하는 PLL(Phase Locked Loop)을 안정화시키기 위한 장치 및 그 방법에 관한 것이다.
디지털 TV의 지상파 채널의 유럽식 전송 방식 표준으로 선정된 DVB-T(Digital Video Broadcasting - Terrestrial), DVB-H(DVB-Handheld)는 OFDM(Orthogonal Frequency Division Multiplexing) 전송 방식을 채택하고 있으며, 상기 OFDM 전송 방식은 무선 광대역 방송 시스템에서 다중 경로에 의한 채널 왜곡에 대해 강력한 전송 방식으로 알려져 있다.
도 1은 상기된 DVB-T나 DVB-H 방식에 적용할 수 있는 디지털 방송 수신기의 일반적인 개략도를 보인 것으로서, 크게 아날로그 수신부(110)와 복조부(120)로 구성된다.
상기 아날로그 수신부(110)는 튜너(111), 표면 탄성파(Surface Acoustic Wave ; SAW) 필터(112), 자동 이득 제어(AGC)부(113), 및 아날로그/디지털(A/D) 변환기(114)로 구성된다.
상기 튜너(111)는 50~860 MHz의 RF(Radio Frequency) 신호 중 어느 하나를 튜닝하여 44.16MHz 중간 주파수(IF : Intermediate Frequency) 신호로 변환하여 SAW 필터(112)로 출력한다.
상기 SAW 필터(112)는 주로 크리스털 위에 전극을 입힌 구성으로 되어 있으며, 탄성파가 크리스털의 표면을 매우 느린 속도로(자유 공간 전파 전달 속도의 약 10-5배) 진행하므로 좁은 면적 위에서의 신호 처리에 매우 적합한 장치이다. 이러한 SAW 필터(112)는 튜너(111)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한 후 AGC부(113)로 출력한다.
상기 AGC부(113)는 SAW 필터(112)를 통과한 IF 신호가 미약하므로 뒷단의 A/D 변환기(114)가 정상적으로 아날로그 신호를 디지털 신호로 변환할 수 있는 신호 이득(Gain)으로 IF 신호를 보상하여 A/D 변환기(114)로 출력한다.
상기 A/D 변환기(114)는 상기 AGC부(113)에서 이득이 조정된 아날로그 신호를 발진기(OSC)에서 출력되는 발진 주파수로 샘플링시켜 디지털화한 후 복조(demodulation)부(120)로 출력한다. 이때 상기 A/D 변환기(114)로 입력되는 신호의 레벨 및 직류 성분은 복조부(120)의 채널 등화기의 수렴 성능 및 심볼/반송파 복구에 매우 중요한 요소로 작용한다.
상기 복조부(120)는 크게 대략적인 심볼 타이밍 복구(Coarse Symbol Timing Recovery)부, 반송파 복구(Carrier Recovery)부, 샘플링 주파수 복구(Sampling Frequency Recovery)부, 고속 푸리에 변환기(FFT), 미세 심볼 타이밍 복구(Fine Symbol Timing Recovery)부, 채널 등화기(Channel Equalizer) 그리고 채널 복호화 부(FEC)로 나누어진다.
이 중 상기 반송파 복구부는 아날로그 수신부(110)의 튜너(111)에 의한 반송파의 주파수 오프셋(Frequency Offset) 및 위상 잡음(Phase Jitter)을 제거함과 동시에 대역통과 디지털 신호를 기저대역 디지털 신호로 변환하는 기능을 한다.
그리고 상기 샘플링 주파수 복구부(SFS)는 샘플링 클럭 위상 오프셋과 샘플링 클럭 주파수 오프셋(Sampling clock Frequency Offset ; SFO)을 추정하여 샘플링 주파수를 복구한다. 그리고 상기 샘플링 주파수로 정해지는 정격 주기 간격으로 수신된 연속 OFDM 신호를 샘플링한다. 즉 샘플링 주파수 오류는 샘플링 클럭 위상 오프셋과 샘플링 클럭 주파수 오프셋(SFO)으로 구분한다. 상기 샘플링 클럭 위상 오프셋은 송/수신기간의 샘플링 클럭 속도는 일치하나, 송/수신기간의 샘플링 타이밍이 일치하지 않은 경우에 발생하므로 매 샘플 구간마다 수신기의 샘플링 지점이 최적 샘플링 지점에서 일정시간만큼 벗어난 오류로 정의 할 수 있다. 그리고 상기 SFO는 송/수신기간에 샘플링 클럭 속도가 일치하지 않는 경우에 발생하는 샘플링 주파수 차이로 정의한다.
그런데 상기된 도 1과 같은 OFDM 전송 방식은 동기에 민감하여 송/수신간에 정확한 동기화를 못하게 되면, 수신 신호의 왜곡이 발생하므로 이러한 문제를 해결하기 위한 많은 연구가 진행되고 있다.
특히, 수신기에서 샘플링 동기를 정확하게 맞추지 못할시에는 수신 신호에 심볼간 간섭(Inter Symbol Interference : ISI)과 성상(Constellation)의 회전을 초래하게 되어 수신 신호를 복조하지 못하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 추적 모드 동작시 추정된 SFO 값을 지속적으로 유지하는데 필요한 동기 락 여부를 검출하여 SFO 값의 위상 제로 포싱 및 스케일링을 제어함으로써, 동기 획득 및 추적 과정을 안정적으로 수행하는 디지털 방송 수신기의 동기 장치 및 그 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 디지털 방송 수신기의 동기 장치는, 디지털화된 OFDM 심볼 신호를 입력되는 샘플링 주파수로 재샘플링하는 재샘플링부; 상기 재샘플링된 신호로부터 보호구간을 제거하고 주파수 영역으로 변환하여 출력하는 주파수 영역 변환부; 및 상기 주파수 영역의 신호로부터 SFO 값을 추정할 때 동기 락 여부에 따라 상기 SFO 값의 위상 제로 포싱 및 스케일링을 제어하여 추정한 후, 추정된 SFO 값을 보상한 샘플링 주파수를 생성하여 상기 재샘플링부로 출력하는 SFO 보상부를 포함하여 구성되는 것을 특징으로 한다.
상기 SFO 보상부는 상기 주파수 영역의 OFDM 심볼에서 연속 파일롯 정보를 추출하는 파일롯 추출부와, 상기 추출된 연속 파일롯 정보로부터 타이밍 에러 값을 추정하며, 이때 동기 락 여부에 따라 상기 타이밍 에러 값의 위상 제로 포싱을 제어하는 타이밍 에러 검출부와, 상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 값을 기 설정된 윈도우 사이즈 동안 누적하여 평균을 취하고, 그 평균 타이밍 에러 값에 따라 동기 락 여부를 나타내는 락 제어 신호를 발생하는 락 검출부와, 상기 락 검출부의 락 제어 신호에 따라 상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 값을 스케일링하여 SFO 값으로 출력하는 게인 제어부와, 상기 게인 제어부에서 출력되는 SFO 값이 보상된 샘플링 주파수를 생성하여 상기 재샘플링부로 출력하는 주파수 생성부로 구성되는 것을 특징으로 한다.
상기 타이밍 에러 검출부는 상기 파일롯 추출부에서 추출된 연속 파일롯과 이전 연속 파일롯과의 상관값을 구하여 출력하는 상관부와, 상기 상관값의 아크 탄젠트를 연산하여 위상 데이터를 추정하는 위상 검출부와, 상기 위상 검출부의 위상 데이터를 입력받고, 상기 락 검출부에서 출력되는 락 제어 신호가 추적 모드를 나타내면 상기 위상 데이터의 오버슈트를 제로 포싱하는 위상 제로 포싱부와, 상기 위상 제로 포싱부를 통해 출력되는 위상 데이터로부터 타이밍 에러 값을 추정하여 상기 락 검출부와 게인 제어부로 출력하는 SFO 추정부를 포함하여 구성되는 것을 특징으로 한다.
상기 락 검출부는 상기 타이밍 에러 검출부에서 검출된 타이밍 에러 값을 기 설정된 윈도우 사이즈 구간 동안 누산하고 그 평균값을 산출하여 출력하는 슬라이딩 섬부와, 상기 평균 타이밍 에러 값이 기 설정된 타이밍 에러 임계값보다 작으면 추적 모드를 나타내는 락 제어 신호를, 크면 획득 모드를 나타내는 락 제어 신호를 발생하는 락 제어 신호 발생부로 구성되는 것을 특징으로 한다.
상기 게인 제어부는 상기 락 검출부에서 출력되는 락 제어 신호가 획득 모드를 나타내면 타이밍 에러 값을 제1 게인값으로 스케일링하고, 추적 모드를 나타내면 제2 게인값으로 스케일링하여 SFO 값으로 출력하며, 상기 제1 게인 값은 제2 게 인 값보다 큰 것을 특징으로 한다.
본 발명에 따른 디지털 방송 수신기에서의 동기 방법은,
(a) 디지털화된 OFDM 심볼 신호를 입력되는 샘플링 주파수로 재샘플링하는 단계;
(b) 상기 재샘플링된 신호로부터 보호구간을 제거하고 주파수 영역으로 변환하여 출력하는 단계;
(c) 상기 주파수 영역의 신호로부터 연속 파일롯 신호를 추출하여 타이밍 에러 값을 추정하며, 이때 동기 락 여부에 따라 상기 타이밍 에러 값의 위상 제로 포싱을 제어하는 단계;
(d) 상기 동기 락 여부에 따라 상기 (c) 단계의 타이밍 에러 값을 스케일링하여 구한 SFO 값을 보상하여 샘플링 주파수를 생성하고, 상기 (a) 단계로 출력하는 단계; 및
(e) 상기 타이밍 에러 값으로부터 동기 락 여부를 검출하고 검출 결과에 따라 상기 타이밍 에러 값의 위상 제로 포싱과 스케일링을 제어하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 (e) 단계는 상기 (c) 단계에서 출력되는 타이밍 에러 값을 기 설정된 윈도우 사이즈 동안 누적하여 평균을 취하고, 그 평균 타이밍 에러 값이 기 설정된 타이밍 에러 임계값보다 작으면 추적 모드를 나타내는 락 제어 신호를 발생하고, 크면 획득 모드를 나타내는 락 제어 신호를 발생하여 상기 타이밍 에러 값의 위상 제로 포싱과 스케일링을 제어하는 것을 특징으로 한다.
상기 (d) 단계는 상기 락 제어 신호가 획득 모드를 나타내면 타이밍 에러 값을 제1 게인값으로 스케일링하고, 추적 모드를 나타내면 제2 게인값으로 스케일링하여 SFO 값으로 출력하며, 상기 제1 게인 값은 제2 게인 값보다 큰 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 2는 본 발명에 따른 클럭 동기에 관련된 DVB 수신기의 구성 블록도로서, 아날로그 프론트엔드(analog frontend) A/D 변환부(210), 병/직렬(Parallel to Serial) 변환부(220), 재샘플링부(Resampler)(230), 제1 보호구간 제거부(Guard Interval Removal)(240), FFT부(250), 제2 보호구간 제거부(260), 등화부(Frequency Domain Equalizer ; FEQ)(270), 및 샘플링 주파수 오프셋(Sampling Frequency Offset ; SFO) 보상부(280)를 포함하여 구성된다.
상기 아날로그 프론트-엔드 A/D 변환부(210)는 수신된 아날로그 신호를 프론트-엔드 처리하고, 디지털로 변환하여 병/직렬 변환부(220)에 병렬로 출력한다. 상기 병/직렬 변환부(220)는 병렬로 입력되는 디지털 신호를 직렬로 변환하여 재샘플링부(230)로 출력한다. 상기 재샘플링부(230)는 상기 SFO 보상부(280)에서 보상된 샘플링 주파수로 상기 P/S 변환부(220)의 직렬 데이터를 샘플링하여 제1 보호구간제거부(240)로 출력한다. 상기 제1 보호구간 제거부(240)는 재샘플링된 신호의 보호구간을 시간 영역에서 제거한 후 FFT부(250)로 출력한다. 상기 FFT부(250)는 상기 보호구간이 제거된 시간 영역의 신호를 FFT하여 주파수 영역의 신호로 변환한 후 SFO 보상부(280)와 제2 보호구간 제거부(260)로 출력한다.
상기 제2 보호구간 제거부(260)는 FFT된 신호의 보호구간을 주파수 영역에서 제거한 후 등화부(270)로 출력한다. 상기 등화부(270)는 주파수 영역에서 입력되는 신호의 왜곡을 보상한다.
상기 SFO 보상부(280)는 파일롯 추출부(281), 타이밍 에러 검출(TED)부(282), 락 검출부(Lock Detector)(283), 게인 제어부(284), 루프 필터(Loop Filter ; LF)(285), 그리고 NCO(Numerical Controlled Oscillator)(286)로 구성된다.
즉, 상기 SFO 보상부(280)의 파일롯 추출부(281)는 주파수 영역으로 변환된 신호에서 연속 파일롯 신호를 추출하여 TED부(282)로 출력한다. 상기 TED부(282)는 연속 파일롯 신호로부터 타이밍 에러를 검출하여 락 검출부(283)와 게인 제어부(284)로 출력한다.
상기 락 검출부(283)는 타이밍 에러 값으로부터 동기 락 여부를 추정하고 그 결과인 락 제어 신호(control signal)를 TED부(282)와 게인 제어부(284)로 출력한다.
도 3은 상기 락 검출부(283)의 일 실시예를 보인 상세 블록도로서, 기 설정 된 윈도우 사이즈 동안의 평균 타이밍 에러를 산출하는 슬라이딩 섬부(310)와 상기 평균 타이밍 에러 값을 기 설정된 타이밍 에러 임계값과 비교하여 락 제어 신호를 발생하는 락 제어 신호 발생부(320)로 구성된다.
도 4는 슬라이딩 섬부(310)의 일 실시예를 보인 상세 블록도로서, 가산기(410), 감산기(420), 제1,제2 지연기(430,440), 및 곱셈기(450)로 구성된다.
즉, 상기 TED부(282)에서 검출된 타이밍 에러 값은 가산기(410)와 제2 지연기(440)로 출력된다.
상기 가산기(410)는 TED부(282)에서 출력되는 타이밍 에러 값과 제1 지연기(430)에서 출력되는 바로 이전 타이밍 에러 값을 더하여 감산기(420)로 출력한다.
상기 제2 지연기(440)는 타이밍 에러 값이 입력되면 윈도우 사이즈만큼 지연된 이전 타이밍 에러 값(
Figure 112005013372533-pat00001
)을 상기 감산기(420)로 출력한다.
상기 감산기(420)는 상기 가산기(410)에서 출력되는 누산 값으로부터 상기 제2 지연기(440)에서 출력되는 윈도우 사이즈만큼 지연된 이전 타이밍 에러 값을 빼 상기 제1 지연기(430)와 곱셈기(450)로 출력한다.
상기 곱셈기(450)는 상기 감산기(420)의 출력을 윈도우 사이즈(window size)로 나누고 그 결과를 락 제어 신호 발생부(320)로 출력한다. 즉 상기 곱셈기(450)의 출력이 윈도우 사이즈 구간 동안의 평균 타이밍 에러 값
Figure 112005013372533-pat00002
이 된다.
이와 같이 상기 TED부(282)에서 검출된 타이밍 에러 값은 슬라이딩 섬부(310)에서 윈도우 사이즈 개수만큼 누적되어 평균화 되는데, 이를 windowing이라고 한다.
상기 락 제어 신호 발생부(320)는 윈도우 사이즈 구간 동안의 평균 타이밍 에러 값
Figure 112005013372533-pat00003
을 기 설정된 임계값과 비교하고 그 결과에 따라 락 제어 신호를 발생한다.
도 5는 상기 락 제어 신호 발생부(320)의 동작을 보인 흐름도로서, 윈도우 사이즈 구간 동안의 평균 타이밍 에러 값
Figure 112005013372533-pat00004
즉, windowing된 타이밍 에러 값
Figure 112005013372533-pat00005
이 기 설정된 타임이 에러 임계값
Figure 112005013372533-pat00006
보다 작은지를 판별한다(단계 510).
상기 단계 510에서 윈도우 사이즈 구간 동안의 평균 타이밍 에러 값
Figure 112005013372533-pat00007
이 기 설정된 타임이 에러 임계값
Figure 112005013372533-pat00008
보다 작다고 판별되면 락 제어 신호를 1로 설정하고, 작지 않다면 0으로 설정한 후 TED부(282)와 게인 제어부(284)로 출력한다(단계 520, 단계 530).
즉, 현재 주파수 추정 모드(PLL)가 획득 모드이면 상기 락 제어 신호는 0의 값을 갖고, 추적 모드이면 1의 값을 갖는다.
도 6은 상기 TED부(282)의 일 실시예를 보인 상세 블록도로서, 상기 락 제어 신호에 의해 위상 제로 포싱(phase zero forcing)이 제어된다.
도 6을 보면 상기 TED부(282)는 상관부(610), 위상 검출기(620), 위상 제로 포싱부(630), 및 SFO 추정부(640)로 구성된다.
즉, 상기 상관부(610)의 지연기(611)와 복소 콘쥬게이트 곱셈기(612)는 하나 의 zl,k 신호를 입력받는다. 상기 zl,k 신호는 l번째 OFDM 심볼에서 k번째 부반송파를 의미하는 것으로, 2k 모드를 예로 들면, l번째 OFDM 심볼에서 0, 48, 53, … 중 하나의 연속 파일롯을 의미하는 것이다.
상기 복소 콘쥬게이트 곱셈기(612)는 입력되는 zl,k 신호와 지연기(611)에서 지연된 zl-1,k 신호와의 콘쥬게이트(conjugate) 곱을 수행하여 위상 정보 xl,k를 얻고 이를 위상 검출기(620)로 출력한다. 즉, 상기 상관부(610)는 연속된 두 개의 OFDM 심볼의 연속 파일롯을 temporal correlation하여 위상 정보 xl,k를 출력한다.
상기 위상 검출기(620)는 상기 위상 정보 xl,k를 하기의 수학식 1에 적용하여 아크 탄젠트(arc tan) 값을 구함에 의해 2k 모드인 경우에는 총 45개의 위상 데이터를, 8k 모드인 경우에는 총 177개의 위상 데이터
Figure 112005013372533-pat00009
를 얻는다.
Figure 112005013372533-pat00010
상기 위상 검출기(620)에서 구한 위상 데이터
Figure 112005013372533-pat00011
는 위상 제로 포싱부(630)로 출력된다.
이때 현재 주파수 추정 모드 즉, PLL이 추적 모드에서 동작하는 경우 상기 위상 데이터
Figure 112005013372533-pat00012
는 0 rad에 가까운 값을 갖는다. 그러나 SFN과 같이 딥 페이딩(deep fading)을 겪는 채널에서는 PLL이 추적 모드에서 동작할 경우 상기 위상 데이터
Figure 112005013372533-pat00013
는 오버슈트하는 경우가 발생한다.
그리고 딥 페이딩(deep fading)에 의한 불규칙한 오버슈트(overshoot) 발생시 SFO 값이 정확하게 추정되지 않을 수 있다. 이러한 불규칙적인 오버슈트는 샘플링 주파수의 포착 모드(acquisition mode)에서는 큰 영향을 주지 않지만, 추적 모드(tracking mode)에서는 큰 영향을 주게 된다.
따라서 고스트 채널로 인한 위상의 오버슈트를 미리 차단하기 위해 위상 제로 포싱부(630)에서 락 제어 신호에 따라 제로 포싱(zero forcing)을 수행한다.
도 7은 상기 위상 제로 포싱부(630)의 동작 과정을 보인 흐름도로서, 먼저 락 제어 신호가 1인지를 확인한다(단계 710).
상기 락 제어 신호가 1인 경우는 현재의 주파수 추정 모드(PLL)가 추적 모드인 것을 의미하므로 위상 검출기(620)에서 검출된 위상 데이터
Figure 112005013372533-pat00014
는 0에 가깝다는 것을 알 수 있다.
따라서 상기 단계 710에서 락 제어 신호가 1이라고 판별되면 단계 730로 진행하여 상기 위상 데이터
Figure 112005013372533-pat00015
가 위상 임계값
Figure 112005013372533-pat00016
보다 큰지를 확인한다.
상기 단계 730에서 위상 데이터
Figure 112005013372533-pat00017
가 위상 임계값
Figure 112005013372533-pat00018
보다 크다고 판별되면 위상 데이터
Figure 112005013372533-pat00019
는 채널의 딥 페이딩으로 인해 오버슈트된 값이므로 상기 위상 데이터
Figure 112005013372533-pat00020
를 강제로 0으로 만들어 SFO 추정부(640)로 출력한다(단계 740). 즉 위상 데이터
Figure 112005013372533-pat00021
를 강제로 0으로 설정하는 것을 위상의 제로-포싱(zero-forcing)이라 한다.
그리고 상기 단계 730에서 위상 데이터
Figure 112005013372533-pat00022
가 위상 임계값
Figure 112005013372533-pat00023
보다 크지 않다고 판별되면 단계 750으로 진행하여 상기 위상 데이터
Figure 112005013372533-pat00024
를 그대로 SFO 추정부(640)로 출력한다.
한편 상기 단계 710에서 락 제어 신호가 0이라고 판별되면 주파수 추정 모드가 획득 모드 상태이므로 위상 검출기(620)에서 출력된 위상 데이터
Figure 112005013372533-pat00025
는 연속 파일롯 인덱스에 따라 선형적 특성을 갖는다. 그러므로 위상 제로 포싱 알고리즘이 동작하지 않는다. 즉, 락 제어 신호가 0이면 위상 데이터
Figure 112005013372533-pat00026
를 그대로 SFO 추정부(640)로 출력한다.
상기 SFO 추정부(640)는 위상 제로 포싱부(630)를 거쳐 입력되는 위상 데이터
Figure 112005013372533-pat00027
간 기울기를 구하고 그 평균을 구함으로써 SFO 값 즉, 타이밍 에러 값
Figure 112005013372533-pat00028
을 추정한다.
즉 상기 위상 제로 포싱부(630)에서 출력되는 위상 데이터들을 이용하여 하기의 수학식 2와 같이 타이밍 에러 값
Figure 112005013372533-pat00029
를 구한다(단계 803).
Figure 112005013372533-pat00030
상기 수학식 2에서
Figure 112007008172177-pat00031
는 상관부(610)의 출력이 위상 검출기(620)를 통과하였을 때의 위상 데이터이고,
Figure 112007008172177-pat00032
는 △만큼 떨어진 연속 파일롯의 위상차이며,
Figure 112007008172177-pat00033
는 부반송파 인덱스이다. 그리고 상기 Ng는 하나의 OFDM 심볼 내 보호 구간의 샘플 개수를 나타내고, N은 유효 데이타 구간의 샘플 수를 나타낸다.
상기 수학식 2에서 CP의 위상차
Figure 112007008172177-pat00053
는 l번째 OFDM 심볼에서 k번째 연속 파일롯의 위상 데이터(
Figure 112007008172177-pat00054
)와 l번째 OFDM 심볼에서 k-△번째 연속 파일롯의 위상 데이터(
Figure 112007008172177-pat00055
)와의 차임을 알 수 있다. 그러므로 상기 △는 연속 파일롯의 인덱스에 해당하며, 상기 △의 값에 따라 연속 파일롯의 위상차 계산에 이용되는 연속 파일롯 간의 거리가 결정된다.
즉, SFO 추정부(640)의 위상차 출력부(641)에서는 연속 파일롯의 인덱스인 △만큼 떨어진 연속 파일롯의 위상차
Figure 112007008172177-pat00034
를 곱셈기(642)로 출력한다. 상기 곱셈기(642)는 상기 위상차
Figure 112007008172177-pat00035
를 곱셈기 테이블(643)에서 출력되는 해당 부반송파 인덱스
Figure 112007008172177-pat00036
로 나누어 위상 증가율을 구한 후 섬부(644)로 출력한다. 상기 섬부(644)는 이 위상 증가율을 1 OFDM 심볼 동안 누적한 후 평균을 취하여 타이밍 에러 값
Figure 112007008172177-pat00037
으로 출력한다.
이때 2k 모드에서는 1 OFDM 심볼 구간 동안 22개, 4K 모드인 경우에는 44개, 8K 모드인 경우에는 88개의 위상 증가율이 존재한다. 예를 들어, 2K 모드인 경우에는 1 OFDM 심볼 구간 동안 누적된 위상 증가율을 22로 나누어 평균을 구한다.
그리고 상기 타이밍 에러 값
Figure 112005013372533-pat00038
은 SFO 값과 같은 의미로 사용된다.
그리고 상기된 과정으로 TED부(282)에서 검출한 타이밍 에러 값
Figure 112005013372533-pat00039
은 락 검출부(283)와 게인 제어부(284)로 출력되고, 상기 락 검출부(283)에서 생성된 락 제어 신호는 상기 TED부(282)와 게인 제어부(284)로 출력된다.
도 8은 상기 게인 제어부(284)의 동작 과정을 보인 흐름도로서, 락 제어 신호에 따라 상기 타이밍 에러 값에 곱해주는 게인을 다르게 하여 상기 타이밍 에러 값을 스케일링한다.
이를 위해 먼저, 단계 810에서 락 제어 신호가 1인지를 확인한다. 단계 810에서 락 제어 신호가 1이라고 판별되면 즉, 추적 모드로 판별되면 게인 값으로 G2를 할당한다(G=G2, 단계 820). 그리고 상기 락 제어 신호가 0이라고 판별되면 즉, 획득 모드로 판별되면 게인(G) 값으로 G1을 할당한다(G=G1, 단계 830). 그리고 나서, 상기 게인 값 G으로 타이밍 에러 값
Figure 112005013372533-pat00040
을 스케일링한다(
Figure 112005013372533-pat00041
, 단계 840).
즉, 상기 게인 제어부(284)는 획득 모드인 경우 타이밍 에러 값을 G1으로 스케일링하고, 추적 모드인 경우 타이밍 에러 값을 G2로 스케일링한다.
이때 G1은 G2보다 크며 시스템 환경에 따라 적절한 값으로 설정해야 한다.
상기 게인 제어부(284)에서 스케일링된 타이밍 에러 값
Figure 112005013372533-pat00042
은 SFO 값이 되며, 루프 필터(285)로 입력된다.
상기 루프 필터(285)는 입력된 SFO 값으로부터 고주파 성분을 제거하여 일정한 SFO 값을 NCO(286)로 출력한다. 상기 NCO(286)는 루프 필터(285)에서 출력되는 SFO를 보정한 샘플링 주파수를 생성하여 재샘플링부(230)로 출력한다.
이상에서와 같이 본 발명은 PLL의 추적 모드를 검출하여 TED부(282)의 위상 제로 포싱부(630)를 제어하며, 동시에 루프 필터(285)로 입력되는 타이밍 에러 값을 스케일링하여 추적 모드가 안정적으로 동작할 수 있도록 한다.
본 발명은 상기된 DVB-H 수신기뿐만 아니라 DVB-T 수신기에도 적용 가능하 다.
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 디지털 방송 수신기의 동기 장치 및 그 방법은 획득 모드에서 추정한 SFO 값을 추적 모드에서 지속적으로 유지하는데 필요한 락 제어 신호를 생성함으로써, 다음과 같은 효과를 갖는다.
첫째, 샘플링 주파수의 획득 모드에서 추적 모드로의 전환시 전환 시점을 정확하게 지정할 수 있다.
둘째, 샘플링 주파수의 추적 모드 동작시 추정된 SFO 값이 안정된 값을 가질 수 있도록 한다.
셋째, 샘플링 주파수의 추적 모드에서 락 제어 신호를 타이밍 에러 검출 블록에 제공하여 고스트로 인한 위상의 오버 슈트를 제로 포싱함으로써, 추적 모드에서 정확한 SFO를 추정하는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

  1. 버스트 단위로 수신된 OFDM 심볼을 디지털화하여 샘플링 주파수 오프셋(SFO)을 추정한 후 샘플링 주파수를 복구하는 디지털 방송 수신기의 동기 장치에 있어서,
    상기 SFO 값을 보상한 샘플링 주파수를 입력받아 상기 디지털화된 신호를 재샘플링하는 재샘플링부;
    상기 재샘플링된 신호로부터 보호구간을 제거하고 주파수 영역으로 변환하여 출력하는 주파수 영역 변환부; 및
    상기 주파수 영역의 신호로부터 SFO 값을 추정할 때 동기 락 여부에 따라 상기 SFO 값의 위상 제로 포싱 및 스케일링을 제어하여 추정한 후, 추정된 SFO 값을 보상한 샘플링 주파수를 생성하여 상기 재샘플링부로 출력하는 SFO 보상부를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  2. 제 1 항에 있어서, 상기 SFO 보상부는
    상기 주파수 영역의 OFDM 심볼에서 연속 파일롯 정보를 추출하는 파일롯 추출부와,
    상기 추출된 연속 파일롯 정보로부터 타이밍 에러 값을 추정하며, 이때 동기 락 여부에 따라 상기 타이밍 에러 값의 위상 제로 포싱을 제어하는 타이밍 에러 검출부와,
    상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 값을 기 설정된 윈도우 사이즈 동안 누적하여 평균을 취하고, 그 평균 타이밍 에러 값에 따라 동기 락 여부를 나타내는 락 제어 신호를 발생하는 락 검출부와,
    상기 락 검출부의 락 제어 신호에 따라 상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 값을 스케일링하여 SFO 값으로 출력하는 게인 제어부와,
    상기 게인 제어부에서 출력되는 SFO 값이 보상된 샘플링 주파수를 생성하여 상기 재샘플링부로 출력하는 주파수 생성부로 구성되는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  3. 제 2 항에 있어서, 상기 타이밍 에러 검출부는
    상기 파일롯 추출부에서 추출된 연속 파일롯과 이전 연속 파일롯과의 상관값을 구하여 출력하는 상관부와,
    상기 상관값의 아크 탄젠트를 연산하여 위상 데이터를 추정하는 위상 검출부와,
    상기 위상 검출부의 위상 데이터를 입력받고, 상기 락 검출부에서 출력되는 락 제어 신호가 추적 모드를 나타내면 상기 위상 데이터의 오버슈트를 제로 포싱하는 위상 제로 포싱부와,
    상기 위상 제로 포싱부를 통해 출력되는 위상 데이터로부터 타이밍 에러 값을 추정하여 상기 락 검출부와 게인 제어부로 출력하는 SFO 추정부를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  4. 제 3 항에 있어서, 상기 SFO 추정부는
    연속 파일롯의 인덱스 △만큼 떨어진 두 연속 파일롯의 위상차
    Figure 112007008172177-pat00043
    를 부반송파 인덱스
    Figure 112007008172177-pat00044
    로 나누어 위상 증가율을 구하고, 이 위상 증가율을 1 OFDM 심볼 동안 누적한 후 평균을 취하여 타이밍 에러 값을 추정하는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  5. 제 2 항에 있어서, 상기 락 검출부는
    상기 타이밍 에러 검출부에서 검출된 타이밍 에러 값을 기 설정된 윈도우 사이즈 구간 동안 누산하고 그 평균값을 산출하여 출력하는 슬라이딩 섬부와,
    상기 평균 타이밍 에러 값이 기 설정된 타이밍 에러 임계값보다 작으면 추적 모드를 나타내는 락 제어 신호를, 크면 획득 모드를 나타내는 락 제어 신호를 발생하는 락 제어 신호 발생부로 구성되는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  6. 제 5 항에 있어서, 상기 슬라이딩 섬부는
    상기 타이밍 에러 검출부에서 출력되는 타이밍 에러 값과 바로 이전 타이밍 에러 값을 누산하여 출력하는 가산기와,
    상기 타이밍 에러 검출부에서 타이밍 에러 값을 입력받고, 기 설정된 윈도우 사이즈만큼 지연된 이전 타이밍 에러 값을 출력하는 지연기와,
    상기 가산기에서 출력되는 누산 값으로부터 상기 지연기에서 출력되는 이전 타이밍 에러 값을 빼는 감산기와,
    상기 감산기의 출력을 1 클럭 지연시켜 상기 가산기에 바로 이전 타이밍 에러 값으로 출력하는 지연기와,
    상기 감산기의 출력을 기 설정된 윈도우 사이즈로 나누어 윈도우 사이즈 구간 동안의 평균 타이밍 에러 값을 출력하는 평균부로 구성되는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  7. 제 2 항에 있어서, 상기 게인 제어부는
    상기 락 검출부에서 출력되는 락 제어 신호가 획득 모드를 나타내면 타이밍 에러 값을 제1 게인값으로 스케일링하고, 추적 모드를 나타내면 제2 게인값으로 스케일링하여 SFO 값으로 출력하며, 상기 제1 게인 값은 제2 게인 값보다 큰 것을 특징으로 하는 디지털 방송 수신기에서의 동기 장치.
  8. 버스트 단위로 수신된 OFDM 심볼을 디지털화하여 샘플링 주파수 오프셋(SFO)을 추정한 후 샘플링 주파수를 복구하는 디지털 방송 수신기의 동기 방법에 있어서,
    (a) 상기 SFO 값을 보상한 샘플링 주파수를 입력받아 상기 디지털화된 신호를 재샘플링하는 단계;
    (b) 상기 재샘플링된 신호로부터 보호구간을 제거하고 주파수 영역으로 변환하여 출력하는 단계;
    (c) 상기 주파수 영역의 신호로부터 연속 파일롯 신호를 추출하여 타이밍 에러 값을 추정하며, 이때 동기 락 여부에 따라 상기 타이밍 에러 값의 위상 제로 포싱을 제어하는 단계;
    (d) 상기 동기 락 여부에 따라 상기 (c) 단계의 타이밍 에러 값을 스케일링하여 구한 SFO 값을 보상하여 샘플링 주파수를 생성하고, 상기 (a) 단계로 출력하는 단계; 및
    (e) 상기 타이밍 에러 값으로부터 동기 락 여부를 검출하고 검출 결과에 따라 상기 타이밍 에러 값의 위상 제로 포싱과 스케일링을 제어하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 방법.
  9. 제 8 항에 있어서, 상기 (e) 단계는
    상기 (c) 단계에서 출력되는 타이밍 에러 값을 기 설정된 윈도우 사이즈 동안 누적하여 평균을 취하고, 그 평균 타이밍 에러 값이 기 설정된 타이밍 에러 임계값보다 작으면 추적 모드를 나타내는 락 제어 신호를 발생하고, 크면 획득 모드를 나타내는 락 제어 신호를 발생하여 상기 타이밍 에러 값의 위상 제로 포싱과 스케일링을 제어하는 것을 특징으로 하는 디지털 방송 수신기에서의 동기 방법.
  10. 제 9 항에 있어서, 상기 (d) 단계는
    상기 락 제어 신호가 획득 모드를 나타내면 타이밍 에러 값을 제1 게인값으 로 스케일링하고, 추적 모드를 나타내면 제2 게인값으로 스케일링하여 SFO 값으로 출력하며, 상기 제1 게인 값은 제2 게인 값보다 큰 것을 특징으로 하는 디지털 방송 수신기에서의 동기 방법.
KR1020050021127A 2005-03-14 2005-03-14 디지털 방송 수신기의 동기 장치 및 그 방법 KR100720582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050021127A KR100720582B1 (ko) 2005-03-14 2005-03-14 디지털 방송 수신기의 동기 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021127A KR100720582B1 (ko) 2005-03-14 2005-03-14 디지털 방송 수신기의 동기 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060099725A KR20060099725A (ko) 2006-09-20
KR100720582B1 true KR100720582B1 (ko) 2007-05-22

Family

ID=37630835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021127A KR100720582B1 (ko) 2005-03-14 2005-03-14 디지털 방송 수신기의 동기 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100720582B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662418B1 (ko) * 2005-08-26 2007-01-02 엘지전자 주식회사 Ｏｆｄｍ 변조신호 수신장치
KR101240895B1 (ko) * 2011-10-31 2013-03-11 전자부품연구원 일 대 ｎ 무선 데이터 통신 시스템의 패킷 동기화 장치
US10079660B2 (en) * 2017-01-25 2018-09-18 Samsung Electroncis Co., Ltd. System and method of tracking and compensating for frequency and timing offsets of modulated signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062371A (ko) * 1999-12-22 2002-07-25 톰슨 라이센싱 에스.에이. 직교 주파수 분할 멀티플렉싱 시스템에서의 샘플링 주파수오프셋의 정정
KR20050049141A (ko) * 2003-11-21 2005-05-25 한국전자통신연구원 직교 주파수 분할 다중화 시스템을 위한 샘플링 오차 보상장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062371A (ko) * 1999-12-22 2002-07-25 톰슨 라이센싱 에스.에이. 직교 주파수 분할 멀티플렉싱 시스템에서의 샘플링 주파수오프셋의 정정
KR20050049141A (ko) * 2003-11-21 2005-05-25 한국전자통신연구원 직교 주파수 분할 다중화 시스템을 위한 샘플링 오차 보상장치 및 방법

Also Published As

Publication number Publication date
KR20060099725A (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
US6205188B1 (en) Demodulating digital video broadcast signals
US6839388B2 (en) System and method for providing frequency domain synchronization for single carrier signals
EP0896457B1 (en) Symbol synchronization for MCM signals with guard interval
GB2376855A (en) Determining symbol synchronisation in an OFDM receiver in response to one of two impulse response estimates
JP2004153831A (ja) 受信装置
AU2005244581B2 (en) Apparatus for synchronization acquisition in digital receiver and method thereof
US7573953B2 (en) Method and apparatus for estimating SFO in digital receiver, and method and apparatus for compensating for sampling frequency using the estimated SFO in the digital receiver
EP2566123B1 (en) Compensating devices and methods for detecting and compensating for sampling clock offset
KR100553542B1 (ko) 주파수의 선택적 시변 채널 환경에서 강건한시간동기복원이 가능한 시간동기복원장치 및 그의시간동기 복원방법
KR100720582B1 (ko) 디지털 방송 수신기의 동기 장치 및 그 방법
KR19990070866A (ko) 디지털 방송 수신기의 자동주파수 제어방법
KR101339424B1 (ko) 샘플링 주파수 오프셋 추정 방법, 샘플링 주파수 오프셋추정 장치 및 그 장치를 구비하는 샘플링 타이밍 복원 루프
GB2353681A (en) OFDM symbol synchronisation
KR20060016623A (ko) 디지털 수신기의 ｓｆｏ 추정 방법 및 장치
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
KR100613602B1 (ko) Ｖｓｂ 수신기에 적용되는 심벌 타이밍 복원 장치 및 그방법
EP1387544B1 (en) Synchronisation in multicarrier receivers
KR20040106847A (ko) 다중 반송파 수신 시스템 및 그의 신호 처리 방법
KR100710359B1 (ko) 디지털 방송 수신기에서의 반송파 복구 장치 및 그 방법
KR100750105B1 (ko) 지터의 영향을 받지 않는 심볼 타이밍 옵셋을 추정하는ｏｆｄｍ 수신 시스템 및 그 방법
JP2005102121A (ja) 受信装置
KR100584475B1 (ko) 디지털 텔레비젼 타이밍 옵셋 보상 알고리즘
KR101130659B1 (ko) Ｏｆｄｍ 신호 동기화 장치 및 방법
GB2390517A (en) OFDM receivers
KR100595235B1 (ko) 이동형 방송 수신기의 주파수 동기 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee