MXPA05001192A

MXPA05001192A - Arquitectura de memoria intermedia centralizada para un receptor de multiplexion de division por frecuencia ortogonal (ofdm).

Info

Publication number: MXPA05001192A
Application number: MXPA05001192A
Authority: MX
Inventors: Louis Robert Litwin Jr
Original assignee: Thomson Licensing Sa
Priority date: 2002-07-31
Filing date: 2002-07-31
Publication date: 2005-05-16
Also published as: US7697410B2; JP2005535223A; EP1525688A1; KR20050019938A; AU2002322795A1; EP1525688A4; WO2004013999A1; BR0215819A; CN100583700C; KR100938929B1; US20050201267A1; CN1640030A

Abstract

Las modalidades descritas se refieren a una arquitectura de memoria intermedia centralizada (60) para un receptor de Multiplexion de Division por Frecuencia Ortogonal (OFDM). En esta arquitectura, una memoria intermedia central (68) se comparte por los modulos o bloques funcionales principales (70-90) del receptor OFDM. Una maquina fija (62) permite el acceso a la memoria intermedia (68) por los bloques funcionales (70-90) para mantener la coherencia de la memoria intermedia.

Description

ARQUITECTU RA DE MEMORIA I NTERMEDIA CENTRALIZADA PARA U N RECEPTOR DE M U LTI PLEXIÓN DE DIVISIÓN POR FREC U E NCIA ORTOGONAL (OFDM) CAM PO DE LA I NVENCIÓN La presente invención se refiere a una arq u itectura mejorada para receptores de ultiplexión de División por Frecuencia Ortogonal (OFD M).

ANTEC EDENTES DE LA INVENCIÓN Esta sección se propone para introd ucir al lector a varios aspectos de la materia que pueden relacionarse con diversos aspectos de la presente invención que se describen y/o reivindican abajo. Esta d iscusión se cree q ue es útil para proporcionar al lector información antecedente para facilitar un mejor entendimiento de los diversos aspectos de la presente invención . De acuerdo con lo anterior, debe entenderse que estas declaraciones son para leerse en esta vista , y no como admisiones de la técnica anterior. Una LAN inalámbrica (WLAN) es un sistema de comunicaciones de datos flexible, implementado como una alternativa o extensión a una LAN alámbrica dentro de un edificio o campus. Utilizando ondas electromagénicas, WLANs transmiten y reciben datos en el aire , m inimizando la necesidad de conexiones alámbricas. De esta manera , WLANs combinan datos de manera conectiva con la movilidad del usuario, y, a través de configuración simplificada , permiten LANs movibles. Algunas industrias que se han beneficiado de las ganancias de productividad de utilizar terminales portátiles (por ejemplo, computadoras notebook) para transmitir y recibir información en tiempo real son, red local digital, industrias de cuidado de la salud, venta al menudeo, fabricación y almacenaje. Los fabricantes de WLANs tienen un rango de tecnologías de transmisión para elegir cuando diseñar una WLAN. Algunas tecnologías ejemplificativas son sistemas multiportadores, sistemas de espectro difundido, sistemas de banda estrecha, y sistemas infrarrojos. Aunque cada sistema tiene sus propios beneficios y perjuicios, un tipo particular de sistema de transmisión multiportador, multiplexión de división por frecuencia ortogonal (OFDM), ha probado ser excepcionalmente útil para comunicaciones WLAN. OFDM es una técnica robusta para transmitir eficazmente datos en un canal. La técnica utiliza una pluralidad de frecuencias sub-portadoras (sub-portadoras) dentro de un ancho de banda de canal para transmitir datos. Estas sub-portadoras se instalan para eficiencia de ancho de banda óptima en comparación con multiplexión de división por frecuencia (FDM) convencional que puede desperdiciar porciones del ancho de banda de canal para separar y aislar los espectros de frecuencia sub-portadora y evitar asi interferencia interportadora (ICI). En contraste, aunque los espectros de frecuencia de sub-portadoras OFDM se cubren significativamente dentro del ancho de banda de canal OFDM, OFDM sin embargo permite la resolución y recuperación de la información que se ha modulado sobre cada sub- portadora . La transmisión de datos a través de un canal a través de señales OF DM tam bién proporciona varias otras ventajas sobre más técnicas de transmisión convencionales . Alg unas de estas ventajas son una tolerancia a difusión de retraso de multitrayectoria y atenuación selectiva de frecuencia , uso de espectro eficiente, ecua lización de sub-cana l simplificada , y buenas propiedades de interferencia. El procesamiento de señales OFDM requiere la manipulación de cantidades muy grandes de datos. Muchos bloques funcionales en receptores OFDM típicos requieren el uso de memorias intermedias de datos, que son u bicaciones de memoria que almacenan datos para procesamiento subsiguiente. U n bloque funciona l ejemplificativo q ue uti liza una memoria intermedia en procesam iento de señal OFDM es el módulo de Transformación Fourier Rápida (FFT) de un receptor OFDM típico. El módulo FFT puede necesitar una memoria intermedia para almacenar datos entrantes así como tam bién una u bicación de a lmacenamiento tem poral m ientras que las unidades computacionales básicas de FFT (conocidas como ma riposas) computarizan las diversas etapas. Otro bloq ue funcional ejemplificativo q ue utiliza una memoria intermedia en procesam iento de señal OFDM es el módulo ecualizador de un receptor OFDM típico. E l módu lo ecualizador puede necesitar una me moria intermed ia para almacenar los datos d urante el proceso de adaptación y filtración .

Los bloques funcionales o módulos de receptores OFDM se conectan típicamente en serie de manera que la salida de un bloque funcional va hacia una memoria intermedia asociada con el siguiente bloque funcional. Esta instalación toma espacio e incrementa la sobrecarga de procesamiento asociada con señales OFDM de procesamiento. Una arquitectura de memoria intermedia que evita estos inconvenientes sería deseable.

BREVE DESCRIPCIÓN DE LA INVENCIÓN Las modalidades descritas se refieren a una arquitectura de memoria intermedia centralizada para un receptor de Multiplexión de División por Frecuencia Ortogonal (OFDM). En esta arquitectura, una memoria intermedia central se comparte por los bloques funcionales principales o módulos del receptor. Una máquina fija permite acceso a la memoria intermedia por los bloques funcionales para mantener la coherencia de la memoria intermedia.

BREVE DESCRIPCIÓN DE LOS DIBUJOS En los dibujos: La figura 1 es un diagrama de bloques de un receptor OFDM ejemplificativo; La figura 2 es un diagrama que ilustra la colocación de una secuencia de entrenamiento, datos de usuario, y señales piloto dentro de una estructura de símbolo OFDM; y La figura 3 es un diagrama de bloques que muestra una arq uitectura de memoria intermedia central izada para un receptor OFDM de acuerdo a la presente invención .

DESC RI PCIÓN DETALLADA DE LA MODALI DAD PREF ERI DA Las características y ventajas de la presente invención serán más aparentes a partir de la sig uiente descripción , dada a manera de ejemplo. Refiriéndose a la figura 1 , el primer elemento de un receptor OFDM típico 10 es un receptor RF 12. Muchas variaciones del receptor RF 1 2 existen y se conocen bien en la materia , pero típicamente, el receptor RF 12 incluye una antena 14, un amplificador de bajo ruido (LNA) 16, un filtro de paso de banda RF 1 8 , u n circuito de control de ganancia automático (AGC) 20, un mezclador RF 22 , un oscilador local de frecuencia portadora RF 24, y un filtro de paso de banda I F 26. A través de la antena 14, el receptor RF 12 se acopla en el portador modu lador por OFDM después de que pasa a través del canal. Después, al mezclarlo con un portador receptor de frecuencia fcr generado por el oscilador local RF 24 , el receptor RF 12 subconvierte el portador mod ulado por OFD M RF para obtener una señal I F OFDM recibida . La d iferencia de frecuencia entre el portador receptor y el portador transmisor contribuye al desplazamiento de frecuencia portadora, delta fc. Esta señal I F OFDM recibida se acopla a un mezclador 28 y un mezclador 30 para mezclarse con una señal I F en fase y una seña l I F (cuadratura) desplazada en fase 90° , respectivamente , para producir señales OFDM de cuadratura y en fase, respectivamente. La se ñal I F en fase q ue se al imenta en el mezclador 28 se produce por un oscilador local I F 32. La señal I F desplazada en fase 90° q ue se al i menta en el mezclador 30 se deriva de la señal I F en fase del oscilador local I F 32 a l pasar la señal I F en fase a través de un desplazador en fase 90° 34 a ntes de proporcionarla al mezclador 30.

Las señales OFDM de cuadratura y en fase pasan entonces hacia convertidores de a nálogo a digital (ADCs) 36 y 38, respectivamente , donde se digitalizan en una velocidad de muestreo fck r como se determina por un circuito de reloj 40. Los ADCs 36 y 38 producen muestras dig itales que forman una señal OFDM de tiempo d iscreto de cuadratura y en fase, respectivamente. La diferencia entre las velocidades de muestreo del receptor y aq uel la del transmisor es el desplazamiento de velocidad de muestreo, delta f Las señales OFDM de tiempo discreto de cuadratura y en fase sin filtrar de los ADCs 36 y 38 pasan entonces a través de los filtros de paso bajo dig itales 42 y 44, respectivamente. La salida de los filtros d igitales de paso bajo 42 y 44 son muestras de cuadratura y en fase filtradas, respectivamente, de la señal OFDM recibida. En esta manera , la señal OFDM recibida se convierte en m uestras en fase (q¡) y cuadratura (p¡) q ue representan los componentes de valor real e imaginario, respectivamente, de la señal OFDM de valor complejo, r¡ = q¡ + jp¡. Estas muestras en fase y cuad ratura (valor real y valor imag inario) de la señal OFDM recibida se suministran entonces a la memoria intermedia 46 antes de suministrarse a un módulo de Transformación Fourier Rápida (FFT) 48. Observe q ue en algunas implementaciones convencionales del receptor 1 0, la conversión de análogo a digital se hace antes del proceso de mezclado I F. En tal implementación , el proceso de mezclado incluye el uso de mezcladores digitales y un sintetizador de frecuencia d igital . También observe que en muchas im plementaciones convencionales del receptor 1 0, la conversión de digital a análogo se realiza después de la filtración . FFT 48 realiza la Transformación Fourier Rápida (FFT) de la señal OFDM recibida para recuperar las secuencias de sub-s ím bolos de dominio de frecuencia que se utilizan para modular las sub-portadoras durante cada intervalo de símbolo OFDM . FFT 48 suministra entonces estas secuencias de sub-sim bolos a una memoria intermedia 50, que conserva las secuencias de sub-símbolos hasta que puedan procesarse por un ecualizador 52. Los datos de sub-sim bolos ecualizados se sum inistran entonces a una memoria intermedia 54. La memoria intermed ia 54 conserva los datos de sub-s ímbolo ecualizados hasta que puedan procesarse por el decodificador 56. El decodificador 56 recupera los bits de datos transmitidos de las secuencias de sub-símbolos de dominio de frecuencia que se suministra a él del FFT 48. Esta recuperación se real iza al decod ificar los sub-símbolos de domi nio de frecuencia para obtener una corriente de bits de datos que idealmente se acoplarían con la corriente de bits de datos q ue se alimentan en el transmisor OFDM . Este proceso de decodificación puede inclu ir decodificación Viterbi suave y/o decod ificación Reed-Solomon , por ejemplo, para recuperar los datos del bloq ue y/o sub-sím bolos convolucionalmente cod ificados. El diseño del receptor 10 se hace más serial por la inclusión de memorias intermedias independientes 46, 50 y 54 en frente de F FT 48, el ecualizador 52 y el decod ificador 56. Las memorias intermedias independientes 46, 50 y 54 toman espacio ad icional en los componentes de circuito integrado q ue forman FFT 48, el ecualizador 52 y el decod ificador 56. Adicionalmente, las memorias intermedias independientes 46, 50 y 54 incrementan de manera indeseable la sobrecarga computacional del receptor OFDM 1 0. Regresando a la figura 2 , un cuadro de s ímbolo OFDM ejemplificativo 50 de la presente invención se muestra. El cuadro de símbolo 52 incluye un s ím bolo o secuencia de entrenamiento 52 que contiene valores de transmisión conocidos para cada sub-portadora en el s ímbolo OFDM , y un número predeterminado de un prefijo cíclico 54 y pares de datos de usuario 56. Por ejem plo, los estándares de LAN inalámbrica ETSI-BRAN H IPERLAN/2 (Europa) e I E EE 802.1 1 a (EUA), incorporados en la presente para referencia, asignan 64 valores conocidos o subs ím bolos (es decir, 52 valores no cero y 12 valores cero) a s ím bolos de entrena miento seleccionados de una secuencia de entrenamiento (por ejemplo, "símbolo de entrenamiento C" del estándar ETSI propuesto y "símbolo de entrenamiento OFDM largo" del estándar IEEE propuesto. Los datos de usuario 56 tienen un número predeterminado de pilotos 58, también conteniendo valores de transmisión conocidos, incluidos en sub-portadoras predeterminadas. Por ejemplo, los estándares ETSI e IEEE propuestos tienen cuatro pilotos ubicados en recipientes o sub-portadoras +7 y +21. Aunque la presente invención se describe como operando en un receptor que se conforma a los estándares de LAN inalámbrica ETSI-BRAN HIPERLAN/2 (Europa) e IEEE 802.11a (EUA) propuestos, se considera dentro de la experiencia del experto en la materia implementar las enseñanzas de la presente invención en otros sistemas OFDM. La figura 3 es un diagrama de bloques que muestra un receptor 60 que emplea una arquitectura de memoria intermedia compartida de acuerdo a la presente invención. En lugar de utilizar un planteamiento de colocación en memoria intermedia en serie del receptor OFDM 10 (figura 1), la arquitectura del receptor mostrado en la figura 3 emplea una memoria intermedia central que se comparte por los bloques receptores principales. El uso de una memoria intermedia central puede requerir una velocidad de reloj del sistema que es más rápida que la velocidad de datos. El receptor 60 incluye un módulo controlador del receptor 62, que se conecta operativamente a todos los bloques funcionales relevantes o módulos en el receptor 60. La operación del controlador del receptor 62 se trata en mayor detalle abajo. Para propósitos de simplificar la ilustración de la figura 3, las conexiones entre el mód ulo controlador del receptor 62 y los otros módulos no se m uestra . Una señal OFD recibida 64 se sumi nistra primero a un módulo desrotator 66 , q ue se utiliza para traer la señal a banda base (idealmente) o a una banda base cerca de la frecuencia (en práctica) . Los datos de la señal OFDM desrotada se su min istran entonces a una memoria intermed ia central 68 q ue es accesible por los bloques funcionales circundantes o módu los del receptor 60. El mód ulo desrotator 66 se conecta operativamente para recibir la entrada de un mód ulo de sincronización de cuadro y estimación de portador g rueso 70, u n módulo de estimación de portador fino 72 y un módulo de rastreo de portador piloto 74. El módulo de sincronización de cuadro y estimación de portador g rueso 70 se conecta operativamente para intercambiar datos con la memoria intermed ia central 68. Ad icionalmente, el módu lo de sincronización de cuadro y estimación de portador grueso 70 se acopla operativamente para proporcionar la entrada al módulo de estimación de portador fino 72. El módulo de sincronización de cuadro y estimación de portador g rueso 70 se basa por autocorrelación y puede, de acuerdo con lo anterior, req uerir una memoria intermedia de retraso. El módulo de estimación de portador fino 72 se conecta operativamente para i ntercambiar datos con la memoria i ntermed ia central 68. El módulo de estimación de portador fino 72 se conecta operativamente para recibir la entrada del el módulo de sincronización de cuadro y estimación de portador grueso 70. Adicionalmente, el módulo de estimación de portador fino se adapta para intercambiar datos con un módulo de rastreo de portador piloto 74 y u na máquina de ada ptación 76 de cuadrados promedio m ínimos (L S) . El módulo de estimación de portador fino 72 se basa por autocorrelación y puede, de acuerdo con lo anterior, requerir una memoria intermedia de retraso. El mód ulo de rastreo de portador piloto 74 se conecta operativamente para proporcionar la entrada al módulo desrotator 66 y recibir la entrada de un módulo ecualizador 78. Adiciona lmente, el módulo de rastreo de portador piloto 74 se conecta operativamente para intercambiar datos con el módulo de estimación de portador fino 72. E l módulo de rastreo de portador piloto 74 puede reutil izarse por el módulo de estimación de portador fino 72 para extraer la fase de la señal de salida del módulo ecualizador 78. La máquina de adaptación LMS 76 se conecta operativamente para proporcionar entrada al módulo ecualizador 78, un módulo de inicio de derivación del ecual izador 80 y un módu lo de sincron ización de cuadro fino 82. La máquina de adaptación LMS 76 también se acopla operativamente para intercambiar datos con el módu lo de estimación de portador fino 72. Además, la máq uina de adaptación LMS 76 puede reutilizarse por el bloque de inicialización de rastreo ecua lizador 80 para realiza r una operación de división recursiva . Al menos un ejem plo de tal operación de d ivisión recursiva se establece en la sol icitud de patente de EE. UU. número de serie 09/955, 392 presentada el 1 8 de Septiembre 2001 , titulada Mechanisms For O FD Equalizer Tap Initialization Using An Adaptive Algorithm por Maxim B. Belotserkovsky and Louis Robert Litwin Jr. , que se incorpora en la presente para referencia. La máquina de adaptación LMS 76 también puede reutilizarse por el módulo ecualizador 78 para computarizar valores de actualización de derivación LMS . Además, la máquina de adaptación LMS 76 puede reutilizarse por el módulo de sincronización de cuadro fino 82 para realizar una operación de división recursiva . Al menos un ejemplo de tal operación de división recursiva se establece en la solicitud de patente de EE. U U . número de serie 99/955, 392 (incorporada arriba para referencia). El módulo ecualizador 78 se conecta operativamente para recibir datos de la memoria intermedia central 68, la máquina de adaptación LMS 76 y el mód ulo de inicio de derivación del ecualizador 80. También, el módulo ecualizador 78 se conecta operativamente para proporcionar entrada a un módulo de rastreo de cuadro piloto 86 y el módulo de rastreo de portador piloto 74. El módulo ecualizador 78 ecualizado datos después de que los datos se han procesado por u n procesador de Transformación Fourier Rápida/Transformación Fourier Rápida I nversa (FFT/I FFT) 90 y suministra datos de salida 84 para procesamiento aguas abajo. El módulo ecualizador 78 puede requerir solamente la implementación de un número relativamente pequeño de rastreos en ha rdware. El hardware asociado puede reuti lizarse para ecualizar todas las sub-bandas o su b-portadoras de una seña l OFDM recibida . La memoria intermedia central 68 puede servir como una ubicación de almacenam iento durante este proceso de ecua lización. El módulo de in icio de derivación del ecualizador 80 se conecta operativamente para recibir datos de entrada de la máquina de adaptación LMS 76 y proporcionar datos al módulo ecua lizador 78. El módulo de Inicio de derivación del ecua lizador 80 también se conecta operativamente para intercambiar datos con la memoria intermedia central 68. El mód ulo de sincronización de cuadro fino 82 se conecta operativamente para recibir datos de la máquina de adaptación LMS 76. El mód ulo de sincron ización de cuadro fino 82 también se conecta operativamente para intercambiar datos con la memoria intermedia central 68. El módulo de rastreo de cuadro piloto 86 se conecta operativamente para recibir datos del módu lo ecualizador 78. El módulo de rastreo de cuadro piloto 86 también se conecta operativamente para proporcionar datos a la memoria intermed ia central 68. El uso de la memoria intermedia central 68 simplifica el rastreo de cuadro debido a que todos los módulos asociados derivan datos de la misma memoria intermedia. Para mover la ubicación de la ventana FFT, el módulo de rastreo de cuadro piloto 86 puede ca mbiar un indicador a la memoria intermedia central 68. El módulo procesador FFT/I FFT 90 se conecta - -operativamente a la memoria intermedia central 68. En la modalidad il ustrada, el módu lo procesador FFT/I FFT 90 comprende solamente las un idades com putacionales (referidas como mariposas). El módulo procesador FFT/I FFT 90 emplea la memoria intermedia central 68 para a lmacenamiento de datos en lugar de una memoria intermedia ded icada separada . El procesador FFT/I FFT 90 se adapta para recibir datos de la memoria intermed ia, realizar computaciones en los datos y regresar los datos a la memoria intermedia para procesamiento subsiguiente. Como se establece previamente, la memoria intermed ia central 68 se conecta operativamente para intercambiar datos con muchos de los bloq ues funcionales del receptor OFDM 60. Los bloques con los cuales la memoria intermedia central 68 pueden intercambiar datos incl uyen el módu lo de si ncronización de cuadro y esti mación de portador grueso 70, el módulo de estimación de portador fino 72 , el módulo de si ncronización de cuadro fino 82, el módulo de in icio de derivación del ecualizador 80 y el procesador FFT/I FFT 90. La memoria intermedia central 68 también se conecta operativamente para recibir datos del módulo desrotator 66 y el módulo de rastreo de cuadro pi loto 86. Finalmente, la memoria intermed ia central 68 se conecta operativamente para proporcionar datos al mód ulo ecualizador 78. En la modalidad descrita, la memoria intermedia central 68 comprende 128 ubicaciones de almacenamiento pa ra datos numéricos com plejos. Este tamaño permite q ue la memoria intermed ia almacene aproximadamente dos sím bolos de datos OFDM . El tamaño exacto de la memoria intermedia puede variar depend iendo de las características de diseño de la aplicación específica . El tamaño exacto de la m emoria i ntermedia central 68 no es un aspecto crucial de la invención . El módulo controlador del receptor 62 es una máqui na fija q ue controla la operación del receptor 60, incluyendo acceso de los diversos módu los a la memoria intermedia central 68. El módulo controlador del receptor 62 también controla la transferencia de datos de la memoria intermedia central 68 al módulo ecualizador 78. Durante la fase de in icio del receptor 60, un preám bulo puede reci birse . Este preámbu lo puede comprender símbolos de entrenam iento. Un ejemplo de los tipos de símbolos de entrenam iento que pueden recibirse como parte del preámbulo son los símbolos de entrenam iento A, B y C referidos en la especificación H iperlan/2. El módulo controlador del receptor 62 perm ite que el módulo de sincronización de cuadro y estimación de portador grueso 70 opere y accese a la memoria intermedia central 68 durante los periodos de sím bolo de entrenamiento A y B. El módulo de inicio de derivación del ecualizador 80, el módulo de estimación de portador fino 72 y el módulo de sincronización de cuadro fino 82 se activan entonces y dan acceso a la memoria intermed ia central 68 d urante el periodo de sím bolo de entrenamiento. El módulo de sincronización de cuadro y estimación de portador grueso 70 y el módu lo de estimación de portador fi no 72 controlan la operación del módulo desrotator 66.

Después d el preám bulo, el receptor OFD 60 in icia el procesamiento de los datos del usuario recibidos con pilotos incluidos en los datos (ver figura 2). Durante esta fase de operación , el módu lo controlador del receptor 62 activa el módulo ecualizador 78 , el módulo de rastreo de portador pi loto 74, y el módulo de rastreo de cuadro piloto 86. Aunq ue la invención puede ser susceptible a diversas modificaciones y formas alternativas, las modal idades específicas se han mostrado a ma nera de ejem plo en los dibujos y se tratarán en detalle en la presente. Sin embargo, debe entenderse q ue la invención no se propone para lim itarse a las formas particu lares descritas. Preferentemente, la invención es para cubrir todas las modificaciones , eq uivalentes y alternativas que caen dentro del espíritu y a lcance de la invención como se define por las sig uientes reivindicaciones anexas.

Claims

REIVINDICACIONES 1. Un receptor de Multiplexión de División por Frecuencia Ortogonal (OFDM) que se adapta para recibir señales OFDM, el receptor OFDM comprendiendo: una memoria intermedia (68) que almacena datos que corresponden a las señales OFDM; un procesador que se adapta para recibir datos de la memoria intermedia (68), realizar computaciones en los datos y regresar los datos a la memoria intermedia (68); un módulo ecualizador (78) adaptado para recibir datos de la memoria intermedia (68) y ecualizar los datos; y un controlador del receptor (62) que controla el acceso a la memoria intermedia (68) por el procesador y controla la transferencia de datos de la memoria intermedia (68) al módulo ecualizador. 2. El receptor OFDM según la reivindicación 1, que comprende: un módulo de rastreo de cuado piloto (86) que se adapta para mover una ubicación de ventana FFT al cambiar un indicador a la memoria intermedia (68). 3. El receptor OFDM según la reivindicación 1, que comprende: un módulo de rastreo de portador piloto (74) adaptado para proporcionar datos de rastreo de portador piloto a la memoria intermedia (68); y un mód ulo de estimación de portador fino (72) que se adapta para accesar a la memoria intermedia (68) para obtener los datos de rastreo de portador piloto. 4. El receptor OF DM seg ún la reivindicación 1 , que comprende: un módulo de i nicio de derivación del ecualizador (80) que se adapta para intercambiar datos con la memoria intermedia (68); y una máquina de adaptación de cuadrados promedio m ínimos (LSM) (76) que se adapta para proporcionar entrada al módulo de inicio de derivación del ecualizador (80) . 5. El receptor OFDM según la reivindicación 4, caracterizado porque el módulo de i nicio de derivación del ecualizador (80) se adapta para reutilizar la salida de la máquina de adaptación LMS para rea lizar un algoritmo de d ivisión recursivo. 6. El receptor OFDM según la reivindicación 1 , q ue comprende: una máqu ina de adaptación de cuadrados promed io m ín imos (LMS) (76) que se adapta para proporcionar entrada al módu lo ecualizador (78); y en donde el módulo ecualizador (78) se adapta para reutilizar los datos proporcionados por la máquina de adaptación LMS (76) para computarizar un valor de actualización de derivación de cuadrados promedio m ínimos. 7. El receptor OFDM según la reivindicación 1 , que comprende: un módulo de sincronización de cuadro fino (82) adaptado para intercambiar datos con la memoria intermedia (68); y una máquina de adaptación de cuadrados promedio mínimos (L S) (76) que se adapta para proporcionar entrada al módulo de sincronización de cuadro fino (82). 8. El receptor OFDM según la reivindicación 7, caracterizado porque el módulo de sincronización de cuadro fino (82) se adapta para reutilizar la salida de la máquina de adaptación LMS (76) para realizar un algoritmo de división recursivo. 9. El receptor OFDM según la reivindicación 1, que comprende: un módulo de sincronización de cuadro y estimación de portador grueso (70) que se adapta para intercambiar datos con la memoria intermedia (68), y en donde el controlador del receptor (62) se adapta para permitir que el módulo de sincronización de cuadro y estimación de portador grueso (70) para accesar a la memoria intermedia (68) responsiva para recibir al menos una porción de un preámbulo por el receptor OFDM. 10. El receptor OFDM según la reivindicación 1, que comprende: un módulo de inicio de derivación del ecualizador (80) que se adapta para intercambiar datos con la memoria intermedia (68); un módulo de estimación de portador fino (72) que se adapta para intercambiar datos con la memoria intermedia (68); un módulo de sincronización de cuadro fino (82) que se adapta para intercambiar datos con la memoria intermedia (68); y en donde el controlador del receptor (62) se adapta para permitir q ue el módu lo de in icio de derivación del ecualizador (80) , el módulo de estimación de portador fino (72) y el mód ulo de sincronización de cuadro fino (82) tengan acceso a la memoria intermedia (68) responsiva para recibir al menos una porción de u n preámbu lo por el receptor OFDM . 1 1 . El receptor OFDM según la reivindicación 1 , que comprende: un módulo de rastreo de portador piloto (74) que se adapta para recibir datos del módulo ecualizador (78) ; un módulo de rastreo de cuadro piloto (86) q ue se adapta para proporcionar datos a la memoria intermedia (68); y en donde el controlador del receptor (62) se adapta para activar el módulo ecualizador (78) , el módulo de rastreo de portador piloto (74) y el módulo de rastreo de cuadro piloto (86) responsivo a la recepción de al menos una porción de una señal OFDM por el receptor OFDM. 12. El receptor OFDM según la reivindicación 1 , caracterizado porq ue el controlador del receptor (62) es una máquina fija. 1 3. Un d ispositivo, q ue comprende: una memoria intermedia (68) q ue almacena los datos correspond ientes a señales; u n procesador q ue se adapta para recibir datos de la memoria intermed ia (68), realizar computaciones en los datos y regresar los datos a la memoria intermed ia (68); un módulo ecualizador (78) ada ptado para recibir datos de la memoria intermedia (68) y ecua lizar los datos; y un controlador del d ispositivo (62) q ue controla el acceso a la memoria intermedia (68) por el procesador y controla la transferencia de datos de la memoria intermedia (68) al módulo ecualizador (78). 14. El dispositivo según la reivindicación 13, que comprende: un módulo de rastreo de cuado piloto (86) q ue se adapta para mover una ubicación de ventana FFT al cambiar un ind icador a la memoria intermed ia (68). 15. El dispositivo seg ún la reivindicación 1 3, que comprende: un módulo de rastreo de portador piloto (74) adaptado para proporcionar datos de rastreo de portador piloto a la memoria intermed ia (68); y un mód ulo de estimación de portador fino (72) q ue se adapta para accesar a la memoria intermedia (68) para obtener los datos de rastreo de portador piloto. 16. El dispositivo seg ún la reivindicación 1 3, que comprende : u n módu lo de i nicio de derivació n del ecualizador (80) que se adapta para intercambiar datos con la memoria intermedia (68); y una máquina de adaptación de cuadrados promedio mínimos (LSM) (76) que se adapta para proporcionar entrada al módulo de inicio de derivación del ecualizador (80). 17. El dispositivo según la reivindicación 13, que comprende: una máquina de adaptación de cuadrados promedio mínimos (LMS) (76) que se adapta para proporcionar entrada al módulo ecualizador (78); y en donde el módulo ecualizador (78) se adapta para reutilizar los datos proporcionados por la máquina de adaptación LMS (76) para computerizar un valor de actualización de derivación de cuadrados promedio mínimos. 18. El dispositivo según la reivindicación 13, que comprende: un módulo de sincronización de cuadro y estimación de portador grueso (70) que se adapta para intercambiar datos con la memoria intermedia (68); y en donde el controlador del dispositivo (62) se adapta para permitir al módulo de sincronización de cuadro y estimación de portador grueso (70) accesar a la memoria intermedia (68) responsivo a la recepción de ai menos una porción de una señal preámbulo. 19. El dispositivo según la reivindicación 13, que comprende: un módulo de inicio de derivación del ecualizador (80) que se adapta para intercambiar datos con la memoria intermedia (68); un módu lo de estimación de portador fino (72) que se adapta para intercambiar datos con la memoria intermedia (68); un módulo de sincronización de cuadro fino (82) q ue se adapta para i nterca mbiar datos con la memoria intermed ia (68); y en donde el controlador del d ispositivo (62) se adapta para perm itir q ue el módulo de inicio de derivación del ecualizador (80), el módu lo de estimación de portador fino (72) y el m ódu lo de sincronización de cuadro fino (82) tengan acceso a la memoria intermed ia (68) responsivo a la recepción de al menos una porción de una señal preámbulo . 20. El dispositivo según la reivindicación 1 , q ue comprende: un módulo de rastreo de portador piloto (74) que se adapta para recibir datos del módulo ecualizador (78); un módulo de rastreo de cuadro pi loto (86) que se adapta para proporcionar datos a la memoria intermed ia (68); y en donde el controlador del d ispositivo (62) se adapta para activar el módulo ecualizador (78), el módulo de rastreo de portador pi loto (74) y el módulo de rastreo de cuadro piloto (86) responsivo a la recepción de una señal por el dispositivo.