JP2005535223A - 直交周波数分割多重（ｏｆｄｍ）レシーバのための集中バッファアーキテクチャ - Google Patents

Abstract

開示した実施形態は、直交周波数分割多重（ＯＦＤＭ）レシーバの集中バッファアーキテクチャ（６０）に関する。このアーキテクチャは、レシーバの主要な機能ブロックあるいはモジュール（７０−９０）が中央バッファ（６８）を共有するものである。ステートマシン（６２）により、機能ブロック（７０−９０）によるバッファ（６８）へのアクセスが可能とされ、バッファの整合性が保たれる。

Description

本発明は直交周波数分割多重（ＯＦＤＭ）のアーキテクチャの改良に関する。

本セクションにおいては、以下に説明し請求項に記載した本発明の様々な態様に関係する多様な技術の態様を読者に紹介する。この説明により読者に背景情報を提供し、本発明の様々な態様をより理解しやすくする役に立つと確信する。従って、このセクションの記載は上記の目的に照らして読むべきであり、先行技術として受け入れるものではないことを理解すべきである。

無線ＬＡＮ（ＷＬＡＮ）は、建物やキャンパス内において、有線ＬＡＮの代替または延長として設けられたフレキシブルなデータ通信システムである。ＷＬＡＮは電磁波を用いて空中を介してデータを送受信し、有線接続の必要性を最小化する。それゆえ、ＷＬＡＮはデータの接続性をユーザの可動性と両立させ、簡単な構成を通して可動ＬＡＮを実現する。デジタルホームネットワーク、ヘルスケア、小売、製造、倉庫業などは、ポータブル端末（例えばノートブックコンピュータ）を用いてリアルタイムで情報を送受信することによって生産性を向上する利益を得た産業の例である。

ＷＬＡＮ製品の製造者は、ＷＬＡＮを設計する際に、幅広い送信技術から選択することができる。そうした技術の例としては、マルチキャリアシステム、スペクトル拡散システム、狭帯域システム、赤外線システム等がある。各技術にはそれぞれの長所と短所があるが、マルチキャリア送信システムの一種である直交周波数分割多重（ＯＦＤＭ）は、ＷＬＡＮ通信にとってひときわ優れて便利であることが証明されている。

ＯＦＤＭは、チャネルを介してデータを効率よく送信できるエラーに強い方法である。この方法は、チャンネル帯域幅内の複数のサブキャリア周波数（サブキャリア）を用いてデータを送信する。これらのサブキャリアは従来の周波数分割多重（ＦＤＭ）と比較して帯域幅の効率が最適になるように構成されている。従来の周波数分割多重では、サブキャリア周波数スペクトルを分離して切り離してキャリア間の干渉（ｉｎｔｅｒ−ｃａｒｒｉｅｒ ｉｎｔｅｒｆｅｒｅｎｃｅ、ＩＣＩ）を避けるために、チャンネル帯域幅の一部を捨てている。それとは対照的に、ＯＦＤＭは、ＯＦＤＭサブキャリアの周波数スペクトルがＯＦＤＭチャンネル帯域幅内で大きくオーバーラップするが、それでもなお各サブキャリアに変調された情報を分離再生することができる。

ＯＦＤＭ信号としてチャンネルを介したデータ送信には、他にも従来の送信方法よりも有利な点がある。例えば、マルチパス遅延拡散および周波数選択性フェージングに強く、スペクトルの利用効率がよく、サブチャンネル等価が簡単であり、干渉特性もよいことなどである。

ＯＦＤＭ信号を処理するには非常に多量のデータを操作しなければならない。典型的なＯＦＤＭレシーバでは、多数の機能ブロックにおいてデータバッファを使用する必要がある。このデータバッファはデータを後で処理するために格納する記憶場所である。ＯＦＤＭ信号処理でバッファを使用する機能ブロックとしては、典型的なＯＦＤＭレシーバの高速フーリエ変換（ＦＦＴ）モジュールがある。ＦＦＴモジュールは入来データを格納したり、一時的な記憶場所としてバッファを必要とする。一方、（バタフライとして知られる）ＦＦＴの基本的計算部が様々な段階の計算をする。ＯＦＤＭ信号処理でバッファを使用する他の機能ブロックとして、典型的ＯＦＤＭレシーバのイコライザモジュールがある。イコライザモジュールはフィルターおよび適応プロセスの間にデータを格納するバッファを必要とする。

ＯＦＤＭレシーバの機能ブロックあるいはモジュールは一般的に直列に接続されており、１つの機能ブロックの出力は次の機能ブロックに関連したバッファに送られるようになっている。この構成は場所をとり、ＯＦＤＭ信号の処理に関連した処理オーバーヘッドを増大する。この欠点を避けるバッファアーキテクチャが望まれている。

開示した実施形態は、直交周波数分割多重（ＯＦＤＭ）レシーバの集中バッファアーキテクチャに関する。このアーキテクチャは、レシーバの主要な機能ブロックあるいはモジュールが中央バッファを共有するものである。ステートマシンにより、機能ブロックによるバッファへのアクセスが可能とされ、バッファの整合性が保たれる。

実施例として挙げられた以下の説明により、本発明の特徴と長所はより一層明らかとなるであろう。図１を参照して、典型的なＯＦＤＭレシーバ１０の最初の構成要素はＲＦレシーバ１２である。ＲＦレシーバ１２には多くのバリエーションがあり周知である。しかし、ＲＦレシーバ１２は、典型的には、アンテナ１４、低雑音アンプ（ＬＮＡ）１６、ＲＦバンドパスフィルタ１８、自動ゲインコントロール（ＡＧＣ）回路２０、ＲＦミキサ２２、ＲＦキャリア周波数ローカルオシレータ２４、およびＩＦバンドパスフィルタ２６を含む。

ＲＦレシーバ１２は、チャンネルを介して来たＲＦ−ＯＦＤＭ変調キャリアとアンテナ１４を通して結合する。ＲＦレシーバ１２は、ＲＦ−ＯＦＤＭ変調キャリアをＲＦローカルオシレータ２４により生成された周波数ｆ_ｃｒのレシーバキャリアとミックスすることによりダウンコンバートし、受信ＩＦ−ＯＦＤＭ信号を取得する。レシーバキャリアとトランスミッタキャリアの間の周波数差は、キャリア周波数オフセット、デルタｆ_ｃに寄与する。

この受信ＩＦ−ＯＦＤＭ信号は、ミキサ２８およびミキサ３０に結合され、インフェーズＩＦ信号および９０°フェーズシフト（直交フェーズ）ＩＦ信号とそれぞれミックスされる。それぞれインフェーズ信号と直交フェーズＯＦＤＭ信号となる。ミキサ２８に入力されるインフェーズＩＦ信号は、ＩＦローカルオシレータ３２により作られる。ミキサ３０に入力される９０°フェーズシフトＩＦ信号は、ＩＦローカルオシレータ３２のインフェーズＩＦ信号から導出される。この導出は、インフェーズＩＦ信号をミキサ３０に供給する前に９０°フェーズシフタを通すことにより行う。

インフェーズＯＦＤＭ信号と直交フェーズＯＦＤＭ信号は、それぞれアナログ・ツー・デジタルコンバータ（ＡＤＣ）３６および３８を通り、クロック回路４０により決定されるサンプリングレートｆ_ｃｋ＿ｒでデジタル化される。ＡＤＣ３６と３８は、それぞれインフェーズ離散時間ＯＦＤＭ信号と直交位相離散時間ＯＦＤＭ信号を形成するデジタルサンプルを作る。レシーバとトランスミッタのサンプリングレートの差は、サンプリングレートオフセット、デルタｆ_ｃｋ＝ｆ_ｃｋ＿ｒ−ｆ_ｃｋ＿ｔである。

ＡＤＣ３６および３８からのフィルタされていないインフェーズ離散時間ＯＦＤＭ信号と直交フェーズ離散時間ＯＦＤＭ信号は、それぞれデジタルローパスフィルタ４２および４４を通る。デジタルローパスフィルタ４２と４４の出力は、受信ＯＦＤＭ信号のフィルタされたインフェーズおよび直交フェーズサンプルである。このように、受信ＯＦＤＭ信号はインフェーズ（ｑ_ｉ）サンプルおよび直交フェーズ（ｐ_ｉ）サンプルに変換される。これらのインフェーズ（ｑ_ｉ）サンプルおよび直交フェーズ（ｐ_ｉ）サンプルは、複素数値ＯＦＤＭ信号ｒ_ｉ＝ｑ_ｉ＋ｊｐ_ｉの実数成分および虚数成分を表す。受信ＯＦＤＭ信号のこのインフェーズおよび直交フェーズ（実数値および虚数値）サンプルは、高速フーリエ変換（ＦＦＴ）モジュール４８に送られる前に、バッファ４６に送られる。従来のレシーバ１０においては、ＩＦミキシングプロセスの前にアナログ・ツー・デジタル変換がなされることがあることに注意されたい。このような場合、ミキシングプロセスではデジタルミキサとデジタル周波数シンセサイザを使用する。また、従来のレシーバ１０においては、フィルタの後にデジタル・ツー・アナログ変換がなされることも多いことに注意されたい。

ＦＦＴ４８は、各ＯＦＤＭシンボルインターバルの間にサブキャリアを変調するのに用いられた周波数ドメインサブシンボルのシーケンスを回復するため、受信ＯＦＤＭ信号の高速フーリエ変換（ＦＦＴ）を実行する。ＦＦＴ４８は、このサブシンボルのシーケンスをバッファ５０に送る。そのバッファ５０は、イコライザ５２が処理できるまで、サブシンボルのシーケンスを保持する。等価されたサブシンボルデータは、バッファ５４に送られる。バッファ５４は、デコーダ５６が処理できるまで、等価されたサブシンボルデータを保持する。

デコーダ５６は、ＦＦＴ４８から送られた周波数ドメインのサブシンボルから、送信されたデータビットを回復する。この回復は、周波数ドメインサブシンボルを復号し、データビットのストリームを取得することにより実行される。取得したデータビットのストリームは、理想的にはＯＦＤＭトランスミッタに入力されたデータビットのストリームと一致するものである。この復号プロセスには、例えばソフトビタビ復号および／またはリードソロモン復号を含み、ブロックおよび／または回旋状（ｃｏｎｖｏｌｕｔｉｏｎａｌｌｙ）に符号化されたサブシンボルからデータを回復することができる。

独立したバッファ４６、５０、５４がＦＦＴ４８、イコライザ５２、デコーダ５６の前に含まれており、レシーバ１０はより直列的に設計されている。独立したバッファ４６、５０、５４は、ＦＦＴ４８、イコライザ５２、デコーダ５６を形成する集積回路部品において場所を取る。また、独立したバッファ４６、５０、５４はＯＦＤＭレシーバ１０の計算オーバーヘッドを増大し好ましくない。

図２を参照して、本発明のＯＦＤＭシンボルフレーム５０の一例が示されている。シンボルフレーム５０は、ＯＦＤＭシンボルの各サブキャリアの送信値を含むトレーニングシーケンスまたはシンボル５２と、サイクリックプレフィックス５４およびユーザデータの所定数のペアとを含む。例えば、まだ提案段階ではあるがＥＴＳＩ−ＢＲＡＮ ＨＩＰＥＲＬＡＮ／２（欧州）とＩＥＥＥ８０２．１１ａ（米国）の無線ＬＡＮ標準（ここで参照により援用する）は、６４個の値またはサブシンボル（すなわち、５２個の０でない値と１２個の０値）を、トレーニングシーケンスのトレーニングシンボル（例えば、提案されたＥＴＳＩ標準の「トレーニングシンボルＣ」と提案されたＩＥＥＥ標準の「ロングＯＦＤＭトレーニングシンボル」）に割り当てている。ユーザデータ５６は、既知の送信値を含む、所定のサブキャリアに組み込まれた所定数のパイロット５８を有する。例えば、ＥＴＳＩおよびＩＥＥＥ標準では、ビンまたはサブキャリア±７と±２１の位置に４つのパイロットを有する。提案されたＥＴＳＩ−ＢＲＡＮ ＨＩＰＥＲＬＡＮ／２（欧州）とＩＥＥＥ８０２．１１ａ（米国）の無線ＬＡＮ標準に則したレシーバの動作として本発明を説明するが、当業者は本発明の教示を他のＯＦＤＭシステムにおいて実施することができると考えられる。

図３は、本発明による共有バッファアーキテクチャを利用したレシーバ６０を示すブロック図である。ＯＦＤＭレシーバ１０（図１）の直列バッファのアプローチは用いない。図３に示されたレシーバのアーキテクチャでは、１つの中央バッファを主要なレシーバブロックが共有している。中央バッファを使用するには、データレートより速いシステムクロックを必要とする。

レシーバ６０はレシーバコントローラモジュール６２を含む。このレシーバコントローラモジュール６２は、レシーバ６０内のすべての関連した機能ブロックやモジュールに動作可能に接続されている。レシーバコントローラ６２の動作については下でより詳しく説明する。図３の図示を簡単にするために、レシーバコントローラモジュール６２とその他のモジュールの間の接続は示していない。

受信されたＯＦＤＭ信号６４はデ・ローテータモジュール６６にまず送られる。このデ・ローテータ６６を用いて信号をベースバンド（理想）にするか、ベースバンドに近い周波数（現実）にする。デ・ローテートされたＯＦＤＭ信号データは中央バッファ６８に送られる。中央バッファ６８には周囲の機能ブロックやモジュールがアクセス可能である。

デ・ローテータ６６は、コアースキャリア推定およびフレーム同期モジュール７０、ファインキャリア推定モジュール７２、パイロットキャリアトラッキングモジュール７４と動作可能に接続されており、これらからの入力を受信する。コアースキャリア推定およびフレーム同期モジュール７０は、中央バッファ６８と動作可能に接続されており、データを交換する。また、コアースキャリア推定およびフレーム同期モジュール７０はファインキャリア推定モジュール７２に動作可能に接続され、入力を供給する。コアースキャリア推定およびフレーム同期モジュール７０は自己相関ベースであり、それゆえ遅延バッファを要する。

ファインキャリア推定モジュール７２は中央バッファ６８と動作可能に接続されており、データを交換する。ファインキャリア推定モジュール７２は、コアースキャリア推定およびフレーム同期モジュール７０と動作可能に接続されており、入力を受け取る。また、ファインキャリア推定モジュールは、パイロットキャリアトラッキングモジュール７４および最小二乗平均（ＬＭＳ）適応エンジン７６とデータを交換するように適応している。ファインキャリア推定モジュール７２は、自己相関ベースであり、遅延バッファを必要とする。

パイロットキャリアトラッキングモジュール７４は、デ・ローテータモジュール６６と動作可能に接続されており入力を供給する。また、イコライザーモジュール７８と動作可能に接続されており入力を受け取る。また、パイロットキャリアトラッキングモジュール７４は、ファインキャリア推定モジュール７２と動作可能に接続されており、データを交換する。パイロットキャリアトラッキングモジュール７４は、ファインキャリア推定モジュール７２がイコライザモジュール７８の出力信号のフェーズを抽出するために、再度使用してもよい。

ＬＭＳ適応エンジン７６は、イコライザモジュール７８、イコライザタップ初期化モジュール８０、ファインフレーム同期モジュール８２に動作可能に接続されており、入力を供給する。ＬＭＳ適応エンジン７６はファインキャリア推定モジュール７２にも動作可能に結合しており、データを交換する。ＬＭＳ適応エンジン７６は、イコライザタップ初期化ブロック８０が再帰的分割動作を実行するために、再度使用してもよい。上記の再帰的分割動作の少なくとも一例が、Ｍａｘｉｍ Ｂ． ＢｅｌｏｔｓｅｒｋｏｖｓｋｙとＬｏｕｉｓ Ｒｏｂｅｒｔ Ｌｉｔｗｉｎ Ｊｒ．による２００１年９月１８日出願の米国特許出願第０９／９５５，３９２号「適応的アルゴリズムを用いたＯＦＤＭイコライザタップ初期化のメカニズムＭｅｃｈａｎｉｓｍ Ｆｏｒ ＯＦＤＭ Ｅｑｕａｌｉｚｅｒ Ｔａｐ Ｉｎｉｔｉａｌｉｚａｔｉｏｎ Ｕｓｉｎｇ Ａｎ Ａｄａｐｔｉｖｅ Ａｌｇｏｒｉｔｈｍ」に記載されている。

ＬＭＳ適応エンジン７６は、イコライザモジュール７８がＬＭＳタップ更新値を計算するために再度使用してもよい。ＬＭＳ適応エンジン７６は、ファインフレーム同期モジュール８２が再帰的分割動作を実行するために再度使用してもよい。上記の再帰的分割動作の少なくとも一例が、米国特許出願第０９／９５５，３９２号（上で参照援用されている）に記載されている。

イコライザモジュール７８は、中央バッファ６８、ＬＭＳ適応エンジン７６、イコライザタップ初期化モジュール８０に動作可能に接続され、データを受け取る。また、イコライザモジュール７８は、パイロットフレームトラッキングモジュール８６とパイロットキャリアトラッキングモジュール７４に動作可能に接続され入力を供給する。イコライザモジュール７８は、データが高速フーリエ変換／逆高速フーリエ変換（ＦＦＴ／ＩＦＦＴ）プロセッサ９０により処理される前に、そのデータを等価（ｅｑｕａｌｉｚｅ）させ、出力データ８４をダウンストリーム処理へ送る。

イコライザモジュール７８は、ハードウェアにおいて比較的少数のタップを実装すればよい。関連するハードウェアを再度使用して、受信したＯＦＤＭ信号のすべてのサブバンドやサブキャリアを等価してもよい。中央バッファ６８はこの等価プロセスにおいて記憶場所となってもよい。

イコライザタップ初期化モジュール８０は、ＬＭＳ適応エンジン７６と動作可能に接続され入力データを受け取ってもよく、イコライザモジュール７８に動作可能に接続されデータを供給してもよい。イコライザタップ初期化モジュール８０も中央バッファ６８と動作可能に接続され、データを交換する。

ファインフレーム同期モジュール８２は、ＬＭＳ適応エンジン７６と動作可能に接続されデータを受け取る。ファインフレーム同期モジュール８２も、中央バッファ６８に動作可能に接続されデータを交換する。

パイロットフレームトラッキングモジュール８６は、イコライザモジュール７８に動作可能に接続されデータを受け取る。パイロットフレームトラッキングモジュール８６も中央バッファ６８に動作可能に接続されデータを供給する。中央バッファ６８を使用することにより、フレームトラッキングが簡単になる。その理由は、関連するモジュールはすべて同じバッファからデータを取るからである。ＦＦＴウィンドウ位置を動かすために、パイロットフレームトラッキングモジュール８６は中央バッファ６８のインデックスポインタを変更すればよい。

ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、中央バッファ６８に動作可能に接続されている。例示した実施形態において、ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、（バタフライと呼ばれる）計算部のみを有する。ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、データ記憶のために、別の専用バッファではなく中央バッファ６８を利用する。ＦＦＴ／ＩＦＦＴプロセッサ９０はバッファからデータを受け取り、データに計算処理を施し、後続の処理のためにそのデータをバッファに戻すように適応している。

前に記載したように、中央バッファ６８はＯＦＤＭレシーバ６０の多数の機能ブロックと動作可能に接続されデータを交換する。中央バッファ６８がデータを交換するブロックには、コアースキャリア推定およびフレーム同期モジュール７０、ファインキャリア推定モジュール７２、ファインフレーム同期モジュール８２、イコライザタップ初期化モジュール８０、およびＦＦＴ／ＩＦＦＴプロセッサ９０がある。中央バッファ６８は、デ・ローテータモジュール６６およびパイロットフレームトラッキングモジュール８６と動作可能に接続されておりデータを受け取る。最後に、中央バッファ６８は、イコライザモジュール７８と動作可能に接続されておりデータを供給する。

開示した実施形態において、中央バッファ６８は複素数データの記憶用に１２８個の記憶場所を有する。この大きさがあれば、約２つのＯＦＤＭシンボルをバッファに格納することができる。バッファの厳密な大きさは、アプリケーションの設計に強く依存する。中央バッファ６８の厳密な大きさは、本発明にとって重要なことではない。

レシーバコントローラモジュール６２は、レシーバ６０の動作を制御するステートマシンである。その動作には様々なモジュールの中央バッファ６８へのアクセスも含む。このように、レシーバコントローラモジュール６２は中央バッファ６８の整合性を維持するように動作する。レシーバコントローラモジュール６２は、中央バッファ６８からイコライザモジュール７８へのデータ転送も制御する。

レシーバ６０の初期化フェーズにおいて、プリアンブルを受信することがある。このプリアンブルはトレーニングシンボルを含む。プリアンブルの一部として受信されるトレーニングシンボルには、Ｈｉｐｅｒｌａｎ／２仕様書に載っているＡ、Ｂ、Ｃトレーニングシンボルがある。

レシーバコントローラモジュール６２は、コアースキャリア推定およびフレーム同期モジュール７０を、Ａ、Ｂトレーニングシンボル期間中に動作および中央バッファ６８へアクセスさせる。イコライザタップ初期化モジュール８０、ファインキャリア推定モジュール７２、ファインフレーム同期モジュール８２は、Ｃトレーニングシンボル期間中に起動され、中央バッファ６８にアクセスする。コアースキャリア推定およびフレーム同期モジュール７０とファインキャリア推定モジュール７２は、デ・ローテータモジュール６６の動作を制御する。

プリアンブルに続いて、ＯＦＤＭレシーバ６０は受信したユーザデータとそのデータに組み込まれたパイロット（図２参照）の処理を開始する。この動作のフェーズにおいて、レシーバコントローラモジュール６２は、イコライザモジュール７８、パイロットキャリアトラッキングモジュール７４、パイロットフレームトラッキングモジュール８６を起動する。

本発明は様々な変更や代替的形式の影響を受けやすいが、特定の実施形態を図面に例として示し詳しく説明した。しかし、本発明はここに開示した具体的形式に限定されるものではないことを理解すべきである。むしろ、本発明は、添付した請求項により規定される、本発明の精神と範囲に属するすべての変更、均等物、代替物をもカバーするものである。

ＯＦＤＭレシーバの一例を示すブロック図である。 ＯＦＤＭシンボルフレーム内のトレーニングシーケンス、ユーザデータ、パイロット信号の配置を示す図である。 本発明によるＯＦＤＭレシーバの集中バッファアーキテクチャを示すブロック図である。

Claims (20)

1. 直交周波数分割多重（ＯＦＤＭ）信号の受信に適応したＯＦＤＭレシーバであって、
   前記ＯＦＤＭ信号に対応したデータを記憶するバッファと、
   前記バッファからのデータを受け取り、前記データの計算を実行し、前記バッファへデータを戻すように適応したプロセッサと、
   前記バッファからデータを受け取り、前記データを等価するように適応したイコライザモジュールと、
   前記バッファへの前記プロセッサによるアクセスを制御し、前記バッファから前記イコライザモジュールへのデータ転送を制御するレシーバコントローラとを有することを特徴とするＯＦＤＭレシーバ。
2. 請求項１に記載のＯＦＤＭレシーバであって、
   前記バッファへのインデックスポインタを変更してＦＦＴウィンドウの場所を動かすように適応したパイロットフレームトラッキングモジュールをさらに有することを特徴とするＯＦＤＭレシーバ。
3. 請求項１に記載のＯＦＤＭレシーバであって、
   パイロットキャリアトラッキングデータを前記バッファに提供するように適応したパイロットキャリアトラッキングモジュールと、
   前記バッファにアクセスして前記パイロットキャリアトラッキングデータを取得するように適応したファインキャリア推定モジュールとをさらに有することを特徴とするＯＦＤＭレシーバ。
4. 請求項１に記載のＯＦＤＭレシーバであって、
   前記バッファとデータを交換するように適応したイコライザタップ初期化モジュールと、
   前記イコライザタップ初期化モジュールに入力を提供するように適応した最小二乗平均（ＬＭＳ）適応エンジンとをさらに有することを特徴とするＯＦＤＭレシーバ。
5. 請求項４に記載のＯＦＤＭレシーバであって、
   前記イコライザタップ初期化モジュールは、前記ＬＭＳ適応エンジンからの出力を再利用し再帰的分割アルゴリズムを実行することを特徴とするＯＦＤＭレシーバ。
6. 請求項１に記載のＯＦＤＭレシーバであって、
   前記イコライザタップ初期化モジュールに入力を提供するように適応した最小二乗平均（ＬＭＳ）適応エンジンをさらに有し、
   前記イコライザモジュールは、前記ＬＭＳ適応エンジンにより提供された前記データを再利用し最小二乗平均タップ更新値を算出するように適応したことを特徴とするＯＦＤＭレシーバ。
7. 請求項１に記載のＯＦＤＭレシーバであって、
   前記バッファとデータを交換するように適応したファインフレーム同期モジュールと、
   前記ファインフレーム同期モジュールに入力を提供するように適応した最小二乗平均（ＬＭＳ）適応エンジンとをさらに有することを特徴とするＯＦＤＭレシーバ。
8. 請求項７に記載のＯＦＤＭレシーバであって、
   前記ファインフレーム同期モジュールは、前記ＬＭＳ適応エンジンからの出力を再利用し再帰的分割アルゴリズムを実行することを特徴とするＯＦＤＭレシーバ。
9. 請求項１に記載のＯＦＤＭレシーバであって、
   前記バッファとデータを交換するように適応したコアースキャリア推定およびフレーム同期モジュールをさらに有し、
   前記レシーバコントローラは、当該ＯＦＤＭレシーバがプリアンブルの少なくとも一部を受信すると、それに応じて前記コアースキャリア推定およびフレーム同期モジュールに前記バッファにアクセスさせるように適応したことを特徴とするＯＦＤＭレシーバ。
10. 請求項１に記載のＯＦＤＭレシーバであって、
    前記バッファとデータを交換するように適応したイコライザタップ初期化モジュールと、
    前記バッファとデータを交換するように適応したファインキャリア推定モジュールと、
    前記バッファとデータを交換するように適応したファインフレーム同期モジュールとを有し、
    前記レシーバコントローラは、当該ＯＦＤＭレシーバによるプリアンブルの少なくとも一部の受信に応じて、前記イコライザタップ初期化モジュール、前記キャリア推定モジュール、ファインフレーム同期モジュールに前記バッファにアクセスさせるように適応したことを特徴とするＯＦＤＭレシーバ。
11. 請求項１に記載のＯＦＤＭレシーバであって、
    前記イコライザモジュールからデータを受信するように適応したパイロットキャリアトラッキングモジュールと、
    前記バッファにデータを供給するように適応したパイロットフレームトラッキングモジュールとを有し、
    前記レシーバコントローラは、当該ＯＦＤＭレシーバによるＯＦＤＭ信号の少なくとも一部の受信に応じて、前記イコライザモジュール、前記パイロットキャリアトラッキングモジュール、および前記パイロットフレームトラッキングモジュールを起動するように適応したことを特徴とするＯＦＤＭレシーバ。
12. 請求項１に記載のＯＦＤＭレシーバであって、前記レシーバコントローラはステートマシンであることを特徴とするＯＦＤＭレシーバ。
13. 信号に対応するデータを格納するバッファと、
    前記バッファからデータを受信し、前記データに計算処理を施し、データを前記バッファに戻すように適応したプロセッサと、
    前記バッファからデータを受信し、前記データを等価するように適応したイコライザモジュールと、
    前記プロセッサによる前記バッファへのアクセスを制御し、前記バッファから前記イコライザモジュールへのデータ転送を制御するデバイスコントローラとを有することを特徴とするデバイス。
14. 請求項１３に記載のデバイスであって、
    前記バッファへのインデックスポインタを変更することによりＦＦＴウィンドウ位置を動かすように適応したパイロットフレームトラッキングモジュールをさらに有することを特徴とするデバイス。
15. 請求項１３に記載のデバイスであって、
    前記バッファにパイロットキャリアトラッキングデータを供給するように適応したパイロットキャリアトラッキングモジュールと、
    前記バッファにアクセスして前記パイロットキャリアトラッキングデータを取得するように適応したファインキャリア推定モジュールとをさらに有することを特徴とするデバイス。
16. 請求項１３に記載のデバイスであって、
    前記バッファとデータを交換するように適応したイコライザタップ初期化モジュールと、
    前記イコライザタップ初期化モジュールに入力を供給するように適応した最小二乗平均（ＬＭＳ）適応エンジンとをさらに有することを特徴とするデバイス。
17. 請求項１３に記載のデバイスであって、前記イコライザモジュールに入力を供給するように適応した最小二乗平均（ＬＭＳ）適応エンジンを有し、
    前記イコライザモジュールは、前記ＬＭＳ適応エンジンにより供給された前記データを再使用して最小二乗平均タップ更新値を算出するように適応したことを特徴とするデバイス。
18. 請求項１３に記載のデバイスであって、
    前記バッファとデータを交換するように適応したコアースキャリア推定およびフレーム同期モジュールをさらに有し、
    前記デバイスコントローラは、プリアンブル信号の少なくとも一部の受信に応じて、前記コアースキャリア推定およびフレーム同期モジュールに前記バッファにアクセスさせるように適応したことを特徴とするデバイス。
19. 請求項１３に記載のデバイスであって、
    前記バッファとデータを交換するように適応したイコライザタップ初期化モジュールと、
    前記バッファとデータを交換するように適応したファインキャリア推定モジュールと、
    前記バッファとデータを交換するように適応したファインフレーム同期モジュールとをさらに有し、
    前記デバイスコントローラは、プリアンブル信号の少なくとも一部の受信に応じて、前記イコライザタップ初期化モジュール、前記ファインキャリア推定モジュール、および前記ファインフレーム同期モジュールに前記バッファにアクセスさせるように適応したことを特徴とするデバイス。
20. 請求項１に記載のデバイスであって、
    前記イコライザモジュールからデータを受信するように適応したパイロットキャリアトラッキングモジュールと、
    前記バッファにデータを供給するように適応したパイロットフレームトラッキングモジュールとをさらに有し、
    前記デバイスコントローラは、当該デバイスによる信号の受信に応じて、前記イコライザモジュール、前記パイロットキャリアトラッキングモジュール、前記パイロットフレームトラッキングモジュールを起動するように適応したことを特徴とするデバイス。

Images