JP2007202078A

JP2007202078A - Ｏｆｄｍ復調装置、ｏｆｄｍ復調装置の動作方法、プログラム及びコンピュータ読み取り可能な記録媒体

Info

Publication number: JP2007202078A
Application number: JP2006021103A
Authority: JP
Inventors: Masayuki Natsumi; 昌之夏見; Kazumasa Kioi; 一雅鬼追; Akira Saito; 晶齊藤; Mamoru Okazaki; 守岡崎; Atsushi Sakai; 敦司酒井; Nobuyuki Oki; 伸之大木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-01-30
Filing date: 2006-01-30
Publication date: 2007-08-09

Abstract

【課題】メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置を提供する。
【解決手段】ＯＦＤＭ復調装置１００は、ベースバンド信号をデジタル信号処理するベースバンド信号処理部１と、ベースバンド信号処理部１によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部２とを備え、ベースバンド信号処理部１は、ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路３を含み、初期シンボル同期回路３と誤り訂正処理部２とのいずれかにＲＡＭ１２を接続するセレクタ１１をさらに備える。
【選択図】図２

Description

本発明は、デジタル伝送方式にて、映像信号や音声信号を効率よく伝送できる直交周波数分割多重方式（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ、以下、略してＯＦＤＭ）の復調装置に関する。

（ＯＦＤＭ放送）
地上デジタル放送では、建物によるゴースト妨害（フェージング、マルチパス）の克服に好適な変調方式として、マルチキャリアのＯＦＤＭ変復調方式が知られている。ＯＦＤＭ変復調方式は、１チャンネル帯域内に多数（２５６〜１０２４程度）のサブ・キャリアを設けて、映像信号や音声信号を効率よく伝送することが可能なデジタル変調・復調方式である。全キャリアを高速フーリエ逆変換（ＩＦＦＴ：ＩｎｖｅｒｓｅＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）によってＯＦＤＭ変調されたベースバンド（ＢＢ：ＢａｓｅＢａｎｄ）信号を生成する。

図３は、ＯＦＤＭ変調波の伝送シンボルの一例を示す図である。ＩＦＦＴ変換の処理窓の期間が、有効シンボル期間ｔ_ｓとなる。有効シンボル期間は、Ｆ_ｓクロックＮ周期に相当する。有効シンボル期間ｔ_ｓを基本単位としてデジタル変調された全キャリアを加え合わせたものを、ＯＦＤＭ伝送シンボルという。

実際の伝送シンボルは、通常、図３に示すように、有効シンボル期間２０１に、ガードインターバル（ＧＩ）２０２ａと呼ばれる期間ｔｇを付加して構成されている。ＧＩ期間ｔ_ｇ（２０２ａ）の波形は、有効シンボル期間ｔ_ｓの後部２０２ｂの信号波形を繰り返したものになっている。伝送シンボルのシンボル期間２０３は、有効シンボル期間２０１とＧＩ期間２０２ａとの和となる。たとえば、非特許文献１の放送規格によると、有効シンボル期間長は、ＭＯＤＥと呼ばれるパラメータによって次表１の様に定義されている。

さらに、ＧＩ期間（単位：μｓ）は、各有効シンボル期間長に対する比であるＧＩ期間長（ＧＩ比）と呼ばれるパラメータによって、次表２の様に定義されている。

また、伝送シンボルを幾つか集めたものを伝送フレームという。これは、情報伝送用シンボルが１００個程度集まったものに、フレーム同期用シンボルやサービス識別用シンボルを付加したものである。たとえば非特許文献１では、１フレームが２０４シンボルと定義されている。

また、非特許文献１によると、ＱＰＳＫ、１６ＱＡＭ、または６４ＱＡＭ変調された１伝送シンボルには、１セグメント当たり、次表３に示すキャリアが配置されている。

この表において、ＳＰは、ＳＰ（ＳｃａｔｔｅｒｅｄＰｉｌｏｔ）信号を意味する。このＳＰ信号は、周期的に挿入されるパイロット信号であり、たとえば、キャリア方向において、１２キャリアに１回、シンボル方向において、４シンボルに１回、挿入される。ＴＭＣＣは、ＴＭＣＣ（ＴｒａｎｓｍｉｓｓｉｏｎａｎｄＭｕｌｔｉｐｌｅｘｉｎｇＣｏｎｆｉｇｕｒａｔｉｏｎＣｏｎｔｒｏｌ）信号を意味する。このＴＭＣＣ信号は、フレーム同期信号や伝送パラメータを伝送するための信号である。ＡＣ１は、ＡＣ１（ＡｕｘｉｌｉａｒｙＣｈａｎｎｅｌ）信号を意味する。このＡＣ１信号は、付加情報を伝送するための信号である。ＴＭＣＣとＡＣ１は、ＳＰと異なり、各キャリアにおいて、非周期的に配置されている。

（従来のＯＦＤＭ復調装置の基本構成）
従来のＯＦＤＭ復調装置の一構成例は、たとえば、非特許文献２に示されている。そこで、非特許文献２に開示されているＯＦＤＭ復調装置について、以下に説明する。

図４は、従来のＯＦＤＭ復調装置９００の構成を示すブロック図である。ＯＦＤＭ復調装置９００は、図４に示すように、アンテナ９０１、チューナ９０２、バンドパスフィルタ（ＢＰＦ）９０３、Ａ／Ｄ変換回路９０４、ＤＣキャンセル回路９０５、デジタル直交復調回路９０６、ＦＦＴ演算回路９０７、フレーム同期回路９０８、同期回路９０９、波形等化回路９１０、周波数デインタリーブ回路９１１、時間デインタリーブ回路９１２、デマッピング回路９１３、ビットデインタリーブ回路９１４、デパンクチャ回路９１５、ビタビ回路９１６、バイトデインタリーブ回路９１７、拡散信号除去回路９１８、トランスポートストリーム生成回路９１９、ＲＳ復号回路９２０、ＴＭＣＣ復号回路９２１、およびャンネル選択回路９２２を備えている。

放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ復調装置９００のアンテナ９０１により受信され、ＲＦ信号としてチューナ９０２に供給される。チューナ９０２は、乗算器９０２ａおよび局部発振器９０２ｂからなり、アンテナ９０１を通じて受信されたＲＦ信号を、ＩＦ信号に周波数変換する。チューナ９０２は、周波数変換したＩＦ信号をＢＰＦ９０３に供給する。

局部発振器９０２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路９２２から供給されるチャンネル選択信号に応じて切り換えられる。チューナ９０２から出力されたＩＦ信号は、ＢＰＦ９０３によりフィルタリングされたあと、Ａ／Ｄ変換回路９０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路９０５によりＤＣ成分が除去され、デジタル直交復調回路９０６に供給される。

デジタル直交復調回路９０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路９０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路９０７および同期回路９０９に供給される。

ＦＦＴ演算回路９０７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。ＦＦＴ演算回路９０７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路９０７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭ伝送シンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、ＧＩ期間中のいずれかの位置となる。ＦＦＴ演算回路９０７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路９０７により抽出された信号は、フレーム同期回路９０８、同期回路９０９および波形等価回路９１０に供給される。

フレーム同期回路９０８は、ＦＦＴ演算回路９０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰおよびＳＰなどのパイロット信号、ＴＭＣＣなどの伝送制御情報を復調し、同期回路９０９およびＴＭＣＣ復号回路９２１に供給する。

同期回路９０９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路９０７により復調された後の各サブキャリアに変調されていた信号、フレーム同期回路９０８により検出されたＣＰおよびＳＰなどのパイロット信号、および、チャンネル選択回路９２２から供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボルの境界を算出し、ＦＦＴ演算回路９０７に対してＦＦＴ演算の演算開始タイミングを設定する。

波形等価回路９１０には、ＦＦＴ演算回路９０７から出力された各サブキャリアから復調された後の信号が供給される。波形等価回路９１０は、その信号に対してキャリア復調を行う。ＩＳＤＢ−Ｔ規格のＯＦＤＭ信号を復調する場合であれば、波形等価回路９１０は、たとえば、ＤＱＰＳＫの差動復調、または、ＱＰＳＫ、１６ＱＡＭ、および６４ＱＡＭなどの同期復調を行う。

キャリア復調された信号は、周波数デインタリーブ回路９１１によって周波数方向にデインタリーブ処理される。続いて、時間デインタリーブ回路９１２によって、時間方向のデインタリーブ処理がされた後、デマッピング回路９１３に供給される。

デマッピング回路９１３は、キャリア復調された信号（複素信号）に対して、データの再割付処理（デマッピング処理）を行う。これにより、伝送データ系列を復元する。たとえば、ＩＳＤＢ−Ｔ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路９１３は、ＱＰＳＫ、１６ＱＡＭ、または６４ＱＡＭに対応した、デマッピング処理を行う。

デマッピング回路９１３から出力された伝送データ系列は、ビットデインタリーブ回路９１４、デパンクチャ回路９１５、ビタビ回路９１６、バイトデインタリーブ回路９１７、拡散信号除去回路９１８を通過する。これにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、およびエネルギ拡散処理に対応したエネルギ逆拡散処理が、それぞれ行われる。その後、伝送データ系列は、トランスポートストリーム生成回路９１９に入力される。

トランスポートストリーム生成回路９１９は、たとえば、ヌルパケット等の各放送方式で規定されるデータを、ストリームにおける所定の位置に挿入する。また、トランスポートストリーム生成回路９１９は、断続的に供給されてくるストリームのビット間隔を平滑化して、時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路９２０に供給される。

ＲＳ復号回路９２０は、入力された伝送データ系列に対してリードソロモン復号処理を行う。これにより、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして出力する。

ＴＭＣＣ復号回路９２１は、ＯＦＤＭ伝送フレームにおける所定の位置に変調されている、ＴＭＣＣなどの伝送制御情報を復号する。復号された伝送制御情報は、波形等化回路９１０、時間デインタリーブ回路９１２、デマッピング回路９１３、ビットデインタリーブ回路９１４、および、トランスポートストリーム生成回路９１９に供給され、各回路の復調や再生等の制御に用いられる。

このＯＦＤＭ復調装置９００に設けられた同期回路９０９、ＦＦＴ演算回路９０７及びフレーム同期回路９０８が、シンボル同期処理、キャリア周波数誤差検出処理及びフレーム同期処理の各処理を行うために、ベースバンド信号を記憶するためのメモリが必要となる。

また、波形等化回路９１０は、雑音、マルチパス、レイリー・フェージング等の通信路環境に対する性能を向上させるために、伝送シンボル中のパイロットキャリアを基準として、ＦＦＴ演算回路９０７の出力信号から通信路環境の影響を除去する。通信路環境の耐性を向上させるために、波形等化回路９１０は、複数のシンボルのＳＰキャリア等のパイロット信号とデータキャリアとを記憶するメモリを必要とする。例えば、非特許文献１の地上デジタル放送規格では、１セグメント当たり１００本から４００本程度のキャリア数を使用することが考えられている。

ＯＦＤＭ復調装置９００の誤り訂正処理部も大きなメモリを必要とする。時間デインタリーブ回路９１２は、キャリア番号毎に異なる遅延処理を行うことにより、時間インタリーブされたデジタルデータを元に戻す。例えば、非特許文献１の地上デジタル放送規格のｍｏｄｅ３において、インタリーブ長が４の場合には、キャリア番号によって異なるが、０シンボルから最大で約４００シンボルの遅延処理を行う必要がある。つまり、最大で４００シンボル分のデータを記憶するメモリ領域を、必要なキャリア本数だけ用意する必要がある。

ビタビ回路９１６は、畳み込み符号を復号するためのトレリス・パスを記憶するためのメモリを必要とする。例えば、非特許文献１の畳み込み符号では、拘束長がＫ＝７であるので、２^Ｋ−１＝６４の接続情報をトレースバック長だけ記憶する必要がある。誤り訂正能力を向上させるためにトレースバック長を長くすると、必要なメモリ領域も増大する。

ＲＳ復号回路９２０は、例えば、バーレカンプ・マッシィ（Ｂｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙ）法によって誤り箇所を検出し、誤り訂正を行う。この処理ではガロア体の演算が必要であるために、演算処理時間がかかる。ＲＳ復号をリアルタイムで行うためには、演算処理中に処理対象のＴＳパケットを記憶し、さらに、入力されている次のＴＳパケットを記憶するメモリが必要となる。

図５は、従来技術を示すものであり、他のＯＦＤＭ復調装置６０の要部構成を示すブロック図である。ＯＦＤＭ復調装置６０は、共有バッファアーキテクチャに基づいて構成されており、直列バッファのアプローチは用いられていない。図５に示されたＯＦＤＭ復調装置６０のアーキテクチャでは、１つの中央バッファ６８を主要なレシーバブロックが共有している。中央バッファ６８を使用するには、データレートよりも速いシステムクロックを必要とする。

ＯＦＤＭ復調装置６０は、レシーバコントローラモジュール６２を含む。このレシーバコントローラモジュール６２は、ＯＦＤＭ復調装置６０内のすべての関連した機能ブロックやモジュールに動作可能に接続されている。レシーバコントローラモジュール６２の動作については後に、より詳しく説明する。図５の図示を簡単にするために、レシーバコントローラモジュール６２とその他のモジュールとの間の接続は示していない。

受信されたＯＦＤＭ信号６４は、デ・ローテータモジュール６６にまず送られる。このデ・ローテータモジュール６６を用いてＯＦＤＭ信号の周波数をベースバンド周波数（理想）に変換するか、ベースバンドに近い周波数（現実）に変換する。デ・ローテートされたＯＦＤＭ信号データは中央バッファ６８に送られる。中央バッファ６８には周囲の機能ブロックやモジュールがアクセス可能である。

デ・ローテータ６６は、コアースキャリア推定およびフレーム同期モジュール７０、ファインキャリア推定モジュール７２及びパイロットキャリアトラッキングモジュール７４と動作可能に接続されており、これらからの入力を受信する。コアースキャリア推定およびフレーム同期モジュール７０は、中央バッファ６８と動作可能に接続されており、データを交換する。また、コアースキャリア推定およびフレーム同期モジュール７０はファインキャリア推定モジュール７２に動作可能に接続され、入力を供給する。コアースキャリア推定およびフレーム同期モジュール７０は自己相関ベースであり、それゆえ遅延バッファを要する。

ファインキャリア推定モジュール７２は中央バッファ６８と動作可能に接続されており、データを交換する。ファインキャリア推定モジュール７２は、コアースキャリア推定およびフレーム同期モジュール７０と動作可能に接続されており、入力を受け取る。また、ファインキャリア推定モジュール７２は、パイロットキャリアトラッキングモジュール７４および最小二乗平均（ＬＭＳ）適応エンジン７６とデータを交換するように適応している。ファインキャリア推定モジュール７２は、自己相関ベースであり、遅延バッファを必要とする。

パイロットキャリアトラッキングモジュール７４は、デ・ローテータモジュール６６と動作可能に接続されており入力を供給する。また、イコライザモジュール７８と動作可能に接続されており入力を受け取る。また、パイロットキャリアトラッキングモジュール７４は、ファインキャリア推定モジュール７２と動作可能に接続されており、データを交換する。パイロットキャリアトラッキングモジュール７４は、ファインキャリア推定モジュール７２がイコライザモジュール７８の出力信号のフェーズを抽出するために、再度使用してもよい。

ＬＭＳ適応エンジン７６は、イコライザモジュール７８、イコライザタップ初期化モジュール８０、ファインフレーム同期モジュール８２に動作可能に接続されており、入力を供給する。ＬＭＳ適応エンジン７６はファインキャリア推定モジュール７２にも動作可能に結合しており、データを交換する。ＬＭＳ適応エンジン７６は、イコライザタップ初期化ブロック８０が再帰的分割動作を実行するために、再度使用してもよい。上記の再帰的分割動作の少なくとも一例が、ＭａｘｉｍＢ．ＢｅｌｏｔｓｅｒｋｏｖｓｋｙとＬｏｕｉｓＲｏｂｅｒｔＬｉｔｗｉｎＪｒ．による２００１年９月１８日出願の米国特許出願第０９／９５５，３９２号「適応的アルゴリズムを用いたＯＦＤＭイコライザタップ初期化のメカニズムＭｅｃｈａｎｉｓｍＦｏｒＯＦＤＭＥｑｕａｌｉｚｅｒＴａｐＩｎｉｔｉａｌｉｚａｔｉｏｎＵｓｉｎｇＡｎＡｄａｐｔｉｖｅＡｌｇｏｒｉｔｈｍ」に記載されている。

ＬＭＳ適応エンジン７６は、イコライザモジュール７８がＬＭＳタップ更新値を計算するために再度使用してもよい。ＬＭＳ適応エンジン７６は、ファインフレーム同期モジュール８２が再帰的分割動作を実行するために再度使用してもよい。上記の再帰的分割動作の少なくとも一例が、米国特許出願第０９／９５５，３９２号（上記で参照援用されている）に記載されている。

イコライザモジュール７８は、中央バッファ６８、ＬＭＳ適応エンジン７６、イコライザタップ初期化モジュール８０に動作可能に接続され、データを受け取る。また、イコライザモジュール７８は、パイロットフレームトラッキングモジュール８６とパイロットキャリアトラッキングモジュール７４に動作可能に接続され入力を供給する。イコライザモジュール７８は、データが高速フーリエ変換／逆高速フーリエ変換（ＦＦＴ／ＩＦＦＴ）プロセッサ９０により処理される前に、そのデータを等価（ｅｑｕａｌｉｚｅ）させ、出力データ８４をダウンストリーム処理へ送る。

イコライザモジュール７８は、ハードウェアにおいて比較的少数のタップを実装すればよい。関連するハードウェアを再度使用して、受信したＯＦＤＭ信号のすべてのサブバンドやサブキャリアを等価してもよい。中央バッファ６８はこの等価プロセスにおいて記憶場所となってもよい。

イコライザタップ初期化モジュール８０は、ＬＭＳ適応エンジン７６と動作可能に接続され入力データを受け取ってもよく、イコライザモジュール７８に動作可能に接続されデータを供給してもよい。イコライザタップ初期化モジュール８０も中央バッファ６８と動作可能に接続され、データを交換する。

ファインフレーム同期モジュール８２は、ＬＭＳ適応エンジン７６と動作可能に接続されデータを受け取る。ファインフレーム同期モジュール８２も、中央バッファ６８に動作可能に接続されデータを交換する。

パイロットフレームトラッキングモジュール８６は、イコライザモジュール７８に動作可能に接続されデータを受け取る。パイロットフレームトラッキングモジュール８６も中央バッファ６８に動作可能に接続されデータを供給する。中央バッファ６８を使用することにより、フレームトラッキングが簡単になる。その理由は、関連するモジュールはすべて同じバッファからデータを取るからである。ＦＦＴウィンドウ位置を動かすために、パイロットフレームトラッキングモジュール８６は中央バッファ６８のインデックスポインタを変更すればよい。

ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、中央バッファ６８に動作可能に接続されている。例示した実施形態において、ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、（バタフライと呼ばれる）計算部のみを有する。ＦＦＴ／ＩＦＦＴプロセッサモジュール９０は、データ記憶のために、別の専用バッファではなく中央バッファ６８を利用する。ＦＦＴ／ＩＦＦＴプロセッサ９０はバッファからデータを受け取り、データに計算処理を施し、後続の処理のためにそのデータをバッファに戻すように適応している。

前に記載したように、中央バッファ６８はＯＦＤＭ復調装置６０の多数の機能ブロックと動作可能に接続されデータを交換する。中央バッファ６８がデータを交換するブロックには、コアースキャリア推定およびフレーム同期モジュール７０、ファインキャリア推定モジュール７２、ファインフレーム同期モジュール８２、イコライザタップ初期化モジュール８０、およびＦＦＴ／ＩＦＦＴプロセッサ９０がある。中央バッファ６８は、デ・ローテータモジュール６６およびパイロットフレームトラッキングモジュール８６と動作可能に接続されておりデータを受け取る。最後に、中央バッファ６８は、イコライザモジュール７８と動作可能に接続されておりデータを供給する。

開示した実施形態において、中央バッファ６８は複素数データの記憶用に１２８個の記憶場所を有する。この大きさがあれば、約２つのＯＦＤＭシンボルをバッファに格納することができる。バッファの厳密な大きさは、アプリケーションの設計に強く依存する。中央バッファ６８の厳密な大きさは、本構成にとって重要なことではない。

レシーバコントローラモジュール６２は、ＯＦＤＭ復調装置６０の動作を制御するステートマシンである。その動作には様々なモジュールの中央バッファ６８へのアクセスも含む。このように、レシーバコントローラモジュール６２は中央バッファ６８の整合性を維持するように動作する。レシーバコントローラモジュール６２は、中央バッファ６８からイコライザモジュール７８へのデータ転送も制御する。

ＯＦＤＭ復調装置６０の初期化フェーズにおいて、プリアンブルを受信することがある。このプリアンブルはトレーニングシンボルを含む。プリアンブルの一部として受信されるトレーニングシンボルには、Ｈｉｐｅｒｌａｎ／２仕様書に載っているＡ、Ｂ、Ｃトレーニングシンボルがある。

レシーバコントローラモジュール６２は、コアースキャリア推定およびフレーム同期モジュール７０を、Ａ、Ｂトレーニングシンボル期間中に動作および中央バッファ６８へアクセスさせる。イコライザタップ初期化モジュール８０、ファインキャリア推定モジュール７２、ファインフレーム同期モジュール８２は、Ｃトレーニングシンボル期間中に起動され、中央バッファ６８にアクセスする。コアースキャリア推定およびフレーム同期モジュール７０とファインキャリア推定モジュール７２は、デ・ローテータモジュール６６の動作を制御する。

プリアンブルに続いて、ＯＦＤＭ復調装置６０は受信したユーザデータとそのデータに組み込まれたパイロットの処理を開始する。この動作のフェーズにおいて、レシーバコントローラモジュール６２は、イコライザモジュール７８、パイロットキャリアトラッキングモジュール７４、パイロットフレームトラッキングモジュール８６を起動する。
「地上デジタルテレビジョン放送の伝送方式ＡＲＩＢＳＴＤ−Ｂ３１１．５版」、社団法人電波産業界、２００１年５月３１日初版策定、２００３年７月２９日１．５版改定「地上デジタル音声放送用復調装置標準規格（望ましい仕様）ＡＲＩＢＳＴＤ−Ｂ３０１．２版」、社団法人電波産業界、２００１年５月３１日初版策定、２００３年年７月２９日１．２版改定特表２００５−５３５２２３号公報（平成１７年１１月１７日公開（２００５．１１．１７））米国特許出願第０９／９５５，３９２号「適応的アルゴリズムを用いたＯＦＤＭイコライザタップ初期化のメカニズムＭｅｃｈａｎｉｓｍＦｏｒＯＦＤＭＥｑｕａｌｉｚｅｒＴａｐＩｎｉｔｉａｌｉｚａｔｉｏｎＵｓｉｎｇＡｎＡｄａｐｔｉｖｅＡｌｇｏｒｉｔｈｍ」

しかしながら、上記図４に示す従来の構成では、同期回路９０９に設けられた初期シンボル同期処理回路の初期シンボル同期処理に多量のメモリが必要であり、また、同期回路９０９に設けられた広帯域キャリア周波数誤差補正回路の広帯域キャリア周波数誤差補正にも多量のメモリが必要であるため、回路規模の削減が困難であるという問題がある。

また、上記図５に示す構成では、ベースバンド信号処理部においてメモリを共有しているが、共有されるメモリの量が十分でなく、より一層回路規模を削減することが困難であるという問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置を実現することにある。

本発明に係るＯＦＤＭ復調装置は、上記課題を解決するために、ベースバンド信号をデジタル信号処理するベースバンド信号処理部と、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部とを備え、前記ベースバンド信号処理部は、前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路を含み、前記初期シンボル同期回路と前記誤り訂正処理部とのいずれかにメモリを接続するセレクタをさらに備えることを特徴としている。

上記特徴によれば、誤り訂正処理部がメモリを使用しないフレーム同期前の初期シンボル同期のタイミングでは、メモリを初期シンボル同期回路に接続して初期シンボル同期処理を実行し、誤り訂正処理部がメモリを使用するフレーム同期後のタイミングでは、メモリを誤り訂正処理部に接続してベースバンド信号の誤りを訂正することができる。このため、ベースバンド信号処理部と誤り訂正処理部とでメモリを共有することができるので、ベースバンド信号処理部に初期シンボル同期回路用のメモリを設ける必要がなくなる。その結果、メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置を提供することができる。

本発明に係るＯＦＤＭ復調装置では、前記ベースバンド信号処理部は、前記ベースバンド信号から広帯域キャリア周波数誤差を検出する広帯域キャリア周波数誤差検出回路をさらに含み、前記セレクタは、前記広帯域キャリア周波数誤差検出回路と前記初期シンボル同期回路と前記誤り訂正処理部とのいずれかに前記メモリを接続することが好ましい。

上記構成によれば、誤り訂正処理部がメモリを使用しないフレーム同期前の広帯域キャリア周波数誤差検出処理のタイミングでは、メモリを広帯域キャリア周波数誤差検出回路に接続して広帯域キャリア周波数誤差検出処理を実行することができる。このため、ベースバンド信号処理部に広帯域キャリア周波数誤差検出回路のためのメモリを設ける必要がなくなる。その結果、一層メモリ搭載量を低減することができ、回路規模を一層削減することが可能となり、消費電力を一層削減することができるＯＦＤＭ復調装置を提供することができる。

本発明に係るＯＦＤＭ復調装置では、前記誤り訂正処理部は、前記ベースバンド信号を時間軸方向に沿ってデインターリーブ処理する時間デインターリーブ回路を含み、前記セレクタは、前記時間デインターリーブ回路と前記初期シンボル同期回路とのいずれかに前記メモリを接続することが好ましい。

上記構成によれば、ワード長が大きい時間デインターリーブ回路用ＲＡＭを初期シンボル同期回路と時間デインターリーブ回路とで共用することができる。

本発明に係るＯＦＤＭ復調装置では、前記誤り訂正処理部は、前記ベースバンド信号をビタビ復号処理するビタビ回路を含み、前記セレクタは、前記ビタビ回路と前記初期シンボル同期回路とのいずれかに前記メモリを接続することが好ましい。

上記構成によれば、ビット幅が大きいビタビ回路用ＲＡＭを初期シンボル同期回路とビタビ回路とで共用することができる。

本発明に係るＯＦＤＭ復調装置では、前記ベースバンド信号処理部は、前記ベースバンド信号に含まれている狭帯域キャリア周波数誤差を補正する狭帯域キャリア周波数誤差補正回路と、前記ベースバンド信号に含まれている前記狭帯域キャリア周波数誤差を検出する狭帯域キャリア周波数誤差検出回路と、前記ベースバンド信号に含まれている広帯域キャリア周波数誤差を補正する広帯域キャリア周波数誤差補正回路と、前記ベースバンド信号を復調することによって、復調信号を得る直交周波数分割多重復調回路と、前記復調信号から前記広帯域キャリア周波数誤差を検出する広帯域キャリア周波数誤差検出回路とを含むことが好ましい。

上記構成によれば、ベースバンド信号処理部を簡単に構成できる。

本発明に係るＯＦＤＭ復調装置の動作方法は、上記課題を解決するために、ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行し、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正することを特徴とする。

上記特徴によれば、初期シンボル同期回路にメモリを接続してベースバンド信号の初期シンボル同期処理を実行し、誤り訂正処理部にメモリを接続してベースバンド信号の誤りを訂正する。従って、誤り訂正処理部がメモリを使用しないフレーム同期前の初期シンボル同期のタイミングでは、メモリを初期シンボル同期回路に接続して初期シンボル同期処理を実行し、誤り訂正処理部がメモリを使用するフレーム同期後のタイミングでは、メモリを誤り訂正処理部に接続してベースバンド信号の誤りを訂正することができる。このため、ベースバンド信号処理部と誤り訂正処理部とでメモリを共有することができるので、ベースバンド信号処理部に初期シンボル同期回路用のメモリを設ける必要がなくなる。その結果、メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置の動作方法を提供することができる。

本発明に係るプログラムは、上記課題を解決するために、コンピュータに、ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行する手順と、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正する手順とを実行させることを特徴とする。

本発明に係るコンピュータ読み取り可能な記録媒体は、上記課題を解決するために、ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行する手順と、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正する手順とを実行させるためのプログラムを記録したことを特徴とする。

本発明に係るＯＦＤＭ復調装置は、以上のように、初期シンボル同期回路と誤り訂正処理部とのいずれかにメモリを接続するセレクタを備えているので、ベースバンド信号処理部と誤り訂正処理部とでメモリを共有することができ、ベースバンド信号処理部に初期シンボル同期回路用のメモリを設ける必要がなくなり、その結果、メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置を提供することができるという効果を奏する。

本発明に係るＯＦＤＭ復調装置の動作方法は、以上のように、初期シンボル同期回路にメモリを接続してベースバンド信号の初期シンボル同期処理を実行し、誤り訂正処理部にメモリを接続してベースバンド信号の誤りを訂正する。このため、ベースバンド信号処理部と誤り訂正処理部とでメモリを共有することができ、ベースバンド信号処理部に初期シンボル同期回路用のメモリを設ける必要がなくなり、その結果、メモリ搭載量を低減することができ、回路規模を削減することが可能となり、消費電力を削減することができるＯＦＤＭ復調装置を提供することができるという効果を奏する。

本発明の一実施形態について図１ないし図２に基づいて説明すると以下の通りである。すなわち、図１は、本発明の実施形態を示すものであり、ＯＦＤＭ復調装置１００の構成を示すブロック図である。ＯＦＤＭ復調装置１００は、図１に示すように、アンテナ１０１、チューナ１０２、バンドパスフィルタ（ＢＰＦ）１０３、Ａ／Ｄ変換回路１０４及びＤＣキャンセル回路１０５を備えている。

ＯＦＤＭ復調装置１００には、ベースバンド信号処理部１が設けられている。図２は、ＯＦＤＭ復調装置１００の要部構成を示す詳細ブロック図である。ベースバンド信号処理部１は、デジタル直交復調回路１０６、同期回路１０９、ＦＦＴ演算回路１０、フレーム同期回路１０８、波形等化回路１１０及びＴＭＣＣ復号回路１２１を含んでいる。

同期回路１０９は、狭帯域キャリア周波数誤差補正回路８、狭帯域キャリア周波数誤差検出回路９、広帯域キャリア周波数誤差補正回路７、広帯域キャリア周波数誤差検出回路４及び初期シンボル同期回路３を含んでいる。

ＯＦＤＭ復調装置１００には、誤り訂正処理部２が設けられている。誤り訂正処理部２は、周波数デインタリーブ回路１１１、時間デインタリーブ回路５、デマッピング回路１１３、ビットデインタリーブ回路１１４、デパンクチャ回路１１５、ビタビ回路６、バイトデインタリーブ回路１１７及び拡散信号除去回路１１８を含んでいる。

ＯＦＤＭ復調装置１００は、トランスポートストリーム生成回路１１９、ＲＳ復号回路１２０およびャンネル選択回路１２２をさらに備えている。

ＯＦＤＭ復調装置１００には、セレクタ１１及び制御回路１３が設けられている。セレクタ１１は、制御回路１３から供給される切換え信号に応じて、初期シンボル同期回路３と広帯域キャリア周波数誤差検出回路４と時間デインタリーブ回路５とのいずれかに、ＲＡＭ１２を接続する。制御回路１３は、初期シンボル同期回路３及びフレーム同期回路１０８からの信号に応じて、ＲＡＭ１２の接続先を初期シンボル同期回路３と広帯域キャリア周波数誤差検出回路４と時間デインタリーブ回路５とのいずれかに切り換えるための切換え信号をセレクタ１１に供給する。

放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ復調装置１００のアンテナ１０１により受信され、ＲＦ信号としてチューナ１０２に供給される。チューナ１０２は、乗算器１０２ａおよび局部発振器１０２ｂからなり、アンテナ１０１を通じて受信されたＲＦ信号を、ＩＦ信号に周波数変換する。チューナ１０２は、周波数変換したＩＦ信号をＢＰＦ１０３に供給する。

局部発振器１０２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路１２２から供給されるチャンネル選択信号に応じて切り換えられる。チューナ１０２から出力されたＩＦ信号は、ＢＰＦ１０３によりフィルタリングされたあと、Ａ／Ｄ変換回路１０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１０５によりＤＣ成分が除去され、ベースバンド信号処理部１のデジタル直交復調回路１０６に供給される。

デジタル直交復調回路１０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、同期回路１０９の狭帯域キャリア周波数誤差補正回路８に供給される。

狭帯域キャリア周波数誤差補正回路８は、デジタル直交復調回路１０６から供給されたベースバンドのＯＦＤＭ信号の狭帯域キャリア周波数誤差を補正して、狭帯域キャリア周波数誤差検出回路９、初期シンボル同期回路３及び広帯域キャリア周波数誤差補正回路７に供給する。

狭帯域キャリア周波数誤差検出回路９は、ベースバンドのＯＦＤＭ信号の狭帯域キャリア周波数誤差を検出し、これを補正するための制御信号を狭帯域キャリア周波数誤差補正回路８に供給する。

初期シンボル同期回路３は、ベースバンドのＯＦＤＭ信号から伝送モード及びガードインターバル比等の伝送パラメータを抽出する初期シンボル同期処理を実行する。

広帯域キャリア周波数誤差補正回路７は、狭帯域キャリア周波数誤差補正回路８によって供給されたベースバンドのＯＦＤＭ信号の広帯域キャリア周波数誤差を補正してＦＦＴ演算回路１０に供給する。

ＦＦＴ演算回路１０は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。ＦＦＴ演算回路１０は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１０は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭ伝送シンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、ＧＩ期間中のいずれかの位置となる。ＦＦＴ演算回路１０により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１０により抽出された信号は、フレーム同期回路１０８、ＴＭＣＣ復号回路１２１、同期回路１０９の広帯域キャリア周波数誤差検出回路４および波形等価回路１１０に供給される。

広帯域キャリア周波数誤差検出回路４は、ＦＦＴ演算回路１０によって供給された信号の広帯域キャリア周波数誤差を検出し、これを補正するための制御信号を広帯域キャリア周波数誤差補正回路７にフィードバックする。

フレーム同期回路１０８は、ＦＦＴ演算回路１０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰおよびＳＰなどのパイロット信号、ＴＭＣＣなどの伝送制御情報を復調し、同期回路１０９およびＴＭＣＣ復号回路１２１に供給する。

波形等価回路１１０には、ＦＦＴ演算回路１０から出力された各サブキャリアから復調された後の信号が供給される。波形等価回路１１０は、その信号に対してキャリア復調を行う。ＩＳＤＢ−Ｔ規格のＯＦＤＭ信号を復調する場合であれば、波形等価回路１１０は、たとえば、ＤＱＰＳＫの差動復調、または、ＱＰＳＫ、１６ＱＡＭ、および６４ＱＡＭなどの同期復調を行う。

キャリア復調された信号は、誤り訂正処理部２に設けられた周波数デインタリーブ回路１１１によって周波数軸方向にデインタリーブ処理される。続いて、時間デインタリーブ回路５によって、時間軸方向のデインタリーブ処理がされた後、デマッピング回路１１３に供給される。

デマッピング回路１１３は、キャリア復調された信号（複素信号）に対して、データの再割付処理（デマッピング処理）を行う。これにより、伝送データ系列を復元する。たとえば、ＩＳＤＢ−Ｔ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路１１３は、ＱＰＳＫ、１６ＱＡＭ、または６４ＱＡＭに対応した、デマッピング処理を行う。

デマッピング回路１１３から出力された伝送データ系列は、ビットデインタリーブ回路１１４、デパンクチャ回路１１５、ビタビ回路１１６、バイトデインタリーブ回路１１７、拡散信号除去回路１１８を通過する。これにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、およびエネルギ拡散処理に対応したエネルギ逆拡散処理が、それぞれ行われる。その後、伝送データ系列は、トランスポートストリーム生成回路１１９に入力される。

トランスポートストリーム生成回路１１９は、たとえば、ヌルパケット等の各放送方式で規定されるデータを、ストリームにおける所定の位置に挿入する。また、トランスポートストリーム生成回路１１９は、断続的に供給されてくるストリームのビット間隔を平滑化して、時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路１２０に供給される。

ＲＳ復号回路１２０は、入力された伝送データ系列に対してリードソロモン復号処理を行う。これにより、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして伝送データ系列を出力する。

ＴＭＣＣ復号回路１２１は、ＯＦＤＭ伝送フレームにおける所定の位置に変調されている、ＴＭＣＣなどの伝送制御情報を復号する。復号された伝送制御情報は、波形等化回路１１０、時間デインタリーブ回路５、デマッピング回路１１３、ビットデインタリーブ回路１１４、デパンクチャ回路１１５およびトランスポートストリーム生成回路１１９に供給され、各回路の復調や再生等の制御に用いられる。

多量のメモリを必要とする初期シンボル同期処理及び広帯域キャリア周波数誤差検出処理を実行している間は、誤り訂正処理部２は未だ動作しておらず、従って、誤り訂正処理部２に接続されているＲＡＭは使用されていないことに本発明者らは着目し、この空いているメモリを初期シンボル同期回路３用のメモリ及び広帯域キャリア周波数誤差検出回路４用のメモリと共有化するようにセレクタ１１及び制御回路１３を構成した。

図２に示す例では、時間デインタリーブ回路５用に設けたＲＡＭ１２を、初期シンボル同期回路３用に使用し、また、広帯域キャリア周波数誤差検出回路４用にも使用している。初期シンボル同期回路３は、初期シンボル同期処理中に制御回路１３を制御し、セレクタ１１によりＲＡＭ１２と接続される。そして、広帯域キャリア周波数誤差検出回路４は、誤差検出中に制御回路１３を制御し、セレクタ１１によりＲＡＭ１２と接続される。いずれも所要の処理が終了すると、制御を開放し、セレクタ１１によりＲＡＭ１２から切り離される。

次に、フレーム同期が確立し、フレーム同期回路１０８からフレーム同期確立信号が制御回路１３に入力されると、ＲＡＭ１２は、セレクタ１１により時間デインタリーブ回路５に接続される。フレーム同期回路１０８によるフレーム同期は、必ず初期シンボル同期処理及び広帯域キャリア周波数誤差検出処理が完了した後に確立する。このため、初期シンボル同期回路３と広帯域キャリア周波数誤差検出回路４とフレーム同期回路１０８とからの制御回路１３に対する制御が衝突して、ＲＡＭ１２に記録された情報が破壊される恐れはない。

本実施の形態では、地上デジタル放送を受信するためのＯＦＤＭ復調装置の例を説明したが、本発明はこれに限定されない。ＯＦＤＭ方式に従って信号を受信する装置であればよく、例えば、無線ＬＡＮのための復調装置、ＢＳデジタル放送、ＣＳデジタル放送を受信するための復調装置、ケーブルテレビの復調装置に対しても本発明を適用することができる。

また、本実施の形態では、初期シンボル同期回路３と広帯域キャリア周波数誤差検出回路４と時間デインタリーブ回路５とでＲＡＭ１２を共有する例を示したが、本発明はこれに限定されない。ベースバンド信号処理部１に設けられてフレーム同期処理前に一時的な処理を行う回路と、誤り訂正処理部２に設けられた回路とでＲＡＭ１２を共有するように構成すればよく、例えば、初期シンボル同期回路３とビタビ回路６とでＲＡＭ１２を共有してもよい。

また、初期シンボル同期回路３とＲＳ復号回路１２０とでＲＡＭ１２を共有してもよく、初期シンボル同期回路３とトランスポートストリーム生成回路１１９とで共有してもよい。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

なお、上記実施形態のＯＦＤＭ復調装置の各部や各処理ステップは、ＣＰＵなどの演算手段が、ＲＯＭ（Read Only Memory）やＲＡＭなどの記憶手段に記憶されたプログラムを実行し、インターフェース回路などの通信手段を制御することにより実現することができる。したがって、これらの手段を有するコンピュータが、上記プログラムを記録した記録媒体を読み取り、当該プログラムを実行するだけで、本実施形態のＯＦＤＭ復調装置の各種機能および各種処理を実現することができる。また、上記プログラムをリムーバブルな記録媒体に記録することにより、任意のコンピュータ上で上記の各種機能および各種処理を実現することができる。

この記録媒体としては、マイクロコンピュータで処理を行うために図示しないメモリ、例えばＲＯＭのようなものがプログラムメディアであっても良いし、また、図示していないが外部記憶装置としてプログラム読取り装置が設けられ、そこに記録媒体を挿入することにより読取り可能なプログラムメディアであっても良い。

また、何れの場合でも、格納されているプログラムは、マイクロプロセッサがアクセスして実行される構成であることが好ましい。さらに、プログラムを読み出し、読み出されたプログラムは、マイクロコンピュータのプログラム記憶エリアにダウンロードされて、そのプログラムが実行される方式であることが好ましい。なお、このダウンロード用のプログラムは予め本体装置に格納されているものとする。

また、上記プログラムメディアとしては、本体と分離可能に構成される記録媒体であり、磁気テープやカセットテープ等のテープ系、フレキシブルディスクやハードディスク等の磁気ディスクやＣＤ／ＭＯ／ＭＤ／ＤＶＤ等のディスクのディスク系、ＩＣカード（メモリカードを含む）等のカード系、あるいはマスクＲＯＭ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュＲＯＭ等による半導体メモリを含めた固定的にプログラムを担持する記録媒体等がある。

また、インターネットを含む通信ネットワークを接続可能なシステム構成であれば、通信ネットワークからプログラムをダウンロードするように流動的にプログラムを担持する記録媒体であることが好ましい。

さらに、このように通信ネットワークからプログラムをダウンロードする場合には、そのダウンロード用のプログラムは予め本体装置に格納しておくか、あるいは別な記録媒体からインストールされるものであることが好ましい。

本発明は、デジタル伝送方式にて、映像信号や音声信号を効率よく伝送できるＯＦＤＭの復調装置に適用することができ、また、ＯＦＤＭ方式に従って信号を受信する装置、例えば、無線ＬＡＮのための復調装置、ＢＳデジタル放送、ＣＳデジタル放送を受信するための復調装置、ケーブルテレビの復調装置に対しても本発明を適用することができる。

本発明の実施形態を示すものであり、ＯＦＤＭ復調装置の構成を示すブロック図である。上記ＯＦＤＭ復調装置の要部構成を示す詳細ブロック図である。ＯＦＤＭ変調波の伝送シンボルの一例を示す図である。従来技術を示すものであり、ＯＦＤＭ復調装置の構成を示すブロック図である。従来技術を示すものであり、他のＯＦＤＭ復調装置の要部構成を示すブロック図である。

符号の説明

１ベースバンド信号処理部
２誤り訂正処理部
３初期シンボル同期回路
４広帯域キャリア周波数誤差検出回路
５時間デインタリーブ回路
６ビタビ回路
７広帯域キャリア周波数誤差補正回路
８狭帯域キャリア周波数誤差補正回路
９狭帯域キャリア周波数誤差検出回路
１０直交周波数分割多重復調回路（ＦＦＴ）
１１セレクタ
１２ＲＡＭ
１３制御回路

Claims

ベースバンド信号をデジタル信号処理するベースバンド信号処理部と、
前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部とを備え、
前記ベースバンド信号処理部は、前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路を含み、
前記初期シンボル同期回路と前記誤り訂正処理部とのいずれかにメモリを接続するセレクタをさらに備えることを特徴とするＯＦＤＭ復調装置。
前記ベースバンド信号処理部は、前記ベースバンド信号から広帯域キャリア周波数誤差を検出する広帯域キャリア周波数誤差検出回路をさらに含み、
前記セレクタは、前記広帯域キャリア周波数誤差検出回路と前記初期シンボル同期回路と前記誤り訂正処理部とのいずれかに前記メモリを接続する請求項１記載のＯＦＤＭ復調装置。
前記誤り訂正処理部は、前記ベースバンド信号を時間軸方向に沿ってデインターリーブ処理する時間デインターリーブ回路を含み、
前記セレクタは、前記時間デインターリーブ回路と前記初期シンボル同期回路とのいずれかに前記メモリを接続する請求項１記載のＯＦＤＭ復調装置。
前記誤り訂正処理部は、前記ベースバンド信号をビタビ復号処理するビタビ回路を含み、
前記セレクタは、前記ビタビ回路と前記初期シンボル同期回路とのいずれかに前記メモリを接続する請求項１記載のＯＦＤＭ復調装置。
前記ベースバンド信号処理部は、前記ベースバンド信号に含まれている狭帯域キャリア周波数誤差を補正する狭帯域キャリア周波数誤差補正回路と、
前記ベースバンド信号に含まれている前記狭帯域キャリア周波数誤差を検出する狭帯域キャリア周波数誤差検出回路と、
前記ベースバンド信号に含まれている広帯域キャリア周波数誤差を補正する広帯域キャリア周波数誤差補正回路と、
前記ベースバンド信号を復調することによって、復調信号を得る直交周波数分割多重復調回路と、
前記復調信号から前記広帯域キャリア周波数誤差を検出する広帯域キャリア周波数誤差検出回路とを含む請求項１記載のＯＦＤＭ復調装置。
ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行し、
前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正することを特徴とするＯＦＤＭ復調装置の動作方法。
コンピュータに、ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行する手順と、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正する手順とを実行させることを特徴とするプログラム。
コンピュータに、ベースバンド信号をデジタル信号処理するベースバンド信号処理部に設けられ前記ベースバンド信号の初期シンボル同期処理を行う初期シンボル同期回路に、メモリを接続して、前記ベースバンド信号の初期シンボル同期処理を実行する手順と、前記ベースバンド信号処理部によってデジタル信号処理されたベースバンド信号の誤りを訂正するために設けられた誤り訂正処理部に、前記メモリを接続して、前記ベースバンド信号の誤りを訂正する手順とを実行させるためのプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。