JP5454236B2

JP5454236B2 - 受信装置および受信方法

Info

Publication number: JP5454236B2
Application number: JP2010049825A
Authority: JP
Inventors: 剛長谷川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-03-05
Filing date: 2010-03-05
Publication date: 2014-03-26
Anticipated expiration: 2030-03-05
Also published as: US8654906B2; US20110216854A1; JP2011188138A

Description

この発明は、受信装置および受信方法に関する。

従来、移動無線通信システムの伝送方式の一つに、直交波周波数分割多重（ＯＦＤＭ：ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘｉｎｇ）方式がある。ＯＦＤＭ方式は、例えばＬＴＥ（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ、スーパー３Ｇ）やＷｉＭＡＸ（ＷｏｒｌｄｗｉｄｅＩｎｔｅｒｏｐｅｒａｂｉｌｉｔｙｆｏｒＭｉｃｒｏｗａｖｅＡｃｃｅｓｓ、ワイマックス）などの通信システムで採用されている。ＯＦＤＭ方式では、変調済みの信号は周波数領域でマッピングされてから時間領域の信号に変換される。この時間領域信号と周波数領域信号との変換に高速フーリエ変換（ＦＦＴ：ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）が用いられる。例えば、複数本の受信アンテナで受信された複数系統の各受信信号を高速フーリエ変換してサブキャリアごとの受信信号に変換する受信装置がある。このような受信装置の一つに、データのガードインターバル以上の遅延時間部分をシンボル間干渉部分として検出し、そのシンボル間干渉部分に応じた既知シンボルの時間波形部分のレプリカを受信信号から減算した結果にＦＦＴ処理を施してデータを復調する装置がある。また、サブキャリアごとに、系統間の相互干渉成分のレプリカを生成し、このレプリカを高速フーリエ変換後の複数系統の受信信号から減算することによって各受信信号に含まれる系統間の相互干渉成分をキャンセルするようにした受信装置がある。

特開２００４−２０８２５４号公報特開２００４−２３５９１６号公報特開２００７−３３６４９６号公報国際公開第２００６／１０４１０２号パンフレット

しかしながら、従来の受信装置において受信信号を高速フーリエ変換すると、変換後のサブキャリアごとの平均電力に差が生じることがある。例えば、遠くの端末に割り当てられたサブキャリアの受信電力が、近くの端末に割り当てられたサブキャリアの受信電力よりも大きい場合に、高速フーリエ変換後のサブキャリアごとの平均電力に差が生じることがある。このような場合、高速フーリエ変換のビット数やレベルダイヤが十分に確保されていないと、高速フーリエ変換後に、大きな電力のサブキャリアではオーバーフローが発生してしまう。一方、小さな電力のサブキャリアでは割り当てビット数が少なくなるため、高速フーリエ変換の精度が低くなるという問題点がある。大きな電力のサブキャリアについては、高速フーリエ変換への入力信号のレベルを調整することによって、オーバーフローの発生を回避することができる。しかし、その場合でも、小さな電力のサブキャリアではビット数の使用効率が悪いため、十分な精度を得るには高速フーリエ変換に用いるビット数を増やすことになるという問題点がある。

高速フーリエ変換に用いるビット数を削減することができる受信装置および受信方法を提供することを目的とする。大きな電力の信号および小さな電力の信号のいずれに対しても精度よく高速フーリエ変換を行うことができる受信装置および受信方法を提供することを目的とする。

この受信装置は、第１高速フーリエ変換部、信号抽出部、逆高速フーリエ変換部、減算部および第２高速フーリエ変換部を備える。第１高速フーリエ変換部は、時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する。信号抽出部は、第１高速フーリエ変換部から出力された複数の周波数領域の信号から電力の大きさが閾値を超える信号を抽出する。逆高速フーリエ変換部は、信号抽出部の出力信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する。減算部は、入力信号から逆高速フーリエ変換部の出力信号を減算する。第２高速フーリエ変換部は、減算部の出力信号に対して高速フーリエ変換を行って周波数領域の信号に変換する。

この受信装置および受信方法によれば、高速フーリエ変換に用いるビット数を削減することができる。大きな電力の信号および小さな電力の信号のいずれに対しても精度よく高速フーリエ変換を行うことができる。

高速フーリエ変換回路の一例を示す模式図である。バタフライ演算回路の一例を示すブロック図である。実施例１にかかる受信装置を示すブロック図である。実施例１にかかる受信方法を示すフローチャートである。実施例２にかかる受信装置を示すブロック図である。実施例２にかかる受信方法を示すフローチャートである。実施例３にかかる受信装置を示すブロック図である。実施例３にかかる受信方法を示すフローチャートである。実施例４にかかる受信装置を示すブロック図である。実施例４にかかる受信方法を示すフローチャートである。実施例５にかかる受信装置を示すブロック図である。実施例５にかかる受信方法を示すフローチャートである。実施例６にかかる受信装置を示すブロック図である。実施例６にかかる受信方法を示すフローチャートである。

以下に添付図面を参照して、この受信装置および受信方法の好適な実施の形態を詳細に説明する。以下の各実施例の説明においては、同様の構成要素には同一の符号を付して、重複する説明を省略する。

・高速フーリエ変換の説明
図１は、高速フーリエ変換回路の一例を示す模式図である。図１には、例えば要素数８の高速フーリエ変換演算を基数２で実装した高速フーリエ変換回路１が示されている。なお、要素数および基数は任意である。図１において、矢印のたすきがけ構造として表されているものは、高速フーリエ変換演算の基本となるバタフライ演算回路２である。ｗ⁰〜ｗ³は、バタフライ演算回路の入力信号に掛け合わせる回転因子である。バタフライ演算回路の出力信号は、次のバタフライ演算回路の入力信号となる。一般に要素数が２のＮ乗であれば、バタフライ演算回路をＮ回通過する。従って、要素数８の場合、入力信号はバタフライ演算回路を３回通過する。

・バタフライ演算の説明
図２は、バタフライ演算回路の一例を示すブロック図である。一例として、有限ビット数の整数でバタフライ演算を実装した回路において、入力信号および回転因子をそれぞれ８ビットとした例について説明する。図２に示すように、バタフライ演算回路２では、乗算部３において一方の入力信号（８ビット）に回転因子ｗ（８ビット）が乗算される。乗算の結果できた１６ビットの信号は、ビットシフト部４において下位８ビットが削除されて、入力信号と同じ８ビットの信号にされる。ビットシフト部４の出力信号（８ビット）は、加算部５においてもう一方の入力信号（８ビット）に加算される。また、減算部６において、もう一方の入力信号（８ビット）からビットシフト部４の出力信号（８ビット）が減算される。

加算部５の出力信号（９ビット）および減算部６の出力信号（９ビット）は、それぞれビット制限部７，８において上位１ビットもしくは下位１ビットが削除されて、入力信号と同じ８ビットの信号にされる。ビット制限部７，８の出力信号（８ビット）がバタフライ演算回路２の出力信号となる。加算部５および減算部６での加減算によって、平均して信号の振幅が√２倍になる。従って、高速フーリエ変換回路において入力信号がバタフライ演算回路２を２回通過したときに１回程度の割合で、加算部５の出力信号および減算部６の出力信号の例えば下位１ビットを削除すると、振幅が元に戻るので、好ましい。なお、ビットシフト部４におけるビットの削除量や、ビット制限部７，８においてビットを削除する頻度は、入力信号に基づいて適宜変更される。

（実施例１）
実施例１は、入力信号から大きな電力の信号を減算して小さな電力の信号を残し、この小さな電力の信号に対して高速フーリエ変換を行うものである。

・受信装置の説明
図３は、実施例１にかかる受信装置を示すブロック図である。図３に示すように、受信装置は、第１高速フーリエ変換部１１、信号抽出部１２、逆高速フーリエ変換部１３、減算部１４および第２高速フーリエ変換部１５を備えている。入力信号ｘ_nは、図示省略したバッファなどのメモリに保存されている。入力信号ｘ_nは、例えば図示しない自動利得制御（ＡＧＣ：ＡｕｔｏｍａｔｉｃＧａｉｎＣｏｎｔｒｏｌ）回路などによって第１高速フーリエ変換部１１の出力が飽和しないレベルに調整されている。入力信号ｘ_nは、マルチキャリア伝送方式の信号である。マルチキャリア伝送方式の一例として、例えばＯＦＤＭ方式や符号分割多元接続（ＣＤＭＡ：ＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）方式が挙げられる。ここでは、ＯＦＤＭ方式を例にして説明する。

第１高速フーリエ変換部（ＦＦＴ部１）１１は、時間領域の入力信号ｘ_nに対してビット制限用のパラメタ１に基づいて高速フーリエ変換を行い、複数の周波数領域の信号ｙ_nを出力する。各周波数領域の信号は、サブキャリアと呼ばれる。ビット制限用のパラメタ１は、第１高速フーリエ変換部１１において、上述したようにバタフライ演算を何回行ったときに１回の割合で加減算後の信号の例えば下位１ビットを削除するか、ということを決めるパラメタである。例えば、第１高速フーリエ変換部１１は、バタフライ演算を２回行ったときに１回の割合で加減算後の信号の例えば下位１ビットを削除してもよい。

信号抽出部１２は、第１高速フーリエ変換部１１の出力信号ｙ_nから大きな電力の信号を抽出する。例えば、信号抽出部１２は、第１高速フーリエ変換部１１の出力信号ｙ_nのうち、電力が閾値を超えない信号の値を０で上書きし、電力が閾値を超える信号の値をそのまま残すようにしてもよい。その場合、信号抽出部１２の出力信号ｙ'_nにおいて、大きな電力の信号の値は０よりも大きい元のままの値であり、小さな電力の信号の値は０となる。従って、信号抽出部１２により第１高速フーリエ変換部１１の出力信号ｙ_nから大きな電力の信号が抽出されたことになる。閾値は、予め設定されていてもよい。

逆高速フーリエ変換部（ＩＦＦＴ部）１３は、信号抽出部１２の出力信号ｙ'_nに対して逆高速フーリエ変換を行い、時間領域の信号ｘ'_nに変換する。減算部１４は、入力信号ｘ_nから逆高速フーリエ変換部１３の出力信号ｘ'_nを減算する。減算部１４の出力信号ｘ"_nにおいて、小さな電力の信号の値は入力信号ｘ_nでの値と同じであり、大きな電力の信号の値は０となる。従って、減算部１４により入力信号ｘ_nから大きな電力の信号が除かれたことになる。

第２高速フーリエ変換部（ＦＦＴ部２）１５は、減算部１４の出力信号ｘ"_nに対してビット制限用のパラメタ２に基づいて高速フーリエ変換を行い、周波数領域の信号ｙ"_nを出力する。ビット制限用のパラメタ２は、第２高速フーリエ変換部１５において、上述したようにバタフライ演算を何回行ったときに１回の割合で加減算後の信号の例えば下位１ビットを削除するか、ということを決めるパラメタである。第２高速フーリエ変換部１５において、バタフライ演算の加減算後に、信号の例えば下位１ビットを削除する回数を減らすことによって、小さな電力の信号に十分なビットを割り振ることができる。例えば、小さな電力の信号と大きな電力の信号との振幅比が１／８程度である場合、第２高速フーリエ変換部１５における例えば下位１ビットの削除回数を、第１高速フーリエ変換部１１における削除回数よりも３回少なくすればよい。そうすれば、第２高速フーリエ変換部１５の出力値のレベルが８倍程度になるので、小さな電力の信号に対しても十分なビット数が割り振られる。従って、精度が向上する。第２高速フーリエ変換部１５の出力信号ｙ"_nは、入力信号に対する高速フーリエ変換結果として図示しない次段の回路へ出力される。

・受信方法の説明
図４は、実施例１にかかる受信方法を示すフローチャートである。図４に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、受信信号である時間領域の入力信号ｘ_nを受け取り、バッファなどのメモリに保存する（ステップＳ１）。次いで、受信装置は、第１高速フーリエ変換部１１により入力信号ｘ_nに対してビット制限用のパラメタ１に基づいて１回目の高速フーリエ変換を行い、複数の周波数領域の信号ｙ_nに変換する（ステップＳ２）。次いで、受信装置は、信号抽出部１２により第１高速フーリエ変換部１１の出力信号ｙ_nのうちの例えば閾値を基準として小さな電力の信号の値を０で上書きすることによって、大きな電力の信号を抽出する（ステップＳ３）。

次いで、受信装置は、逆高速フーリエ変換部１３により信号抽出部１２の出力信号ｙ'_nに対して逆高速フーリエ変換を行い、時間領域の信号ｘ'_nに変換する（ステップＳ４）。次いで、受信装置は、減算部１４により入力信号ｘ_nから逆高速フーリエ変換部１３の出力信号ｘ'_nを減算する（ステップＳ５）。次いで、受信装置は、第２高速フーリエ変換部１５により、減算部１４の出力信号ｘ"_nに対してビット制限用のパラメタ２に基づいて２回目の高速フーリエ変換を行い、周波数領域の信号ｙ"_nに変換する（ステップＳ６）。次いで、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力し（ステップＳ７）、一連の高速フーリエ変換処理を終了する。

なお、第２高速フーリエ変換部１５の次段の回路において、ステップＳ３で抽出された大きな電力の信号に対する高速フーリエ変換結果を用いるのが好ましい場合がある。そのような場合には、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nに対して、ステップＳ３で０が上書きされなかった信号の値を上書きすればよい。そうすれば、大きな電力の信号に対する高速フーリエ変換結果と小さな電力の信号に対する高速フーリエ変換結果とが次段の回路へ出力される。

実施例１によれば、小さな電力の信号に対して高速フーリエ変換を行う際には大きな電力の信号が含まれていないので、小さな電力の信号に対して高速フーリエ変換を行う際に十分なビット数を割り当てることができる。小さな電力の信号に対して高速フーリエ変換を行う際に十分なビット数を割り当てても、大きな電力の信号に対して高速フーリエ変換を行う際のビット数を増やさずに済む。従来は、小さな電力の信号に対して十分なビット数を割り当てるには、高速フーリエ変換に用いるビット数を増やすことになるので、実施例１によれば高速フーリエ変換に必要なビット数を削減することができる。また、小さな電力の信号に対する高速フーリエ変換の精度が従来よりも向上するので、大きな電力の信号および小さな電力の信号のいずれに対しても精度よく高速フーリエ変換を行うことができる。

また、デジタルシグナルプロセッサ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ、ＤＳＰ）などのプロセッサで高速フーリエ変換のソフトウェアを実行する場合、例えば１６ビットでは精度が不足する場合には、３２ビットで高速フーリエ変換を行うことになる。この場合、高速フーリエ変換に乗算の処理があるので、処理量は、単純に２倍になるのではなく、４倍に増える。それに対して、実施例１では、高速フーリエ変換を３回行うが、高速フーリエ変換に用いるビット数を増やさなくてもよいので、処理量は４倍よりも少なくなる。なお、高速フーリエ変換に限らず、離散フーリエ変換（ＤｉｓｃｒｅｔｅＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ、ＤＦＴ）や高速アダマール変換（ＦａｓｔＨａｄａｍａｒｄＴｒａｎｓｆｏｒｍ、ＦＨＴ）にも同様に適用することができる。例えば、高速アダマール変換を行う伝送方式の一例であるＣＤＭＡ方式にも適用することができる。

（実施例２）
実施例２は、実施例１において、大きな電力の信号の電力の大きさと小さな電力の信号の電力の大きさとの差異に基づいて、次段の回路への出力を選択するものである。次段の回路へは、第１高速フーリエ変換部１１の出力信号ｙ_nおよび第２高速フーリエ変換部１５の出力信号ｙ"_nのいずれか一方が出力される。

・受信装置の説明
図５は、実施例２にかかる受信装置を示すブロック図である。図５に示すように、受信装置は、実施例１の構成に加えて電力差判定部２１および選択部としてのスイッチ２２，２３，２４を備えている。電力差判定部２１は、大きな電力の信号の電力の大きさと小さな電力の信号の電力の大きさとの比を判定する。例えば、電力差判定部２１は、第１高速フーリエ変換部１１の出力信号ｙ_nのうち、電力が閾値を超える信号の平均電力Ｂと電力が閾値を超えない信号の平均電力Ｃとを比較してもよい。このときの閾値は、実施例１において信号抽出部１２により大きな電力の信号を抽出する際の基準となる閾値である。

電力差判定部２１は、比率Ｂ／Ｃが閾値よりも大きければ電力差大と判定し、比率Ｂ／Ｃが閾値よりも大きくなければ電力差小と判定してもよい。この電力差を判定する際の基準となる閾値は、実施例１において信号抽出部１２により大きな電力の信号を抽出する際の基準となる閾値とは別の閾値である。電力差を判定する際の基準となる閾値は、予め設定されていてもよい。

第１スイッチ２２は、電力差判定部２１により電力差大と判定された場合、減算部１４に入力信号ｘ_nが入力するのを許可する。第１スイッチ２２は、電力差判定部２１により電力差小と判定された場合、減算部１４に入力信号ｘ_nが入力するのを禁止する。

第２スイッチ２３は、電力差判定部２１により電力差大と判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを許可する。第２スイッチ２３は、電力差判定部２１により電力差小と判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを禁止する。

第３スイッチ２４は、電力差判定部２１により電力差大と判定された場合、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力する。第３スイッチ２４は、電力差判定部２１により電力差小と判定された場合、第１高速フーリエ変換部１１の出力信号ｙ_nを次段の回路へ出力する。その他の構成は実施例１と同様である。

・受信方法の説明
図６は、実施例２にかかる受信方法を示すフローチャートである。図６に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、実施例１のステップＳ１およびステップＳ２と同様の処理を行う（ステップＳ１１、ステップＳ１２）。次いで、受信装置は、電力差判定部２１により電力差を判定する（ステップＳ１３）。電力差小と判定された場合（ステップＳ１３：電力差小）、受信装置は、第１高速フーリエ変換部１１の出力信号ｙ_nを次段の回路への出力信号ｙ"_nとする（ステップＳ１４）。そして、このｙ"_nを次段の回路へ出力し（ステップＳ１５）、一連の高速フーリエ変換処理を終了する。

一方、電力差判定部２１により電力差大と判定された場合（ステップＳ１３：電力差大）、受信装置は、実施例１のステップＳ３からステップＳ６までと同様の処理を行う（ステップＳ１６〜ステップＳ１９）。そして、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力し（ステップＳ１５）、一連の高速フーリエ変換処理を終了する。

実施例２によれば、実施例１と同様の効果が得られる。また、大きな電力の信号と小さな電力の信号とで電力の大きさに余り差がない場合、信号抽出部１２、逆高速フーリエ変換部１３、減算部１４および第２高速フーリエ変換部１５での処理を省略することができるので、処理量を減らすことができる。なお、大きな電力の信号と小さな電力の信号との電力差は、両者の電力の比率に限らない。例えば、両者の電力の差分を求めてもよい。

（実施例３）
実施例３は、実施例１において、データチャネルの変調方式に基づいて、次段の回路への出力を選択するものである。信号対雑音比の影響が相対的に小さい変調方式である場合、第１高速フーリエ変換部１１の出力信号ｙ_nが次段の回路へ出力される。信号対雑音比の影響が相対的に大きい変調方式である場合、第２高速フーリエ変換部１５の出力信号ｙ"_nが次段の回路へ出力される。

・受信装置の説明
図７は、実施例３にかかる受信装置を示すブロック図である。図７に示すように、受信装置は、実施例１の構成に加えて制御チャネル受信部３１、変調方式判定部３２および選択部としてのスイッチ２２，２３，２４を備えている。制御チャネル受信部３１は、第１高速フーリエ変換部１１の出力信号ｙ_nから例えば制御チャネルを復調し、復号してデータチャネルの変調方式の情報を取得する。制御チャネルは、特定のサブキャリアまたは特定のタイミングに割り当てられている。適応変調では、変調方式が制御チャネルで通知されることがある。なお、制御チャネルに限らず、データチャネルの変調方式の情報を含む信号からデータチャネルの変調方式の情報を取得すればよい。

変調方式判定部３２は、制御チャネル受信部３１で取得した変調方式の情報に基づいて、データチャネルの変調方式が、信号対雑音比の影響が相対的に小さい変調方式であるか、信号対雑音比の影響が相対的に大きい変調方式であるか、を判定する。例えば、ＢＰＳＫ（ＢｉｎａｒｙＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ、２位相偏移変調）、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ、４位相偏移変調）、１６ＱＡＭ（１６ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）および６４ＱＡＭ（６４ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）を比較すると、最も信号対雑音比の影響が小さいのはＢＰＳＫであり、ＱＰＳＫ、１６ＱＡＭおよび６４ＱＡＭの順に信号対雑音比の影響が大きくなる。例えば、ＱＰＳＫおよび１６ＱＡＭを信号対雑音比の影響が相対的に小さい変調方式とし、６４ＱＡＭを信号対雑音比の影響が相対的に大きい変調方式としてもよい。

第１スイッチ２２は、変調方式判定部３２により信号対雑音比の影響が相対的に大きい変調方式であると判定された場合、減算部１４に入力信号ｘ_nが入力するのを許可する。第１スイッチ２２は、変調方式判定部３２により信号対雑音比の影響が相対的に小さい変調方式であると判定された場合、減算部１４に入力信号ｘ_nが入力するのを禁止する。

第２スイッチ２３は、変調方式判定部３２により信号対雑音比の影響が相対的に大きい変調方式であると判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを許可する。第２スイッチ２３は、変調方式判定部３２により信号対雑音比の影響が相対的に小さい変調方式であると判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを禁止する。

第３スイッチ２４は、変調方式判定部３２により信号対雑音比の影響が相対的に大きい変調方式であると判定された場合、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力する。第３スイッチ２４は、変調方式判定部３２により信号対雑音比の影響が相対的に小さい変調方式であると判定された場合、第１高速フーリエ変換部１１の出力信号ｙ_nを次段の回路へ出力する。その他の構成は実施例１と同様である。

・受信方法の説明
図８は、実施例３にかかる受信方法を示すフローチャートである。図８に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、実施例１のステップＳ１およびステップＳ２と同様の処理を行う（ステップＳ２１、ステップＳ２２）。次いで、受信装置は、制御チャネル受信部３１により例えば制御チャネルを復調、復号してデータチャネルの変調方式の情報を取得する（ステップＳ２３）。次いで、受信装置は、変調方式判定部３２によりデータチャネルの変調方式を判定する（ステップＳ２４）。信号対雑音比の影響が相対的に小さい変調方式、例えばＱＰＳＫまたは１６ＱＡＭであると判定された場合（ステップＳ２４：ＱＰＳＫ、１６ＱＡＭ）、受信装置は、第１高速フーリエ変換部１１の出力信号ｙ_nを次段の回路への出力信号ｙ"_nとする（ステップＳ２５）。そして、このｙ"_nを次段の回路へ出力し（ステップＳ２６）、一連の高速フーリエ変換処理を終了する。

一方、変調方式判定部３２により信号対雑音比の影響が相対的に大きい変調方式、例えば６４ＱＡＭであると判定された場合（ステップＳ２４：６４ＱＡＭ）、受信装置は、実施例１のステップＳ３からステップＳ６までと同様の処理を行う（ステップＳ２７〜ステップＳ３０）。そして、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力し（ステップＳ２６）、一連の高速フーリエ変換処理を終了する。

実施例３によれば、実施例１と同様の効果が得られる。また、データチャネルの変調方式が、信号対雑音比の影響が相対的に小さい変調方式である場合、信号抽出部１２、逆高速フーリエ変換部１３、減算部１４および第２高速フーリエ変換部１５での処理を省略することができるので、処理量を減らすことができる。

（実施例４）
実施例４は、実施例１において、第１高速フーリエ変換部１１の出力信号ｙ_nを復調し、誤り訂正復号を行うことにより正しいデータが得られるか否かに基づいて、次段の回路への出力を選択するものである。誤り訂正復号によって正しいデータが得られる場合、第１高速フーリエ変換部１１の出力信号ｙ_nが次段の回路へ出力される。誤り訂正復号によっても正しいデータが得られない場合、第２高速フーリエ変換部１５の出力信号ｙ"_nが次段の回路へ出力される。

・受信装置の説明
図９は、実施例４にかかる受信装置を示すブロック図である。図９に示すように、受信装置は、実施例１の構成に加えて復調・復号部４１、誤り検出部４２および選択部としてのスイッチ２２，２３，２４を備えている。復調・復号部４１は、第１高速フーリエ変換部１１の出力信号ｙ_nを復調し、誤り訂正復号を行う。誤り検出部４２は、復調・復号部４１の出力信号に対して誤り検出を行う。誤り検出部４２は、例えば巡回冗長検査（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｈｅｃｋ、ＣＲＣ）によって誤りを検出してもよい。誤り検出部４２は、誤り訂正復号により正しいデータが得られた場合、誤りなしと判定し、誤り訂正復号により正しいデータが得られなかった場合、誤りありと判定する。また、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nを復調し、誤り訂正復号を行う復調・復号部４３を備えている。

第１スイッチ２２は、誤り検出部４２により誤りありと判定された場合、減算部１４に入力信号ｘ_nが入力するのを許可する。第１スイッチ２２は、誤り検出部４２により誤りなしと判定された場合、減算部１４に入力信号ｘ_nが入力するのを禁止する。

第２スイッチ２３は、誤り検出部４２により誤りありと判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを許可する。第２スイッチ２３は、誤り検出部４２により誤りなしと判定された場合、信号抽出部１２に第１高速フーリエ変換部１１の出力信号ｙ_nが入力するのを禁止する。

第３スイッチ２４は、誤り検出部４２により誤りありと判定された場合、第２高速フーリエ変換部１５の出力信号ｙ"_nを復調・復号部４３で復調し、誤り訂正復号して次段の回路へ出力する。第３スイッチ２４は、誤り検出部４２により誤りなしと判定された場合、第１高速フーリエ変換部１１の出力信号ｙ_nを復調・復号部４１で復調し、誤り訂正復号して次段の回路へ出力する。その他の構成は実施例１と同様である。

・受信方法の説明
図１０は、実施例４にかかる受信方法を示すフローチャートである。図１０に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、実施例１のステップＳ１およびステップＳ２と同様の処理を行う（ステップＳ４１、ステップＳ４２）。次いで、受信装置は、復調・復号部４１により第１高速フーリエ変換部１１の出力信号ｙ_nに含まれるデータチャネルを復調、誤り訂正復号する（ステップＳ４３）。次いで、受信装置は、誤り検出部４２によりデータチャネルの誤り検出を行う（ステップＳ４４）。誤りなしと判定された場合（ステップＳ４４：ＯＫ）、受信装置は、第１高速フーリエ変換部１１の出力信号ｙ_nを次段の回路への出力信号ｙ"_nとする（ステップＳ４５）。そして、このｙ"_n（正確には、復調・復号部４１により復調、復号されたもの）を次段の回路へ出力し（ステップＳ４６）、一連の高速フーリエ変換処理を終了する。

一方、誤り検出部４２により誤りありと判定された場合（ステップＳ４４：ＮＧ）、受信装置は、実施例１のステップＳ３からステップＳ６までと同様の処理を行う（ステップＳ４７〜ステップＳ５０）。そして、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_n（正確には、復調・復号部４３により復調、復号されたもの）を次段の回路へ出力し（ステップＳ４６）、一連の高速フーリエ変換処理を終了する。

実施例４によれば、実施例１と同様の効果が得られる。また、誤り訂正復号によって正しいデータが得られる場合、信号抽出部１２、逆高速フーリエ変換部１３、減算部１４および第２高速フーリエ変換部１５での処理を省略することができるので、処理量を減らすことができる。

（実施例５）
実施例５は、実施例２において、次段の回路へ第１高速フーリエ変換部１１の出力信号ｙ_nを出力する場合と、第２高速フーリエ変換部１５の出力信号ｙ"_nを出力する場合とで、出力信号の振幅が同じになるように振幅を調整するものである。

・受信装置の説明
図１１は、実施例５にかかる受信装置を示すブロック図である。図１１に示すように、受信装置は、実施例２の構成に加えて振幅調整部２６を備えている。振幅調整部２６は、電力差判定部２１の判定結果に基づいて次段の回路への出力信号に定数を乗算して出力する。例えば、振幅調整部２６は、電力差判定部２１により電力差小と判定された場合、第１高速フーリエ変換部１１の出力信号ｙ_nに定数を乗算してもよい。例えば、振幅調整部２６は、電力差判定部２１により電力差大と判定された場合、第２高速フーリエ変換部１５の出力信号ｙ"_nに定数を乗算してもよい。

振幅調整部２６において出力信号に乗算される定数は、ビット制限用のパラメタ１およびパラメタ２に基づいて決まる。例えば、パラメタ１によって第１高速フーリエ変換部１１における例えば下位１ビットの削除回数が５回であり、パラメタ２によって第２高速フーリエ変換部１５における例えば下位１ビットの削除回数が２回であるとする。この場合、第２高速フーリエ変換部１５の出力信号ｙ"_nの振幅は、元の２^(5-2)倍、すなわち８倍になる。従って、振幅調整部２６は、第１高速フーリエ変換部１１の出力信号ｙ_nに８を乗算する。その他の構成は実施例２と同様である。

・受信方法の説明
図１２は、実施例５にかかる受信方法を示すフローチャートである。図１２に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、実施例２のステップＳ１１からステップＳ１３までと同様の処理を行う（ステップＳ６１〜ステップＳ６３）。電力差判定部２１により電力差小と判定された場合（ステップＳ６３：電力差小）、受信装置は、振幅調整部２６により第１高速フーリエ変換部１１の出力信号ｙ_nに定数Ａを乗算して次段の回路への出力信号ｙ"_nとする（ステップＳ６４）。そして、このｙ"_nを次段の回路へ出力し（ステップＳ６５）、一連の高速フーリエ変換処理を終了する。

一方、電力差判定部２１により電力差大と判定された場合（ステップＳ６３：電力差大）、受信装置は、実施例２のステップＳ１６からステップＳ１９までと同様の処理を行う（ステップＳ６６〜ステップＳ６９）。そして、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nを次段の回路へ出力し（ステップＳ６５）、一連の高速フーリエ変換処理を終了する。

実施例５によれば、実施例２と同様の効果が得られる。また、次段の回路へ第１高速フーリエ変換部１１の出力信号ｙ_nを出力する場合と、第２高速フーリエ変換部１５の出力信号ｙ"_nを出力する場合とで、出力信号の振幅が同じになる。従って、次段の回路において１６ＱＡＭや６４ＱＡＭのシンボルから各ビットの尤度を求める際に、ビット判定を精度よく行うことができるので、次段の回路において復調および復号を正常に行うことができる。なお、実施例３または実施例４においても、実施例５と同様に次段の回路への出力信号の振幅を調整するようにしてもよい。

（実施例６）
実施例６は、実施例１において、パイロット信号を大きな電力の信号としたものである。パイロット信号は、他の信号よりも大きい電力で送信されることがある。

・受信装置の説明
図１３は、実施例６にかかる受信装置を示すブロック図である。図１３に示すように、受信装置は、実施例１の構成において、信号抽出部としてパイロット信号抽出部５１を備えている。パイロット信号抽出部５１は、第１高速フーリエ変換部１１の出力信号ｙ_nからパイロット信号を抽出する。例えば、パイロット信号抽出部５１は、第１高速フーリエ変換部１１の出力信号ｙ_nのうち、パイロット信号用のサブキャリア以外の信号の値を０で上書きすることによって、パイロット信号を抽出してもよい。

逆高速フーリエ変換部１３は、パイロット信号抽出部５１の出力信号ｙ'_nに対して逆高速フーリエ変換を行う。受信装置は、バッファとしての第１バッファ５２を備えている。第１バッファ５２は、逆高速フーリエ変換部１３の出力信号ｘ'_nを格納する。第１バッファ５２には、パイロット信号が格納されていることになる。減算部１４は、入力信号ｘ_nから、第１バッファ５２に格納されているパイロット信号を減算する。

また、受信装置は、第２バッファ５３、比較部５４およびスイッチ５５を備えている。第２バッファ５３は、パイロット信号抽出部５１により最初に抽出されたパイロット信号を格納する。第２バッファ５３は、比較部５４の比較結果が後述する差分大である場合、パイロット信号抽出部５１により抽出された最新のパイロット信号を格納する。比較部５４は、第２バッファ５３に格納されているパイロット信号と、パイロット信号抽出部５１により抽出された最新のパイロット信号と、を比較する。例えば、比較部５４は、両パイロット信号の差分の電力の平均値を求め、その値が適当な基準値よりも大きければ差分大と判定してもよい。比較部５４は、両パイロット信号の差分の電力の平均値が適当な基準値よりも大きくなければ差分小と判定してもよい。

スイッチ５５は、比較部５４により差分大と判定された場合、逆高速フーリエ変換部１３にパイロット信号抽出部５１の出力信号ｙ'_nが入力するのを許可する。スイッチ５５は、比較部５４により差分小と判定された場合、逆高速フーリエ変換部１３にパイロット信号抽出部５１の出力信号ｙ'_nが入力するのを禁止する。その他の構成は実施例１と同様である。

・受信方法の説明
図１４は、実施例６にかかる受信方法を示すフローチャートである。図１４に示すように、受信信号に対する高速フーリエ変換処理が開始されると、まず、受信装置は、実施例１のステップＳ１およびステップＳ２と同様の処理を行う（ステップＳ７１、ステップＳ７２）。次いで、受信装置は、パイロット信号抽出部５１により例えばパイロット信号用のサブキャリア以外の信号の値を０で上書きすることによって、パイロット信号を抽出する（ステップＳ７３）。受信信号に対する高速フーリエ変換処理が開始された後、パイロット信号抽出部５１により最初のパイロット信号が抽出された場合には、受信装置は、この最初のパイロット信号を第２バッファ５３に格納する。２回目以降のパイロット信号である場合には、受信装置は、比較部５４により、パイロット信号抽出部５１により抽出された最新のパイロット信号を第２バッファ５３に格納されているパイロット信号と比較する（ステップＳ７４）。

両パイロット信号について差分大であると判定された場合（ステップＳ７４：差分大）、受信装置は、第２バッファ５３にパイロット信号抽出部５１の出力信号ｙ'_nを最新のパイロット信号として格納する（ステップＳ７５）。また、逆高速フーリエ変換部１３は、パイロット信号抽出部５１の出力信号ｙ'_nに対して逆高速フーリエ変換を行い、時間領域の信号ｘ'_nに変換する（ステップＳ７６）。そして、受信装置は、第１バッファ５２に逆高速フーリエ変換部１３の出力信号ｘ'_nをパイロット信号として格納する（ステップＳ７７）。

次いで、受信装置は、減算部１４により入力信号ｘ_nから第１バッファ５２に格納されているパイロット信号を減算する（ステップＳ７８）。次いで、受信装置は、実施例１のステップＳ６およびステップＳ７と同様の処理を行い（ステップＳ７９、ステップＳ８０）、一連の高速フーリエ変換処理を終了する。一方、比較部５４での比較の結果、両パイロット信号について差分小であると判定された場合（ステップＳ７４：差分小）、ステップＳ７５からステップＳ７７までの処理が省略される。そして、受信装置は、ステップＳ７８からステップＳ８０までの処理を行い、一連の高速フーリエ変換処理を終了する。パイロット信号は固定値であることが多いが、伝播環境の変化により受信したパイロット信号が徐々に変化することがある。ステップＳ７５からステップＳ７７までの処理は、受信したパイロット信号が変化して、それ以前に受信したパイロット信号との差分が大きくなったときに、減算部１４で減ずるパイロット信号を更新する処理である。

なお、第２高速フーリエ変換部１５の次段の回路へパイロット信号に対する高速フーリエ変換結果を出力する場合、受信装置は、第２高速フーリエ変換部１５の出力信号ｙ"_nに対して、ステップＳ７３で０が上書きされなかった信号の値を上書きすればよい。そうすれば、パイロット信号に対する高速フーリエ変換結果とパイロット信号以外の信号に対する高速フーリエ変換結果とが次段の回路へ出力される。

実施例６によれば、パイロット信号について実施例１と同様の効果が得られる。従って、移動無線通信システムに用いられる受信装置において、同期信号の干渉を低減することができる。また、減算部１４において、第１バッファ５２に格納されているパイロット信号を減算するので、受信したパイロット信号に大きな変化がない場合には、逆高速フーリエ変換部１３での処理を省略することができるので、処理量を減らすことができる。

上述した実施例１、２、３、４、５および６に関し、さらに以下の付記を開示する。

（付記１）時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換部と、前記第１高速フーリエ変換部から出力された複数の周波数領域の信号から電力の大きさが閾値を超える信号を抽出する信号抽出部と、前記信号抽出部の出力信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換部と、前記入力信号から前記逆高速フーリエ変換部の出力信号を減算する減算部と、前記減算部の出力信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換部と、を備えることを特徴とする受信装置。

（付記２）前記第１高速フーリエ変換部の出力信号のうち、電力の大きさが前記閾値を超える信号の電力の大きさと電力の大きさが前記閾値を超えない信号の電力の大きさとの比を判定する電力差判定部と、前記電力差判定部の判定結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、を備えることを特徴とする付記１に記載の受信装置。

（付記３）前記選択部は、前記電力差判定部により前記比が閾値を超えると判定された場合に前記第２高速フーリエ変換部の出力信号を選択し、前記電力差判定部により前記比が閾値を超えないと判定された場合に前記第１高速フーリエ変換部の出力信号を選択して、高速フーリエ変換結果として出力することを特徴とする付記２に記載の受信装置。

（付記４）前記第１高速フーリエ変換部の出力信号のうち、前記入力信号の変調方式の情報を含む信号に基づいて前記入力信号の変調方式を判定する変調方式判定部と、前記変調方式判定部の判定結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、を備えることを特徴とする付記１に記載の受信装置。

（付記５）前記選択部は、前記変調方式判定部により信号対雑音比の影響が相対的に大きい変調方式であると判定された場合に前記第２高速フーリエ変換部の出力信号を選択し、前記変調方式判定部により信号対雑音比の影響が相対的に小さい変調方式であると判定された場合に前記第１高速フーリエ変換部の出力信号を選択して、高速フーリエ変換結果として出力することを特徴とする付記４に記載の受信装置。

（付記６）前記第１高速フーリエ変換部の出力信号を復調し復号する復調・復号部と、前記復調・復号部の復号結果に対して誤りの有無を検出する誤り検出部と、前記誤り検出部の検出結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、を備えることを特徴とする付記１に記載の受信装置。

（付記７）前記選択部は、前記誤り検出部により前記復調・復号部の復号結果に対して誤りがあると判定された場合に前記第２高速フーリエ変換部の出力信号を選択し、前記誤り検出部により前記復調・復号部の復号結果に対して誤りがないと判定された場合に前記第１高速フーリエ変換部の出力信号を選択して、高速フーリエ変換結果として出力することを特徴とする付記６に記載の受信装置。

（付記８）前記選択部が前記第１高速フーリエ変換部の出力信号を高速フーリエ変換結果として出力する場合と、前記選択部が前記第２高速フーリエ変換部の出力信号を高速フーリエ変換結果として出力する場合とで、前記選択部の出力信号の振幅が同じになるように振幅を調整する振幅調整部、を備えることを特徴とする付記１〜７のいずれか一つに記載の受信装置。

（付記９）時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換部と、前記第１高速フーリエ変換部から出力された複数の周波数領域の信号からパイロット信号を抽出するパイロット信号抽出部と、前記パイロット信号抽出部から出力された前記パイロット信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換部と、前記逆高速フーリエ変換部の出力信号を格納するバッファと、前記入力信号から前記バッファに格納されている信号を減算する減算部と、前記減算部の出力信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換部と、を備えることを特徴とする受信装置。

（付記１０）前記入力信号に含まれる最新のパイロット信号と該最新のパイロット信号よりも古いパイロット信号とを比較する比較部、を備え、前記逆高速フーリエ変換部は、前記比較部の比較結果に基づいて前記最新のパイロット信号に対して逆高速フーリエ変換を行って時間領域の信号に変換し、前記バッファは、前記逆高速フーリエ変換部により逆高速フーリエ変換された前記最新のパイロット信号を格納することを特徴とする付記９に記載の受信装置。

（付記１１）時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換ステップと、前記第１高速フーリエ変換ステップで得た複数の周波数領域の信号から電力の大きさが閾値を超える信号を抽出する大電力信号抽出ステップと、前記大電力信号抽出ステップで抽出された信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換ステップと、前記入力信号から前記逆高速フーリエ変換ステップで得た信号を減算する減算ステップと、前記減算ステップで得た信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換ステップと、前記第２高速フーリエ変換ステップで得た信号を高速フーリエ変換結果として出力する出力ステップと、を含むことを特徴とする受信方法。

（付記１２）時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換ステップと、前記第１高速フーリエ変換ステップで得た複数の周波数領域の信号からパイロット信号を抽出するパイロット信号抽出ステップと、前記パイロット信号抽出ステップで抽出された前記パイロット信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換ステップと、前記逆高速フーリエ変換ステップで得た信号をバッファに格納する格納ステップと、前記入力信号から前記バッファに格納されている信号を減算する減算ステップと、前記減算ステップで得た信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換ステップと、前記第２高速フーリエ変換ステップで得た信号を高速フーリエ変換結果として出力する出力ステップと、を含むことを特徴とする受信方法。

（付記１３）前記入力信号に含まれる最新のパイロット信号と該最新のパイロット信号よりも古いパイロット信号とを比較する比較ステップ、を含み、前記逆高速フーリエ変換ステップでは、前記比較ステップでの比較結果に基づいて前記最新のパイロット信号に対して逆高速フーリエ変換を行って時間領域の信号に変換し、前記格納ステップでは、前記逆高速フーリエ変換ステップで逆高速フーリエ変換された前記最新のパイロット信号をバッファに格納することを特徴とする付記１２に記載の受信方法。

１１第１高速フーリエ変換部
１２信号抽出部
１３逆高速フーリエ変換部
１４減算部
１５第２高速フーリエ変換部
２１電力差判定部
２２〜２４選択部
２６振幅調整部
３２変調方式判定部
４１復調・復号部
４２誤り検出部
５１パイロット信号抽出部
５２バッファ

Claims

時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換部と、
前記第１高速フーリエ変換部から出力された複数の周波数領域の信号から電力の大きさが閾値を超える信号を抽出する信号抽出部と、
前記信号抽出部の出力信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換部と、
前記入力信号から前記逆高速フーリエ変換部の出力信号を減算する減算部と、
前記減算部の出力信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換部と、
を備えることを特徴とする受信装置。
前記第１高速フーリエ変換部の出力信号のうち、電力の大きさが前記閾値を超える信号の電力の大きさと電力の大きさが前記閾値を超えない信号の電力の大きさとの比を判定する電力差判定部と、
前記電力差判定部の判定結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、
を備えることを特徴とする請求項１に記載の受信装置。
前記第１高速フーリエ変換部の出力信号のうち、前記入力信号の変調方式の情報を含む信号に基づいて前記入力信号の変調方式を判定する変調方式判定部と、
前記変調方式判定部の判定結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、
を備えることを特徴とする請求項１に記載の受信装置。
前記第１高速フーリエ変換部の出力信号を復調し復号する復調・復号部と、
前記復調・復号部の復号結果に対して誤りの有無を検出する誤り検出部と、
前記誤り検出部の検出結果に基づいて前記第１高速フーリエ変換部の出力信号および前記第２高速フーリエ変換部の出力信号のうちの一方を選択して高速フーリエ変換結果として出力する選択部と、
を備えることを特徴とする請求項１に記載の受信装置。
前記選択部が前記第１高速フーリエ変換部の出力信号を高速フーリエ変換結果として出力する場合と、前記選択部が前記第２高速フーリエ変換部の出力信号を高速フーリエ変換結果として出力する場合とで、前記選択部の出力信号の振幅が同じになるように振幅を調整する振幅調整部、を備えることを特徴とする請求項１〜４のいずれか一つに記載の受信装置。
時間領域の入力信号に対して高速フーリエ変換を行って複数の周波数領域の信号に変換する第１高速フーリエ変換ステップと、
前記第１高速フーリエ変換ステップで得た複数の周波数領域の信号から電力の大きさが閾値を超える信号を抽出する大電力信号抽出ステップと、
前記大電力信号抽出ステップで抽出された信号に対して逆高速フーリエ変換を行って時間領域の信号に変換する逆高速フーリエ変換ステップと、
前記入力信号から前記逆高速フーリエ変換ステップで得た信号を減算する減算ステップと、
前記減算ステップで得た信号に対して高速フーリエ変換を行って周波数領域の信号に変換する第２高速フーリエ変換ステップと、
前記第２高速フーリエ変換ステップで得た信号を高速フーリエ変換結果として出力する出力ステップと、
を含むことを特徴とする受信方法。
前記第１高速フーリエ変換ステップで得た信号のうち、電力の大きさが前記閾値を超える信号の電力の大きさと電力の大きさが前記閾値を超えない信号の電力の大きさとの比を判定する電力差判定ステップ、を含み、
前記出力ステップでは、前記電力差判定ステップでの判定結果に基づいて前記第１高速フーリエ変換ステップで得た信号および前記第２高速フーリエ変換ステップで得た信号のうちの一方を高速フーリエ変換結果として出力することを特徴とする請求項６に記載の受信方法。
前記第１高速フーリエ変換ステップで得た信号のうち、前記入力信号の変調方式の情報を含む信号に基づいて前記入力信号の変調方式を判定する変調方式判定ステップ、を含み、
前記出力ステップでは、前記変調方式判定ステップでの判定結果に基づいて前記第１高速フーリエ変換ステップで得た信号および前記第２高速フーリエ変換ステップで得た信号のうちの一方を高速フーリエ変換結果として出力することを特徴とする請求項６に記載の受信方法。
前記第１高速フーリエ変換ステップで得た信号を復調し復号する復調・復号ステップと、
前記復調・復号ステップの復号結果に対して誤りの有無を検出する誤り検出ステップと、
を含み、
前記出力ステップでは、前記誤り検出ステップでの検出結果に基づいて前記第１高速フーリエ変換ステップで得た信号および前記第２高速フーリエ変換ステップで得た信号のうちの一方を高速フーリエ変換結果として出力することを特徴とする請求項６に記載の受信方法。
前記第１高速フーリエ変換ステップで得た信号を高速フーリエ変換結果として出力する場合と、前記出力ステップが前記第２高速フーリエ変換ステップで得た信号を高速フーリエ変換結果として出力する場合とで、出力信号の振幅が同じになるように振幅を調整する振幅調整ステップ、を含むことを特徴とする請求項６〜９のいずれか一つに記載の受信方法。