KR19990081320A

KR19990081320A - 직교분할대역 수신 시스템

Info

Publication number: KR19990081320A
Application number: KR1019980015187A
Authority: KR
Inventors: 박재혁; 김영상; 쟝작 미셀; 프랑소아 랭기뉴; 올리비에 드종
Original assignee: 전주범; 대우전자 주식회사
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 1999-11-15
Also published as: DE69938594T2; US6470030B1; EP1070400B1; DE69938594D1; JP2002513242A; JP3988017B2; WO1999056424A1; EP1070400A1; KR100314353B1

Abstract

본 발명은 직교분할대역(OFDM) 수신시스템에 관한 것으로, 정확한 OFDM 복조를 수행하는 시스템에 관한 것이다.

OFDM 복조 과정은 크게 동기화 과정과 등화 과정 및 디인터리빙 과정으로 이루어진다. 동기화 과정은 각종 주파수 동기화, 시간 동기화, 프레임 동기화, 위상잡음 추정들이 시간적 추이에 따라 순서대로 진행되고, 이 때 각 동기화 과정에서 상당한 메모리 및 중복된 연산이 수행되는 단점을 해결하기 위하여 본 발명은 메모리 및 연산기등을 공유 자원으로 시분할적으로 복조를 수행토록 한다.

이를 위하여 본 발명은 FFT처리된 데이터를 제어부의 타이밍 지시에 따라 특정 파일롯 신호와 데이터를 구별하여 재배열 저장토록 하므로써, 각종 동기화, 등화 과정마다 해당 파일롯 혹은 데이터를 용이하게 추출할 수 있도록 한다.

따라서, 본 발명은 자원 활용 및 칩 면적면에서 최적화된 구조를 갖으며, 제작 비용과 설계 시간을 단축하고 검증이 용이한 효과가 있다.

Description

직교분할대역 수신 시스템 ( Receiver of orthogonal frequency division multiplexing )

본 발명은 직교분할대역( Orthogonal Frequency Division Multiplexing:이하 OFDM이라 함) 수신 시스템에 관한 것이다.

일반적으로 무선 통신 채널 및 디지털 고화질 텔리비젼(High Definition TeleVision : 이하 HDTV라함)의 전송 채널에서는 다중경로 페이딩(multipath fading)에 의하여 수신된 신호에서 심볼간의 간섭(InterSymbol Interference:ISI)이 발생된다. 특히 HDTV 시스템과 같은 고속 데이터가 전송되는 경우에는 심볼간 간섭은 더욱 심화되어 수신측의 데이터 복원과정에서 심각한 오류를 초래하게 된다. 이를 해결할 방안으로, 유럽에서는 디지털 오디오 방송(Digital Audio Broadcasting: DAB) 및 디지털 지상파 텔레비젼 방송(Digital Terrestrial Television Broadcasting: DTTB)의 전송 방식으로서 다중경로 페이딩에 강인하게 동작할 수 있는 OFDM 방식이 제안된 바 있다.

OFDM 방식은 직렬 형태로 입력되는 심볼열을 N개 심볼씩 병렬 데이터로 변환시킨 후, 병렬화된 심볼을 각기 상이한 부반송파 주파수로 멀티플렉싱하고, 멀티플렉싱된 각 데이터를 모두 더해서 전송한다. 여기서, 병렬화된 N개 심볼을 하나의 단위 블럭(block)으로 간주한 다면, 블럭내의 N개의 각 부반송파는 상호 직교성을 가지도록 하여 부반송파 채널(부채널)간의 영향이 없도록 한다. 따라서, 기존의 단일 반송파 전송 방식과 비교하면, 동일한 심볼 전송율을 유지하면서도 심볼 주기를 부채널 수(N)만큼 증가시킬 수 있기 때문에 다중경로 페이딩에 의한 심볼간 간섭을 줄일 수 있다. 특히, 전송되는 심볼 사이에 보호구간(Guard Interval:GI)을 삽입할 경우에는 심볼간 간섭을 더욱 감소시킬 수 있으므로 채널 등화기(equalizer)의 구조가 매우 간단해지는 장점도 있다.

또한, OFDM방식은 기존의 FDM(frequency division multiplexing) 방식과는 달리 각 부채널의 스펙트럼이 서로 중첩되는 특성이 있으므로 대역 효율이 높으며 스펙트럼 형태가 사각파 모양으로 전력이 각 주파수 대역에 균일하게 분포하여 동일 채널 간섭 신호에 강한 장점도 있다. 일반적으로 OFDM 에 자주 결합되는 변조 기법으로는 PAM(pulse amplitude modulation), FSK(frequency shift keying), PSK(phase shift keying), QAM(quadrature amplitude modulation)등이 있다.

도 1은 OFDM 변조 원리를 설명하기 위한 블록도로서, QAM(quadrature amplitude modulation)을 기본 변조 기법으로 적용한 OFDM 변조기의 블록도이다.

QAM 변조시 직렬로 입력된 각 복소 심볼(complex symbol) a_i가 N 단으로 병렬화 된 후 서로 수직인 부반송파 신호

e^j2πfikTA

에 의해 곱해진 다음 수학식 1과 같이 합산된다.

상기 수학식 1에서, T_A는 복소 반송파의 샘플링 주기(sampling period)이다. 각 부반송파 신호

e^j2πfikTA

들이 서로 수직이기 위해서는 (

T_s

는 한 심볼 주기)의 조건을 만족해야 하고, 샘플링 주기 T_A를 으로 정하면, 상기 수학식 1은 다음 수학식 2 와 같다.

상기 수학식 2 를 살펴보면, N 포인트 역이산 퓨리에 변환(Inverse Discrete Fourier Transform:IDFT)과 동일한 수식임을 알 수 있다. 즉, IDFT, IFFT (Inverse Fast Fourier Transform)구조로 OFDM 변조 신호를 얻을 수 있고, 수신측에서는 OFDM 변조 신호를 DFT, FFT 구조로 복조할 수 있다.

따라서, OFDM 방식은 병렬 부채널수가 증가 될 수록 하드웨어 복잡도가 증가되는 문제점이 있으나, 시스템을 디지털화하면 FFT 구조 하나만으로 구현할 수 있으므로 하드웨어를 간단히 구현할 수 있는 잇점이 있다.

도 2는 전형적인 OFDM 시스템에 대한 구성도로서, OFDM 시스템의 송신부는 직/병렬 변환기(40)와, 신호 맵퍼(41), IFFT칩(42), 병/직렬 변환기(43), 보호구간 삽입기(44), D/A 변환기(45), 상향 변환기(Up Converter:46)로 구성되어 있고, OFDM 시스템의 수신부는 하향 변환기(Down Converter: 50)와, A/D변환기(51), 보호구간 제거기(52), 직/병렬 변환기(53), FFT칩(54), 등화기(55), 신호 맵퍼(56), 병/직렬 변환기(57)로 구성되어 있다.

송신측의 상기 직/병렬 변환기(40)로 입력된 직렬 데이터는 병렬 데이터 형태로 변환되며, n 비트씩 그룹지어져서 상기 신호 맵퍼(41)를 통해 복소 심볼 a_i로 출력된다. 여기서, n 는 신호 성좌(signal constellation)에 따라 결정되는 비트수로서, 예를 들어 상기 신호 맵퍼의 신호 성좌가 16QAM이라면 n=4비트, 32QAM이라면 n=5비트이다. 상기 신호 맵퍼(21)로부터 병렬 출력된 N 개 복소 심볼은 상기 IFFT처리부(42)을 통해 역퓨리에 변환되고, 전송되기 위해 다시 직렬 형태로 변환되어 출력된다. 상기 보호구간 삽입기(44)에서는 다중경로 페이딩에 의한 심볼간 간섭(ISI)을 피하기 위해 보호구간(Guard interval)을 설정하여 삽입한다. 상기 보호구간 삽입기(44)로부터 출력된 이산 심볼은 아날로그 신호로 변환되고 상향주파수로 변조되어 채널을 통해 전송된다. 수신측에서는 송신측과 반대로 진행되는 프로세싱을 수행한다. 여기서, 등화기(55)는 채널의 비이상적인 특성 즉, 각종 잡음, 인접 채널과의 간섭, 다중 경로 등에 의한 채널 왜곡을 보상해주는 역할을 수행한다.

도 3 은 심볼간에 보호 구간(Guard Interval)이 삽입된 OFDM 신호의 시간-주파수 영역을 나타낸 도면이다. OFDM 신호가 FFT 변환에 의해 시간-주파수 영역으로 변환되는 것을 2차원적으로 표현하였다. 시간 영역에서 심볼이 전송되는 시간은 Ts 이고, 보호구간이 전송되는 시간은 Tg이며, 주파수 영역에서 각 부채널대역은 1/Ts 이다. 주파수 영역에서 심볼들은 서로 오버랩(overlapped)되어 있고, 시간 영역에서 심볼들은 보호 구간(GI)에 의해 서로 분리되어 있음을 알 수 있다.

도 4는 종래의 OFDM 수신 시스템에 대한 세부 구성도로서, OFDM 수신 시스템은 FFT 처리부(410)와, 동기화부(420), 등화부(430) 및 FEC(forward error correction) 디코딩부(440)으로 크게 4부분으로 구분된다.

FFT 처리부(410)는 튜너(400)로부터 수신된 OFDM 신호를 제공받아 I신호와 Q신호로 분리하는 I/Q분리기(411)와, I/Q 신호의 왜곡된 위상을 보정하는 주파수 보정부(412), 보정된 I/Q 신호를 FFT 처리하는 FFT처리부(413), FFT 처리된 신호 크기를 일정범위 이내로 조정하여 다시 튜너(400)로 피드백 출력하는 자동 이득 제어부(414) 및, 튜너(400)로부터 OFDM 신호를 제공받아 OFDM 심볼의 시작 위치를 검출하는 심볼 시작점 추출부(415)로 구성된다.

동기화부(420)는 FFT 처리된 OFDM 신호를 제공받아 시간 및 주파수 동기화를 위한 기준이 되는 파일롯 신호를 추출하는 파일롯 추출부(421)와, 주파수 동기를 위한 파일롯 신호에 의해 보상코자하는 주파수 오프셋값을 상기 FFT 처리부(410)의 주파수 보정부(412)로 제공하는 주파수 이동 평가부(422), 시간 동기를 위한 파일롯 신호에 의해 보상코자하는 타이밍 오프셋값을 외부의 전압제어발진기(VCXO : voltage controlled cristal oscillator,450)로 전달하는 세밀 시간 동기화부(423) 및, 상기 심볼 시작점 추출부(415)의 심볼 시작 위치 정보 및 상기 VCXO(450)의 출력신호에 따라 적절한 심볼 타이밍을 발생하는 타이밍 발생부(424)로 구성된다.

등화부(430)는 FFT 처리된 OFDM 신호를 제공받아 연속된 채널 간섭을 제거하는 CCI(Continuous Cannel Interference) 노이즈 제거부(431)와, FFT 처리된 OFDM신호에서 위상에러 및 채널 보상을 위한 기준 신호를 추출하는 파일롯 추출부(432), 파일롯 신호를 이용하여 보상코자하는 위상에러값을 구하는 위상에러값 계산부(433), FFT 처리된 OFDM 신호를 제공받아 위상에러를 보상하는 에러 정정부(434), 파일롯 신호를 이용하여 상기 에러 정정된 OFDM 신호로부터 채널 추정값을 구하는 채널 추정부(435), 및 상기 채널 추정 및 CCI노이즈 제거에 따른 결과의 신뢰성을 구하는 신뢰성 계산부(436)로 구성된다.

FEC 디코더(440)는 일반적인 케이블/위성 시스템 등에서와 동일한 구성으로 구현될 수 있으며 즉, OFDM 신호로부터 디지털 복조하여 원래 정보로 복원하는 디맵퍼(441)와, 내부 디인터리버(442), 디펑처링부(443), 내부 디코더(444), 외부 디인터리버(445), 외부 디코더(446), 및 디스크램블러(447)로 구성된다. FEC 디코더부(440)는 랜덤 에러 및 버스트 에러에 좋은 성능을 갖는 연접코드를 적용한 것이며, FEC 인코더와 정반대의 과정을 거친다. FEC 디코더에 의해 랜덤 에러 및 버스트 에러가 정정된 복원 심볼은 MPEG 복호기(460)로 제공되어 디코딩 처리된 후 영상 및 음성으로 디스플레이되는 것이다.

도 4에서 간단히 살펴본 OFDM 복조 시스템은 다양한 동기화 처리, 예컨데 시간 동기, 주파수 동기, 프레임 동기를 위해 상당히 많은 양의 메모리가 요구된다. 또한, 동일한 기능을 수행하는 구성요소, 예컨데 복소수 곱셈 처리, 파일롯 추출 등을 위한 연산기가 중복 구현되므로 인해 자원이 낭비되는 문제점이 있다.

이에, 본 발명은 상기와 같은 제 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 FFT 처리된 OFDM신호를 재배열 규칙에 따라 저장하고, 순차적으로 진행되는 동기화 처리에서 특정 신호를 추출하여 공동자원을 시분할적으로 공유하므로써 자원 활용 및 칩 면적면에서 최적화된 구조를 갖는 OFDM 복조 시스템을 제공하는 데 그 목적이 있다.

또한, 본 발명은 제작 비용과 설계 시간을 단축하고 확실한 검증 결과를 획득할 수 있는 OFDM 복조시스템을 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 OFDM 수신신호를 제공받아 디지털 신호로 변환하는 A/D 변환부와; 디지털 변환된 OFDM 신호의 위상오차 및 주파수 오차를 보상해주는 로테이터; 로테이터의 출력을 FFT 변환하고, 상기 FFT 변환된 신호를 재배열규칙에 따라 파일롯 신호 및 데이터를 구별하여 순서대로 저장하는 파일롯 신호 디코딩부; 상기 파일롯 신호 디코딩부의 출력을 제공받아 간략 시간 동기화, 간략 주파수 동기화, 프레임 동기화, 세밀 주파수 동기화 및 세밀 시간 동기화를 순차적으로 진행함과 동시에 위상잡음을 정정하도록 프로그램된 동기화부; 상기 동기화 프로세싱을 지원하기 위한 제1 복소수 곱셈부; 상기 제 1 복소수 곱셈부의 출력에 대한 위상 오프셋을 상기 동기화부로 제공하는 위상 룩업테이블; 각종 동기화 프로세싱의 출력 결과에 따라 상기 A/D 변환부 및 상기 로테이터를 피드백 제어하는 제어부; 상기 동기화부의 기준 파일롯 신호를 이용하여 상기 파일롯 신호 디코딩부의 출력에 대한 채널 등화 알고리즘을 수행하여 원래 심볼로 복원한 후 원래 심볼 순서대로 재배열하는 등화 및 디인터리빙 처리부; 상기 채널 등화를 지원하기 위한 필터 계수를 저장하는 계수 메모리; 상기 동기화부로부터 제공된 수신 데이터 샘플을 저장하는 심볼 메모리; 상기 계수 메모리의 출력과 상기 심볼 메모리의 출력을 복소수 곱셈하여 획득한 OFDM복조된 샘플을 상기 등화 및 디인터리빙 처리부로 제공하는 제 2 복소수 곱셈부를 포함하여 구성되는 것을 특징으로 한다.

도 1 은 직교분할대역(OFDM) 방식의 변조 원리를 설명하기 위한 블록도,

도 2 는 전형적인 OFDM 시스템에 대한 구성도,

도 3 은 보호 구간이 삽입된 OFDM 신호의 시간-주파수 영역을 나타낸 도면,

도 4 는 종래의 OFDM 복조 시스템에 대한 구성도,

도 5 는 유럽향 디지털 텔레비젼 지상 방송을 위한 전송 프레임 구조도,

도 6 은 본 발명의 OFDM 복조 시스템의 구성요소들간의 배치(layout)를 보여주는 기본 구조도,

도 7 은 본 발명에 따라 FPGA로 구현된 도 6의 동기화부에 대한 다수의 구성블록과 각 구성블록들 간의 입출력 배선 관계 및 외부의 장치들 과의 데이터 흐름을 설명하기 위한 도면,

도 8은 도 7의 동기화부를 통해 간략 시간 동기화를 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 9는 도 7의 동기화부를 통해 간략 주파수 동기화를 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 10은 도 7의 동기화부를 통해 프레임 동기화를 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 11은 도 7의 동기화부를 통해 세밀 주파수 동기화를 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 12는 OFDM 프레임 구조에서 SPC 위치를 설명하기 위한 도면,

도 13은 도 7의 동기화부를 통해 세밀 시간 동기화를 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 14는 도 7의 동기화부를 통해 위상잡음 추정을 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 15는 파일롯 신호 디코딩부에 대한 세부 블록도,

도 16은 도 15를 통해 한 심볼에서의 파일롯 신호 및 데이터신호가 재배열된 것을 보여주는 데이터 스펙트럼도,

도 17는 도 7의 동기화부를 통해 위상잡음 추정 및 정정을 수행하는 구성블록들간의 입출력데이터 흐름을 보여주는 도면,

도 18는 본 발명에 따른 등화 알고리즘에서 적용된 시간축 인터폴레이션 및 주파수축 인터폴레이션을 설명하기 위한 프레임 구조도이다.

**** 도면의 주요 부분에 대한 부호의 설명 ****

500: A/D 변환부 510: 로테이터

520: FFT처리부 530: 재배열 메모리

540: 동기화부(FPGA #1) 550: 제 1 복소수 곱셈부

560: 위상 룩업테이블 570: 제어부

600: 등화/디인터리빙 처리부(FPGA #2)

610: 필터 계수 메모리 620: 심볼 메모리

630: 제 2 복소수 곱셈부 640: 채널 등화기

700: 파일롯 신호 디코딩부 710: FFT처리부

720: 재배열 메모리 730: 재배열 테이블

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 자세히 설명하기로 한다.

먼저, 유럽향 디지털 텔레비젼 지상 방송을 위한 전송 프레임 구조에 대해서 살펴보면 다음과 같다.

전송 신호는 프레임(frame)들로 형성되며, 각 프레임은 T_F의 주기를 가지며 68 개의 OFDM 심볼들로 이루어져 있다. 또한, 상기 네 개의 프레임이 모여 하나의 슈퍼프레임(Superframe)이 형성된다. 각 심볼들은 8K 모드인 경우에 K= 6817 반송파(K: 전송 반송파들의 수) 또는 2K 모드인 경우에 K= 1705 반송파들로 구성되어 있으며, 심볼 주기 T_S를 갖는다.

모드에 따른 OFDM 파라메타 값

파라메타	8 K 모드	2 K 모드
반송파수 K	6817	1705
K_min반송파 값	0	0
K_max반송파 값	6816	1704
반송파 간격의 역수(T_U)	896μs	224μs
반송파 간격(1/T_U)	1116Hz	4464Hz
반송파 K_min와 K_max의 간격 {(K-1)/T_U}	7.61MHz	7.61MHz

각 심볼( T_S= ΔT + T_U)은 반송파 간격의 역수에 해당하는 주기(T_U)를 갖는 한 부분과 보호 구간에 해당하는 주기(ΔT)를 갖는 다른 한 부분으로 구성된다.

도 5 는 OFDM 시스템의 전송 단위 심볼에 대한 포맷도로서, OFDM 시스템의 단위 심볼은 유효 데이터(Useful data)와 보호구간(Guard Interval)으로 구성되어 있다. 유럽 디지탈 지상 방송 시스템의 기본 스펙에 따르면 상기 유효 데이터의 크기(2K 모드 또는 8K 모드)와 상기 보호구간의 크기(FFT 사이즈의 1/4, 1/8, 1/16 또는 1/32)는 선택사항에 해당한다. 2K 모드를 기준으로 할 경우, 유효 데이터의 크기는 2048 이 되고, 보호구간의 크기는 2K FFT 사이즈(2048)의 1/4 정도를 기준으로 할 경우 512 가 된다. 여기서, 유효 데이터의 크기가 "2048" 이라는 것은 1705 개의 유효 반송파와 343 개의 널(NULL) 반송파를 합한 것을 의미하는데, 이때 정보 손실을 감수하고 343 개의 널(NULL) 반송파를 삽입하는 이유는 기존의 텔레비젼 방송 방식 예를 들어, PAL 방송 방식에 의한 간섭을 받지 않기 위해서이다. 보호구간은 유효 데이터의 마지막 부분인 1536 번째 데이터부터 2047 번째 데이터(즉, 512 사이즈)를 복사한 것이며, 이러한 보호구간은 유효 데이터의 앞부분에 삽입된다. 결국, 전송 단위의 심볼 사이즈(2560)는 유효 데이터의 크기(2048)와 보호구간의 크기(512)의 합이 된다.

한편, OFDM 프레임에는 전송되는 데이터와 함께 분산 파일롯 셀(Scattered pilot cells), 연속 파일롯 반송파(Continual pilot carriers), 전송 파라메타 신호 파일롯(Transmission Parameter Signalling pilots)등이 포함된다. 상기와 같은 파일롯 신호들은 프레임 동기(frame synchronization), 주파수 동기(frequency synchronization), 시간 동기(time synchronization), 채널 추정(channel estimation), 전송 모드 식별(transmission mode identification)에 사용되며, 위상 잡음(phase noise)을 추적할 때에도 사용된다.

복조시 기준 신호로 이용되는 상기 파일롯 셀들은 "부스티드(boosted)" 전력 레벨 즉, 데이터 레벨의 약 1.4 배 정도의 전력 레벨을 갖고 전송되며, 이들은 각기 특정한 고정된 반송파 위치에 존재한다. 따라서, 수신측에서는 상기 파일롯 셀들의 반송파 위치와 송신시의 전력 레벨에 대한 정보를 이용하여 전송시 발생한 채널 왜곡 및 각종 동기화를 수행할 수 있다.

본 실시예의 OFDM 복조 시스템은 유럽향 디지털 텔레비젼 지상방송을 위해 고안된 것으로 DVB에서 제정한 전송규격에 따른다.

도 6은 본 발명의 OFDM 복조 시스템의 구성요소들간의 배치(layout)를 보여주는 기본 구조도이다. OFDM 복조 시스템의 기본 구조는 각종 동기화(SYNC.), 등화(EQUALIZATION), 디맵핑(DEMAPPING) 및 디인터리빙(DEINTERLEAVING) 등을 순차적으로 수행하도록 프로그램된 DSP(digital signal processing)칩과 FPGA(field programable gate array)칩을 사용하고, 그 외부에 공동으로 사용할 수 있는 하드웨어를 배치한다. 외부 하드웨어로는 메모리(SRAM, ROM table), 복소수 곱셈기, FFT처리부, FEC 디코더 등으로 제한된다.

도 6에서 OFDM 복조 시스템은 A/D변환부(500)와, 로테이터(510), FFT처리부(710), 재배열 메모리(720), 동기화부(540), 제1 복소수 곱셈부(550), 위상 룩업 테이블(560), 제어부(570), 등화 및 디인터리빙 처리부(600), 필터계수 메모리(610), 심볼 메모리(620), 및 제2 복소수 곱셈부(630)로 구성된다. 상기 동기화부(540)는 제 1 FPGA 칩(FPEG #1)으로 구현되고, 상기 등화 및 디인터리빙 처리부(600)는 제 2 FPGA 칩(FPGA #2)으로 구현된다.

수신된 OFDM 신호는 A/D 변환부(500)와 로테이터(510)를 지나 FFT처리부(710)을 통해 변환된 후 재배열 메모리(720)에 저장된다. 재배열 메모리(720)는 시간 동기화(TIME SYNC.), 주파수 동기화(FREQ SYNC.), 프레임 동기화(FRAME SYNC.) 등이 순차적으로 진행될 때마다 각 동기화가 진행되는 시기에 맞추어 적합한 형태로 저장된 데이터를 재배열한다.

동기화부(540)는 간략 시간 동기화(COARSE TIME SYNC.), 간략 주파수 동기화(COARSE FREQ SYNC.), 프레임 동기화(FRAME SYNC.), 세밀 주파수 동기화(FINE FREQ SYNC.), 세밀 시간 동기화(FINE TIME SYNC.)를 순차적으로 진행한다. 또한 위상 동기를 위해 위상 에러값을 추정하는 기능이 추가된다. 이 때, 동기화부(540)는 상기 로테이터(510)의 출력 및, 재배열 메모리(720)의 출력 등을 입력받아 상기 제1 복소수 곱셈부(550) 및 상기 위상 룩업테이블(560)을 시분할 공유하여 해당 동기화 과정 및 위상에러 추정과정을 수행한다. 이들을 제어하는 총괄은 제어부(570)에서 담당한다.

등화 및 디인터리빙 처리부(600)는 등화(EQUALIZATION), 디맵핑(DEMAPPING), 디인터리빙(DEINTERLEAVING) 처리를 순서대로 진행한다. 상기 동기화부(540)를 거쳐 얻어진 기준 파일롯 신호들과 심볼 데이터를 제공받아 외부의 심볼 메모리(620)와 필터 계수 메모리(610) 및 제2 복소수 곱셈부(630)를 이용하여 채널 왜곡된 신호를 보상하는 등화과정이 수행된다. 이 후, 등화된 심볼을 QAM 디맵핑하여 원래 심볼을 결정하고나서 심볼 디인터리빙 수행하여 원래 비트스트림을 구하여 외부의 FEC 디코더로 제공한다.

이어서, 본 발명의 동기화 과정과 등화 과정을 하기 도면을 참조하여 자세히 설명하기로 한다.

복호화 과정은 최초 단계로 동기화 과정중 간략 시간 동기화가 수행된 후, 간략 주파수 동기화, 프레임 동기화, 세밀 주파수 동기화, 세밀 시간 동기화 순서로 진행된다. 그리고 위상노이즈 추정 및 정정이 수행되고 나서 심볼 등화가 수행된 이후 최종 단계로 등화된 심볼을 디맵핑하고 디인터리빙처리하여 출력한다.

이하, 각 동기화를 수행하는 본 실시예의 구성 및 작용을 첨부된 도면을 통해 자세히 설명하기로 한다. 설명은 동기화가 진행되는 순서에 따라 개진할 것이다.

우선, FPGA로 구현된 상기 동기화부(540)의 전체 구성도를 도 7에 도시하였다. 이를 통해 동기화부(540)의 다수의 기능블럭과 각 기능블럭들간의 입출력 배선 관계 및 외부의 블록들과의 데이터 흐름을 간략히 소개하고자 한다. FPGA는 각 동기알고리즘의 임의의 논리함수를 구현할 수 있는 기본 셀(basic cell)들의 배열과 이들 셀들간의 배선 영역(routing area)으로 구성되는 바, 논리 회로 블럭과 인터페이스 블럭을 나누어 설명한다.

① 논리 회로 블럭

간략시간동기화 블록(60,'CTIME 블록')은 간략 시간 동기화를 위한 추정값(ε_CTIME)을 계산한다.

간략주파수동기화 블록(61, 'CFREQ 블록')은 간략 주파수 동기화를 위한 추정값(ε_CFREQ)을 계산한다.

세밀주파수동기화 블록(62, 'FFREQ 블록')은 세밀 주파수 동기화를 위한 추정값(ε_FFREQ)을 계산한다.

세밀시간동기화 블록(63, 'FTIME 블록')은 세밀 시간 동기화를 위한 추정값(ε_FTIME)을 계산한다.

위상노이즈추정 블록(64, 'PNOISE 블록')은 위상 노이즈 추정 및 보정을 위한 추정값(ε_PNOISE)을 계산한다.

② 메모리와 인터페이싱 블록

제 1 메모리(FIFO #1)는 간략 시간 동기화 CTIME 블록(60)의 입출력 데이터를 임시 저장하는 선입선출 버퍼이다.

제 2 메모리(FIFO #2)는 간략/세밀 주파수 동기화 CFREQ 블록(61) 및 FFREQ 블록(62)의 입출력 데이터를 임시 저장하는 선입선출 버퍼이다.

제 3 메모리(DPRAM)은 간략/세밀 주파수, 세밀 시간, 위상에러 등을 위한 CFREQ 블록(61), FFREQ 블록(62), FTIME 블록(63) 및 PNOISE 블록(64) 들의 입출력 데이터 및 외부의 제어부(570)의 입출력 데이터를 저장하는 듀얼포트램이다.

타이밍 조정 블록(65, 'TADJ 블록')은 CTIME 블록(60) 및 FTIME 블록(63)로부터 제공된 신호에 따라 시간영역 심볼의 시작 시점을 알리는 제어신호를 외부의 파일롯 신호 디코딩부(700)로 전달한다.

제 1 스위칭 블록(66, 'SWCFFF 블록')은 간략 주파수 동기와 세밀 주파수 동기를 위한 것으로서, CFREQ 블록(61) 및 FFREQ 블록(62)이 시분할적으로 공동 사용하는 제 2 메모리(FIFO#2)와의 인터페이싱 역할을 담당한다.

제 2 스위칭 블록(67, 'SWDPRAM 블록')은 CFREQ 블록(61), FFREQ 블록(62), FTIME 블록(63) 및 PNOISE 블록(64)들이 시분할적으로 공동 사용하는 제 3 메모리(DPRAM)를 위한 인터페이싱 역할을 담당한다.

제 3 스위칭 블록(68, 'SWMULT 블록')은 CTIME 블록(60), CFREQ 블록(61), FFREQ 블록(62), 및 FTIME 블록(63) 들이 외부의 제 1 복소수 곱셈부(550)를 시분할적으로 공유하기 위한 인터페이싱 역할을 담당한다.

미설명된 외부의 위상 룩업테이블(560)은 도 6의 것과 동일하고, 파일롯 신호 디코딩부(700)는 도 6의 FFT처리부(710)과 재배열 메모리(720)의 기능을 수행하는 것으로 후에 구성 및 작용을 상세히 설명하기로 한다.

유럽 디지탈 지상 방송 시스템의 기본 스펙에 따르면, 상기 유효구간 크기(FFT 사이즈 2K 모드 또는 8K 모드)와 상기 보호구간의 크기(FFT 사이즈의 1/4, 1/8, 1/16 또는 1/32)는 선택사항에 해당한다. 예시적으로 2K 모드(FFT 사이즈: 2048)를 기준으로 정하여 설명하면, 유효구간 샘플 갯수(N_u)는 2K(=2048) 이고, 보호구간 샘플 갯수(N_g)는 (2 K 의 1/4 경우) 512 가 된다. 그리고, 보호구간은 유효구간의 하단 부분인 1536 번째 샘플∼2047 번째 샘플(총 512 개 샘플)를 복사한 것이며, 이러한 보호구간은 유효구간의 앞부분에 삽입되어 전송된다.

이어서, 각종 동기화에 대한 기본적인 알고리즘 및 그 작용을 발생하는 순서대로 설명한다.

① 간략시간동기화 알고리즘(COARSE TIME SYNC ALGORITHM, CTIME)

간략 시간 동기화(CTIME)는 모든 동기화 과정중에서 첫번째로 수행되는 것으로서, OFDM 심볼이 시작되는 기준 시작 위치 즉, 심볼이 시작되는 최초 샘플을 획득하기 위한 것이다. 수신측에서 채널을 통해 전송된 OFDM 변조 신호를 수신받아 하향 주파수로 변환 시킨후, 저역통과 및 아날로그 신호를 디지털 신호로 변환시키면 복소 샘플 직렬 스트림을 얻을 수 있다. 여기서, 디지털 신호 복소 샘플 직렬 스트림에서 보호구간은 삭제되고, 유효구간만이 병렬 처리되어 FFT처리부으로 입력되어야 한다. 따라서, FFT 수행 전단계에서 유효구간이 시작되는 위치(즉, 첫번째 샘플)를 획득하기 위해 보호구간의 특성을 이용한다.

FFT를 수행하기 전단계인 시간 영역(time domain)상에서 샘플간의 상관성을 이용하여 간략 시간 동기화를 수행한다. 예컨데, 심볼내의 유효구간과 보호구간 간의 상관성을 고려한다.

간략 시간 동기화를 위해 평가되는 추정값 ε_CTIME(=ε_i)은 하기 수학식 3과 같다.

수학식 3에서 변수 N_u는 유효구간내의 유효한 샘플의 총갯수이며, N_g는 보호구간내의 샘플의 총갯수이다. X_i는 시간영역상의 수신된 복소 샘플이며, X_i ^d는 N_u샘플수 만큼 지연된 수신 복소 샘플로서, X_i ^d= X_i-Nu를 의미한다. k는 (N_g/q) 개의 샘플 갯수(윈도우 사이즈)를 카운팅하기 위한 인덱스, i는 설정된 윈도우의 첫번째 샘플 위치를 나타내는 인덱스, ε_i는 i번째 윈도우에서 계산된 간략 시간 추정값이다. arg 는 시간 영역의 복소 샘플에 대한 위상 함수(argument)이다.

그리고, 변수 q는 OFDM 모드에따라 '1','2','4'의 3가지 상수값을 갖는다. 하기와 같이 q값을 고정시키는 이유는 윈도우내의 합산연산을 위해 할당된 메모리사용의 제약으로 인한 것이며. q 값은 변경 가능하다.

도 8은 도 7의 동기화부의 간략 시간 동기화를 수행하는 구성블록들간의 입출력 데이터 흐름을 보여주는 도면이다(일부 구성블록의 참조부호는 도 7과 동일함). CTIME 동기화는 상기 수학식 3 에 의해 구현된다.

위상 함수 arg 계산은 제 1 복소수 곱셈부(550)에서 로테이터(510)로부터 출력된 신호(복소수, X_i)를 SWMULT 블록(68)를 통해 제공받고, 파일롯 신호 디코딩부(700)내의 재배열 메모리(720)로부터 정해진 '1+0j'를 제공받아 복소수 곱셈된 결과를 위상 룩업 테이블(560)로 출력한다. 위상 룩업 테이블(560)은 입력에 대한 위상 함수(arg(X_i))를 CTIME 블록(60)으로 출력한다.

유효구간 Nu 샘플 지연은 X_i샘플을 파일롯 신호 디코딩부(700)의 메모리를 통해 선입선출방식으로 지연된 X_i ^d샘플을 획득한다. (즉, CTIME 동기화 과정에서는 파일롯 신호 디코딩부(700)의 데이터 재배열 과정은 필요치 않고 파일롯 신호 디코딩부(700)내의 재배열 메모리(720)는 단순한 FIFO로서 사용된다.)

CTIME 블록(60)은 상기 파일롯 신호 디코딩부(700)를 통해 현재 인접 샘플들간의 차이값(A_k) 및, N_u샘플수 만큼 지연된 인접 샘플들간의 차이값(B_k)을 구한다, 동시에, 상기 제 1 메모리(FIFO #1)를 통해 설정된 윈도우 사이즈 범위내에서 현재 인접 샘플들간의 차이값(A_k)과, N_u샘플수 만큼 지연된 인접 샘플들간의 차이값(B_k)을 뺄셈 연산하고 그 결과를 누적하여 i번째 윈도우 합산값 즉, 추정값 ε_CTIME(=ε_i)를 구한다.

제 1 메모리(FIFO #1)를 이용하여 윈도우 합산이 수행되는 데, 2 EAB's FIFO로 구현할 경우 윈도우 합산에 이용된 N_g/q 값은 하기와 같이 정해진다.

a. q='1'인 경우 : 보호구간 사이즈에 상관없이 모든 2K모드 및,

1/32 혹은 1/16 보호구간 사이즈를 갖는 8K 모드

b. q='2'인 경우 : 1/8 보호구간 사이즈를 갖는 8K모드

c. q='4'인 경우 : 1/4 보호구간 사이즈를 갖는 8K모드

간략 시간 동기화가 진행될 시기를 지시는 타이밍 조정 블록(TADJ,65)에 의해 제어된다.

한편, 심볼 시작 위치 획득은 간단한 임계치 디텍션으로 구현된다. 즉, (X_i+k, X_i+k-1)이 보호구간(GI)내에 존재하는 경우와, (X_i+k, X_i+k-1)이 보호 구간(GI)내에 존재하지 않는 경우에 따라 추정값의 존재 범위가 다르다. 윈도우가 OFDM 심볼의 유효구간내에 존재 했을 때 추정값 ε_i은 소정의 값을 유지할 것이고, 윈도우 슬라이딩(sliding)에 의해 보호구간으로 접근할 수록 추정값은 점차 작아지기 시작하여 윈도우와 보호구간이 동일하게 설정됐을 때 추정값은 '0'으로 수렴할 것이다. 따라서 임계치를 설정하여 추정값을 비교하여 심볼의 시작 위치를 결정할 수 있으며, 이것은 제어부(570)에서 수행된다.

② 간략주파수동기화 알고리즘(COARSE FREQUENCY SYNC. ALGORITHM : CFREQ)

통상적으로 부반송파간 간격 ±1/2 범위내에 들어오면 세밀 주파수 동기 추적이 가능하다고 알려져 있으나, 실제에서는 반송파간 간섭에 의하여 이를 보장할 수 없기 때문에 이보다 작은 범위까지 간략 주파수 동기 추적에서 주파수 동기를 추적해야 한다.

간략주파수 동기화(CFREQ)는 직접 오프셋을 구하지는 않고, 다만 시간 영역의 샘플데이터에 영향을 주는 주파수 오프셋에 해당하는 정형파를 발생시키고, 그 정형파에 의해 로테이션된 신호를 FFT 처리하여 주파수 영역으로 변환시킨다. 이것는 FFT 처리된 샘플데이터로부터 간략주파수 오프셋을 제거하기 위한 기준 반송파 위치를 선택하기 위해서이다.

OFDM 프레임 주파수 영역에서 상기 기준 반송파는 연속 파일롯 반송파(Continual pilot carriers, 이하 CPC 라함)를 이용한다. CPC는 OFDM심볼내 고정된 위치에 존재하는 BPSK 변조된 기준 신호로서, 실제 정보를 실은 데이터 신호보다 높은 전력을 갖는다.

따라서, 하기 수학식 4와 같이 인접한 심볼의 동일 위치에 존재하는 CPC 기준 반송파를 미분디코딩하여 주파수 옵셋에 의한 두 심볼간의 상관성을 정량적으로 표현할 수 있다. 간략 주파수 동기화를 위해 평가되는 추정값 ε_CFREQ(=ε)은 하기 수학식 4와 같다.

수학식 4에서 변수 C_u,v는 v번째 반송파중 u번째 심볼의 해당 샘플의 복소수 값이다. L은 단일 심볼내 기준 반송파들의 총개수, P(j)는 프레임내 j번째 기준 반송파의 위치이다. Re(), Im()은 각각 복소수의 실수부와 허수부를 의미한다. * 는 공액복소수이다. 즉, 추정값은 연속된 두 심볼중 동일 위치의 CPC 반송파간의 미분디코딩값들의 절대값을 합산하여 구한다.

로테이터에서 발생되는 정형파가 {-S, S, S는 정수}일 경우 수학식 4에의해 획득한 2S+1 개의 후보 오프셋값들은 {ε_-S,ε_S}이며, 각 후보 오프셋은 일정한 클럭에 따라 단위 클럭마다 하나씩 순차적으로 계산된다.

마지막으로 상기 후보 오프셋들중에서 첫번째 피크치와 두번째 피크치를 디텍션하여 두 피크치의 위치에 따라 최적의 간략 주파수 동기를 획득한다.

도 9는 도 7의 동기화부를 통해 간략 주파수 동기화를 수행하는 블록들간의 데이터 흐름을 보여주는 도면이다(일부 구성블록의 참조부호는 도 7과 동일함). CFREQ 블록은 상기 수학식 4 에 의해 구현된다.

수신 신호는 로테이터(510)를 거쳐 주어진 정형파(기설정된 주파수 오프셋)에 적용된 후, 파일롯 신호 디코딩부(700)를 통해 FFT 처리되어 재배열 메모리(720)에 저장된다. CFREQ 블록(61)은 재배열 메모리(720)로부터 현재 CPC샘플을 제공 받아 SWCFFF 블록(66)을 통해 제 2 메모리(FIFO #2)에 저장한 후, 상기 제 2 메모리(FIFO #2)로부터 1심볼 지연된 과거 CPC샘플을 제공받는다. 또한, CFREQ 블록(61)은 과거 CPC샘플을 공액 복소수로 변환시킨 후 SWMULT 블록(68)을 통해 제 1 복소수 곱셈부(550)로 제공한다. 상기 제 1 복소수 곱셈부(550)는 상기 재배열 메모리(720)의 현재 CPC샘플 복소수와 과거 CPC샘플의 공액 복소수를 곱셈처리하여 다시 CFREQ 블록(61)으로 전송한다. CFREQ 블록(61)은 1심볼 주기동안 상기 복소수 곱셈부(550)의 출력을 제공받아 실수부와 허수부를 각각 누적하여 수학식 4와 같이 추정값 ε_CFREQ를 구한다. 상기 추정값은 SWDPRAM 블록(67)을 통해 제 3 메모리(DPRAM)에 저장된다. 제어부(570)은 상기 제 3 메모리(DPRAM)로부터 추정값을 제공받아 주어진범위내에서 조사된 후보 오프셋값들의 피크치를 디텍션하여 최적의 주파수 오프셋을 결정함과 동시에 로테이터(510)를 피드백 제어한다.

구체적으로 본 실시예의 간략 주파수 동기화는 두 단계로 이루어지며, 첫번째 단계는 반송파 간격의 ±1/2 범위내에서 주파수 오프셋을 추적하는 제 1 피크 디텍션을 수행하고, 두번째 단계는 좀더 세밀하게 반송파 간격을 좁혀서 추적하는 제 2 피크 디텍션을 수행한다. 제 1 피크치와 제 2 피크치가 존재하는 위치에 따라 최적의 주파수 오프셋을 계산한다. 즉 주파수 동기를 반송파간 대역의 1/k (k>2인 정수) 이하로 추적하므로써 보다 정밀하고 효과적으로 작용할 수 있다.

③ 프레임 동기화 알고리즘(FRAME SYNC. ALGORITHM)

프레임 동기화는 프레임내에 삽입된 전송 파라미터 시그널(Transmission Parameters Signalling:이하 TPS 라함) 파일롯을 이용하여 수행한다. OFDM 프레임이 N개의 심볼(S₀∼S_N-1)로 구성되어 있고, 각 심볼은 심볼 데이터와 다양한 파일롯 신호로 구성된다. 다양한 파일롯들중 TPS파일롯은 한 심볼내에서 고정된 반송파 위치에 T 개씩 존재하며, 하나의 OFDM 프레임은 N 개의 심볼들로 구성되므로 병렬로 배열된 N 비트의 TPS 파일롯들이 하나의 TPS 블록을 구성하게 된다. 그리고, 각 심볼의 TPS 비트는 차분 이진 위상 변조(D-BPSK)에 의해 부호화된다. 각 심볼의 TPS 파일롯은 특정한 정보를 갖으므로 그 독특한 값으로 식별가능하다. TPS 파일롯은 다양한 특정 파라미터를 전송하기 위한 것으로, 이러한 정보에는 프레임 동기, 데이터 변조모드, 계층, 내부 코드 레이트, 프레임 수 등에 관한 것이다. 특히, 프레임 동기 워드는 연속된 프레임간에 완전 반전된 비트로 구성되므로 프레임 동기 워드를 이용한 프레임 동기화를 수행하는 것이 가능하다.

프레임 동기화는 세단계로 이루어지는 데, 제 1 단계는 T+1 개의 TPS 파일롯 블록을 독출하여 0번째 파일롯 블록과 T번째 파일롯 블록의 위상차를 구하여 D-BPSK복조를 수행한다. 제 2 단계는 1심볼 기간동안 제 1 단계에서 복조된 T개의 TPS 비트들을 비교하여 모두 동일한지를 조사한다. 세번째 단계는 상기 제 2단계를 N+1심볼(프레임+1심볼) 기간동안 수행하면서 프레임 동기 워드를 검색한다. 즉, 상기 제 2 단계에서 복조된 TPS비트들이 모두 동일하지 않을 경우에는 제 1 단계부터 재시작하여 새로운 TPS 파일롯 블록으로부터 프레임 동기 워드를 추적한다.

도 10은 도 7의 동기화부를 통해 프레임 동기화를 수행하는 블럭들간의 데이터 흐름을 보여주는 도면이다(일부 구성블럭의 참조부호는 도 7과 동일함).

간략시간동기화 및 간략주파수 동기화가 수행된 이후에, 프레임 동기화가 수행된다. 프레임 동기화는 상기 기술한 TPS 파일롯의 특성에 의해 제어부(570)에서 처리된다.

수신 신호는 FFT프로세서(700)를 통해 FFT 변환된 후 재배열 메모리(720)에 저장된다. 프레임 동기화를 위해 재배열 메모리(720)로부터 TPS 파일롯의 위치에 따른 소정의 출력 규칙에 따라 해당 샘플을 독출하여, 독출된 샘플을 동기화부(540)의 SWDPRAM블록(67)을 거쳐 제 3 메모리(DPRAM)에 저장한다. 제어부(570)은 제 3메모리(DPRAM)로부터 소정의 지연후 독출된 샘플을 제공받아 프레임 동기 워드의 특성을 이용한 프레임 동기 획득 알고리즘을 수행한다.

시간 영역 신호에 존재하는 타이밍 에러는 FFT 처리되면 주파수 이동으로 나타나므로 D-BPSK 변조된 TPS 파일롯 신호를 복조시키면 타이밍 에러를 제거시킬 수 있으며, 프레임 마다 반전되는 TPS 프레임 동기 워드를 이용하면 효율적인 프레임 동기 획득이 가능하다.

④ 세밀주파수동기화 알고리즘(FINE FREQUENCY SYNC. ALGORITHM : FFREQ)

세밀 주파수 동기화의 원리는 두 연속된 OFDM심볼들 간의 전역적인 위상이동정도를 추정하는 것이다. 세밀 주파수 동기화는 심볼의 동일한 고정된 위치에 존재하는 CPC 를 이용하여 간략 주파수 동기화와 유사한 방식으로 수행되어진다. 다만, 간략 주파수 동기화는 CPC의 미분디코딩값에 대한 크기(magnitude)를 사용하였으나, 세밀 주파수 동기화는 CPC의 미분디코딩값에 대한 위상(phase)를 사용한다.

세밀 주파수 동기화를 위해 평가되는 추정값 ε_FFREQ(=ε)은 하기 수학식 5와 같다.

수학식 5에서 변수 C_n,p(j)는 n번째 반송파중 p(j)번째 심볼의 해당 샘플의 복소수 값이다. P(j)는 프레임내 j번째 기준 반송파(CPC)의 위치이다. L은 단일 심볼내 기준 반송파(CPC)들의 총개수, Arg(X)는 미분디코딩된값(X)의 위상 인자이며, * 는 공액복소수이다. 즉, 추정값은 연속된 두 심볼중 동일 위치의 CPC 반송파간의 미분디코딩값들의 위상값을 합산하여 구한다.

세밀 주파수 동기화는 간략주파수 동기화 방식과 거의 동일한 방식으로 진행되므로 중복 설명은 생략한다. 다만 세밀한 추정을 위해 룩업 테이블에 저장된 위상 인자를 적분하여 추정값을 구하며, 추정값의 비트폭을 증가시킨다. 그리고, 추정값을 루프 필터링 시켜 상기 로테이터(510)를 조정하는 데 사용한다.

도 11은 도 7의 동기화부를 통해 세밀 주파수 동기화를 수행하는 블록들간의 데이터 흐름을 보여주는 도면이다(일부 구성블록의 참조부호는 도 7과 동일함).

수신 신호는 A/D변환기(500) 및 로테이터(510)를 거쳐 초기 회전 인자에 의해 변환된 후, 파일롯 신호 디코딩부(700)를 통해 FFT 처리되어 재배열 메모리(720)에 저장된다. FFREQ 블록(62)은 재배열 메모리(720)로부터 현재 CPC샘플을 제공 받아 SWCFFF 블록(66)을 통해 제 2 메모리(FIFO #2)에 저장한 후, 상기 제 2 메모리(FIFO #2)로부터 1심볼 지연된 과거 CPC샘플을 제공받는다. 또한, FFREQ 블록(62)은 과거 CPC샘플을 공액 복소수로 변환시킨 후 SWMULT 블록(68)을 통해 제 1 복소수 곱셈부(550)로 제공한다. 상기 제 1복소수 곱셈부(550)는 상기 재배열 메모리(720)의 현재 CPC샘플 복소수와 과거 CPC샘플의 공액 복소수를 곱셈처리하여 그 결과(미분디코딩된 값)를 위상 룩업테이블(560)로 제공한다. 위상 룩업테이블(560)은 입력에 해당하는 위상값을 출력하여 FFREQ 블록(62)으로 제공한다. FFREQ 블록(62)은 상기 위상룩업테이블(560)의 출력을 제공받아 적분하여 수학식 5와 같이 추정값 ε_FFREQ를 구한다. 상기 추정값은 SWDPRAM 블록(67)을 통해 제 3 메모리(DPRAM)에 저장된다. 제어부(570)은 상기 제 3 메모리(DPRAM)로부터 추정값을 제공받아 루프 필터링 처리하여 평균값을 구하고, 상기 로테이터(510)의 회전 인자를 재조정 하므로써 피드백 제어를 수행한다.

⑤ 세밀시간동기화 알고리즘(FINE TIME SYNC. ALGORITHM : FTIME)

세밀시간 동기화는 채널 및 그 외 수신기 앞단의 왜곡에 의해 변이된 위상을 추정하고 이를 복구하기 위해 파일롯 신호 중의 하나인 분산 파일롯 셀(scattered pilot cell: 이하 SPC라함)을 기준 반송파로 사용한다.

세밀시간동기화 추정은 하기 수학식 6과 같이 연속된 두 SPC간의 위상 회전량을 추정하는 것으로, 하나의 SPC와 그 SPC에 대한 참조값과 다음 SPC와 그 SPC에 대한 참조값들간의 상관성을 고려하여 위상 천이를 구한다.

SPC신호는 전송측에서 BPSK로 변조하여 보내고 수신기에서는 이 SPC원래 값(-1+j0,1+j0)을 참조값(R, 상기 수학식 6에서)으로 사용한다. 이 원래의 SPC신호는 채널 상황과 수신기 앞단의 회로에 의해 왜곡을 가지며 상기 수학식 6에서 이 왜곡된 신호를 C(=X+jY)라 표기했다.

상기 수학식 6에서 C_n,p(j)는 n번째 OFDM심볼의 p(j)번째 기준 반송파(SPC)에 대한 복소수값이다. R_n,p(j)는 n번째 OFDM심볼의 p(j)번째 기준 반송파(SPC)에 대한 참조값으로 1혹은 -1을 갖는다. L은 단일 심볼내 기준 반송파(SPC)의 총 개수, P(j)는 단일 심볼내 j번째 기준 반송파(SPC)의 위치이다. 그리고 ψ_j= Arg(C_n,p(j)R^* _n,p(j))이며, *는 공액 복소수이다. 따라서, 상기 수학식 6에 의해 한 심볼내의 연속적인 두 SPC신호간의 위상차를 그 기준신호의 전체 개수(한 심볼 기준)에 맞춰 적분하므로써 세밀시간 동기화의 추정값을 구할 수 있다.

OFDM 프레임 구조에서 SPC 위치를 도 12를 참조하여 설명하면 다음과 같다. 68 개의 OFDM 심볼(Symbol: S₀∼S₆₇)들로 이루어져 있고, 각각의 심볼은 8K 모드인 경우에는 K=6817(K: 부반송파 수) 또는 2K 모드인 경우에는 K=1705 로 이루어져 있다. k_min=0 ∼ k_max=1704 는 2K 모드의 샘플 수(=부반송파 수)를 나타내고, S₀, S₁, S₂, S₃,… S₆₇은 각각 심볼을 나타낸다. 그리고, "data" 는 실제 정보를 실은 유효 데이터를 나타내며, "SPC" 는 부스티드(boosted)된 분산 파일롯 셀이다. 한 심볼내의 SPC는 12 샘플마다 반복되고, 한 심볼내의 SPC과 인접한 다른 심볼내의 SPC는 3 샘플씩 차이가 나도록 분포되어 있다. 또한 심볼 순서에 따라 "모듈러 4" 연산하여 그 값이 "0"이 되는 심볼 즉 4번째 심볼(S₆₄, S₀, S₄,… )의 마지막 샘플(k_max)마다 분산 파이롯 셀(SPC)이 분포되어 있다.

도 13은 도 7의 동기화부를 통해 세밀시간동기화를 수행하는 블록들간의 데이터 흐름을 보여주는 도면이다.

수신 신호는 A/D변환기(500)를 거쳐 파일롯 신호 디코딩부(700)를 통해 FFT 처리되어 재배열 메모리(720)에 저장된다. FTIME 블록(63)은 재배열 메모리(720)로부터 j번째 SPC샘플을 제공받아 SWMULT 블록(68)을 통해 제 1 버스를 통해 제 1 복소수 곱셈부(550)로 제공한다. 또한, FTIME 블록(63)은 j+1번째 SPC샘플을 공액 복소수로 변환시킨 후 SWMULT 블록(68)을 통해 제 1 복소수 곱셈부(550)로 제공한다. 제 1복소수 곱셈부(550)는 상기 재배열 메모리(720)의 j번째 SPC샘플 복소수와 j+1번째 SPC 샘플의 공액 복소수를 곱셈처리하여 그 결과를 위상 룩업테이블(560)로 제공한다. 위상 룩업테이블(560)은 입력에 해당하는 위상값을 출력하여 FTIME 블록(63)으로 제공한다. FTIME 블록(63)은 상기 위상 룩업테이블(560)의 출력을 제공받아 적분하여 수학식 6와 같이 추정값 ε_FTIME를 구한다. 상기 추정값은 SWDPRAM 블록(67)을 통해 제 3 메모리(DPRAM)에 저장된다. 제어부(570)은 상기 제 3 메모리(DPRAM)로부터 제공된 추정값을 적당히 변환하여 타임 조정부(65)로 제공함과 동시에, 상기 A/D 변환부(500)의 이득을 피드백 조절한다.

FTIME 블록(63)의 추정값이 직접 타임 조정부(65)로 제공되지 않고 제어부(570)을 통해 변환된 후 제공되도록 한 것은 하드웨어의 추가 부담을 줄이기 위해서 이다. 즉, 룩업 테이블(560)에 저장된 추정값들은 상기 모든 추정치(CTIME, FTIME, PNOIS, FFREQ)를 구하는 데 사용하도록 하고, 특히 FTIME 추정치에 대해서는 정수배 샘플로 나타내야 하기 때문에 제어부(570)을 통해 샘플 인덱스와 일치하도록 조정한 것이다.

파일롯 신호디코딩부(700)에서 수신 신호 샘플 Cn,p(j)을 FFT변환하게 되면, 수신 신호 샘플중에서 SPC신호는 "0"과 "1"로 참조되며, 이것이 BPSK로 코딩됨으로써 "0"=>-1+j0, "1"=>1+j0이 된다. 따라서, FFT변환된 신호중에서 "0"에 의해 R_n,p(j)=-1로, "1"에 의해 R_n,p(j)=1로 참조값이 디코딩된다. 그리고, 위상을 계산하기위한 룩업 테이블(560)의 출력

R^* _n,p(j)·R_n,p(j+1)

은 '1' 혹은 '-1'이므로 룩업 테이블의 출력이 이 결과값에 따라 반전되거나 아니면 그대로 출력된다.

제어부(570)에서 변환된 추정값은 제 3 메모리(DPRAM)에 저장된 후 SWDPRAM(67)을 통해 타이밍 조정부(65)로 제공된다. 그러면, 타이밍 조정부(65)는 파일롯 신호 디코딩부(700)에게 세밀시간동기화가 진행될 시기를 지시한다.

이 때 상기 수학식 6의 연속된 두 기준 SPC샘플들간의 위상 회전 절대값은 π 이하가 되도록 조절해야만 유효한 추정이 이루어진다. 실제 이러한 제약조건하에서 본 실시예는 오프셋 N_u/24 에 대해 대처할 수 있을 것이고, 결국 세밀 시간 동기 획득은 2K 모드의 경우 정확한 시작 심볼 위치로부터 85샘플 거리내에서 수렴될 것이고, 8K 모드의 경우 340샘플내에서 수렴될 것이다.

⑥ 위상잡음 추정 및 정정 알고리즘(PHASE NOISE ESTIMATION ＆ CORRECTION ALGORITHM : PNOISE)

전역적(global) 위상잡음 추정은 기준 부반송파(SPC 샘플) 위치에서 수신된 샘플의 절대치 위상을 비교하여 수행한다. 상기 기준 부반송파의 참조값은 수신측이 이미 알고 있고, 전체 기준 반송파의 위치에 걸쳐 평균치를 구하여 비교한다.

위상잡음 추정식은 하기 수학식 7과 같으며, 사용된 변수들은 상기 수학식 6과 동일하다.

위상잡음은 세밀주파수추정블록(FFREQ,62)의 출력값을 이용하여 재합성된다.

상기 수학식 7의 추정식은 변수 ψ₀은 초기 위상(전송된것임, 세밀주파수추정블록(FFREQ,62)으로부터 제공되지 않음), 변수 ψ_j는 세밀주파수추정블록(62)로부터 전송받은 위상으로 정의하면 하기 수학식 8과 같다. L은 심볼내 기준 반송파(SPC샘플) 총개수이다.

상기 수학식 8에 의해 추정된 위상 잡음은 상기 세밀시간동기화블록(FTIME,63)으로 제공되어 위상 잡음을 정정하는 데 사용된다.

도 14 를 참조하면, 재배열 메모리(720)에 저장된 FFT 처리된 신호중 기준 반송파(SPC 샘플)가 상기 FFREQ블록(62)으로 제공되고, FFREQ블록(62)은 상기 수학식 7과 같이 기준 반송파와 그 기준 반송파의 참조값의 공액복소수를 곱셈하여 각 기준 반송파에 대한 위상잡음을 출력한다. PNOISE블록(64)은 상기 FFREQ블록(62)의 출력을 제공받아 상기 수학식 8과 같이 1심볼 전체에 걸쳐 존재하는 위상잡음을 추정해낸다. 그리고, PNOISE블록(64)의 추정된 위상잡음은 FTIME블록(63)에서 실제 데이터의 위상잡음을 정정하기 위해 변환되어 SWMULT블록(68)을 통해 제 1 복소수 곱셈부(550)로 제공된다. 그리고, 제 1 복소수 곱셈부(550)는 재배열 메모리(720)에 저장된 데이터 샘플을 제공받아 추정된 위상잡음과 복소수 곱셈연산하여 위상잡음이 제거된 데이터 샘플을 다음 등화 및 디인터리빙 처리부(600, FPGA #2)로 제공한다.

참고적으로 본 발명의 핵심인 파일롯 신호 디코딩부(700)에서 FFT처리된 데이터를 재배열에 의해 각 동기화 과정에서 필요로 하는 파일롯 신호를 추출하는 방법 및 그 구현 하드웨어를 도 15와 도 16을 통해 설명한다.

도 15는 파일롯 신호 디코딩부(700)에 대한 세부 블록도이다.

파일롯 신호 디코딩부(700)는 수신 신호를 FFT 변환하는 FFT처리부(800), 파일롯 신호와 데이터를 구별하여 저장하기위한 순서를 기억하고 있는 재배열 테이블(820), 상기 재배열 테이블(820)의 저장순서에 따라 상기 FFT처리된 신호중 파일롯 신호와 데이터를 구별하여 저장하는 듀얼포트램(830)으로 구성된다. 그리고, 상기 듀얼포트램(830)의 입력단에 래치(810)와 출력단에 버퍼(840)가 추가되어 입출력 타이밍을 조정한다. 재배열 제어부(850)는 입출력 타이밍 및 입출력 메모리 주소를 제공하여 래치(810), 듀얼포트램(830), 및 버퍼(840)를 제어한다.

도 16은 도 15를 통해 한 심볼에서의 파일롯 신호 및 데이터신호가 재배열된 것을 보여주는 데이터 스펙트럼도이다. 도 16은 2K모드인 경우에 한 심볼이 처리되는 과정이며, 입력 데이터가 FFT후 비트리버스(bit reverse)되었다고 가정하고 설계한 것이다.

(a)는 FFT처리부(800)의 출력신호 샘플 스트림으로서, S₀,S₁₀₂₄,S₁₅₃₆,S₅₁₂,S₇₆₈등의 순서이다. (b)는 1심볼 지연후 (a)에 대한 비트 리버스된 출력신호 샘플 스트림으로서, S₀,S₁,S₂,S₃,S₄등의 순서이다. (c)는 상기 (b)에 상응하는 스펙트럼으로서, 파일롯 신호를 포함한 유효데이터 샘플 1705개가 1심볼의 0∼2047개 반송파 중간에 삽입되어 있는 형태를 띤다. (c)와 같이 FFT 처리된 후 파일롯 신호와 유효데이터가 뒤썩여 있으므로 특정 파이롯 신호의 위치를 찾아 이용하기에 곤란한 점이 있었다. 따라서, 파일롯 신호를 한 곳에 모아 처리해서 이를 이용하면 파일롯 신호가 필요한 블록에서 효율적으로 사용할 수 있을 것이다.

이와 같이 재배열을 통해서 획득한 샘플 데이터 스펙트럼은 (d)와 (e)에서 보는 바와 같이 SPC, TPS, CPC, 유효 반송파들로 순차적으로 저장된다. 따라서, 파일롯 신호 디코딩부에 의해 DVB 스펙이 정한 파일롯 순서를 카운터와 롬을 사용하여 (d)와 같이 추출해 낼수 있으며, 각 동기 블록에서 쉽게 추출할 수 있다.

이어서, 본 실시예의 등화 처리에 대해 설명하고자 한다.

⑦ 등화 알고리즘 (EQUALIZATION ALGORITHM)

등화 알고리즘은 두 단계로 이루어진다. 먼저 기준 반송파(SPC 샘플)를 기준으로 하여 시간축 방향으로 인터폴레이션을 수행한 후 그 결과를 갖고 주파수축 방향으로 다시 인터폴레이션을 수행한다. 이와 같이 획득한 인터폴레이션된 샘플들을 이용하여 왜곡된 수신 신호를 등화 시키는 것이다.

먼저, 본 실시예의 적용된 변수를 정의하면 다음과 같다.

- X_n,k: 채널 왜곡을 포함한 n번째 심볼의 k번째 반송파에 대한 FFT출력샘플

- H_n,k: n번째 심볼의 k번째 반송파에 대한 채널 전달 함수 샘플들

- H'_n,k: n번째 심볼의 k번째 반송파에 대한 추정된 채널 전달 함수 샘플들(시간축 인터폴레이션 및 주파수 인터폴레이션 수행 후 획득됨)

- R_n,k: n번째 심볼의 k번째 반송파에 위치한 SPC의 참조값(이들 SPC참조값은 오직 1 혹은 -1만을 갖음)

- R'_n,k: SPC 위치에서 수신한 샘플 ( R'_n,k= X_n,kfor {k=k_min+3×(n mod 4)+12p｜p integer, p≥0, k∈[k_min; k_max]}

- rh_n,k= SPC 위치에서 "raw" 전달함수 (rh_n,k= R'_n,k/ R_n,k)

- I_n,k= rh_n,k에 의해 시간축 인터폴레이션 후 획득한 샘플들

- H'_n,k= I_n,k에 의해 주파수축 인터폴레이션 후 획득한 샘플들

- Y_n,k= n번째 심볼의 k번째 반송파에 대해 채널 등화된 샘플(Y_n,k=X_n,k/H'_n,k)

도 17은 본 발명에 따른 등화 알고리즘에서 적용된 시간축 인터폴레이션 및 주파수축 인터폴레이션을 설명하기 위한 프레임 구조도이다. 등화의 기준 반송파로 사용되는 SPC 샘플이 존재하는 위치는 이미 도 12 에서 설명한 바와 같다.

도 17을 참조하여, 시간축 인터폴레이션은 4심볼을 주기로 동일한 반송파 위치에 존재하는 SPC 를 기준으로 이루어진다. 채널 왜곡을 포함한 수신 샘플 X_n,k을 저장한 메모리에서, 반송파 k=0, k=3, k=6, k=9, … 의 위치에 삽입된 SPC들을 추출하여 시간축으로 동일 반송파 위치에 존재하는 3개의 샘플값들을 인터폴레이션하여 구한다. 예를 들어, k=6 에서 기준 반송파 SPC1 과 SPC2 사이에 존재하는 3개의 샘플은 기준 반송파 SPC1 와 SPC2 의 전달함수(rh_n,k)에 의해 인터폴레이션 된다. 그 인터폴레이션 식은 수신 심볼 X_n,k가 SPC일 경우 심볼 인덱스에 따라 하기 수학식 9와 같이 결정된다.

상기 수학식 9에서 기준 SPC1의 인터폴런트 I_n,k(=rh_n,k)와 기준 SPC2의 인터폴런트 I_n-4,k(=rh_n-4,k)의 성분비에 의해 3개의 데이터 샘플에 대한 인터폴런트를 구하는 것이다. 즉, 심볼 인덱스 n를 모듈러-4 계산하여 얻은 0,1,2,3 에 따라 상기 수학식 9중에서 해당조건에 맞게 선택되어지며, 시간적으로 근접한 기준 SPC에 더 큰 가중치를 주어 인터폴런트를 구한다.

주파수축 인터폴레이션은 3샘플을 주기로 동일한 반송파 위치에 존재하는 SPC 를 기준으로 이루어진다. 또한, 시간축 인터폴레이션이 수행된 후 획득한 시간축 인터폴런트 I_n,k에 의해 주파수축 인터폴레이션을 구하면, 그 결과 값이 바로 각 샘플에 대한 추정된 채널 전달 함수에 해당한다. 이 추정된 채널 전달함수에 의해 실제 수신된 샘플을 등화시킨다.

시간축 인터폴런트 I_n,k를 저장한 메모리에서, 반송파 k=0, k=3, k=6, k=9, … 의 위치의 기준 SPC 인터폴런트를 추출하여 주파수축에 존재하는 2개의 샘플값들을 인터폴레이션한다. 예를 들어, 기준 SPC3 과 SPC4 사이에 존재하는 2개의 샘플은 기준 SPC3 의 시간축 인터폴런트(I_n,k)와 SPC4 의 시간축 인터폴런트(I_n,k-3)에 의해 인터폴레이션 된다. 그 인터폴레이션 식은 심볼 인덱스에 따라 하기 수학식 10과 같이 결정된다.

상기 수학식 10과 같이 기준 SPC1의 인터폴런트 H'_n,k(= I_n,k)와 기준 SPC2의 인터폴런트 H'_n,k-3(=I_n,k-3)의 성분비에 의해 2개의 데이터 샘플에 대한 인터폴런트를 구하는 것이다. 즉, 반송파 인덱스 k를 모듈러-3 계산하여 얻은 0,1,2 에 따라 상기 수학식 10중에서 해당조건에 맞게 선택되어진다. 2개의 데이터 샘플에 대한 주파수축 인터폴런트(H'_n,k-1, H'_n,k-2)는 자신의 위치와 보다 근접한 기준 SPC에 더 큰 가중치를 주어 계산되며, 이 값이 추정된 채널 전달함수이다.

이상과 같이 등화 알고리즘은 수신된 SPC와 SPC 참조값에 의해 시간축 인터폴런트 I_n,k를 구하고, 시간축 인터폴런트 I_n,k에 의해 다시 주파수축으로 인터폴레이션하여 각 샘플에 대한 추정된 채널 전달함수 H'_n,k구하므로써 채널 왜곡된 신호를 등화시킨다. 즉, 등화된 샘플 Y_n,k(= X_n,k/H'_n,k)을 획득한다.

도 18는 도 6의 등화/디인터리빙 처리부를 통해 등화 알고리즘을 수행하는 구성블록간의 입출력 데이터 흐름을 보여주는 도면이다.

채널 왜곡된 수신 샘플데이터(DATA,위상잡음 제거된 수신 샘플, 도 17참조)를 외부의 심볼 메모리(620)에 저장해 둔다. FPGA #2 칩내의 채널 등화부(640)에서는 수신된 SPC 와, 해당 SPC 위치에서의 SPC참조값(REF)를 상기 파일롯 신호 디코딩부(700)의 재배열 메모리(720)로부터 제공받아 상기 수학식 9 혹은 수학식 10 중 해당 조건에 따라 채널 등화를 수행한다. 즉, 외부의 계수 메모리부(610)는 상기 채널 등화부(640)의 출력을 해당 계수배 한 후 상기 제 2 복소수 곱셈부(630)로 제공한다. 상기 복소수 곱셈부(630)는 상기 심볼 메모리부(620)에 저장된 왜곡된 데이터 샘플과, 상기 데이터 심볼의 기준이 되는 SPC에 의해 획득한 채널 전달 함수를 복소수 곱셈하여 등화된 데이터 샘플을 출력한다.

이상과 같이 QAM-OFDM변조된 신호에 대한 OFDM 복조 과정을 진행된 후에는 QAM 변조신호에 대해 디매핑 및 디인터리빙을 수행하므로써 완전 복원된 신호를 획득하는 것이다.

본 발명은 제어부를 사용하여 동기화 프로세싱에 따른 적절한 제어를 수월하게 진행시킬 수 있으며, 매 심볼마다 제어부의 결정에 따라 각종 구성요소들이 동작하므로 심볼 속도에 따라 데이터를 조작해야 할 필요도 없다.

또한, 재배열 메모리를 포함한 파일롯 신호 디코딩부(700)는 FFT처리된 데이터를 파일롯 신호와 데이터 신호를 구분하여 재배열하여 동기화 모드에 따라 각기 필요한 해당 파일롯을 간단히 추출하므로 별도의 파일롯 추출 블록은 더이상 필요치 않는 장점이 있다.

또한, 각종 동기화 블록들과 등화 및 디인터리빙 블록들을 FPGA 칩으로 구현하여 설계, 개발, 구현 및 검증에 이르는 시간을 단축시키고, 논리 회로의 최적화를 이룰 수 있다.

이상과 같이 시간적 추이에 따라 순서대로 진행되는 복조 과정에서 필요한 메모리를 최소화 하고, 중복되는 자원을 공유하므로써 최적화된 복조시스템을 구현할 수 있다.

Claims

OFDM 수신신호를 제공받아 디지털 신호로 변환하는 A/D 변환부;

디지털 변환된 OFDM 신호의 위상오차 및 주파수 오차를 보상해주는 로테이터;

상기 로테이터의 출력을 FFT 변환한 후 재배열규칙에 따라 파일롯 신호 및 데이터를 구별하여 순서대로 저장하는 파일롯 신호 디코딩부;

상기 파일롯 신호 디코딩부의 출력을 제공받아 간략 시간 동기화, 간략 주파수 동기화, 프레임 동기화, 세밀 주파수 동기화, 및 세밀 시간 동기화를 순차적으로 진행함과 동시에 위상잡음을 추정하고 정정하도록 프로그램된 동기화부;

상기 각종 동기화 프로세싱을 지원하기 위한 제1 복소수 곱셈부;

상기 제 1 복소수 곱셈부의 출력에 대한 위상 오프셋을 상기 동기화부로 제공하는 위상 룩업테이블;

상기 각종 동기화 프로세싱의 출력 결과에 따라 상기 A/D 변환부 및 상기 로테이터를 피드백 제어하는 제어부;

상기 동기화부의 기준 파일롯 신호를 이용하여 상기 파일롯 신호 디코딩부의 출력에 대한 채널 등화 알고리즘을 수행하여 원래 심볼로 복원한 후 원래 심볼 순서대로 재배열하는 등화 및 디인터리빙 처리부;

상기 채널 등화를 지원하기 위한 필터 계수를 저장하는 계수 메모리;

상기 동기화부로부터 제공된 수신 데이터 샘플을 저장하는 심볼 메모리 및;

상기 계수 메모리의 출력과 상기 심볼 메모리의 출력을 복소수 곱셈하여 획득한 OFDM복조된 샘플을 상기 등화 및 디인터리빙 처리부로 제공하는 제 2 복소수 곱셈부를 포함하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 파일롯 신호 디코딩부는

입력 신호를 FFT 변환하는 FFT처리부;

파일롯 신호와 데이터를 구별하여 저장하기위한 순서를 기억하고 있는 재배열 테이블;

상기 재배열 테이블의 저장순서에 따라 FFT처리된 신호중 파일롯 신호와 데이터를 구별하여 저장하는 메모리; 및

입출력 타이밍 및 입출력 메모리 주소를 제공하여 메모리를 제어하는 재배열 제어부를 포함하여 구성되는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 동기화부는

간략 시간 동기화를 위한 추정값을 계산하는 간략시간동기화 블록;

간략 주파수 동기화를 위한 추정값을 계산하는 간략주파수동기화 블록;

세밀 주파수 동기화를 위한 추정값을 계산하는 세밀주파수동기화 블록;

세밀 시간 동기화를 위한 추정값을 계산하는 세밀시간동기화 블록;

위상노이즈추정 및보정을 위한 추정값을 계산하는 위상노이즈추정 블록;

상기 간략시간동기화 블록(60)의 입출력 데이터를 임시 저장하는 제 1 메모리;

상기 간략 주파수 동기화 블록 및 상기 세밀 주파수 동기화 블록의 입출력 데이터를 임시 저장하는 제 2 메모리;

상기 간략주파수동기화 블록, 상기 세밀주파수동기화 블록, 상기 세밀시간동기화 블록, 상기 위상노이즈추정블록들의 입출력 데이터 및 상기 제어부의 입출력 데이터를 저장하는 제 3 메모리;

상기 간략시간동기화 블록 및 상기 세밀시간동기화 블록으로부터 제공된 신호에 따라 시간영역 심볼의 시작 시점을 알리는 제어신호를 외부의 파일롯 신호 디코딩부로 전달하는 타이밍 조정블록;

상기 간략주파수동기화 블록과 상기 세밀주파수동기화 블록이 시분할적으로 공동 사용하는 상기 제 2 메모리와의 인터페이싱 역할을 담당하는 제 1 스위칭 블록;

상기 간략주파수동기화 블록, 상기 세밀주파수동기화 블록, 상기 세밀시간동기화 블록 및 상기 위상노이즈 블록들이 시분할적으로 공동 사용하는 상기 제 3 메모리를 위한 인터페이싱 역할을 담당하는 제 2 스위칭 블록; 및

상기 간략시간동기화 블록, 상기 간략주파수동기화 블록, 상기 세밀주파수동기화 블록, 및 상기 세밀시간동기화 블록들이 외부의 상기 제 1 복소수 곱셈부를 시분할적으로 공유하기 위한 인터페이싱 역할을 담당하는 제 3 스위칭 블록을 포함하여 구성되는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 간략 시간 동기화 추정값은

상기 로테이터로부터 출력된 신호를 제 3 스위칭 블록를 통해 제공받고, 상기 파일롯 신호 디코딩부로부터 정해진 '1+0j'를 제공받아 두 복소수를 곱셈하는 는 상기 제 1 복소수 곱셈기와;

상기 복소수 곱셈된 결과를 입력받아 그에 상응하는 위상 함수를 발생하는 상기 위상룩업테이블과;

상기 위상 룩업 테이블의 위상함수를 제공받아 현재 인접 샘플들간의 차이값(A_k) 및, 유효구간내의 샘플수(N_u개) 만큼 지연된 인접 샘플들간의 차이값(B_k)을 구함과 동시에, 상기 제 1 메모리를 통해 설정된 윈도우 사이즈 범위내에서 현재 인접 샘플들간의 차이값(A_k)과, N_u샘플수 만큼 지연된 인접 샘플들간의 차이값(B_k)을 뺄셈 연산하고 그 결과를 누적하여 i번째 윈도우 합산하여 간략시간함수 추정값 (ε_CTIME)를 구하는 상기 간략시간동기화 블록과; 를 통해 구해지는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 4 항에 있어서, 간략 시간 동기화가 진행될 시기를 지시는 타이밍 조정 블록에 의해 제어되며, 심볼의 시작 위치는 임계치 디텍션에 의해 제어부에서 수행되는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 간략 주파수 동기화 블록은 상기 로테이터를 통해 기설정된 주파수 오프셋에 수신 신호를 적용시킨 후 상기 파일롯 신호 디코딩부를 통해 FFT 처리된 신호 중 해당 파일롯 신호(CPC샘플)를 이용하여 간략주파수 동기화 추정값을 구하는 데 있어서,

현재 CPC샘플을 제공 받아 제 1 스위칭 블록을 통해 제 2 메모리에 저장한 후, 상기 제 2 메모리로부터 1심볼 지연된 과거 CPC샘플을 제공받는 한 편,

상기 제 1 복소수 곱셈부를 통해 공액 복소수 변환된 과거 CPC샘플과 현재 CPC샘플 복소수를 곱셈처리한 결과를 1심볼 주기동안 제공받아 실수부와 허수부를 각각 누적하여 간략주파수 추정값이 구해지는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 6 항에 있어서, 상기 추정값은 제 3 스위칭 블록을 통해 제 3 메모리에 저장된 후 상기 제어부에 의해 상기 저장된 추정값중 피크 디텍션하여 최적의 주파수 오프셋을 결정되고, 그 결정된 주파수 오프셋값에 따라 상기 로테이터가 피드백 제어되는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 7 항에 있어서, 상기 피크 디텍션은 반송파 간격의 ±1/2 범위내에서 주파수 오프셋을 추적하는 제 1 피크 디텍션과정과, 상기 제 1 피크 디텍션의 반송파 간격을 좁혀서 좀더 세밀하게 추적하는 제 2 피크 디텍션과정을 통해 주파수 동기를 반송파간 대역의 1/k (k>2인 정수) 이하로 추적하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 프레임 동기화 추정은

파일롯 신호 디코딩부를 통해 FFT 변환된 후 재배열 메모리에 저장된 해당 파일롯 신호(TPS 샘플)를 독출하여, 상기 독출된 TPS샘플을 제 3 스위칭부를 거쳐 제 3 메모리에 저장해두고, 상기 제 3메모리로부터 소정의 지연후 독출된 TPS샘플을 상기 DPS칩에서 제공받아서, 프레임 마다 반전되는 TPS 프레임 동기 워드를 이용하여 프레임 동기 획득이 수행되는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 세밀 주파수 동기화 추정은

상기 A/D변환기 및 상기 로테이터를 거쳐 초기 회전 인자에 의해 수신 신호를 변환시킨 후 상기 파일롯 신호 디코딩부를 통해 FFT 처리된 신호 중 해당 파일롯 신호(CPC샘플)를 이용하여 세밀 주파수 동기화 추정값을 구하는 데 있어서,

상기 세밀주파수동기화 블록은 현재 CPC샘플을 제공 받아 상기 제 2 스위칭블록을 통해 제 2 메모리에 저장한 후, 상기 제 2 메모리로부터 1심볼 지연된 과거 CPC샘플을 제공받아서 공액 복소수로 변환시킨 후 상기 제 2 스위칭 블록을 통해 상기 제 1 복소수 곱셈부로 제공하며, 상기 제 1 복소수 곱셈부는 상기 현재 CPC샘플 복소수와 과거 CPC샘플의 공액 복소수를 곱셈처리하여 그 결과를 상기 위상 룩업테이블로 제공하여 그에 해당하는 위상값을 상기 세밀주파수동기화 블록으로 제공하며, 상기 세밀주파수동기화 블록은 상기 위상룩업테이블의 출력을 제공받아 세밀주파수 추정값(ε_FFREQ)를 구하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 10 항에 있어서, 상기 세밀주파수 추정값은 제 3 스위칭 블록을 통해 제 3 메모리에 저장된 후 상기 제어부으로 제공되어 루프 필터링 처리된 후 그 평균값을 구하여 상기 로테이터의 회전 인자를 재조정 하여 피드백 제어를 수행하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 세밀시간동기화 추정은 상기 파일롯 신호 디코딩부를 통해 FFT 처리된 후 상기 재배열 메모리에 저장된 해당 파일롯 신호(SPC 샘플)를 이용하여 세밀시간동기화부에서 수행되며, 세밀시간동기화부는 j+1번째 SPC샘플을 공액 복소수로 변환시켜 상기 제 2 스위칭 블록을 통해 상기 제 1 복소수 곱셈부로 제공하며, 상기 제 1복소수 곱셈부는 상기 재배열 메모리의 j번째 SPC샘플 복소수와 j+1번째 SPC 샘플의 공액 복소수를 곱셈처리하여 그 결과를 위상 룩업테이블로 제공하고, 상기 위상 룩업테이블은 입력에 해당하는 위상값을 출력하여 다시 상기 세밀시간동기화부로 제공하고, 상기 세밀시간동기화부는 상기 위상룩업테이블에서 출력된 위상을 적분하여 세밀시간추정값(ε_FTIME)를 구하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 12항에 있어서, 상기 세밀시간추정값은 상기 제 3 스위칭블록을 통해 상기 제 3 메모리에 저장된 후 상기 제어부에 제공되고, 제어부의 수행결과에 따라 상기 타임 조정블록 및 상기 A/D 변환부의 이득을 피드백 조절하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 위상잡음 추정 및 정정은 상기 파일롯 신호 디코딩부에서 FFT 처리된 신호중 기준 반송파(SPC 샘플)가 상기 세밀주파수동기화 블록으로 제공되고, 상기 세밀주파수동기화 블록은 기준 반송파와 그 기준 반송파의 참조값의 공액복소수를 곱셈하여 각 기준 반송파에 대한 위상잡음을 출력하고, 상기 위상노이즈 블록은 상기 세밀주파수동기화 블록의 출력을 제공받아 1심볼 전체에 걸쳐 존재하는 위상잡음을 추정해내는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 14항에 있어서, 상기 추정된 위상잡음은 상기 세밀시간동기화 블록에서 실제 데이터의 위상잡음을 정정하기 위해 변환되어 상기 제 2 스위치 블록을 통해 상기 제 1 복소수 곱셈부로 제공되고, 상기 제 1 복소수 곱셈부는 상기 파일롯 신호 디코딩부에 저장된 데이터 샘플을 제공받아 추정된 위상잡음과 복소수 곱셈연산하여 위상잡음이 제거된 데이터 샘플을 상기 등화 및 디인터리빙 처리부로 제공하는 것을 특징으로 하는 직교분할대역 수신 시스템.
제 1 항에 있어서, 상기 등화 처리는 채널 왜곡된 수신 샘플데이터에서 위상잡음 제거된 수신 샘플을 외부의 심볼 메모리에 저장해 두고, 상기 등화 및 디인터리빙 처리부에서는 수신된 SPC 와, 해당 SPC 위치에서의 SPC참조값을 상기 파일롯 신호 디코딩부로부터 제공받아 시간축 인터폴레이션을 수행한 다음 주파수축 인터폴레이션을 수행하여 채널전달함수를 구허여 등화된 샘플을 획득하는 것을 특징으로 하는 직교분할대역 수신 시스템.