KR100580089B1 - 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법 - Google Patents

디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법 Download PDF

Info

Publication number
KR100580089B1
KR100580089B1 KR1019990059243A KR19990059243A KR100580089B1 KR 100580089 B1 KR100580089 B1 KR 100580089B1 KR 1019990059243 A KR1019990059243 A KR 1019990059243A KR 19990059243 A KR19990059243 A KR 19990059243A KR 100580089 B1 KR100580089 B1 KR 100580089B1
Authority
KR
South Korea
Prior art keywords
timing error
phase
obtaining
lookup table
signal processor
Prior art date
Application number
KR1019990059243A
Other languages
English (en)
Other versions
KR20010064866A (ko
Inventor
박광호
서용창
김정준
Original Assignee
주식회사 케이티
정보통신연구진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티, 정보통신연구진흥원 filed Critical 주식회사 케이티
Priority to KR1019990059243A priority Critical patent/KR100580089B1/ko
Publication of KR20010064866A publication Critical patent/KR20010064866A/ko
Application granted granted Critical
Publication of KR100580089B1 publication Critical patent/KR100580089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 디지털신호처리기를 이용한 직교 주파수 분할 다중화(OFDM) 방식에서의 타이밍 오류 추정 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 디지털신호처리기 내에 생성된 위상연산 룩업테이블(LUT : LookUp Table)을 통해 적은 CPU 사이클로 위상 연산을 처리하여 직교 주파수 분할 다중화(OFDM) 방식의 타이밍 오류를 추정하기 위한 타이밍 오류 추정 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 디지털신호처리기의 내부 데이터 메모리에 위상 연산을 위한 룩업 테이블을 생성하는 제 1 단계; 파일럿 심볼 샘플간의 위상 차를 상기 룩업 테이블을 참조하여 구하는 제 2 단계; 트랜지션의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 추정하는 제 3 단계; 및 위상 라인의 트랜지션을 제거하고 직선에 가까운 위상 라인을 얻어 기울기를 구하여 소수배 타이밍 오류를 추정하는 제 4 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 직교 주파수 분할 다중화(OFDM) 시스템 등에 이용됨.
디지털신호처리기, 위상 연산, 룩업 테이블, 타이밍 오류, 직교 주파수 분할 다중화 방식

Description

디지털신호처리기를 이용한 직교 주파수 분할 다중화 방식에서의 타이밍 오류 추정 방법{METHOD OF TIMING RECOVERY IN OFDM MODE USING DSP}
도 1 은 본 발명이 적용되는 직교 주파수 분할 다중화(OFDM)을 사용하는 수신기의 구성예시도.
도 2 는 본 발명에 이용되는 위상 연산 룩업 테이블의 일예시도.
도 3 은 본 발명에 따른 디지털신호처리기를 이용한 직교 주파수 분할 다중화 방식에서의 타이밍 오류 추정 방법에 대한 일실시예 흐름도.
*도면의 주요 부분에 대한 부호의 설명
11 : RF/IF 입력부 12 : 아날로그 디지털 변환기
13 : 고속 푸리에 변환 윈도우 14 : 고속 푸리에 변환기
15 : 등화기 16 : 오실레이터
17 : 캐리어 복구기 18 : 프레임 동기 검출기
19 : 타이밍 오류 추정기
본 발명은 디지털신호처리기를 이용한 직교 주파수 분할 다중화(OFDM : Orthogonal Frequency Division Multiplexing) 방식에서의 타이밍 오류 추정 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 특히 디지털신호처리기(TMS320C6201(B))를 이용하는 직교 주파수 분할 다중화 방식에서 적은 씨피유(CPU : Central Processing Unit) 사이클(cycle)을 가지고 위상 연산을 처리하여 타이밍 오류를 추정하는 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
종래에는 디지털신호처리기(TMS320C6201(B))를 이용한 직교 주파수 분할 다중화(OFDM : Orthogonal Frequency Division Multiplexing) 방식에서 타이밍 오류를 추정할 때, 디지털신호처리기(TMS320C6201(B))의 개발 툴(tool)이 제공하는 라이브러리(library)를 이용하여 위상 연산을 처리하고 그를 통해 타이밍 오류를 추정함으로 해서 매우 많은 씨피유(CPU) 사이클(cycle)이 소요되는 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 디지털신호처리기 내에 생성된 위상연산 룩업테이블(LUT : LookUp Table)을 통해 적은 CPU 사이클로 위상 연산을 처리하여 직교 주파수 분할 다중화(OFDM) 방식의 타 이밍 오류를 추정하기 위한 타이밍 오류 추정 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 직교 주파수 분할 다중화 방식의 통신 시스템에 적용되는 디지털신호처리기를 이용한 타이밍 오류 추정 방법에 있어서, 상기 디지털신호처리기의 내부 데이터 메모리에 위상 연산을 위한 룩업 테이블을 생성하는 제 1 단계; 파일럿 심볼 샘플간의 위상 차를 상기 룩업 테이블을 참조하여 구하는 제 2 단계; 트랜지션의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 추정하는 제 3 단계; 및 위상 라인의 트랜지션을 제거하고 직선에 가까운 위상 라인을 얻어 기울기를 구하여 소수배 타이밍 오류를 추정하는 제 4 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은, 프로세서를 구비한 디지털신호처리기에, 위상 연산을 위한 룩업 테이블을 생성하는 제 1 기능; 파일럿 심볼 샘플간의 위상 차를 상기 룩업 테이블을 참조하여 구하는 제 2 기능; 트랜지션의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 추정하는 제 3 기능; 및 위상 라인의 트랜지션을 제거하고 직선에 가까운 위상 라인을 얻어 기울기를 구하여 소수배 타이밍 오류를 추정하는 제 4 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명이 적용되는 직교 주파수 분할 다중화(OFDM)을 사용하는 수신기의 구성예시도이다.
직교 주파수 분할 다중화(OFDM)을 사용하는 수신기는, 고주파(RF : Radio Frequency)/중간주파수(IF : Intermediate Frequency) 입력부(Front End)(11), 아날로그 디지털 변환기(ADC : Analog Digital Converter, 12), 고속 푸리에 변환 윈도우(FFT Window : Fast Fourier Transform Window, 13), 고속 푸리에 변환기(14), 등화기(15), 오실레이터(16), 캐리어 복구기(17), 프레임 동기 검출기(18) 및 타이밍 오류 추정기(19) 등을 포함하여 이루어진다.
OFDM 타이밍 오류 추정(timing recovery)은, 도 1 에 나타낸 바와 같이, 수신기에서의 동기(synchronization) 검출을 위한 주요 부분으로서, FFT 처리된 데이터를 입력으로 받아 파일럿 심볼(pilot symbol) 샘플간의 위상 차를 구한 후, 정수배 타이밍 오류와 소수배 타이밍 오류를 추정하여, 각각 아날로그 디지털 변환기(ADC)와 프레임 동기 검출기(18)로 출력한다.
도 2 는 본 발명에 이용되는 위상 연산 룩업 테이블의 일예시도이다.
도 2 는 디지털신호처리기(TMS320C6201(B)) 데이터 메모리상의 위상계산 룩업 테이블(Lookup Table)이다. 도면에서 보는 바와 같이 "addr_0"은 0 번지, "addr_1"은 1 번지, ....... , "addr_65535"는 65535 번지, (R,I)는 복소수, R은 복소수(R,I)의 실수부, I는 복소수(R,I)의 허수부를 각각 나타낸다.
실수부와 허수부가 -128 ~ 127 사이의 정수값을 갖는 임의의 복소수(R',I')의 실수부 R'와 허수부 I'에 128을 각각 더하여, 실수부와 허수부가 0 ~ 255 사이의 정수값을 갖는 복소수(R,I)로 변환한다.
복소수(R,I)의 위상값, 즉 아크탄젠트(R/I)(arctan(R/I))를 디지털신호처리기(TMS320C6201(B))의 내부 데이터메모리 (R + 256I) 번지에 저장하는 룩업 테이블(Lookup Table)을 구성한다.
도 3 은 본 발명에 따른 디지털신호처리기를 이용한 직교 주파수 분할 다중화 방식에서의 타이밍 오류 추정 방법에 대한 일실시예 흐름도이다.
FFT 처리된 데이터를 입력으로 받아(301), 파일럿 심볼(pilot symbol) 샘플간의 위상 차를 룩업 테이블(LUT)을 참조하여 구한다(302). 룩업 테이블에는 각각의 실수부와 허수부 값을 이용한 위상 차 값이 저장되어 있으므로 이를 참조하여 적은 CPU 사이클(cycle)로 위상 차를 구하게 된다.
트랜지션(transition)의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 구한다(303).
샘플 주기의 소수배 타이밍 오류를 구하기 위하여, 위상 라인(line)의 트랜지션(transition)을 제거하고 직선에 가까운 위상 라인(line)을 획득한다(304). 직선에 가까운 위상 라인(line)의 기울기를 구하여 소수배 타이밍 오류를 구한다(305).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치 환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 디지털신호처리기(TMS320C6201(B))의 초기화 과정에서 내부 데이터 메모리에 위상 연산 룩업 테이블(Lookup Table)을 생성함으로써, 임의의 위상 연산 처리시 디지털신호처리기(TMS320C6201(B)) 내부 데이터메모리 액세스로서 위상 연산이 완료되므로, 위상 연산에 소요되는 씨피유(cpu) 사이클(cycle) 수를 최소화할 수 있는 효과가 있다.

Claims (3)

  1. 직교 주파수 분할 다중화 방식의 통신 시스템에 적용되는 디지털신호처리기를 이용한 타이밍 오류 추정 방법에 있어서,
    상기 디지털신호처리기의 내부 데이터 메모리에 위상 연산을 위한 룩업 테이블을 생성하는 제 1 단계;
    파일럿 심볼 샘플간의 위상 차를 상기 룩업 테이블을 참조하여 구하는 제 2 단계;
    트랜지션의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 추정하는 제 3 단계; 및
    위상 라인의 트랜지션을 제거하고 직선에 가까운 위상 라인을 얻어 기울기를 구하여 소수배 타이밍 오류를 추정하는 제 4 단계
    를 포함하는 직교 주파수 분할 다중화 방식에서의 타이밍 오류 추정 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계는,
    고속 푸리에 변환이 수행된 수신신호를 데이터로 입력받는 제 5 단계; 및
    파일럿 심볼(pilot symbol) 샘플간의 위상 차를 구하기 위해 상기 룩업 테이블(LookUp Table)에 저장된 값을 획득하는 제 6 단계
    를 포함하는 직교 주파수 분할 다중화 방식에서의 타이밍 오류 추정 방법.
  3. 프로세서를 구비한 디지털신호처리기에,
    위상 연산을 위한 룩업 테이블을 생성하는 제 1 기능;
    파일럿 심볼 샘플간의 위상 차를 상기 룩업 테이블을 참조하여 구하는 제 2 기능;
    트랜지션의 특성을 이용하여 샘플 주기의 정수배 타이밍 오류를 추정하는 제 3 기능; 및
    위상 라인의 트랜지션을 제거하고 직선에 가까운 위상 라인을 얻어 기울기를 구하여 소수배 타이밍 오류를 추정하는 제 4 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1019990059243A 1999-12-20 1999-12-20 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법 KR100580089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990059243A KR100580089B1 (ko) 1999-12-20 1999-12-20 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990059243A KR100580089B1 (ko) 1999-12-20 1999-12-20 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법

Publications (2)

Publication Number Publication Date
KR20010064866A KR20010064866A (ko) 2001-07-11
KR100580089B1 true KR100580089B1 (ko) 2006-05-16

Family

ID=19627156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059243A KR100580089B1 (ko) 1999-12-20 1999-12-20 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법

Country Status (1)

Country Link
KR (1) KR100580089B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598075B1 (ko) 2004-11-03 2006-07-10 한국전자통신연구원 Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법
KR101295573B1 (ko) * 2006-11-08 2013-08-09 엘지전자 주식회사 펄스 성형 필터 모듈, 이를 이용한 전송 타이밍 조정 방법,및 수신 타이밍 검출 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041993A (ko) * 1997-11-25 1999-06-15 윤종용 Ｆｆｔ 윈도우 위치 복원과 샘플링 클럭 제어가 연동되는 ｏｆｄｍ 수신 장치 및 그 방법
KR19990081320A (ko) * 1998-04-28 1999-11-15 전주범 직교분할대역 수신 시스템
EP0961448A2 (en) * 1998-05-26 1999-12-01 Matsushita Electric Industrial Co., Ltd. Modulator, demodulator, and transmission system for use in OFDM transmission
KR20000000689A (ko) * 1998-06-02 2000-01-15 윤종용 고속 심볼 타이밍 동기방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041993A (ko) * 1997-11-25 1999-06-15 윤종용 Ｆｆｔ 윈도우 위치 복원과 샘플링 클럭 제어가 연동되는 ｏｆｄｍ 수신 장치 및 그 방법
KR19990081320A (ko) * 1998-04-28 1999-11-15 전주범 직교분할대역 수신 시스템
EP0961448A2 (en) * 1998-05-26 1999-12-01 Matsushita Electric Industrial Co., Ltd. Modulator, demodulator, and transmission system for use in OFDM transmission
KR20000000689A (ko) * 1998-06-02 2000-01-15 윤종용 고속 심볼 타이밍 동기방법

Also Published As

Publication number Publication date
KR20010064866A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100453031B1 (ko) 직교주파수분할다중화수신기초기주파수동기장치및그방법
Dick et al. Synchronization in software radios. Carrier and timing recovery using FPGAs
JP4125715B2 (ja) Ｏｆｄｍシステムでの初期周波数の同期方法及び装置
KR100528332B1 (ko) Ｏｆｄｍ 시스템에서의 초기 주파수 동기 방법 및 장치
TWI449379B (zh) 用於無線通信系統之單一訊叢獲得之裝置及方法
KR20090079831A (ko) 주파수 편이 추정장치, 그 추정장치를 포함하는 신호처리장치 및 그 추정장치를 이용한 주파수 편이 추정방법
KR20080003438A (ko) Ｏｆｄｍ 시스템에서의 초기 파라미터 평가
JP2002290485A (ja) 周波数誤差推定を行う受信機および周波数誤差の推定方法
US20100182899A1 (en) OFDM Time Basis Matching With Pre-FFT Cyclic Shift
KR100973013B1 (ko) Ｏｆｄｍ 시스템의 샘플링 주파수 옵셋 추정 장치 및 그 방법
KR100580089B1 (ko) 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법
US7583770B2 (en) Multiplex signal error correction method and device
JP2000201131A (ja) Ｏｆｄｍ通信装置
JP2000341236A (ja) Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法
US11894966B2 (en) Method and apparatus for estimating frequency offset, electronic device and computer-readable medium
WO2009109942A2 (en) Integer carrier frequency offset estimation scheme for orthogonal frequency division multiplexing
Ma et al. Analysis of IQ imbalance on initial frequency offset estimation in direct down-conversion receivers
JP3945623B2 (ja) 周波数同期方法及びこれを用いたｏｆｄｍ受信装置
KR100429837B1 (ko) 직교주파수 분할 다중화 신호의 동기화 방법 및 그 장치
JP2004135268A (ja) 位相偏移および周波数偏移の同時推定方法およびその装置
KR20020086161A (ko) 직교 주파수 분할 다중 전송 시스템의 훈련 심볼 결정방법 및 주파수 옵셋 추정과 동기를 위한 장치 및 방법
KR100313860B1 (ko) Ofdm 전송 방식에서 미세 주파수 복원장치 및 그 방법
JPH10308716A (ja) 受信装置および受信方法
CN114884536B (zh) 一种抗干扰时频同步方法、装置、设备及介质
Tamagno OFDM Frame and Frequency Synchronization in IEEE 802.15. 4g: Algorithms and Hardware Implementation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150507

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee