JP2004214963A - Ｏｆｄｍ復調装置 - Google Patents
Ｏｆｄｍ復調装置 Download PDFInfo
- Publication number
- JP2004214963A JP2004214963A JP2002382214A JP2002382214A JP2004214963A JP 2004214963 A JP2004214963 A JP 2004214963A JP 2002382214 A JP2002382214 A JP 2002382214A JP 2002382214 A JP2002382214 A JP 2002382214A JP 2004214963 A JP2004214963 A JP 2004214963A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- symbol
- signal
- symbol boundary
- ofdm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2676—Blind, i.e. without using known symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0036—Correction of carrier offset using a recovered symbol clock
Abstract
【課題】ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの誤差のうち、動作クロック周期以下の精度の誤差（クロック位相誤差）を高精度に補正する。
【解決手段】ＯＦＤＭ復調装置１は、ＦＦＴ回路１０と、位相補正回路１１と、タイミング同期回路１３とを備えている。タイミング同期回路１３は、ガードインターバルの相関ピーク値に対してフィルタリングを行いシンボル境界値Ｎｘを推定するシンボル境界算出回路４３と、シンボル境界位置Ｎｘに基づきクロック位相誤差を算出するシンボル境界補正回路４４と、ＦＦＴ演算のためのスタートフラグを発生するスタートフラグ生成回路４５とを有している。シンボル境界補正回路４４は、シンボル境界位置Ｎｘから基準クロックの周期以下の精度の値のみを抽出し、この値に基づき各サブキャリア毎の位相補正信号を生成する。位相補正回路１１では、ＦＦＴ演算後の信号に対して位相補正信号を複素乗算し、クロック位相誤差の補正を行う。
【選択図】 図１３
【解決手段】ＯＦＤＭ復調装置１は、ＦＦＴ回路１０と、位相補正回路１１と、タイミング同期回路１３とを備えている。タイミング同期回路１３は、ガードインターバルの相関ピーク値に対してフィルタリングを行いシンボル境界値Ｎｘを推定するシンボル境界算出回路４３と、シンボル境界位置Ｎｘに基づきクロック位相誤差を算出するシンボル境界補正回路４４と、ＦＦＴ演算のためのスタートフラグを発生するスタートフラグ生成回路４５とを有している。シンボル境界補正回路４４は、シンボル境界位置Ｎｘから基準クロックの周期以下の精度の値のみを抽出し、この値に基づき各サブキャリア毎の位相補正信号を生成する。位相補正回路１１では、ＦＦＴ演算後の信号に対して位相補正信号を複素乗算し、クロック位相誤差の補正を行う。
【選択図】 図１３
Description
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重方式（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）の変調信号を復調するＯＦＤＭ復調装置に関する。
【０００２】
【従来の技術】
デジタル信号を伝送する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）と呼ばれる変調方式が用いられている。ＯＦＤＭ方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）やＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）によりデータを割り当てて、デジタル変調する方式である。
【０００３】
ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。
【０００４】
また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Ｆａｓｔ ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００５】
以上のような特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。このようなＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）やＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ −Ｔｅｒｒｅｓｔｒｉａｌ）といった規格がある。
【０００６】
ＯＦＤＭ方式の伝送シンボル（以下、ＯＦＤＭシンボルと呼ぶ。）は、図１５に示すように、送信時にＩＦＦＴが行われる信号期間である有効シンボルと、この有効シンボルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。ガードインターバルは、ＯＦＤＭシンボルの前半部分に設けられている。ＯＦＤＭ方式では、このようなガードインターバルが設けられることにより、マルチパスによるシンボル間干渉を許容し、マルチパス耐性を向上させている。
【０００７】
例えばＩＳＤＢ−ＴＳＢ規格（日本で採用されている地上デジタル音声放送の放送規格）のモード３では、有効シンボル内に、５１２本のサブキャリアが含まれており、そのサブキャリア間隔は、１２５／１２６≒０．９９２ｋＨｚとなる。また、このＩＳＤＢ−ＴＳＢ規格のモード３では、有効シンボル内の５１２本のサブキャリアのうち、４３３本のサブキャリアに伝送データが変調されている。また、ＩＳＤＢ−ＴＳＢ規格のモード３では、ガードインターバルの時間長が、有効シンボルの時間長の１／４，１／８，１／１６，１／３２のいずれかとなる。
【０００８】
従来のＯＦＤＭ受信装置の構成例は、例えば、下記の非特許文献１に示されている。以下、この非特許文献１に基づき作製された従来のＯＦＤＭ受信装置について説明をする。
【０００９】
図１６に、従来のＯＦＤＭ受信装置のブロック構成図を示す。
【００１０】
従来のＯＦＤＭ受信装置１００は、図１６に示すように、アンテナ１０１と、チューナ１０２と、バンドパスフィルタ（ＢＰＦ）１０３と、Ａ／Ｄ変換回路１０４と、ＤＣキャンセル回路１０５と、デジタル直交復調回路１０６と、ＦＦＴ演算回路１０７と、フレーム抽出回路１０８と、同期回路１０９と、キャリア復調回路１１０と、周波数デインタリーブ回路１１１と、時間デインタリーブ回路１１２と、デマッピング回路１１３と、ビットデインタリーブ回路１１４と、デパンクチャ回路１１５と、ビタビ回路１１６と、バイトデインタリーブ回路１１７と、拡散信号除去回路１１８と、トランスポートストリーム生成回路１１９と、ＲＳ復号回路１２０と、伝送制御情報復号回路１２１と、チャンネル選択回路１２２とを備えている。
【００１１】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１００のアンテナ１０１により受信され、ＲＦ信号としてチューナ１０２に供給される。
【００１２】
アンテナ１０１により受信されたＲＦ信号は、乗算器１０２ａ及び局部発振器１０２ｂからなるチューナ１０２によりＩＦ信号に周波数変換され、ＢＰＦ１０３に供給される。局部発振器１０２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路１２２から供給されるチャンネル選択信号に応じて切り換えられる。
【００１３】
チューナ１０２から出力されたＩＦ信号は、ＢＰＦ１０３によりフィルタリングされた後、Ａ／Ｄ変換回路１０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１０５によりＤＣ成分が除去され、デジタル直交復調回路１０６に供給される。
【００１４】
デジタル直交復調回路１０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路１０７及び同期回路１０９に供給される。
【００１５】
ＦＦＴ演算回路１０７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。
【００１６】
ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭシンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、図１５に示すように、ＯＦＤＭシンボルの先頭の境界位置（図１５中のＡの位置）から、ガードインターバルの終了位置（図１５中のＢの位置）までの間のいずれかの位置となる。
【００１７】
ＦＦＴ演算回路１０７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１０７により抽出された信号は、フレーム抽出回路１０８、同期回路１０９及びキャリア復調回路１１０に供給される。
【００１８】
フレーム抽出回路１０８は、ＦＦＴ演算回路１０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰ，ＳＰ等のパイロット信号，ＴＭＣＣやＴＰＳ等の伝送制御情報を復調し、同期回路１０９及び伝送制御情報復号回路１２１に供給する。
【００１９】
同期回路１０９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路１０７により復調された後の各サブキャリアに変調されていた信号、フレーム抽出回路１０８により検出されたＣＰ，ＳＰ等のパイロット信号、及び、チャンネル選択回路１２２から供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボルの境界を算出し、ＦＦＴ回路１０７に対してＦＦＴ演算の演算開始タイミングを設定する。
【００２０】
キャリア復調回路１１０は、ＦＦＴ演算回路１０７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、キャリア復調回路１１０は、例えば、ＤＱＰＳＫの差動復調又はＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期復調を行う。
【００２１】
キャリア復調された信号は、周波数デインタリーブ回路１１１によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路１１２によって時間方向のデインタリーブ処理がされた後、デマッピング回路１１３に供給される。
【００２２】
デマッピング回路１１３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路１１３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００２３】
デマッピング回路１１３から出力され伝送データ系列は、ビットデインタリーブ回路１１４、デパンクチャ回路１１５、ビタビ回路１１６、バイトデインタリーブ回路１１７、拡散信号除去回路１１８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路１１９に入力される。
【００２４】
トランスポートストリーム生成回路１１９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路１１９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路１２０に供給される。
【００２５】
ＲＳ復号回路１２０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして出力する。
【００２６】
伝送制御情報復号回路１２１は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路１１０、時間デインタリーブ回路１１２、デマッピング回路１１３、ビットデインタリーブ回路１１４、及び、トランスポートストリーム生成回路１１９に供給され、各回路の復調や再生等の制御に用いられる。
【００２７】
【特許文献１】
特開２００１−１５６６７４５号公報
【非特許文献１】
「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ＡＲＩＢ ＳＴＤ−Ｂ３０ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定，平成１４年３月２８日 １．１改定，ｐ．１０−１４
【非特許文献２】
”Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ ｆｏｒ ＯＦＤＭ Ｔｒａｎｓｍｉｓｓｉｏｎ ”， Ｂａｎｇｕｏ Ｙａｎｇ 他，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ ｓｅｌｅｃｔｅｄ ａｒｅａｓ ｉｎ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ＶＯＬ．１８， ＮＯ１１， Ｎｏｖｅｍｂｅｒ ２０００
【００２８】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ信号を復調する場合、ＯＦＤＭシンボルの境界を正しく検出し、その境界位置に同期させてＦＦＴ演算を行わなければならない。ＯＦＤＭシンボルの境界位置を正しく検出してＯＦＤＭシンボルの同期処理を行うことをシンボル同期処理という。
【００２９】
ＯＦＤＭシンボルの実際の境界位置は、受信装置の動作クロックに一致しているとは限らないが、ＦＦＴ演算の開始タイミングは、受信装置の動作クロック単位でしか制御することができない。そのため、図１７に示すように、ＯＦＤＭシンボルの同期処理を行って正確に境界位置を算出したとしても、ＦＦＴ演算を行った後には、ＯＦＤＭ信号の動作クロック周期以下の精度での誤差が発生してしまう。
【００３０】
このような動作クロック周期以下の誤差は、例えば、ＰＬＬ等のクロック再生回路を用いて動作クロックの同期処理を行うことにより取り除けるが、例えば、受信したＯＦＤＭ信号に対して動作クロックのＰＬＬ処理を行わない受信装置（例えば、特許文献１参照。）では、その誤差を取り除く処理は非常に複雑になる。動作クロック周期以下の誤差を取り除く方法として、パイロット信号の位相回転量を算出する方法（例えば、非特許文献２参照。）が提案されているが、この方法では、同期の引き込みが遅く、回路が複雑になってしまう。
【００３１】
本発明は、このような従来の実情に鑑みて提案されたものであり、フーリエ変換を行う際の切り出し位置と受信した伝送シンボルの境界位置との動作クロック周期以下の精度の誤差を、簡易な構成で、高速且つ高精度に補正することが可能なＯＦＤＭ復調装置を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明にかかるＯＦＤＭ復調装置は、情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調するＯＦＤＭ復調装置である。
【００３３】
本発明にかかるＯＦＤＭ復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記基準クロックによりサンプリングされたＯＦＤＭ信号の各伝送シンボルから上記有効シンボル分のサブキャリアの本数分の信号領域を切り出し、切り出した信号領域に対してフーリエ変換を行うことによって、当該伝送シンボルの各サブキャリアに変調されている複素信号を抽出するフーリエ変換手段と、上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を推定するシンボル境界時刻推定手段と、上記基準クロックの周期精度で表された上記シンボル境界時刻に基づき上記フーリエ変換手段による信号領域の切り出しタイミング位置を制御するタイミング制御手段と、上記基準クロックの周期以下の精度で表されたシンボル境界時刻に基づき位相補正量を算出し、算出した位相補正量に基づき上記フーリエ変換手段により抽出された各サブキャリアに変調されていた上記複素信号に対して位相の補正を行う位相補正手段とを備える。
【００３４】
このＯＦＤＭ復調装置では、ＯＦＤＭ信号のガードインターバルの相関値のピーク値に基づきシンボル境界時刻を推定する。そして、推定されたシンボル境界時刻の基準クロックの周期精度の成分によってフーリエ変換の切り出し領域を制御し、推定されたシンボル境界時刻の基準クロックの周期未満の精度の成分によってフーリエ変換により抽出された各サブキャリアに変調されていた複素信号に対して位相の補正を行う。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＯＦＤＭ受信装置について説明をする。
【００３６】
ＯＦＤＭ受信装置の全体構成
図１に、本発明の第１の実施の形態のＯＦＤＭ受信装置のブロック構成図を示す。
【００３７】
本発明の第１の実施の形態のＯＦＤＭ受信装置１は、図１に示すように、アンテナ２と、チューナ３と、バンドパスフィルタ（ＢＰＦ）４と、Ａ／Ｄ変換回路５と、クロック発生回路６と、ＤＣキャンセル回路７と、デジタル直交復調回路８と、キャリア周波数誤差補正回路９と、ＦＦＴ演算回路１０と、位相補正回路１１と、ガード相関／ピーク検出回路１２と、タイミング同期回路１３と、狭帯域キャリア誤差算出回路１４と、広帯域キャリア誤差算出回路１５と、加算回路１６と、数値制御発振回路（ＮＣＯ）１７と、フレーム同期回路１８と、等化回路１９と、デマッピング回路２０と、伝送路復号回路２１と、伝送制御情報復号回路２２とを備えている。
【００３８】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１のアンテナ２により受信され、ＲＦ信号としてチューナ３に供給される。
【００３９】
アンテナ２により受信されたＲＦ信号は、乗算器３ａ及び局部発振器３ｂからなるチューナ３によりＩＦ信号に周波数変換され、ＢＰＦ４に供給される。チューナ３から出力されたＩＦ信号は、ＢＰＦ４によりフィルタリングされた後、Ａ／Ｄ変換回路５に供給される。
【００４０】
Ａ／Ｄ変換回路５は、クロック発生回路６から供給されるクロックによりＩＦ信号をサンプリングして、このＩＦ信号をデジタル化する。Ａ／Ｄ変換回路５よりデジタル化されたＩＦ信号は、ＤＣキャンセル回路７に供給され、このＤＣキャンセル回路７によってＤＣ成分が除去された後、デジタル直交復調回路８に供給される。デジタル直交復調回路８は、所定のキャリア周波数の２相のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。デジタル直交復調回路８から出力されるＯＦＤＭ時間領域信号は、キャリア周波数誤差補正回路９に供給される。
【００４１】
ここで、デジタル直交復調回路８によってデジタル直交復調を行う際、キャリア信号として−Ｓｉｎ成分及びＣｏｓ成分の２相信号が必要となる。そのため、本装置１では、Ａ／Ｄ変換回路５に与えるサンプリングクロックの周波数を、ＩＦ信号の中心周波数ｆＩＦの４倍の周波数とし、デジタル直交復調回路８に供給する２相のキャリア信号を生成可能としている。
【００４２】
また、デジタル直交復調後に、４ｆＩＦのクロックのデータ系列を１／４にダウンサンプリングをして、デジタル直交復調後の有効シンボルのサンプリング点数を、サブキャリアの本数（Ｎｕ）としている。つまり、デジタル直交復調後のデータ系列のクロックを、サブキャリア間隔分の１の周波数としている。また、デジタル直交復調後のダウンサンプルの割合を１／２として、通常の２倍のサンプリング点数でＦＦＴ演算を行うようにして、ＦＦＴ演算後にさらに１／２のダウンサンプルをしてもよい。このように通常の２倍のサンプリング点数に対してＦＦＴ演算を行うことによって、ＦＦＴ演算により抽出できる信号の周波数帯域を２倍し、デジタル直交復調時のローパスフィルタ回路の回路規模を小さくすることができる。なお、後段の各回路がオーバーサンプリングされたデータ系列に対してデータ処理を行う場合には、デジタル直交復調後の有効シンボルのサンプリング点数（Ｎｕ）を、サブキャリア本数の２ｎ倍（ここでのｎは自然数）としてもよい。
【００４３】
クロック発生回路６は、Ａ／Ｄ変換回路５に対して以上のような周波数のクロックを供給するとともに、デジタル直交復調後のデータ系列の動作クロック（Ａ／Ｄ変換回路５に与えるクロックの周波数に対して１／４分周されたクロック、例えば、サブキャリア間隔分の１の周波数のクロック）を、本装置１内の各回路に対して供給する。
【００４４】
なお、クロック発生回路６から発生される動作クロックは、受信したＯＦＤＭ信号の伝送クロックに対して非同期の自走クロックである。つまり、クロック発生回路６から発生される動作クロックは、その周波数及び位相がＰＬＬ等によって伝送クロックと同期しておらず、自走状態で動作している。このように動作クロックを自走状態とすることが可能なのは、タイミング同期回路１３によって、ＯＦＤＭ信号の伝送クロックと動作クロックとの周波数誤差を検出し、その周波数誤差成分に基づきフィードフォワード処理により後段でその誤差を除去しているためである。本ＯＦＤＭ受信装置１では、このようにクロック発生回路６を非同期の自走クロックとしているが、本発明は、フィードバック制御により動作クロック周波数を可変制御する装置にも適用することは可能である。
【００４５】
また、デジタル直交復調回路８から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下、ＦＦＴ演算前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。ＯＦＤＭ時間領域信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。
【００４６】
キャリア周波数誤差補正回路９は、ＮＣＯ１７から出力されたキャリア周波数誤差補正信号と、デジタル直交復調後のＯＦＤＭ時間領域信号とを複素乗算することによって、ＯＦＤＭ時間領域信号のキャリア周波数誤差を補正する。キャリア周波数誤差補正回路９によりキャリア周波数誤差が補正されたＯＦＤＭ時間領域信号は、ＦＦＴ演算回路１０及びガード相関／ピーク検出回路１２に供給される。
【００４７】
ＦＦＴ演算回路１０は、１つのＯＦＤＭシンボルから有効シンボル長の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルの全サンプル（Ｎｓ）からガードインターバル分のサンプル数（Ｎｇ）のサンプルを除いた信号を抜き出して、有効シンボルのサンプル数（Ｎｕ）のデータに対してＦＦＴ演算を行う。ＦＦＴ演算回路１０には、抜き出し範囲を特定するスタートフラグ（ＦＦＴ演算の演算開始タイミング）がタイミング同期回路１３から与えられ、このスタートフラグのタイミングでＦＦＴ演算を行う。
【００４８】
例えば、ＦＦＴ演算回路１０は、図２に示すように、シリアル／パラレル変換器２５と、ガードインターバル除去器２６と、ＦＦＴ演算器２７と、パラレル／シリアル変換器２８とを有している。
【００４９】
シリアル／パラレル変換器２５は、タイミング同期回路１３から与えられるスタートフラグからカウントを開始してＯＦＤＭシンボルのサンプル数（Ｎｓ）分のデータを切り出して、１ワードがＮｓとなるパラレルデータとする。ガードインターバル除去器２６は、１ワードがＮｓ個のサンプル数のパラレルデータのうち先頭のＮｕ個のデータのみを通過させ、そのワードの後ろのＮｇ個のデータの出力を行わない。ＦＦＴ演算器２７は、ガードインターバル除去器２６から出力された有効シンボルのサンプル数（Ｎｕ）分のデータに対してＦＦＴ演算を行う。パラレル／シリアル変換器２８には、ＦＦＴ演算器２７からサブキャリア本数（すなわち、Ｎｕ）分のデータが入力される。パラレル／シリアル変換器２８は、このＮｕ個のデータをシリアル化して出力する。
【００５０】
ＦＦＴ演算回路１０は、以上のように１つのＯＦＤＭシンボルに対して、有効シンボル分のサンプル数のデータを抜き出してＦＦＴ演算処理を行うことによって、ＯＦＤＭシンボル内の各サブキャリアに変調されている信号成分を抽出する。
【００５１】
なお、ＦＦＴ演算回路１０から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、以下、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。また、ＦＦＴ演算回路１０から出力されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＯＦＤＭ周波数領域信号は、位相補正回路１１に供給される。
【００５２】
位相補正回路１１は、ＯＦＤＭ周波数領域信号に対して、ＯＦＤＭシンボルの実際の境界位置と、ＦＦＴ演算の開始タイミングとのずれによって生じてしまう位相回転成分の補正を行う。位相補正回路１１は、サンプリング周期以下の精度で生じるずれを位相補正している。位相補正回路１１は、具体的には、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号に対して、タイミング同期回路１３から供給される位相補正信号（複素信号）を複素乗算して、位相回転補正を行う。位相回転補正がされたＯＦＤＭ周波数領域信号は、広帯域キャリア誤差算出回路１５、フレーム同期回路１８、等化回路１９及び伝送制御情報復号回路２２に供給される。
【００５３】
ガード相関／ピーク検出回路１２には、ＯＦＤＭ時間領域信号が入力される。ガード相関／ピーク検出回路１２は、入力されたＯＦＤＭ時間領域信号と、有効シンボル分遅延したＯＦＤＭ時間領域信号との相関値を求める。ここで、相関を求める時間長は、ガードインターバルの時間長に設定してある。このため、この相関値を示す信号（以下、ガード相関信号という。）は、ＯＦＤＭシンボルの境界位置でちょうどピークとなる信号となる。ガード相関／ピーク検出回路１２は、ガード相関信号のピーク位置を検出し、そのピーク位置のタイミングを特定する値（ピークタイミング値Ｎｐ）を出力する。
【００５４】
ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐは、タイミング同期回路１３に供給され、ピークタイミングでの相関値の位相は、狭帯域キャリア周波数誤差算出回路１４に供給される。
【００５５】
タイミング同期回路１３は、ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐに対して、例えば、フィルタリング処理を行って、ＯＦＤＭシンボルの境界位置の推定を行い、その境界位置の推定値に基づきＦＦＴ演算を行うための演算開始タイミングを決定する。演算開始タイミングは、スタートフラグとしてＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０では、スタートフラグに基づき、入力されてくるＯＦＤＭ時間領域信号からＦＦＴ演算範囲の信号を抜き出して、ＦＦＴ演算を行う。また、タイミング同期回路１３は、推定されたＯＦＤＭシンボルの境界位置と、ＦＦＴ演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号（複素信号）を生成し、位相補正回路１１に供給する。
【００５６】
狭帯域キャリア誤差算出回路１４は、ＯＦＤＭシンボルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキャリアの周波数間隔の±１／２以下の精度の中心周波数のずれ量である。狭帯域キャリア誤差算出回路１４により求められた狭帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００５７】
広帯域キャリア誤差算出回路１５は、位相補正回路１１から出力されたＯＦＤＭ周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキャリアの周波数の間隔精度の中心周波数のずれ量である。
【００５８】
広帯域キャリア誤差算出回路１５により求められた広帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００５９】
加算回路１６は、狭帯域キャリア誤差検出回路１４により算出された狭帯域キャリア誤差成分と、広帯域キャリア誤差算出回路１５により算出された広帯域キャリア誤差成分とを加算して、キャリア補正回路９から出力されたベースバンドＯＦＤＭ信号のトータルの中心周波数のずれ量を算出する。加算回路１６は、算出したトータルの中心周波数のずれ量を、周波数誤差値として出力する。加算回路１６から出力された周波数誤差値は、ＮＣＯ１７に供給される。
【００６０】
ＮＣＯ１７は、いわゆる数値制御発振器であり、加算回路１６から出力された周波数誤差値に応じて増減するキャリア周波数誤差補正信号を発生する。ＮＣＯ１７は、例えば、供給された周波数誤差値がプラスの値であればキャリア周波数誤差補正信号の発振周波数を減少させ、供給されたキャリア周波数誤差値がマイナスの値であれば誤差補正信号の発振周波数を増加させるような制御を行う。ＮＣＯ１７は、このように制御することによって、周波数誤差値が０となるところで発振周波数が安定するようなキャリア周波数誤差補正信号を発生する。
【００６１】
フレーム同期回路１８は、ＯＦＤＭ伝送フレームの所定の位置に挿入されている同期ワードを検出し、ＯＦＤＭ伝送フレームの開始タイミングを検出する。フレーム同期回路１８は、ＯＦＤＭ伝送フレームの開始タイミングに基づき各ＯＦＤＭシンボルのシンボル番号を特定し、等化回路１９等に供給する。
【００６２】
等化回路１９は、ＯＦＤＭ周波数領域信号に対して、いわゆる等化処理を行う。等化回路１９は、フレーム同期回路１８から供給されたシンボル番号に基づき、ＯＦＤＭ周波数領域信号内に挿入されているＳＰ（Ｓｃａｔｔｅｒｅｄ Ｐｉｌｏｔｓ）信号と呼ばれるパイロット信号を検出する。等化回路１９により等化処理がされたＯＦＤＭ周波数領域信号は、デマッピング回路２０に供給される。
【００６３】
デマッピング回路２０は、等化処理がされたＯＦＤＭ周波数領域信号（複素信号）に対して、その変調方式（例えば、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭ）に対応したデータの再割付処理（デマッピング処理）を行い、伝送データを復元する。デマッピング回路２０から出力され伝送データは、伝送路復号回路２１に供給される。
【００６４】
伝送路復号回路２１は、入力された伝送データに対して、その放送方式に対応した伝送路復号処理を行う。例えば、伝送路復号回路２１では、時間方向のインタリーブ処理に対応した時間デインタリーブ処理、周波数方向のインタリーブに対応した周波数デインタリーブ処理、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理、ＲＳ符号化処理に対応したエラー訂正処理等を行う。
【００６５】
このように伝送路復号がされた伝送データは、例えば、ＭＰＥＧ−２システムズに規定されたトランスポートストリームとして出力される。
【００６６】
伝送制御情報復号回路２２は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。
【００６７】
ガード相関 ／ ピーク検出回路
つぎに、ガード相関／ピーク検出回路１２の詳細な構成について説明をする。
【００６８】
なお、以下の説明をするにあたり、Ｎｕ，Ｎｇ，Ｎｓという定数（Ｎｕ，Ｎｇ，Ｎｓは、自然数である。）を用いる。Ｎｕは、１つの有効シンボル内のサンプリング数である。Ｎｇは、ガードインターバル内のサンプリング数である。例えば、ガードインターバル長が有効シンボル長の１／４であれば、Ｎｇ＝Ｎｕ／４となる。Ｎｓは、１つのＯＦＤＭシンボルのサンプリング数である。すなわち、Ｎｓ＝Ｎｕ＋Ｎｇとなる。
【００６９】
図３に、ガード相関／ピーク検出回路１２のブロック構成図を示す。また、図４に、ガード相関／ピーク検出回路１２内の各信号のタイミングチャートを示す。
【００７０】
ガード相関／ピーク検出回路１２は、図３に示すように、遅延回路３１と、複素共役回路３２と、乗算回路３３と、移動和回路３４と、振幅演算回路３５と、角度変換回路３６と、自走カウンタ３７と、ピーク検出回路３８と、出力回路３９とを備えている。
【００７１】
キャリア周波数誤差補正回路９から出力されたＯＦＤＭ時間領域信号（図４（Ａ））は、遅延回路３１及び乗算回路３３に供給される。遅延回路３１は、Ｎｕ個のレジスタ群から構成されるシフトレジスタであり、入力されたＯＦＤＭ時間領域信号を有効シンボル時間分遅延させる。遅延回路３１により有効シンボル時間分遅延されたＯＦＤＭ時間領域信号（図４（Ｂ））は、複素共役回路３２に入力される。
【００７２】
複素共役回路３２は、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号の複素共役を算出し、乗算回路３３に供給する。
【００７３】
乗算回路３３は、遅延されていないＯＦＤＭ時間領域信号（図４（Ａ））と、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号（図４（Ｂ））の複素共役信号とを、１サンプル毎に乗算する。乗算結果は移動和回路３４に入力される。
【００７４】
移動和回路３４は、例えば、Ｎｇ個のレジスタ群から構成されるシフトレジスタと、各レジスタに格納されている値の総和を演算する加算器とから構成され、１サンプル毎に順次入力されてきた乗算結果に対して、Ｎｇ個のサンプル毎の移動和演算を行う。移動和回路３４から出力される値が、ＯＦＤＭ時間領域信号と、有効シンボル（Ｎｕサンプル）分の遅延がされたＯＦＤＭ時間領域信号との相関を示したガード相関信号（図４（Ｃ））となる。移動和回路３４から出力されるガード相関信号は、振幅演算回路３５及び角度変換回路３６に供給される。
【００７５】
振幅演算回路３５は、ガード相関信号の実数部と虚数部とをそれぞれ２乗して、それらを加算し、平方根をとることで、ガード相関信号の振幅成分を求める。ガード相関信号の振幅成分は、ピーク検出回路３８に供給される。
【００７６】
角度変換回路３６は、ガード相関信号の実数部と虚数部とに対してＴａｎ−１の演算を行い、ガード相関信号の位相成分を求める。ガード相関信号の位相成分は、ピーク検出回路３８に供給される。
【００７７】
自走カウンタ３７は、動作クロックをカウントするカウンタである。自走カウンタ３７のカウント値Ｎは、０からＮｓ−１までが１ずつインクリメントされ、Ｎｓ−１を超えると０に戻る（図４（Ｄ））。つまり、自走カウンタ３７は、ＯＦＤＭシンボル期間のサンプル数（Ｎｓ）で、１周期となっている巡回カウンタである。自走カウンタ３７のカウント値Ｎは、ピーク検出回路３８に供給される。
【００７８】
ピーク検出回路３８は、自走カウンタ３７の１周期内（０〜Ｎｓ−１）で最もガード相関信号の振幅値が高いポイントを検出し、そのポイントにおけるカウント値を検出する。ピーク検出回路３８は、自走カウンタ３７のカウント値が次の周期に移ると、また新たにガード相関信号の振幅値が高いポイントを検出する。ピーク検出回路３８により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値Ｎｐとなる。また、ピーク検出回路３８は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路３９に出力する。
【００７９】
出力回路３９は、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路３８から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図４（Ｅ））。レジスタに格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値Ｎｐ）として、後段のタイミング同期回路１３に出力される。また、出力回路３９は、同様に、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジスタに格納された当該位相成分は、後段の狭帯域キャリア周波数誤差算出回路１４に出力される。
【００８０】
また、自走カウンタ３７は、カウント値Ｎが０となったときにハイとなる有効フラグを発行する（図４（Ｆ））。この有効フラグは、後段の回路に対してピークタイミング値Ｎｐ及び位相値の発行タイミングを示している。
【００８１】
なお、本ガード相関／ピーク検出回路１２では、１ＯＦＤＭシンボル周期毎に、ピークタイミング値Ｎｐが発生される構成となっているが、１ＯＦＤＭシンボル周期ではなく、Ｍ個の（Ｍは自然数。）ＯＦＤＭシンボル周期でピークタイミング値Ｎｐを発生するような構成としてもよい。ただし、その際には、有効フラグもＭ個のＯＦＤＭシンボル周期に１回だけ、Ｈｉｇｈ（１）とされるように構成する。
【００８２】
タイミング同期回路
つぎに、タイミング同期回路１３について説明をする。
【００８３】
タイミング同期回路１３は、マルチパスやフェージングの影響によるピークタイミング値Ｎｐの誤差やゆれを除去して、正確にシンボル同期を行うための回路である。
【００８４】
図５に、タイミング同期回路１３の内部構成図を示す。
【００８５】
タイミング同期回路１３は、図５に示すように、シンボル境界算出回路４３と、シンボル境界補正回路４４と、スタートフラグ生成回路４５とを備えている。
【００８６】
タイミング同期回路１３には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが、Ｍ個のＯＦＤＭシンボル毎に入力される（Ｍは自然数。）。タイミング同期回路１３内の各回路は、ピークタイミング値Ｎｐの入力タイミング周期（Ｍシンボル周期）で動作が制御されている。
【００８７】
シンボル境界算出回路４３は、Ｍシンボル周期で入力されるピークタイミング値Ｎｐに対して、フィルタリング処理を行い、ＯＦＤＭシンボルの境界位置を示すシンボル境界位置Ｎｘを算出する。シンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７の周期である０〜Ｎｓの範囲で表された値である。ただし、このシンボル境界位置Ｎｘは、自走カウンタ３７及びピークタイミング値Ｎｐが整数精度の値であるのに対して、小数点以下の精度の値となっている。シンボル境界算出回路４３では、出力値（シンボル境界位置Ｎｘ）と入力値（ピークタイミング値Ｎｐ）との位相誤差を算出し、位相誤差成分に基づき出力値（シンボル境界位置Ｎｘ）を安定化させるフィルタリング処理が行われる。
【００８８】
シンボル境界算出回路４３から出力されるシンボル境界位置Ｎｘは、シンボル境界補正回路４４に入力される。
【００８９】
シンボル境界補正回路４４は、Ｍシンボル毎に入力されるシンボル境界位置Ｎｘの整数成分を検出して、ＦＦＴ演算のためのスタート時刻を算出する。算出されたスタート時刻は、スタートフラグ生成回路４５に供給される。また、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数以下の成分を検出することにより、シンボル境界時刻とＦＦＴ演算開始時刻との動作クロック周期以下の精度の時間ずれを求め、その時間ずれ量に基づきＦＦＴ演算後の各サブキャリアに含まれている信号成分の位相回転量を算出する。算出された位相回転量は、複素信号に変換されたのち、位相誤差補正回路１１に供給される。
【００９０】
スタートフラグ生成回路４５は、シンボル境界補正回路４４から供給されたスタート時刻に基づき、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を特定するスタートフラグを発生する。このスタートフラグは、１ＯＦＤＭシンボル毎に発生される。なお、スタートフラグは、入力されたシンボル境界位置Ｎｘから所定のマージン時間分遅延させたのち発生させてもよい。ただし、このマージン時間は、少なくともガードインターバルの時間長を超えないようにする。このようにシンボル境界時刻から所定のマージン時間を遅延させてスタートフラグを発生することで、例えば、前ゴーストのシンボル境界を検出してしまったことによるシンボル間干渉を除去することができる。
【００９１】
シンボル境界算出回路
つぎに、シンボル境界算出回路４３について説明をする。
【００９２】
シンボル境界算出回路４３は、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力され、このピークタイミング値Ｎｐに基づきいわゆるＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）によるループフィルタリングを行い、シンボル境界位置Ｎｘを推定する回路である。
【００９３】
（Ｎｐ、Ｎｘについての説明）
まず、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘについて説明をする。
【００９４】
ピークタイミング値Ｎｐは、ガード相関／ピーク検出回路１２により検出されたガード相関信号のピーク位置を示す値である。また、シンボル境界位置Ｎｘは、受信したＯＦＤＭ信号のＯＦＤＭシンボルの境界位置を示す値である。
【００９５】
ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント値の範囲内の値をとる。すなわち、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、０からＮｓまで範囲の値をとる。ピークタイミング値Ｎｐは自走カウンタ３７のカウント値がそのまま出力された値であることから０〜Ｎｓの範囲の整数精度の値である。シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値である。
【００９６】
ガード相関／ピーク検出回路１２内の自走カウンタ３７は、本ＯＦＤＭ受信装置１の動作クロックをカウントして自走動作しているので、そのカウント値はＯＦＤＭ受信装置１の基準時刻とみなすことができる。また、自走カウンタ３７の１周期のカウント数は、ＯＦＤＭ信号の１シンボル内のサンプル数Ｎｓ（有効シンボルのサンプル数Ｎｕとガードインターバルのサンプル数Ｎｇとを加算した数）に設定されている。従って、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、自走カウンタ３７に同期した時刻を表している。言い換えれば、ＯＦＤＭ信号のシンボル周期に対する位相を表している。
【００９７】
本ＯＦＤＭ受信装置１では、以上のようにＯＦＤＭ信号の１シンボルのサンプル数Ｎｓ内の範囲の値を用いて、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘを生成しているので、繰り返し発生するシンボル境界位置の同期制御を簡易に行うことが可能となっている。
【００９８】
（シンボル境界算出回路の全体構成）
続いて、シンボル境界算出回路４３の内部構成について説明をする。図６に、シンボル境界算出回路４３の回路図を示す。
【００９９】
シンボル境界算出回路４３は、図６に示すように、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、位相発生回路５６と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０とを備えている。
【０１００】
シンボル境界算出回路４３には、ピークタイミング値Ｎｐ及び有効フラグが入力される。有効フラグは、自走カウンタ３７の巡回タイミングに同期して、Ｍシンボル（Ｍは自然数。）に１回だけＨｉｇｈ（１）となる。シンボル境界算出回路４３は、有効フラグがＨｉｇｈとなったタイミング毎に、シンボル境界位置Ｎｘを算出する。
【０１０１】
（位相比較回路）
図７に、位相比較回路５１の回路構成図を示す。
【０１０２】
位相比較回路５１は、減算器５１ａと、モジュロ演算器５１ｂとから構成されている。位相比較回路５１には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力されるとともに、シンボル境界算出回路４３の出力値であるシンボル境界位置Ｎｘがフィードバックされて入力される。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２から出力されるピークタイミング値Ｎｐの入力タイミングに対して、１サンプル前（すなわち、１回前に有効フラグがＨｉｇｈとなったタイミング）に当該シンボル境界算出回路４３から出力された値である。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、第１のレジスタ５８を介して入力されている。
【０１０３】
減算器５１ａは、ピークタイミング値Ｎｐからシンボル境界位置Ｎｘを減算する。モジュロ演算器５１ｂは、減算器５１ａの出力値に対して、Ｎｓ（１シンボルのサンプル数）の剰余演算する。つまり、モジュロ演算器５１ｂは、減算器５１ａの出力値をＮｓ（１シンボルのサンプル数）で除算し、その余りの値を出力する。
【０１０４】
このような位相比較回路５１では、自走カウンタ３７のカウント値をシンボル周期とみなした場合における、現在推定されているシンボル境界位相と、現在のシンボルのガード相関信号のピーク位相との位相差Δθが算出される。つまり、自走カウンタ３７のカウント値を基準時刻とみなした場合における、現在推定されているシンボル境界時刻と、現在のガード相関信号のピーク時刻との時間差が算出される。
【０１０５】
位相比較回路５１により算出された位相差Δθは、リミッタ５２に供給される。
【０１０６】
（リミッタ）
図８に、リミッタ５２の回路構成図を示す。
【０１０７】
リミッタ５２には、位相比較回路５１の出力値である位相差Δθが入力される。リミッタ５２は、上限値ＴＨ１と位相差Δθとを比較する第１の比較器５２ａと、下限値ＴＨ２と位相差Δθとを比較する第２の比較器５２ｂと、位相差Δθ、上限値ＴＨ１又は下限値ＴＨ２のいずれか一つを選択するセレクタ５２ｃとから構成されている。上限値ＴＨ１と下限値ＴＨ２との大小関係は、ＴＨ１＞ＴＨ２である。
【０１０８】
第１の比較器５２ａは、位相差Δθが上限値ＴＨ１より小さければＬｏｗ（０）を出力し、位相差Δθが上限値ＴＨ１以上であればＨｉｇｈ（１）を出力する。第２の比較器５２ｂは、位相差Δθが下限値ＴＨ２より大きければＬｏｗ（０）を出力し、位相差Δθが下限値ＴＨ２以下であればＨｉｇｈ（１）を出力する。
【０１０９】
セレクタ５２ｃは、第１の比較器５２ａの出力がＬｏｗ（０）且つ第２の比較器５２ｂの出力がＬｏｗ（０）であれば、位相比較回路５１から出力された位相差Δθをそのまま出力する。セレクタ５２ｃは、第１の比較器５２ａの出力がＨｉｇｈ（１）であれば上限値ＴＨ１を出力し、第２の比較器５２ｂの出力がＨｉｇｈ（１）であれば下限値ＴＨ２を出力する。すなわち、リミッタ５２は、入力された位相差Δθが上限値ＴＨ１から下限値ＴＨ２の範囲に入っていればそのまま位相差Δθを出力するが、入力された位相差Δθが上限値ＴＨ１以上であれば出力値を上限値ＴＨ１でクリップし、入力された位相差Δθが下限値以下であれば出力値を下限値ＴＨ２でクリップするといった、ＴＨ１＞ＴＨ２の範囲で位相差Δθのレベル制限を行う回路である。
【０１１０】
なお、ここでは、位相差Δθは０を中心としてプラス方向とマイナス方向に値が変動するので、ＴＨ１≧０，ＴＨ２≦０に設定する。
【０１１１】
シンボル境界算出回路４３では、このようなリミッタ５２を設けることによって、例えばフェージング環境において生じる大きなインパルスノイズを除去することができ、同期保持特性を向上させることができる。
【０１１２】
リミッタ５２によりレベル制限がされた位相差Δθは、非対称ゲイン回路５３に供給される。
【０１１３】
（非対称ゲイン回路）
図９に、非対称ゲイン回路５３の回路構成図を示す。
【０１１４】
非対称ゲイン回路５３には、リミッタ５２の出力値であるレベル制限がされた後の位相差Δθが入力される。非対称ゲイン回路５３は、位相差Δθの極性を判断する比較器５３ａと、位相差Δθに第１のゲインＧａを乗算する第１の乗算器５３ｂと、位相差Δθに第２のゲインＧｂを乗算する第２の乗算器５３ｃと、第１の乗算器５３ｂ又は第２の乗算器５３ｃのいずれかの出力を選択するセレクタ５３ｄとから構成されている。第１のゲインＧａと第２のゲインＧｂとの関係は、Ｇａ＞Ｇｂである。
【０１１５】
比較器５３ａは、位相差Δθと０とを比較し、位相差Δθが０より小さければＬｏｗ（０）を出力し、位相差Δθが０以上であればＨｉｇｈ（１）を出力する。セレクタ５３ｄは、比較器５３ａの出力がＬｏｗ（０）であれば、第１の乗算器５３ｂの出力値（位相差ΔθにＧａが乗算された値）を選択して出力し、比較器５３ａの出力がＨｉｇｈ（１）であれば、第２の乗算器５３ｃの出力値（位相差ΔθにＧｂが乗算された値）を選択して出力する。
【０１１６】
すなわち、非対称ゲイン回路５３は、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ小さいゲイン（Ｇｂ）を乗算し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ大きいゲイン（Ｇａ）を乗算する。つまり、非対称ゲイン回路５３は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、位相差Δθに乗算するゲインを変えている。
【０１１７】
非対称ゲイン回路５３によりゲインが乗算された位相差Δθは、ローパスフィルタ５４に供給される。
【０１１８】
（ローパスフィルタ）
図１０に、ローパスフィルタ５４の回路構成図を示す。
【０１１９】
ローパスフィルタ５４には、非対称ゲイン回路５３によりゲインが乗算された位相差Δθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。ローパスフィルタ５４は、イネーブル機能付きのレジスタ５４ａと、減算器５４ｂと、乗算器５４ｃと、加算器５４ｄとから構成されている。
【０１２０】
イネーブル機能付きレジスタ５４ａは、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤに当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）が入力される。
【０１２１】
減算器５４ｂは、非対称ゲイン回路５３から出力された位相差Δθから、レジスタ５４ａの出力値を減算する。すなわち、減算器５４ｂは、入力された位相差Δθから、１サンプル前（１回前に有効フラグがＨｉｇｈとなったタイミング）の当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）を減算して、位相差Δθの残差を算出する。
【０１２２】
乗算器５４ｃは、減算器５４ｂから出力された位相差Δθの残差に対して所定の係数Ｋを乗算する。加算器５４ｄは、所定の係数Ｋが乗算された残差と、レジスタ５４ａの出力値とを加算する。この加算器５４ｄの出力値が、当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）となる。
【０１２３】
つまり、ローパスフィルタ５４は、ＩＩＲ型のローパスフィルタを用いて、入力された位相差Δθを平均化し、平均位相差ＡｖｅΔθを算出する回路である。
【０１２４】
ローパスフィルタ５４により算出された平均位相差ＡｖｅΔθは、クロック誤差補正回路５５に供給される。
【０１２５】
（クロック誤差補正回路）
図１１に、クロック誤差補正回路５５の回路構成図を示す。
【０１２６】
クロック誤差補正回路５５には、ローパスフィルタ５４の出力値である平均位相差ＡｖｅΔθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０１２７】
クロック誤差補正回路５５は、乗算器５５ａと、レジスタ５５ｂと、第１の加算器５５ｃと、第２の加算器５５ｄとから構成されている。
【０１２８】
乗算器５５ａは、ローパスフィルタ５４から出力された平均位相差ＡｖｅΔθに対して所定の係数Ｋ１を乗算する。乗算器５５ａの出力値は、現在処理中の特定のシンボルに対するクロック周波数誤差と、現在推定されているクロック周波数誤差との残差成分となる。例えば、係数Ｋ１を、ｎシンボル分のサンプリング数の逆数（ｎは有効フラグが発生するシンボルの間隔）、つまり、１／（ｎ×Ｎｓ）とすることによって、クロック周波数誤差の残差成分が算出できる。
【０１２９】
レジスタ５５ｂには、現在推定されているクロック周波数誤差が格納される。第１の加算器５５ｃは、レジスタ５５ｂに格納されている現在推定されているクロック周波数誤差と、乗算器５５ａから出力された残差成分とを加算して、新たなクロック周波数誤差を算出する。
【０１３０】
第２の加算器５５ｄは、第１の加算器５５ｃから出力されたクロック周波数誤差を、ローパルフィルタ５４から出力された平均位相差ＡｖｅΔθに加算する。クロック周波数誤差が加算された平均位相差ＡｖｅΔθは、位相発生回路５６に供給される。
【０１３１】
このように、クロック誤差補正回路５５は、平均位相差ＡｖｅΔθに対してクロック周波数誤差を加算することにより、平均位相差ＡｖｅΔθに対してクロック周波数誤差の補正を行う。このため、シンボル境界算出回路４３では、より正確なシンボル同期処理を行うことができる。
【０１３２】
なお、レジスタ５５ｂは、イネーブル機能付きのレジスタとなっている。レジスタ５５ｂは、イネーブルポートＥＮに入力フラグが入力され、入力ポートＤに第１の加算器５５ａの出力値が入力される。従って、レジスタ５５ｂには、現在推定されているクロック周波数誤差として、第１の加算器５５ｃから出力されるクロック周波数誤差の推定値が格納される。クロック周波数誤差は、その残差成分を累積加算することによって算出することが可能である。つまり、乗算器５５ａの出力を累積加算してゆき、その値が安定化したときにクロック周波数誤差の推定値となる。
【０１３３】
このようなクロック誤差補正回路５５が設けられていることによって、シンボル境界位置を算出する際に、クロック周波数誤差を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０１３４】
（位相発生回路）
図１２に、位相発生回路５６の回路構成図を示す。
【０１３５】
位相発生回路５６には、クロック誤差補正回路５５の出力値であるクロック周波数誤差成分が補正された後の平均位相差ＡｖｅΔθ、並びに、ガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０１３６】
位相発生回路５６は、加算器５６ａと、レジスタ５６ｂとから構成されている。
【０１３７】
レジスタ５６ｂには、現在の推定位相が格納されている。
【０１３８】
加算器５６ａには、クロック誤差補正回路５５から出力された平均位相差ＡｖｅΔθと、レジスタ５６ｂに格納されている現在の推定位相が入力される。加算器５６ａは、平均位相差ＡｖｅΔθと現在の推定位相とを加算し、シンボル境界位置Ｎｘを出力する。
【０１３９】
このような位相発生回路５６は、平均位相差ＡｖｅΔθに、現在推定されている位相を加算することによって、シンボル境界位置Ｎｘを算出する。つまり、位相発生回路５６は、位相比較回路５１からクロック誤差補正回路５５までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンボル境界位置を示す出力位相（シンボル境界位置Ｎｘ）を発生する。なお、この出力位相（シンボル境界位置Ｎｘ）は、自走カウンタ３７から発生されるカウント値（０〜Ｎｓ）の周期の位相を表しているため、算出された後の出力位相がＮｓを越えた場合又は０を下回った場合には、自走カウンタ３７のカウント周期（Ｎｓ）でモジュロ演算を行った後の値が出力される。
【０１４０】
ここで、レジスタ５６ｂは、イネーブル機能付きのレジスタとなっている。レジスタ５６ｂは、イネーブルポートＥＮに入力フラグが入力され、入力ポートＤに加算器５５ａの出力が入力される。従って、レジスタ５６ｂには、現在の推定位相として、加算器５６ａから出力される推定値が格納される。現在の推定位相は、その位相残差を累積加算することによって算出することが可能である。つまり、加算器５６ａの出力を累積加算してゆき、その値が安定化したときに現在の推定位相となる。
【０１４１】
このような位相発生回路５６が設けられていることによって、シンボル境界位置を算出する際に、現在の推定位相を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０１４２】
位相発生回路５６から出力されたシンボル境界位置Ｎｘは、第１のレジスタ５８及び第２のレジスタ５９に供給される。
【０１４３】
（出力回路及びフィードバック回路）
シンボル境界算出回路４３の第１のレジスタ５８及び第２のレジスタ５９は、イネーブル機能付きのレジスタである。
【０１４４】
第１のレジスタ５８には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第１のレジスタ５８は、その出力ポートＱが位相比較回路５１に接続されている。従って、第１のレジスタ５８は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、位相比較回路５１に供給している。
【０１４５】
第２のレジスタ５９には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第２のレジスタ５９は、その出力ポートＱがシンボル境界補正回路４４に接続されている。従って、第２のレジスタ５９は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、シンボル境界回路４４に供給している。
【０１４６】
第３のレジスタ６０は、入力ポートＤに入力された信号を、１クロック分遅延させて出漁ポートＱに反映させる通常のレジスタである。第３のレジスタ６０の入力ポートＤには、ガード相関／ピーク検出回路１２から出力された有効フラグが入力され、出力ポートＱには、シンボル境界補正回路４４が接続されている。従って、第３のレジスタ６０は、シンボル境界位置Ｎｘとのタイミングの同期をとって、有効フラグをシンボル境界補正回路４４に供給している。
【０１４７】
シンボル境界補正回路
つぎに、シンボル境界補正回路４４について説明をする。
【０１４８】
図１３にシンボル境界補正回路４４のブロック構成図を示す。
【０１４９】
シンボル境界補正回路４４には、シンボル境界算出回路４３からシンボル境界位置Ｎｘが入力される。このシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント周期（０〜Ｎｓ）内の値となっている。つまり、シンボル境界位置Ｎｘは、ＯＦＤＭ信号のシンボル境界位置を自走カウンタ３７の周期に対する位相で表した値である。言い換えれば、自走カウンタ３７が基準時刻を発生するとみなした場合におけるその基準時刻で表した値である。
【０１５０】
さらに、シンボル境界位置Ｎｘは、上述したシンボル境界算出回路４３によってフィルタリングが行われることにより、その精度が自走カウンタ３７の動作クロックの周期以下まで表されている。すなわち、シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値となっている。
【０１５１】
シンボル境界補正回路４４は、このようなシンボル境界位置Ｎｘを整数精度（つまり、動作クロックの周期精度）で表しなおして、動作クロック精度でのシンボル境界位置を算出する。それとともに、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数精度の値に基づき、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差を示す位相誤差量βｍを算出し、さらに、その位相誤差量βｍに基づき位相補正回路１１に供給する位相補正信号を生成する。
【０１５２】
シンボル境界補正回路４４の内部構成について説明をする。
【０１５３】
図１３に示すように、シンボル境界補正回路４４は、整数丸め回路４４ａと、減算器４４ｂと、位相補正量算出回路４４ｃと、複素変換回路４４ｄとを備えている。
【０１５４】
整数丸め回路４４ａには、シンボル境界算出回路４３から算出されたシンボル境界位置Ｎｘが入力される。整数丸め回路４４ａは、入力されたシンボル境界位置Ｎｘを動作クロック精度の値に丸める演算を行う。つまり、０〜Ｎｓの範囲の整数の値に丸める。例えば、整数丸め回路４４ａは、シンボル境界位置Ｎｘの小数点以下の値を切捨てる演算、シンボル境界位置Ｎｘの小数点以下の値を切り上げる演算、又は、シンボル境界位置Ｎｘの小数点以下の値の四捨五入する演算、といったような整数丸め演算を行う。整数丸めがされたシンボル境界位置Ｎｘは、減算器４４ｂに供給される。さらに、整数丸めがされたシンボル境界位置Ｎｘは、シンボルスタート情報として、スタートフラグ生成回路４５にも供給される。
【０１５５】
減算器４４ｂは、シンボル境界算出回路４３から出力されたシンボル境界位置Ｎｘ（小数点以下の精度まで表されたシンボル境界位置Ｎｘ）から、整数丸め回路４４ａから出力されたシンボル境界位置Ｎｘ（整数精度のシンボル境界位置Ｎｘ）を減算する。減算器４４ｂの出力値は、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差、すなわち、位相誤差量βｍである。減算器４４ｂから出力された位相誤差量βｍは、位相補正量算出回路４４ｃに供給される。
【０１５６】
位相補正量算出回路４４ｃには、位相誤差量βｍとともに、各サブキャリアのサブキャリア番号ｎが入力される。サブキャリア番号は、例えば、フレーム同期回路１８等から入力される。位相補正量算出回路４４ｃは、位相誤差量βｍから、各サブキャリアに対する補正量θｃｌｋ（ｎ）を、以下の式に基づき算出する。
【０１５７】
θｃｌｋ（ｎ）＝２πｎβｍ／Ｎｕ
ここで、ｎはサブキャリア番号を示し、Ｎｕは、有効シンボルのサンプル数（つまり、サブキャリア数）を示している。
【０１５８】
図１４は、一例として、ＯＦＤＭ信号の各周波数のサブキャリアの配置と、サブキャリア番号を示している。この図１４に示すように、この例においては、ＯＦＤＭ信号の中心周波数に位置するサブキャリアのサブキャリア番号を０としている。各サブキャリアは、周波数Δｆ（Δｆ＝１／Ｔ：Ｔは有効シンボル長）間隔で配置され、それぞれにサブキャリア番号が付けられている。例えば、中心周波数より低い周波数に配置されているサブキャリアには、−１〜−５１２のサブキャリア番号が付与され、中心周波数より高い周波数に配置されているサブキャリアには、１〜５１１のサブキャリア番号が付与されている。上記のサブキャリア番号ｎは、この図１４に示すようなサブキャリアの周波数に対応した値となっている。
【０１５９】
また、各サブキャリア毎に補正量が異なるのは、位相誤差量βｍがＦＦＴの切り出しタイミングとシンボルの境界タイミングとの遅延時間で表されているため、その遅延時間で生じる位相回転量が各周波数毎に異なるからである。
【０１６０】
以上のように位相補正量算出回路４４ｃは、位相補正量θｃｌｋ（ｎ）を求め、求めた位相補正量θｃｌｋ（ｎ）を複素変換回路４４ｄに供給する。
【０１６１】
複素変換回路４４ｄは、供給された位相補正量θｃｌｋ（ｎ）に対して、サイン及びコサインをとり、複素信号に変換する。複素変換回路４４ｄは、複素変換をした位相補正量（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を、位相補正信号として、位相補正回路１１に供給する。
【０１６２】
このような位相補正信号が供給された位相補正回路１１では、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号の各サブキャリアに対応したデータに対して、複素変換回路４４ｄから出力される位相補正信号（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を複素乗算して位相誤差を補正する。具体的には、位相補正回路１１では、以下に示すような行列演算を行う。
【０１６３】
【数１】
【０１６４】
上式において、Ｉｉｎ（ｎ），Ｑｉｎ（ｎ）は、ＦＦＴ演算回路１０から出力されたサブキャリア番号ｎの演算結果であり、Ｉｉｎ（ｎ）が実数成分，Ｑｉｎ（ｎ）が虚数成分を示している。また、Ｉｏｕｔ（ｎ），Ｑｏｕｔ（ｎ）は、位相補正回路１１から出力されるサブキャリア番号ｎの位相補正結果であり、Ｉｏｕｔ（ｎ）が実数成分，Ｑｏｕｔ（ｎ）が虚数成分を示している。
【０１６５】
以上のように、シンボル境界補正回路４４では、非常に簡易な回路構成で且つ正確に誤差を補正することができる。さらに、シンボル境界補正回路４４は、ＦＦＴ演算前のガード相関ピーク信号を用いて誤差量を算出しているので、例えばパイロット信号等を用いてフィードバックして補正を行うよりも、非常に早く同期の引き込みを行うことが可能となる。
【０１６６】
スタートフラグ生成回路
スタートフラグ生成回路４５は、Ｍシンボル毎に入力されるシンボルスタート情報（整数丸めがされた後のシンボル境界位置Ｎｘ）がシンボル境界補正回路４４から入力され、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を示すスタートフラグを発生する。スタートフラグは、１ＯＦＤＭシンボル毎に発生される。
【０１６７】
スタートフラグ生成回路４５は、図１３に示すように、カウンタ４５ａと、レジスタ４５ｂと、比較器４５ｃとから構成されている。
【０１６８】
カウンタ４５ａは、ガード相関／ピーク検出回路１２内の自走カウンタ３７と同期して動作する同一周期のカウンタである。つまり、カウンタ４５ａは、０からＮｓまでの値をカウントするカウンタである。さらに、このカウンタ４５ａは、上述したシンボル境界算出回路４３での遅延時間分、上記自走カウンタ３７のカウント値から位相が遅らされている。
【０１６９】
レジスタ４５ｂには、シンボル境界補正回路４４からシンボルスタート情報（整数丸めがされたシンボル境界位置Ｎｘ）を、有効フラグがアサート（１とされたタイミング）毎に格納する。
【０１７０】
比較器４５ｃは、カウンタ４５ａが発生するカウント値と、レジスタ４５ｂに格納されているシンボルスタート情報とを比較し、一致したタイミングでＨｉｇｈ（１）となるスタートフラグを発生する。
【０１７１】
比較器４５ｃから発生されたスタートフラグは、ＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０は、スタートフラグがＨｉｇｈ（１）となったタイミングで、入力されてくるシリアルデータ系列をパラレル化することにより、ＦＦＴ演算を行うＮｕ個のデータを切り出す。
【０１７２】
以上のようにスタートフラグ生成回路４５では、シンボル境界算出回路４３により算出されたシンボル境界位置Ｎｘに示されたタイミングから、ＦＦＴ演算回路１０に入力されてくるシリアルデータ系列に同期させたスタートフラグに変換し、ＦＦＴ演算回路１０に供給している。
【０１７３】
なお、この例では、スタートフラグ生成回路４５の内部にカウンタ４５ａを設けているが、自走カウンタ３７のカウント値を遅延調整した値を、比較器４５ｃに供給するようにしてもよい。
【０１７４】
また、自走カウンタ３７のカウント値に対するカウンタ４５ａの遅延量を、シンボル境界算出回路４３の処理遅延量にマージンを加えた値とすることによって、前ゴーストによるシンボル間干渉を除去するように、ＦＦＴ演算のための切り出し範囲を調整してもよい。
【０１７５】
【発明の効果】
本発明にかかるＯＦＤＭ復調装置では、ＯＦＤＭ信号のガードインターバルの相関値のピーク値に基づきシンボル境界時刻を推定する。そして、推定されたシンボル境界時刻の基準クロックの周期精度の成分によってフーリエ変換の切り出し領域を制御し、推定されたシンボル境界時刻の基準クロックの周期未満の精度の成分によってフーリエ変換により抽出された各サブキャリアに変調されていた複素信号に対して位相の補正を行う。
【０１７６】
このことにより本発明に係るＯＦＤＭ復調装置では、ＰＬＬ等のクロック再生回路や、パイロット信号を利用した位相回転量の検出処理回路等を用いない非常に簡易な構成により、引き込み速度が速く且つ高精度に、フーリエ変換を行う際の切り出し位置と受信した伝送シンボルの境界位置との動作クロック周期以下の精度の誤差を補正することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＯＦＤＭ受信装置のブロック構成図である。
【図２】ＦＦＴ演算回路の構成を示す図である。
【図３】ガード相関／ピーク検出回路のブロック構成図である。
【図４】ガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図５】タイミング同期回路のブロック構成図である。
【図６】シンボル境界算出回路のブロック構成図である。
【図７】上記シンボル境界算出回路内の位相比較回路の回路構成図である。
【図８】上記シンボル境界算出回路内のリミッタの回路構成図である。
【図９】上記シンボル境界算出回路内の非対称ゲイン回路の回路構成図である。
【図１０】上記シンボル境界算出回路内のローパスフィルタの回路構成図である。
【図１１】上記シンボル境界算出回路内のクロック誤差補正回路の回路構成図である。
【図１２】上記シンボル境界算出回路内の位相発生回路の回路構成図である。
【図１３】シンボル境界補正回路及びスタートフラグ生成回路の回路構成図である。
【図１４】サブキャリア番号を示した図である。
【図１５】ＯＦＤＭ方式の伝送シンボルについて説明するための図である。
【図１６】従来のＯＦＤＭ受信装置のブロック構成図である。
【図１７】ＦＦＴ演算を開始位置を示すスタートフラグと、ＯＦＤＭシンボル境界位置の位置ずれについて説明するための図である。
【符号の説明】
１ ＯＦＤＭ受信装置、２ アンテナ、３ チューナ、４ バンドパスフィルタ、５ Ａ／Ｄ変換回路、６ クロック発生回路、７ ＤＣキャンセル回路、８デジタル直交復調回路、９ キャリア周波数誤差補正回路、１０ ＦＦＴ演算回路、１１ 位相補正回路、１２ ガード相関／ピーク検出回路、１３ タイミング同期回路、１４ 狭帯域キャリア誤差算出回路、１５ 広帯域キャリア誤差算出回路、１６ 加算回路、１７ 数値制御発振回路、１８ フレーム同期回路、１９ 等化回路、２０ デマッピング回路、２１ 伝送路復号回路、２２ 伝送制御情報復号回路
【発明の属する技術分野】
本発明は、直交周波数分割多重方式（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）の変調信号を復調するＯＦＤＭ復調装置に関する。
【０００２】
【従来の技術】
デジタル信号を伝送する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）と呼ばれる変調方式が用いられている。ＯＦＤＭ方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）やＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）によりデータを割り当てて、デジタル変調する方式である。
【０００３】
ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。
【０００４】
また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Ｆａｓｔ ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００５】
以上のような特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。このようなＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）やＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ −Ｔｅｒｒｅｓｔｒｉａｌ）といった規格がある。
【０００６】
ＯＦＤＭ方式の伝送シンボル（以下、ＯＦＤＭシンボルと呼ぶ。）は、図１５に示すように、送信時にＩＦＦＴが行われる信号期間である有効シンボルと、この有効シンボルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。ガードインターバルは、ＯＦＤＭシンボルの前半部分に設けられている。ＯＦＤＭ方式では、このようなガードインターバルが設けられることにより、マルチパスによるシンボル間干渉を許容し、マルチパス耐性を向上させている。
【０００７】
例えばＩＳＤＢ−ＴＳＢ規格（日本で採用されている地上デジタル音声放送の放送規格）のモード３では、有効シンボル内に、５１２本のサブキャリアが含まれており、そのサブキャリア間隔は、１２５／１２６≒０．９９２ｋＨｚとなる。また、このＩＳＤＢ−ＴＳＢ規格のモード３では、有効シンボル内の５１２本のサブキャリアのうち、４３３本のサブキャリアに伝送データが変調されている。また、ＩＳＤＢ−ＴＳＢ規格のモード３では、ガードインターバルの時間長が、有効シンボルの時間長の１／４，１／８，１／１６，１／３２のいずれかとなる。
【０００８】
従来のＯＦＤＭ受信装置の構成例は、例えば、下記の非特許文献１に示されている。以下、この非特許文献１に基づき作製された従来のＯＦＤＭ受信装置について説明をする。
【０００９】
図１６に、従来のＯＦＤＭ受信装置のブロック構成図を示す。
【００１０】
従来のＯＦＤＭ受信装置１００は、図１６に示すように、アンテナ１０１と、チューナ１０２と、バンドパスフィルタ（ＢＰＦ）１０３と、Ａ／Ｄ変換回路１０４と、ＤＣキャンセル回路１０５と、デジタル直交復調回路１０６と、ＦＦＴ演算回路１０７と、フレーム抽出回路１０８と、同期回路１０９と、キャリア復調回路１１０と、周波数デインタリーブ回路１１１と、時間デインタリーブ回路１１２と、デマッピング回路１１３と、ビットデインタリーブ回路１１４と、デパンクチャ回路１１５と、ビタビ回路１１６と、バイトデインタリーブ回路１１７と、拡散信号除去回路１１８と、トランスポートストリーム生成回路１１９と、ＲＳ復号回路１２０と、伝送制御情報復号回路１２１と、チャンネル選択回路１２２とを備えている。
【００１１】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１００のアンテナ１０１により受信され、ＲＦ信号としてチューナ１０２に供給される。
【００１２】
アンテナ１０１により受信されたＲＦ信号は、乗算器１０２ａ及び局部発振器１０２ｂからなるチューナ１０２によりＩＦ信号に周波数変換され、ＢＰＦ１０３に供給される。局部発振器１０２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路１２２から供給されるチャンネル選択信号に応じて切り換えられる。
【００１３】
チューナ１０２から出力されたＩＦ信号は、ＢＰＦ１０３によりフィルタリングされた後、Ａ／Ｄ変換回路１０４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１０５によりＤＣ成分が除去され、デジタル直交復調回路１０６に供給される。
【００１４】
デジタル直交復調回路１０６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１０６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路１０７及び同期回路１０９に供給される。
【００１５】
ＦＦＴ演算回路１０７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。
【００１６】
ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１０７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。ＦＦＴ演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、１つのＯＦＤＭシンボルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、図１５に示すように、ＯＦＤＭシンボルの先頭の境界位置（図１５中のＡの位置）から、ガードインターバルの終了位置（図１５中のＢの位置）までの間のいずれかの位置となる。
【００１７】
ＦＦＴ演算回路１０７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１０７により抽出された信号は、フレーム抽出回路１０８、同期回路１０９及びキャリア復調回路１１０に供給される。
【００１８】
フレーム抽出回路１０８は、ＦＦＴ演算回路１０７により復調された信号に基づき、ＯＦＤＭ伝送フレームの境界を抽出するとともに、ＯＦＤＭ伝送フレーム内に含まれているＣＰ，ＳＰ等のパイロット信号，ＴＭＣＣやＴＰＳ等の伝送制御情報を復調し、同期回路１０９及び伝送制御情報復号回路１２１に供給する。
【００１９】
同期回路１０９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路１０７により復調された後の各サブキャリアに変調されていた信号、フレーム抽出回路１０８により検出されたＣＰ，ＳＰ等のパイロット信号、及び、チャンネル選択回路１２２から供給されるチャンネル選択信号を用いて、ＯＦＤＭシンボルの境界を算出し、ＦＦＴ回路１０７に対してＦＦＴ演算の演算開始タイミングを設定する。
【００２０】
キャリア復調回路１１０は、ＦＦＴ演算回路１０７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、キャリア復調回路１１０は、例えば、ＤＱＰＳＫの差動復調又はＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの同期復調を行う。
【００２１】
キャリア復調された信号は、周波数デインタリーブ回路１１１によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路１１２によって時間方向のデインタリーブ処理がされた後、デマッピング回路１１３に供給される。
【００２２】
デマッピング回路１１３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えばＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路１１３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００２３】
デマッピング回路１１３から出力され伝送データ系列は、ビットデインタリーブ回路１１４、デパンクチャ回路１１５、ビタビ回路１１６、バイトデインタリーブ回路１１７、拡散信号除去回路１１８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路１１９に入力される。
【００２４】
トランスポートストリーム生成回路１１９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路１１９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路１２０に供給される。
【００２５】
ＲＳ復号回路１２０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、ＭＰＥＧ−２システムズで規定されたトランスポートストリームとして出力する。
【００２６】
伝送制御情報復号回路１２１は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路１１０、時間デインタリーブ回路１１２、デマッピング回路１１３、ビットデインタリーブ回路１１４、及び、トランスポートストリーム生成回路１１９に供給され、各回路の復調や再生等の制御に用いられる。
【００２７】
【特許文献１】
特開２００１−１５６６７４５号公報
【非特許文献１】
「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ＡＲＩＢ ＳＴＤ−Ｂ３０ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定，平成１４年３月２８日 １．１改定，ｐ．１０−１４
【非特許文献２】
”Ｔｉｍｉｎｇ Ｒｅｃｏｖｅｒｙ ｆｏｒ ＯＦＤＭ Ｔｒａｎｓｍｉｓｓｉｏｎ ”， Ｂａｎｇｕｏ Ｙａｎｇ 他，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ ｓｅｌｅｃｔｅｄ ａｒｅａｓ ｉｎ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ＶＯＬ．１８， ＮＯ１１， Ｎｏｖｅｍｂｅｒ ２０００
【００２８】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ信号を復調する場合、ＯＦＤＭシンボルの境界を正しく検出し、その境界位置に同期させてＦＦＴ演算を行わなければならない。ＯＦＤＭシンボルの境界位置を正しく検出してＯＦＤＭシンボルの同期処理を行うことをシンボル同期処理という。
【００２９】
ＯＦＤＭシンボルの実際の境界位置は、受信装置の動作クロックに一致しているとは限らないが、ＦＦＴ演算の開始タイミングは、受信装置の動作クロック単位でしか制御することができない。そのため、図１７に示すように、ＯＦＤＭシンボルの同期処理を行って正確に境界位置を算出したとしても、ＦＦＴ演算を行った後には、ＯＦＤＭ信号の動作クロック周期以下の精度での誤差が発生してしまう。
【００３０】
このような動作クロック周期以下の誤差は、例えば、ＰＬＬ等のクロック再生回路を用いて動作クロックの同期処理を行うことにより取り除けるが、例えば、受信したＯＦＤＭ信号に対して動作クロックのＰＬＬ処理を行わない受信装置（例えば、特許文献１参照。）では、その誤差を取り除く処理は非常に複雑になる。動作クロック周期以下の誤差を取り除く方法として、パイロット信号の位相回転量を算出する方法（例えば、非特許文献２参照。）が提案されているが、この方法では、同期の引き込みが遅く、回路が複雑になってしまう。
【００３１】
本発明は、このような従来の実情に鑑みて提案されたものであり、フーリエ変換を行う際の切り出し位置と受信した伝送シンボルの境界位置との動作クロック周期以下の精度の誤差を、簡易な構成で、高速且つ高精度に補正することが可能なＯＦＤＭ復調装置を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明にかかるＯＦＤＭ復調装置は、情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調するＯＦＤＭ復調装置である。
【００３３】
本発明にかかるＯＦＤＭ復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記基準クロックによりサンプリングされたＯＦＤＭ信号の各伝送シンボルから上記有効シンボル分のサブキャリアの本数分の信号領域を切り出し、切り出した信号領域に対してフーリエ変換を行うことによって、当該伝送シンボルの各サブキャリアに変調されている複素信号を抽出するフーリエ変換手段と、上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を推定するシンボル境界時刻推定手段と、上記基準クロックの周期精度で表された上記シンボル境界時刻に基づき上記フーリエ変換手段による信号領域の切り出しタイミング位置を制御するタイミング制御手段と、上記基準クロックの周期以下の精度で表されたシンボル境界時刻に基づき位相補正量を算出し、算出した位相補正量に基づき上記フーリエ変換手段により抽出された各サブキャリアに変調されていた上記複素信号に対して位相の補正を行う位相補正手段とを備える。
【００３４】
このＯＦＤＭ復調装置では、ＯＦＤＭ信号のガードインターバルの相関値のピーク値に基づきシンボル境界時刻を推定する。そして、推定されたシンボル境界時刻の基準クロックの周期精度の成分によってフーリエ変換の切り出し領域を制御し、推定されたシンボル境界時刻の基準クロックの周期未満の精度の成分によってフーリエ変換により抽出された各サブキャリアに変調されていた複素信号に対して位相の補正を行う。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＯＦＤＭ受信装置について説明をする。
【００３６】
ＯＦＤＭ受信装置の全体構成
図１に、本発明の第１の実施の形態のＯＦＤＭ受信装置のブロック構成図を示す。
【００３７】
本発明の第１の実施の形態のＯＦＤＭ受信装置１は、図１に示すように、アンテナ２と、チューナ３と、バンドパスフィルタ（ＢＰＦ）４と、Ａ／Ｄ変換回路５と、クロック発生回路６と、ＤＣキャンセル回路７と、デジタル直交復調回路８と、キャリア周波数誤差補正回路９と、ＦＦＴ演算回路１０と、位相補正回路１１と、ガード相関／ピーク検出回路１２と、タイミング同期回路１３と、狭帯域キャリア誤差算出回路１４と、広帯域キャリア誤差算出回路１５と、加算回路１６と、数値制御発振回路（ＮＣＯ）１７と、フレーム同期回路１８と、等化回路１９と、デマッピング回路２０と、伝送路復号回路２１と、伝送制御情報復号回路２２とを備えている。
【００３８】
放送局から放送されたデジタル放送の放送波は、ＯＦＤＭ受信装置１のアンテナ２により受信され、ＲＦ信号としてチューナ３に供給される。
【００３９】
アンテナ２により受信されたＲＦ信号は、乗算器３ａ及び局部発振器３ｂからなるチューナ３によりＩＦ信号に周波数変換され、ＢＰＦ４に供給される。チューナ３から出力されたＩＦ信号は、ＢＰＦ４によりフィルタリングされた後、Ａ／Ｄ変換回路５に供給される。
【００４０】
Ａ／Ｄ変換回路５は、クロック発生回路６から供給されるクロックによりＩＦ信号をサンプリングして、このＩＦ信号をデジタル化する。Ａ／Ｄ変換回路５よりデジタル化されたＩＦ信号は、ＤＣキャンセル回路７に供給され、このＤＣキャンセル回路７によってＤＣ成分が除去された後、デジタル直交復調回路８に供給される。デジタル直交復調回路８は、所定のキャリア周波数の２相のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。デジタル直交復調回路８から出力されるＯＦＤＭ時間領域信号は、キャリア周波数誤差補正回路９に供給される。
【００４１】
ここで、デジタル直交復調回路８によってデジタル直交復調を行う際、キャリア信号として−Ｓｉｎ成分及びＣｏｓ成分の２相信号が必要となる。そのため、本装置１では、Ａ／Ｄ変換回路５に与えるサンプリングクロックの周波数を、ＩＦ信号の中心周波数ｆＩＦの４倍の周波数とし、デジタル直交復調回路８に供給する２相のキャリア信号を生成可能としている。
【００４２】
また、デジタル直交復調後に、４ｆＩＦのクロックのデータ系列を１／４にダウンサンプリングをして、デジタル直交復調後の有効シンボルのサンプリング点数を、サブキャリアの本数（Ｎｕ）としている。つまり、デジタル直交復調後のデータ系列のクロックを、サブキャリア間隔分の１の周波数としている。また、デジタル直交復調後のダウンサンプルの割合を１／２として、通常の２倍のサンプリング点数でＦＦＴ演算を行うようにして、ＦＦＴ演算後にさらに１／２のダウンサンプルをしてもよい。このように通常の２倍のサンプリング点数に対してＦＦＴ演算を行うことによって、ＦＦＴ演算により抽出できる信号の周波数帯域を２倍し、デジタル直交復調時のローパスフィルタ回路の回路規模を小さくすることができる。なお、後段の各回路がオーバーサンプリングされたデータ系列に対してデータ処理を行う場合には、デジタル直交復調後の有効シンボルのサンプリング点数（Ｎｕ）を、サブキャリア本数の２ｎ倍（ここでのｎは自然数）としてもよい。
【００４３】
クロック発生回路６は、Ａ／Ｄ変換回路５に対して以上のような周波数のクロックを供給するとともに、デジタル直交復調後のデータ系列の動作クロック（Ａ／Ｄ変換回路５に与えるクロックの周波数に対して１／４分周されたクロック、例えば、サブキャリア間隔分の１の周波数のクロック）を、本装置１内の各回路に対して供給する。
【００４４】
なお、クロック発生回路６から発生される動作クロックは、受信したＯＦＤＭ信号の伝送クロックに対して非同期の自走クロックである。つまり、クロック発生回路６から発生される動作クロックは、その周波数及び位相がＰＬＬ等によって伝送クロックと同期しておらず、自走状態で動作している。このように動作クロックを自走状態とすることが可能なのは、タイミング同期回路１３によって、ＯＦＤＭ信号の伝送クロックと動作クロックとの周波数誤差を検出し、その周波数誤差成分に基づきフィードフォワード処理により後段でその誤差を除去しているためである。本ＯＦＤＭ受信装置１では、このようにクロック発生回路６を非同期の自走クロックとしているが、本発明は、フィードバック制御により動作クロック周波数を可変制御する装置にも適用することは可能である。
【００４５】
また、デジタル直交復調回路８から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下、ＦＦＴ演算前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。ＯＦＤＭ時間領域信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。
【００４６】
キャリア周波数誤差補正回路９は、ＮＣＯ１７から出力されたキャリア周波数誤差補正信号と、デジタル直交復調後のＯＦＤＭ時間領域信号とを複素乗算することによって、ＯＦＤＭ時間領域信号のキャリア周波数誤差を補正する。キャリア周波数誤差補正回路９によりキャリア周波数誤差が補正されたＯＦＤＭ時間領域信号は、ＦＦＴ演算回路１０及びガード相関／ピーク検出回路１２に供給される。
【００４７】
ＦＦＴ演算回路１０は、１つのＯＦＤＭシンボルから有効シンボル長の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルの全サンプル（Ｎｓ）からガードインターバル分のサンプル数（Ｎｇ）のサンプルを除いた信号を抜き出して、有効シンボルのサンプル数（Ｎｕ）のデータに対してＦＦＴ演算を行う。ＦＦＴ演算回路１０には、抜き出し範囲を特定するスタートフラグ（ＦＦＴ演算の演算開始タイミング）がタイミング同期回路１３から与えられ、このスタートフラグのタイミングでＦＦＴ演算を行う。
【００４８】
例えば、ＦＦＴ演算回路１０は、図２に示すように、シリアル／パラレル変換器２５と、ガードインターバル除去器２６と、ＦＦＴ演算器２７と、パラレル／シリアル変換器２８とを有している。
【００４９】
シリアル／パラレル変換器２５は、タイミング同期回路１３から与えられるスタートフラグからカウントを開始してＯＦＤＭシンボルのサンプル数（Ｎｓ）分のデータを切り出して、１ワードがＮｓとなるパラレルデータとする。ガードインターバル除去器２６は、１ワードがＮｓ個のサンプル数のパラレルデータのうち先頭のＮｕ個のデータのみを通過させ、そのワードの後ろのＮｇ個のデータの出力を行わない。ＦＦＴ演算器２７は、ガードインターバル除去器２６から出力された有効シンボルのサンプル数（Ｎｕ）分のデータに対してＦＦＴ演算を行う。パラレル／シリアル変換器２８には、ＦＦＴ演算器２７からサブキャリア本数（すなわち、Ｎｕ）分のデータが入力される。パラレル／シリアル変換器２８は、このＮｕ個のデータをシリアル化して出力する。
【００５０】
ＦＦＴ演算回路１０は、以上のように１つのＯＦＤＭシンボルに対して、有効シンボル分のサンプル数のデータを抜き出してＦＦＴ演算処理を行うことによって、ＯＦＤＭシンボル内の各サブキャリアに変調されている信号成分を抽出する。
【００５１】
なお、ＦＦＴ演算回路１０から出力される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、以下、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。また、ＦＦＴ演算回路１０から出力されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＯＦＤＭ周波数領域信号は、位相補正回路１１に供給される。
【００５２】
位相補正回路１１は、ＯＦＤＭ周波数領域信号に対して、ＯＦＤＭシンボルの実際の境界位置と、ＦＦＴ演算の開始タイミングとのずれによって生じてしまう位相回転成分の補正を行う。位相補正回路１１は、サンプリング周期以下の精度で生じるずれを位相補正している。位相補正回路１１は、具体的には、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号に対して、タイミング同期回路１３から供給される位相補正信号（複素信号）を複素乗算して、位相回転補正を行う。位相回転補正がされたＯＦＤＭ周波数領域信号は、広帯域キャリア誤差算出回路１５、フレーム同期回路１８、等化回路１９及び伝送制御情報復号回路２２に供給される。
【００５３】
ガード相関／ピーク検出回路１２には、ＯＦＤＭ時間領域信号が入力される。ガード相関／ピーク検出回路１２は、入力されたＯＦＤＭ時間領域信号と、有効シンボル分遅延したＯＦＤＭ時間領域信号との相関値を求める。ここで、相関を求める時間長は、ガードインターバルの時間長に設定してある。このため、この相関値を示す信号（以下、ガード相関信号という。）は、ＯＦＤＭシンボルの境界位置でちょうどピークとなる信号となる。ガード相関／ピーク検出回路１２は、ガード相関信号のピーク位置を検出し、そのピーク位置のタイミングを特定する値（ピークタイミング値Ｎｐ）を出力する。
【００５４】
ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐは、タイミング同期回路１３に供給され、ピークタイミングでの相関値の位相は、狭帯域キャリア周波数誤差算出回路１４に供給される。
【００５５】
タイミング同期回路１３は、ガード相関／ピーク検出回路１２から出力されたピークタイミング値Ｎｐに対して、例えば、フィルタリング処理を行って、ＯＦＤＭシンボルの境界位置の推定を行い、その境界位置の推定値に基づきＦＦＴ演算を行うための演算開始タイミングを決定する。演算開始タイミングは、スタートフラグとしてＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０では、スタートフラグに基づき、入力されてくるＯＦＤＭ時間領域信号からＦＦＴ演算範囲の信号を抜き出して、ＦＦＴ演算を行う。また、タイミング同期回路１３は、推定されたＯＦＤＭシンボルの境界位置と、ＦＦＴ演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号（複素信号）を生成し、位相補正回路１１に供給する。
【００５６】
狭帯域キャリア誤差算出回路１４は、ＯＦＤＭシンボルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキャリアの周波数間隔の±１／２以下の精度の中心周波数のずれ量である。狭帯域キャリア誤差算出回路１４により求められた狭帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００５７】
広帯域キャリア誤差算出回路１５は、位相補正回路１１から出力されたＯＦＤＭ周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキャリアの周波数の間隔精度の中心周波数のずれ量である。
【００５８】
広帯域キャリア誤差算出回路１５により求められた広帯域キャリア周波数誤差成分は、加算回路１６に供給される。
【００５９】
加算回路１６は、狭帯域キャリア誤差検出回路１４により算出された狭帯域キャリア誤差成分と、広帯域キャリア誤差算出回路１５により算出された広帯域キャリア誤差成分とを加算して、キャリア補正回路９から出力されたベースバンドＯＦＤＭ信号のトータルの中心周波数のずれ量を算出する。加算回路１６は、算出したトータルの中心周波数のずれ量を、周波数誤差値として出力する。加算回路１６から出力された周波数誤差値は、ＮＣＯ１７に供給される。
【００６０】
ＮＣＯ１７は、いわゆる数値制御発振器であり、加算回路１６から出力された周波数誤差値に応じて増減するキャリア周波数誤差補正信号を発生する。ＮＣＯ１７は、例えば、供給された周波数誤差値がプラスの値であればキャリア周波数誤差補正信号の発振周波数を減少させ、供給されたキャリア周波数誤差値がマイナスの値であれば誤差補正信号の発振周波数を増加させるような制御を行う。ＮＣＯ１７は、このように制御することによって、周波数誤差値が０となるところで発振周波数が安定するようなキャリア周波数誤差補正信号を発生する。
【００６１】
フレーム同期回路１８は、ＯＦＤＭ伝送フレームの所定の位置に挿入されている同期ワードを検出し、ＯＦＤＭ伝送フレームの開始タイミングを検出する。フレーム同期回路１８は、ＯＦＤＭ伝送フレームの開始タイミングに基づき各ＯＦＤＭシンボルのシンボル番号を特定し、等化回路１９等に供給する。
【００６２】
等化回路１９は、ＯＦＤＭ周波数領域信号に対して、いわゆる等化処理を行う。等化回路１９は、フレーム同期回路１８から供給されたシンボル番号に基づき、ＯＦＤＭ周波数領域信号内に挿入されているＳＰ（Ｓｃａｔｔｅｒｅｄ Ｐｉｌｏｔｓ）信号と呼ばれるパイロット信号を検出する。等化回路１９により等化処理がされたＯＦＤＭ周波数領域信号は、デマッピング回路２０に供給される。
【００６３】
デマッピング回路２０は、等化処理がされたＯＦＤＭ周波数領域信号（複素信号）に対して、その変調方式（例えば、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭ）に対応したデータの再割付処理（デマッピング処理）を行い、伝送データを復元する。デマッピング回路２０から出力され伝送データは、伝送路復号回路２１に供給される。
【００６４】
伝送路復号回路２１は、入力された伝送データに対して、その放送方式に対応した伝送路復号処理を行う。例えば、伝送路復号回路２１では、時間方向のインタリーブ処理に対応した時間デインタリーブ処理、周波数方向のインタリーブに対応した周波数デインタリーブ処理、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理、ＲＳ符号化処理に対応したエラー訂正処理等を行う。
【００６５】
このように伝送路復号がされた伝送データは、例えば、ＭＰＥＧ−２システムズに規定されたトランスポートストリームとして出力される。
【００６６】
伝送制御情報復号回路２２は、ＯＦＤＭ伝送フレームの所定の位置に変調されているＴＭＣＣやＴＰＳといった伝送制御情報を復号する。
【００６７】
ガード相関 ／ ピーク検出回路
つぎに、ガード相関／ピーク検出回路１２の詳細な構成について説明をする。
【００６８】
なお、以下の説明をするにあたり、Ｎｕ，Ｎｇ，Ｎｓという定数（Ｎｕ，Ｎｇ，Ｎｓは、自然数である。）を用いる。Ｎｕは、１つの有効シンボル内のサンプリング数である。Ｎｇは、ガードインターバル内のサンプリング数である。例えば、ガードインターバル長が有効シンボル長の１／４であれば、Ｎｇ＝Ｎｕ／４となる。Ｎｓは、１つのＯＦＤＭシンボルのサンプリング数である。すなわち、Ｎｓ＝Ｎｕ＋Ｎｇとなる。
【００６９】
図３に、ガード相関／ピーク検出回路１２のブロック構成図を示す。また、図４に、ガード相関／ピーク検出回路１２内の各信号のタイミングチャートを示す。
【００７０】
ガード相関／ピーク検出回路１２は、図３に示すように、遅延回路３１と、複素共役回路３２と、乗算回路３３と、移動和回路３４と、振幅演算回路３５と、角度変換回路３６と、自走カウンタ３７と、ピーク検出回路３８と、出力回路３９とを備えている。
【００７１】
キャリア周波数誤差補正回路９から出力されたＯＦＤＭ時間領域信号（図４（Ａ））は、遅延回路３１及び乗算回路３３に供給される。遅延回路３１は、Ｎｕ個のレジスタ群から構成されるシフトレジスタであり、入力されたＯＦＤＭ時間領域信号を有効シンボル時間分遅延させる。遅延回路３１により有効シンボル時間分遅延されたＯＦＤＭ時間領域信号（図４（Ｂ））は、複素共役回路３２に入力される。
【００７２】
複素共役回路３２は、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号の複素共役を算出し、乗算回路３３に供給する。
【００７３】
乗算回路３３は、遅延されていないＯＦＤＭ時間領域信号（図４（Ａ））と、有効シンボル期間分遅延されたＯＦＤＭ時間領域信号（図４（Ｂ））の複素共役信号とを、１サンプル毎に乗算する。乗算結果は移動和回路３４に入力される。
【００７４】
移動和回路３４は、例えば、Ｎｇ個のレジスタ群から構成されるシフトレジスタと、各レジスタに格納されている値の総和を演算する加算器とから構成され、１サンプル毎に順次入力されてきた乗算結果に対して、Ｎｇ個のサンプル毎の移動和演算を行う。移動和回路３４から出力される値が、ＯＦＤＭ時間領域信号と、有効シンボル（Ｎｕサンプル）分の遅延がされたＯＦＤＭ時間領域信号との相関を示したガード相関信号（図４（Ｃ））となる。移動和回路３４から出力されるガード相関信号は、振幅演算回路３５及び角度変換回路３６に供給される。
【００７５】
振幅演算回路３５は、ガード相関信号の実数部と虚数部とをそれぞれ２乗して、それらを加算し、平方根をとることで、ガード相関信号の振幅成分を求める。ガード相関信号の振幅成分は、ピーク検出回路３８に供給される。
【００７６】
角度変換回路３６は、ガード相関信号の実数部と虚数部とに対してＴａｎ−１の演算を行い、ガード相関信号の位相成分を求める。ガード相関信号の位相成分は、ピーク検出回路３８に供給される。
【００７７】
自走カウンタ３７は、動作クロックをカウントするカウンタである。自走カウンタ３７のカウント値Ｎは、０からＮｓ−１までが１ずつインクリメントされ、Ｎｓ−１を超えると０に戻る（図４（Ｄ））。つまり、自走カウンタ３７は、ＯＦＤＭシンボル期間のサンプル数（Ｎｓ）で、１周期となっている巡回カウンタである。自走カウンタ３７のカウント値Ｎは、ピーク検出回路３８に供給される。
【００７８】
ピーク検出回路３８は、自走カウンタ３７の１周期内（０〜Ｎｓ−１）で最もガード相関信号の振幅値が高いポイントを検出し、そのポイントにおけるカウント値を検出する。ピーク検出回路３８は、自走カウンタ３７のカウント値が次の周期に移ると、また新たにガード相関信号の振幅値が高いポイントを検出する。ピーク検出回路３８により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値Ｎｐとなる。また、ピーク検出回路３８は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路３９に出力する。
【００７９】
出力回路３９は、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路３８から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図４（Ｅ））。レジスタに格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値Ｎｐ）として、後段のタイミング同期回路１３に出力される。また、出力回路３９は、同様に、自走カウンタ３７のカウント値Ｎが０となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジスタに格納された当該位相成分は、後段の狭帯域キャリア周波数誤差算出回路１４に出力される。
【００８０】
また、自走カウンタ３７は、カウント値Ｎが０となったときにハイとなる有効フラグを発行する（図４（Ｆ））。この有効フラグは、後段の回路に対してピークタイミング値Ｎｐ及び位相値の発行タイミングを示している。
【００８１】
なお、本ガード相関／ピーク検出回路１２では、１ＯＦＤＭシンボル周期毎に、ピークタイミング値Ｎｐが発生される構成となっているが、１ＯＦＤＭシンボル周期ではなく、Ｍ個の（Ｍは自然数。）ＯＦＤＭシンボル周期でピークタイミング値Ｎｐを発生するような構成としてもよい。ただし、その際には、有効フラグもＭ個のＯＦＤＭシンボル周期に１回だけ、Ｈｉｇｈ（１）とされるように構成する。
【００８２】
タイミング同期回路
つぎに、タイミング同期回路１３について説明をする。
【００８３】
タイミング同期回路１３は、マルチパスやフェージングの影響によるピークタイミング値Ｎｐの誤差やゆれを除去して、正確にシンボル同期を行うための回路である。
【００８４】
図５に、タイミング同期回路１３の内部構成図を示す。
【００８５】
タイミング同期回路１３は、図５に示すように、シンボル境界算出回路４３と、シンボル境界補正回路４４と、スタートフラグ生成回路４５とを備えている。
【００８６】
タイミング同期回路１３には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが、Ｍ個のＯＦＤＭシンボル毎に入力される（Ｍは自然数。）。タイミング同期回路１３内の各回路は、ピークタイミング値Ｎｐの入力タイミング周期（Ｍシンボル周期）で動作が制御されている。
【００８７】
シンボル境界算出回路４３は、Ｍシンボル周期で入力されるピークタイミング値Ｎｐに対して、フィルタリング処理を行い、ＯＦＤＭシンボルの境界位置を示すシンボル境界位置Ｎｘを算出する。シンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７の周期である０〜Ｎｓの範囲で表された値である。ただし、このシンボル境界位置Ｎｘは、自走カウンタ３７及びピークタイミング値Ｎｐが整数精度の値であるのに対して、小数点以下の精度の値となっている。シンボル境界算出回路４３では、出力値（シンボル境界位置Ｎｘ）と入力値（ピークタイミング値Ｎｐ）との位相誤差を算出し、位相誤差成分に基づき出力値（シンボル境界位置Ｎｘ）を安定化させるフィルタリング処理が行われる。
【００８８】
シンボル境界算出回路４３から出力されるシンボル境界位置Ｎｘは、シンボル境界補正回路４４に入力される。
【００８９】
シンボル境界補正回路４４は、Ｍシンボル毎に入力されるシンボル境界位置Ｎｘの整数成分を検出して、ＦＦＴ演算のためのスタート時刻を算出する。算出されたスタート時刻は、スタートフラグ生成回路４５に供給される。また、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数以下の成分を検出することにより、シンボル境界時刻とＦＦＴ演算開始時刻との動作クロック周期以下の精度の時間ずれを求め、その時間ずれ量に基づきＦＦＴ演算後の各サブキャリアに含まれている信号成分の位相回転量を算出する。算出された位相回転量は、複素信号に変換されたのち、位相誤差補正回路１１に供給される。
【００９０】
スタートフラグ生成回路４５は、シンボル境界補正回路４４から供給されたスタート時刻に基づき、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を特定するスタートフラグを発生する。このスタートフラグは、１ＯＦＤＭシンボル毎に発生される。なお、スタートフラグは、入力されたシンボル境界位置Ｎｘから所定のマージン時間分遅延させたのち発生させてもよい。ただし、このマージン時間は、少なくともガードインターバルの時間長を超えないようにする。このようにシンボル境界時刻から所定のマージン時間を遅延させてスタートフラグを発生することで、例えば、前ゴーストのシンボル境界を検出してしまったことによるシンボル間干渉を除去することができる。
【００９１】
シンボル境界算出回路
つぎに、シンボル境界算出回路４３について説明をする。
【００９２】
シンボル境界算出回路４３は、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力され、このピークタイミング値Ｎｐに基づきいわゆるＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）によるループフィルタリングを行い、シンボル境界位置Ｎｘを推定する回路である。
【００９３】
（Ｎｐ、Ｎｘについての説明）
まず、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘについて説明をする。
【００９４】
ピークタイミング値Ｎｐは、ガード相関／ピーク検出回路１２により検出されたガード相関信号のピーク位置を示す値である。また、シンボル境界位置Ｎｘは、受信したＯＦＤＭ信号のＯＦＤＭシンボルの境界位置を示す値である。
【００９５】
ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント値の範囲内の値をとる。すなわち、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、０からＮｓまで範囲の値をとる。ピークタイミング値Ｎｐは自走カウンタ３７のカウント値がそのまま出力された値であることから０〜Ｎｓの範囲の整数精度の値である。シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値である。
【００９６】
ガード相関／ピーク検出回路１２内の自走カウンタ３７は、本ＯＦＤＭ受信装置１の動作クロックをカウントして自走動作しているので、そのカウント値はＯＦＤＭ受信装置１の基準時刻とみなすことができる。また、自走カウンタ３７の１周期のカウント数は、ＯＦＤＭ信号の１シンボル内のサンプル数Ｎｓ（有効シンボルのサンプル数Ｎｕとガードインターバルのサンプル数Ｎｇとを加算した数）に設定されている。従って、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘは、自走カウンタ３７に同期した時刻を表している。言い換えれば、ＯＦＤＭ信号のシンボル周期に対する位相を表している。
【００９７】
本ＯＦＤＭ受信装置１では、以上のようにＯＦＤＭ信号の１シンボルのサンプル数Ｎｓ内の範囲の値を用いて、ピークタイミング値Ｎｐ及びシンボル境界位置Ｎｘを生成しているので、繰り返し発生するシンボル境界位置の同期制御を簡易に行うことが可能となっている。
【００９８】
（シンボル境界算出回路の全体構成）
続いて、シンボル境界算出回路４３の内部構成について説明をする。図６に、シンボル境界算出回路４３の回路図を示す。
【００９９】
シンボル境界算出回路４３は、図６に示すように、位相比較回路５１と、リミッタ５２と、非対称ゲイン回路５３と、ローパスフィルタ５４と、クロック誤差補正回路５５と、位相発生回路５６と、第１のレジスタ５８と、第２のレジスタ５９と、第３のレジスタ６０とを備えている。
【０１００】
シンボル境界算出回路４３には、ピークタイミング値Ｎｐ及び有効フラグが入力される。有効フラグは、自走カウンタ３７の巡回タイミングに同期して、Ｍシンボル（Ｍは自然数。）に１回だけＨｉｇｈ（１）となる。シンボル境界算出回路４３は、有効フラグがＨｉｇｈとなったタイミング毎に、シンボル境界位置Ｎｘを算出する。
【０１０１】
（位相比較回路）
図７に、位相比較回路５１の回路構成図を示す。
【０１０２】
位相比較回路５１は、減算器５１ａと、モジュロ演算器５１ｂとから構成されている。位相比較回路５１には、ガード相関／ピーク検出回路１２からピークタイミング値Ｎｐが入力されるとともに、シンボル境界算出回路４３の出力値であるシンボル境界位置Ｎｘがフィードバックされて入力される。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２から出力されるピークタイミング値Ｎｐの入力タイミングに対して、１サンプル前（すなわち、１回前に有効フラグがＨｉｇｈとなったタイミング）に当該シンボル境界算出回路４３から出力された値である。位相比較回路５１に入力されるシンボル境界位置Ｎｘは、第１のレジスタ５８を介して入力されている。
【０１０３】
減算器５１ａは、ピークタイミング値Ｎｐからシンボル境界位置Ｎｘを減算する。モジュロ演算器５１ｂは、減算器５１ａの出力値に対して、Ｎｓ（１シンボルのサンプル数）の剰余演算する。つまり、モジュロ演算器５１ｂは、減算器５１ａの出力値をＮｓ（１シンボルのサンプル数）で除算し、その余りの値を出力する。
【０１０４】
このような位相比較回路５１では、自走カウンタ３７のカウント値をシンボル周期とみなした場合における、現在推定されているシンボル境界位相と、現在のシンボルのガード相関信号のピーク位相との位相差Δθが算出される。つまり、自走カウンタ３７のカウント値を基準時刻とみなした場合における、現在推定されているシンボル境界時刻と、現在のガード相関信号のピーク時刻との時間差が算出される。
【０１０５】
位相比較回路５１により算出された位相差Δθは、リミッタ５２に供給される。
【０１０６】
（リミッタ）
図８に、リミッタ５２の回路構成図を示す。
【０１０７】
リミッタ５２には、位相比較回路５１の出力値である位相差Δθが入力される。リミッタ５２は、上限値ＴＨ１と位相差Δθとを比較する第１の比較器５２ａと、下限値ＴＨ２と位相差Δθとを比較する第２の比較器５２ｂと、位相差Δθ、上限値ＴＨ１又は下限値ＴＨ２のいずれか一つを選択するセレクタ５２ｃとから構成されている。上限値ＴＨ１と下限値ＴＨ２との大小関係は、ＴＨ１＞ＴＨ２である。
【０１０８】
第１の比較器５２ａは、位相差Δθが上限値ＴＨ１より小さければＬｏｗ（０）を出力し、位相差Δθが上限値ＴＨ１以上であればＨｉｇｈ（１）を出力する。第２の比較器５２ｂは、位相差Δθが下限値ＴＨ２より大きければＬｏｗ（０）を出力し、位相差Δθが下限値ＴＨ２以下であればＨｉｇｈ（１）を出力する。
【０１０９】
セレクタ５２ｃは、第１の比較器５２ａの出力がＬｏｗ（０）且つ第２の比較器５２ｂの出力がＬｏｗ（０）であれば、位相比較回路５１から出力された位相差Δθをそのまま出力する。セレクタ５２ｃは、第１の比較器５２ａの出力がＨｉｇｈ（１）であれば上限値ＴＨ１を出力し、第２の比較器５２ｂの出力がＨｉｇｈ（１）であれば下限値ＴＨ２を出力する。すなわち、リミッタ５２は、入力された位相差Δθが上限値ＴＨ１から下限値ＴＨ２の範囲に入っていればそのまま位相差Δθを出力するが、入力された位相差Δθが上限値ＴＨ１以上であれば出力値を上限値ＴＨ１でクリップし、入力された位相差Δθが下限値以下であれば出力値を下限値ＴＨ２でクリップするといった、ＴＨ１＞ＴＨ２の範囲で位相差Δθのレベル制限を行う回路である。
【０１１０】
なお、ここでは、位相差Δθは０を中心としてプラス方向とマイナス方向に値が変動するので、ＴＨ１≧０，ＴＨ２≦０に設定する。
【０１１１】
シンボル境界算出回路４３では、このようなリミッタ５２を設けることによって、例えばフェージング環境において生じる大きなインパルスノイズを除去することができ、同期保持特性を向上させることができる。
【０１１２】
リミッタ５２によりレベル制限がされた位相差Δθは、非対称ゲイン回路５３に供給される。
【０１１３】
（非対称ゲイン回路）
図９に、非対称ゲイン回路５３の回路構成図を示す。
【０１１４】
非対称ゲイン回路５３には、リミッタ５２の出力値であるレベル制限がされた後の位相差Δθが入力される。非対称ゲイン回路５３は、位相差Δθの極性を判断する比較器５３ａと、位相差Δθに第１のゲインＧａを乗算する第１の乗算器５３ｂと、位相差Δθに第２のゲインＧｂを乗算する第２の乗算器５３ｃと、第１の乗算器５３ｂ又は第２の乗算器５３ｃのいずれかの出力を選択するセレクタ５３ｄとから構成されている。第１のゲインＧａと第２のゲインＧｂとの関係は、Ｇａ＞Ｇｂである。
【０１１５】
比較器５３ａは、位相差Δθと０とを比較し、位相差Δθが０より小さければＬｏｗ（０）を出力し、位相差Δθが０以上であればＨｉｇｈ（１）を出力する。セレクタ５３ｄは、比較器５３ａの出力がＬｏｗ（０）であれば、第１の乗算器５３ｂの出力値（位相差ΔθにＧａが乗算された値）を選択して出力し、比較器５３ａの出力がＨｉｇｈ（１）であれば、第２の乗算器５３ｃの出力値（位相差ΔθにＧｂが乗算された値）を選択して出力する。
【０１１６】
すなわち、非対称ゲイン回路５３は、ピークタイミング値Ｎｐがシンボル境界位置Ｎｘよりも早いか遅いかを判別し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも早ければ小さいゲイン（Ｇｂ）を乗算し、ピークタイミング値Ｎｐの方がシンボル境界位置Ｎｘよりも遅ければ大きいゲイン（Ｇａ）を乗算する。つまり、非対称ゲイン回路５３は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、位相差Δθに乗算するゲインを変えている。
【０１１７】
非対称ゲイン回路５３によりゲインが乗算された位相差Δθは、ローパスフィルタ５４に供給される。
【０１１８】
（ローパスフィルタ）
図１０に、ローパスフィルタ５４の回路構成図を示す。
【０１１９】
ローパスフィルタ５４には、非対称ゲイン回路５３によりゲインが乗算された位相差Δθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。ローパスフィルタ５４は、イネーブル機能付きのレジスタ５４ａと、減算器５４ｂと、乗算器５４ｃと、加算器５４ｄとから構成されている。
【０１２０】
イネーブル機能付きレジスタ５４ａは、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤに当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）が入力される。
【０１２１】
減算器５４ｂは、非対称ゲイン回路５３から出力された位相差Δθから、レジスタ５４ａの出力値を減算する。すなわち、減算器５４ｂは、入力された位相差Δθから、１サンプル前（１回前に有効フラグがＨｉｇｈとなったタイミング）の当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）を減算して、位相差Δθの残差を算出する。
【０１２２】
乗算器５４ｃは、減算器５４ｂから出力された位相差Δθの残差に対して所定の係数Ｋを乗算する。加算器５４ｄは、所定の係数Ｋが乗算された残差と、レジスタ５４ａの出力値とを加算する。この加算器５４ｄの出力値が、当該ローパスフィルタ５４の出力値（平均位相差ＡｖｅΔθ）となる。
【０１２３】
つまり、ローパスフィルタ５４は、ＩＩＲ型のローパスフィルタを用いて、入力された位相差Δθを平均化し、平均位相差ＡｖｅΔθを算出する回路である。
【０１２４】
ローパスフィルタ５４により算出された平均位相差ＡｖｅΔθは、クロック誤差補正回路５５に供給される。
【０１２５】
（クロック誤差補正回路）
図１１に、クロック誤差補正回路５５の回路構成図を示す。
【０１２６】
クロック誤差補正回路５５には、ローパスフィルタ５４の出力値である平均位相差ＡｖｅΔθ及びガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０１２７】
クロック誤差補正回路５５は、乗算器５５ａと、レジスタ５５ｂと、第１の加算器５５ｃと、第２の加算器５５ｄとから構成されている。
【０１２８】
乗算器５５ａは、ローパスフィルタ５４から出力された平均位相差ＡｖｅΔθに対して所定の係数Ｋ１を乗算する。乗算器５５ａの出力値は、現在処理中の特定のシンボルに対するクロック周波数誤差と、現在推定されているクロック周波数誤差との残差成分となる。例えば、係数Ｋ１を、ｎシンボル分のサンプリング数の逆数（ｎは有効フラグが発生するシンボルの間隔）、つまり、１／（ｎ×Ｎｓ）とすることによって、クロック周波数誤差の残差成分が算出できる。
【０１２９】
レジスタ５５ｂには、現在推定されているクロック周波数誤差が格納される。第１の加算器５５ｃは、レジスタ５５ｂに格納されている現在推定されているクロック周波数誤差と、乗算器５５ａから出力された残差成分とを加算して、新たなクロック周波数誤差を算出する。
【０１３０】
第２の加算器５５ｄは、第１の加算器５５ｃから出力されたクロック周波数誤差を、ローパルフィルタ５４から出力された平均位相差ＡｖｅΔθに加算する。クロック周波数誤差が加算された平均位相差ＡｖｅΔθは、位相発生回路５６に供給される。
【０１３１】
このように、クロック誤差補正回路５５は、平均位相差ＡｖｅΔθに対してクロック周波数誤差を加算することにより、平均位相差ＡｖｅΔθに対してクロック周波数誤差の補正を行う。このため、シンボル境界算出回路４３では、より正確なシンボル同期処理を行うことができる。
【０１３２】
なお、レジスタ５５ｂは、イネーブル機能付きのレジスタとなっている。レジスタ５５ｂは、イネーブルポートＥＮに入力フラグが入力され、入力ポートＤに第１の加算器５５ａの出力値が入力される。従って、レジスタ５５ｂには、現在推定されているクロック周波数誤差として、第１の加算器５５ｃから出力されるクロック周波数誤差の推定値が格納される。クロック周波数誤差は、その残差成分を累積加算することによって算出することが可能である。つまり、乗算器５５ａの出力を累積加算してゆき、その値が安定化したときにクロック周波数誤差の推定値となる。
【０１３３】
このようなクロック誤差補正回路５５が設けられていることによって、シンボル境界位置を算出する際に、クロック周波数誤差を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０１３４】
（位相発生回路）
図１２に、位相発生回路５６の回路構成図を示す。
【０１３５】
位相発生回路５６には、クロック誤差補正回路５５の出力値であるクロック周波数誤差成分が補正された後の平均位相差ＡｖｅΔθ、並びに、ガード相関／ピーク検出回路１２から出力された有効フラグが入力される。
【０１３６】
位相発生回路５６は、加算器５６ａと、レジスタ５６ｂとから構成されている。
【０１３７】
レジスタ５６ｂには、現在の推定位相が格納されている。
【０１３８】
加算器５６ａには、クロック誤差補正回路５５から出力された平均位相差ＡｖｅΔθと、レジスタ５６ｂに格納されている現在の推定位相が入力される。加算器５６ａは、平均位相差ＡｖｅΔθと現在の推定位相とを加算し、シンボル境界位置Ｎｘを出力する。
【０１３９】
このような位相発生回路５６は、平均位相差ＡｖｅΔθに、現在推定されている位相を加算することによって、シンボル境界位置Ｎｘを算出する。つまり、位相発生回路５６は、位相比較回路５１からクロック誤差補正回路５５までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンボル境界位置を示す出力位相（シンボル境界位置Ｎｘ）を発生する。なお、この出力位相（シンボル境界位置Ｎｘ）は、自走カウンタ３７から発生されるカウント値（０〜Ｎｓ）の周期の位相を表しているため、算出された後の出力位相がＮｓを越えた場合又は０を下回った場合には、自走カウンタ３７のカウント周期（Ｎｓ）でモジュロ演算を行った後の値が出力される。
【０１４０】
ここで、レジスタ５６ｂは、イネーブル機能付きのレジスタとなっている。レジスタ５６ｂは、イネーブルポートＥＮに入力フラグが入力され、入力ポートＤに加算器５５ａの出力が入力される。従って、レジスタ５６ｂには、現在の推定位相として、加算器５６ａから出力される推定値が格納される。現在の推定位相は、その位相残差を累積加算することによって算出することが可能である。つまり、加算器５６ａの出力を累積加算してゆき、その値が安定化したときに現在の推定位相となる。
【０１４１】
このような位相発生回路５６が設けられていることによって、シンボル境界位置を算出する際に、現在の推定位相を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。
【０１４２】
位相発生回路５６から出力されたシンボル境界位置Ｎｘは、第１のレジスタ５８及び第２のレジスタ５９に供給される。
【０１４３】
（出力回路及びフィードバック回路）
シンボル境界算出回路４３の第１のレジスタ５８及び第２のレジスタ５９は、イネーブル機能付きのレジスタである。
【０１４４】
第１のレジスタ５８には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第１のレジスタ５８は、その出力ポートＱが位相比較回路５１に接続されている。従って、第１のレジスタ５８は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、位相比較回路５１に供給している。
【０１４５】
第２のレジスタ５９には、イネーブルポートＥＮに有効フラグが入力され、入力ポートＤには位相発生回路５６の出力値（シンボル境界位置Ｎｘ）が入力される。第２のレジスタ５９は、その出力ポートＱがシンボル境界補正回路４４に接続されている。従って、第２のレジスタ５９は、シンボル境界位置Ｎｘを１サンプル分（１有効シンボル分）遅延させ、シンボル境界回路４４に供給している。
【０１４６】
第３のレジスタ６０は、入力ポートＤに入力された信号を、１クロック分遅延させて出漁ポートＱに反映させる通常のレジスタである。第３のレジスタ６０の入力ポートＤには、ガード相関／ピーク検出回路１２から出力された有効フラグが入力され、出力ポートＱには、シンボル境界補正回路４４が接続されている。従って、第３のレジスタ６０は、シンボル境界位置Ｎｘとのタイミングの同期をとって、有効フラグをシンボル境界補正回路４４に供給している。
【０１４７】
シンボル境界補正回路
つぎに、シンボル境界補正回路４４について説明をする。
【０１４８】
図１３にシンボル境界補正回路４４のブロック構成図を示す。
【０１４９】
シンボル境界補正回路４４には、シンボル境界算出回路４３からシンボル境界位置Ｎｘが入力される。このシンボル境界位置Ｎｘは、ガード相関／ピーク検出回路１２内の自走カウンタ３７のカウント周期（０〜Ｎｓ）内の値となっている。つまり、シンボル境界位置Ｎｘは、ＯＦＤＭ信号のシンボル境界位置を自走カウンタ３７の周期に対する位相で表した値である。言い換えれば、自走カウンタ３７が基準時刻を発生するとみなした場合におけるその基準時刻で表した値である。
【０１５０】
さらに、シンボル境界位置Ｎｘは、上述したシンボル境界算出回路４３によってフィルタリングが行われることにより、その精度が自走カウンタ３７の動作クロックの周期以下まで表されている。すなわち、シンボル境界位置Ｎｘは、０〜Ｎｓの範囲の小数点以下の精度も含めた値となっている。
【０１５１】
シンボル境界補正回路４４は、このようなシンボル境界位置Ｎｘを整数精度（つまり、動作クロックの周期精度）で表しなおして、動作クロック精度でのシンボル境界位置を算出する。それとともに、シンボル境界補正回路４４は、シンボル境界位置Ｎｘの小数精度の値に基づき、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差を示す位相誤差量βｍを算出し、さらに、その位相誤差量βｍに基づき位相補正回路１１に供給する位相補正信号を生成する。
【０１５２】
シンボル境界補正回路４４の内部構成について説明をする。
【０１５３】
図１３に示すように、シンボル境界補正回路４４は、整数丸め回路４４ａと、減算器４４ｂと、位相補正量算出回路４４ｃと、複素変換回路４４ｄとを備えている。
【０１５４】
整数丸め回路４４ａには、シンボル境界算出回路４３から算出されたシンボル境界位置Ｎｘが入力される。整数丸め回路４４ａは、入力されたシンボル境界位置Ｎｘを動作クロック精度の値に丸める演算を行う。つまり、０〜Ｎｓの範囲の整数の値に丸める。例えば、整数丸め回路４４ａは、シンボル境界位置Ｎｘの小数点以下の値を切捨てる演算、シンボル境界位置Ｎｘの小数点以下の値を切り上げる演算、又は、シンボル境界位置Ｎｘの小数点以下の値の四捨五入する演算、といったような整数丸め演算を行う。整数丸めがされたシンボル境界位置Ｎｘは、減算器４４ｂに供給される。さらに、整数丸めがされたシンボル境界位置Ｎｘは、シンボルスタート情報として、スタートフラグ生成回路４５にも供給される。
【０１５５】
減算器４４ｂは、シンボル境界算出回路４３から出力されたシンボル境界位置Ｎｘ（小数点以下の精度まで表されたシンボル境界位置Ｎｘ）から、整数丸め回路４４ａから出力されたシンボル境界位置Ｎｘ（整数精度のシンボル境界位置Ｎｘ）を減算する。減算器４４ｂの出力値は、ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの動作クロック周期以下の精度の誤差、すなわち、位相誤差量βｍである。減算器４４ｂから出力された位相誤差量βｍは、位相補正量算出回路４４ｃに供給される。
【０１５６】
位相補正量算出回路４４ｃには、位相誤差量βｍとともに、各サブキャリアのサブキャリア番号ｎが入力される。サブキャリア番号は、例えば、フレーム同期回路１８等から入力される。位相補正量算出回路４４ｃは、位相誤差量βｍから、各サブキャリアに対する補正量θｃｌｋ（ｎ）を、以下の式に基づき算出する。
【０１５７】
θｃｌｋ（ｎ）＝２πｎβｍ／Ｎｕ
ここで、ｎはサブキャリア番号を示し、Ｎｕは、有効シンボルのサンプル数（つまり、サブキャリア数）を示している。
【０１５８】
図１４は、一例として、ＯＦＤＭ信号の各周波数のサブキャリアの配置と、サブキャリア番号を示している。この図１４に示すように、この例においては、ＯＦＤＭ信号の中心周波数に位置するサブキャリアのサブキャリア番号を０としている。各サブキャリアは、周波数Δｆ（Δｆ＝１／Ｔ：Ｔは有効シンボル長）間隔で配置され、それぞれにサブキャリア番号が付けられている。例えば、中心周波数より低い周波数に配置されているサブキャリアには、−１〜−５１２のサブキャリア番号が付与され、中心周波数より高い周波数に配置されているサブキャリアには、１〜５１１のサブキャリア番号が付与されている。上記のサブキャリア番号ｎは、この図１４に示すようなサブキャリアの周波数に対応した値となっている。
【０１５９】
また、各サブキャリア毎に補正量が異なるのは、位相誤差量βｍがＦＦＴの切り出しタイミングとシンボルの境界タイミングとの遅延時間で表されているため、その遅延時間で生じる位相回転量が各周波数毎に異なるからである。
【０１６０】
以上のように位相補正量算出回路４４ｃは、位相補正量θｃｌｋ（ｎ）を求め、求めた位相補正量θｃｌｋ（ｎ）を複素変換回路４４ｄに供給する。
【０１６１】
複素変換回路４４ｄは、供給された位相補正量θｃｌｋ（ｎ）に対して、サイン及びコサインをとり、複素信号に変換する。複素変換回路４４ｄは、複素変換をした位相補正量（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を、位相補正信号として、位相補正回路１１に供給する。
【０１６２】
このような位相補正信号が供給された位相補正回路１１では、ＦＦＴ演算回路１０から出力されるＯＦＤＭ周波数領域信号の各サブキャリアに対応したデータに対して、複素変換回路４４ｄから出力される位相補正信号（ｃｏｓ（θｃｌｋ（ｎ）），ｓｉｎ（θｃｌｋ（ｎ）））を複素乗算して位相誤差を補正する。具体的には、位相補正回路１１では、以下に示すような行列演算を行う。
【０１６３】
【数１】
上式において、Ｉｉｎ（ｎ），Ｑｉｎ（ｎ）は、ＦＦＴ演算回路１０から出力されたサブキャリア番号ｎの演算結果であり、Ｉｉｎ（ｎ）が実数成分，Ｑｉｎ（ｎ）が虚数成分を示している。また、Ｉｏｕｔ（ｎ），Ｑｏｕｔ（ｎ）は、位相補正回路１１から出力されるサブキャリア番号ｎの位相補正結果であり、Ｉｏｕｔ（ｎ）が実数成分，Ｑｏｕｔ（ｎ）が虚数成分を示している。
【０１６５】
以上のように、シンボル境界補正回路４４では、非常に簡易な回路構成で且つ正確に誤差を補正することができる。さらに、シンボル境界補正回路４４は、ＦＦＴ演算前のガード相関ピーク信号を用いて誤差量を算出しているので、例えばパイロット信号等を用いてフィードバックして補正を行うよりも、非常に早く同期の引き込みを行うことが可能となる。
【０１６６】
スタートフラグ生成回路
スタートフラグ生成回路４５は、Ｍシンボル毎に入力されるシンボルスタート情報（整数丸めがされた後のシンボル境界位置Ｎｘ）がシンボル境界補正回路４４から入力され、ＦＦＴ演算のための信号切り出しタイミング（すなわち、ＦＦＴ演算開始タイミング）を示すスタートフラグを発生する。スタートフラグは、１ＯＦＤＭシンボル毎に発生される。
【０１６７】
スタートフラグ生成回路４５は、図１３に示すように、カウンタ４５ａと、レジスタ４５ｂと、比較器４５ｃとから構成されている。
【０１６８】
カウンタ４５ａは、ガード相関／ピーク検出回路１２内の自走カウンタ３７と同期して動作する同一周期のカウンタである。つまり、カウンタ４５ａは、０からＮｓまでの値をカウントするカウンタである。さらに、このカウンタ４５ａは、上述したシンボル境界算出回路４３での遅延時間分、上記自走カウンタ３７のカウント値から位相が遅らされている。
【０１６９】
レジスタ４５ｂには、シンボル境界補正回路４４からシンボルスタート情報（整数丸めがされたシンボル境界位置Ｎｘ）を、有効フラグがアサート（１とされたタイミング）毎に格納する。
【０１７０】
比較器４５ｃは、カウンタ４５ａが発生するカウント値と、レジスタ４５ｂに格納されているシンボルスタート情報とを比較し、一致したタイミングでＨｉｇｈ（１）となるスタートフラグを発生する。
【０１７１】
比較器４５ｃから発生されたスタートフラグは、ＦＦＴ演算回路１０に供給される。ＦＦＴ演算回路１０は、スタートフラグがＨｉｇｈ（１）となったタイミングで、入力されてくるシリアルデータ系列をパラレル化することにより、ＦＦＴ演算を行うＮｕ個のデータを切り出す。
【０１７２】
以上のようにスタートフラグ生成回路４５では、シンボル境界算出回路４３により算出されたシンボル境界位置Ｎｘに示されたタイミングから、ＦＦＴ演算回路１０に入力されてくるシリアルデータ系列に同期させたスタートフラグに変換し、ＦＦＴ演算回路１０に供給している。
【０１７３】
なお、この例では、スタートフラグ生成回路４５の内部にカウンタ４５ａを設けているが、自走カウンタ３７のカウント値を遅延調整した値を、比較器４５ｃに供給するようにしてもよい。
【０１７４】
また、自走カウンタ３７のカウント値に対するカウンタ４５ａの遅延量を、シンボル境界算出回路４３の処理遅延量にマージンを加えた値とすることによって、前ゴーストによるシンボル間干渉を除去するように、ＦＦＴ演算のための切り出し範囲を調整してもよい。
【０１７５】
【発明の効果】
本発明にかかるＯＦＤＭ復調装置では、ＯＦＤＭ信号のガードインターバルの相関値のピーク値に基づきシンボル境界時刻を推定する。そして、推定されたシンボル境界時刻の基準クロックの周期精度の成分によってフーリエ変換の切り出し領域を制御し、推定されたシンボル境界時刻の基準クロックの周期未満の精度の成分によってフーリエ変換により抽出された各サブキャリアに変調されていた複素信号に対して位相の補正を行う。
【０１７６】
このことにより本発明に係るＯＦＤＭ復調装置では、ＰＬＬ等のクロック再生回路や、パイロット信号を利用した位相回転量の検出処理回路等を用いない非常に簡易な構成により、引き込み速度が速く且つ高精度に、フーリエ変換を行う際の切り出し位置と受信した伝送シンボルの境界位置との動作クロック周期以下の精度の誤差を補正することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＯＦＤＭ受信装置のブロック構成図である。
【図２】ＦＦＴ演算回路の構成を示す図である。
【図３】ガード相関／ピーク検出回路のブロック構成図である。
【図４】ガード相関／ピーク検出回路内の各信号のタイミングチャートである。
【図５】タイミング同期回路のブロック構成図である。
【図６】シンボル境界算出回路のブロック構成図である。
【図７】上記シンボル境界算出回路内の位相比較回路の回路構成図である。
【図８】上記シンボル境界算出回路内のリミッタの回路構成図である。
【図９】上記シンボル境界算出回路内の非対称ゲイン回路の回路構成図である。
【図１０】上記シンボル境界算出回路内のローパスフィルタの回路構成図である。
【図１１】上記シンボル境界算出回路内のクロック誤差補正回路の回路構成図である。
【図１２】上記シンボル境界算出回路内の位相発生回路の回路構成図である。
【図１３】シンボル境界補正回路及びスタートフラグ生成回路の回路構成図である。
【図１４】サブキャリア番号を示した図である。
【図１５】ＯＦＤＭ方式の伝送シンボルについて説明するための図である。
【図１６】従来のＯＦＤＭ受信装置のブロック構成図である。
【図１７】ＦＦＴ演算を開始位置を示すスタートフラグと、ＯＦＤＭシンボル境界位置の位置ずれについて説明するための図である。
【符号の説明】
１ ＯＦＤＭ受信装置、２ アンテナ、３ チューナ、４ バンドパスフィルタ、５ Ａ／Ｄ変換回路、６ クロック発生回路、７ ＤＣキャンセル回路、８デジタル直交復調回路、９ キャリア周波数誤差補正回路、１０ ＦＦＴ演算回路、１１ 位相補正回路、１２ ガード相関／ピーク検出回路、１３ タイミング同期回路、１４ 狭帯域キャリア誤差算出回路、１５ 広帯域キャリア誤差算出回路、１６ 加算回路、１７ 数値制御発振回路、１８ フレーム同期回路、１９ 等化回路、２０ デマッピング回路、２１ 伝送路復号回路、２２ 伝送制御情報復号回路
Claims (3)
- 情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンボルと、この有効シンボルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンボルを伝送単位とする直交周波数分割多重（ＯＦＤＭ）信号を復調するＯＦＤＭ復調装置において、
基準クロックに基づき基準時刻を発生する基準時刻発生手段と、
上記基準クロックによりサンプリングされたＯＦＤＭ信号の各伝送シンボルから上記有効シンボル分のサブキャリアの本数分の信号領域を切り出し、切り出した信号領域に対してフーリエ変換を行うことによって、当該伝送シンボルの各サブキャリアに変調されている複素信号を抽出するフーリエ変換手段と、
上記ＯＦＤＭ信号の上記ガードインターバル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、
上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンボルの境界時刻であるシンボル境界時刻を推定するシンボル境界時刻推定手段と、
上記基準クロックの周期精度で表された上記シンボル境界時刻に基づき上記フーリエ変換手段による信号領域の切り出しタイミング位置を制御するタイミング制御手段と、
上記基準クロックの周期以下の精度で表されたシンボル境界時刻に基づき位相補正量を算出し、算出した位相補正量に基づき上記フーリエ変換手段により抽出された各サブキャリアに変調されていた上記複素信号に対して位相の補正を行う位相補正手段と
を備えるＯＦＤＭ復調装置。 - 上記タイミング制御手段は、上記シンボル境界時刻を上記基準クロック精度に丸め、丸めたシンボル境界時刻に基づき上記フーリエ変換手段による信号領域の切り出しタイミング位置を制御し、
上記位相補正手段は、上記シンボル境界時刻推定手段により推定されたシンボル境界時刻と上記タイミング制御手段により丸められたシンボル境界時刻との差分時間を算出し、算出した差分時間に基づき上記位相補正量を算出すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。 - 上記位相補正信号生成手段は、上記基準クロックの周期以下の精度で表されたシンボル境界時刻及び位相補正を行う複素信号が変調されていたサブキャリアの周波数に応じて、各サブキャリアに対する上記位相補正量を算出すること
を特徴とする請求項１記載のＯＦＤＭ復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382214A JP2004214963A (ja) | 2002-12-27 | 2002-12-27 | Ｏｆｄｍ復調装置 |
| PCT/JP2003/016262 WO2004062151A1 (ja) | 2002-12-27 | 2003-12-18 | Ｏｆｄｍ復調装置 |
| EP03780895A EP1480363A1 (en) | 2002-12-27 | 2003-12-18 | Ofdm demodulation device |
| US10/505,793 US7289765B2 (en) | 2002-12-27 | 2003-12-18 | OFDM demodulator |
| CNA2003801003435A CN1692589A (zh) | 2002-12-27 | 2003-12-18 | Ofdm解调器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382214A JP2004214963A (ja) | 2002-12-27 | 2002-12-27 | Ｏｆｄｍ復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004214963A true JP2004214963A (ja) | 2004-07-29 |
Family
ID=32708583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002382214A Withdrawn JP2004214963A (ja) | 2002-12-27 | 2002-12-27 | Ｏｆｄｍ復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7289765B2 (ja) |
| EP (1) | EP1480363A1 (ja) |
| JP (1) | JP2004214963A (ja) |
| CN (1) | CN1692589A (ja) |
| WO (1) | WO2004062151A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300746A (ja) * | 2005-04-21 | 2006-11-02 | Daihen Corp | 信号処理装置 |
| CN100373895C (zh) * | 2006-04-29 | 2008-03-05 | 北京理工大学 | 基于分数阶傅立叶变换的正交频分复用(ofdm)系统 |
| JP2012191297A (ja) * | 2011-03-09 | 2012-10-04 | Fujitsu Semiconductor Ltd | 受信装置，送信装置およびその離散サンプルタイミングに係る補正方法 |
| JPWO2018220825A1 (ja) * | 2017-06-02 | 2019-11-07 | 三菱電機株式会社 | レーダ装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4428143B2 (ja) * | 2004-05-28 | 2010-03-10 | ソニー株式会社 | 通信装置、通信方法及びプログラム |
| JP4595509B2 (ja) * | 2004-11-26 | 2010-12-08 | ソニー株式会社 | 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| US20060120468A1 (en) * | 2004-12-03 | 2006-06-08 | Che-Li Lin | Method and system for guard interval size detection |
| US20060140109A1 (en) * | 2004-12-28 | 2006-06-29 | Mediatek Incorporation | Method and system for joint mode and guard interval detection |
| US20060140110A1 (en) * | 2004-12-28 | 2006-06-29 | Mediatek Inc. | Method and system for joint mode and guard interval detection |
| US8401503B2 (en) * | 2005-03-01 | 2013-03-19 | Qualcomm Incorporated | Dual-loop automatic frequency control for wireless communication |
| CN101138180B (zh) * | 2005-03-10 | 2011-06-15 | 松下电器产业株式会社 | 无线发送装置和无线接收装置 |
| US8009775B2 (en) * | 2005-03-11 | 2011-08-30 | Qualcomm Incorporated | Automatic frequency control for a wireless communication system with multiple subcarriers |
| EP1802010A2 (en) * | 2005-12-08 | 2007-06-27 | Electronics and Telecommunications Research Institute | TII decoder and method for detecting TII |
| US8139661B2 (en) * | 2005-12-08 | 2012-03-20 | Electronics And Telecommunications Research Institute | Signal transmitting and receiving apparatuses |
| US7693095B2 (en) * | 2006-07-13 | 2010-04-06 | Infineon Technologies Ag | Apparatus and method for compensating for frequency / phase pulling bursts in received OFDM signals |
| US8509323B2 (en) | 2006-08-22 | 2013-08-13 | Motorola Mobility Llc | Resource allocation including a DC sub-carrier in a wireless communication system |
| US20080232482A1 (en) * | 2007-03-19 | 2008-09-25 | Legend Silicon Corp. | Method and apparatus for constructing receiver diversity for ofdm signals |
| JP4359638B2 (ja) * | 2007-08-24 | 2009-11-04 | Ｏｋｉセミコンダクタ株式会社 | 相関演算器及び相関演算装置 |
| US8238480B2 (en) * | 2007-10-05 | 2012-08-07 | Motorola Mobility Llc | Adaptive self-quieter suppression for OFDM wireless communication systems |
| JP2009094839A (ja) * | 2007-10-10 | 2009-04-30 | Fujitsu Microelectronics Ltd | Ｏｆｄｍ受信装置 |
| US8787146B2 (en) * | 2008-03-31 | 2014-07-22 | Hitachi, Ltd. | Timing adjustment method, receiving station, and transmitting station in wireless communication system, and wireless communication system |
| US8174958B2 (en) * | 2008-08-01 | 2012-05-08 | Broadcom Corporation | Method and system for a reference signal (RS) timing loop for OFDM symbol synchronization and tracking |
| KR101038855B1 (ko) * | 2008-12-04 | 2011-06-02 | 성균관대학교산학협력단 | Ｏｆｄｍ 시스템에서의 주파수 동기 장치 및 방법 |
| US8428188B2 (en) * | 2009-06-17 | 2013-04-23 | Techwell, Inc. | Carrier phase offset correction for a QAM system |
| JP5516967B2 (ja) * | 2010-05-31 | 2014-06-11 | ソニー株式会社 | 位相同期装置、位相同期方法、およびプログラム |
| JP5867772B2 (ja) * | 2010-09-10 | 2016-02-24 | ソニー株式会社 | 受信装置、およびプログラム |
| DE102010042475B4 (de) * | 2010-10-14 | 2014-04-30 | Intel Mobile Communications GmbH | Vorrichtungen und Verfahren zum Reduzieren eines Fehlersignalanteils eines Sendesignals in einem Empfangssignal |
| US8761326B2 (en) * | 2011-08-29 | 2014-06-24 | Mediatek Inc. | Compensating devices and methods for detecting and compensating for sampling clock offset |
| US9197400B1 (en) * | 2012-05-21 | 2015-11-24 | Marvell International Ltd. | Method and apparatus for joint estimation of carrier frequency offset and sampling frequency offset |
| US9350587B1 (en) | 2012-11-30 | 2016-05-24 | Marvell International Ltd. | System and method for timing error estimation |
| TWI470980B (zh) * | 2012-12-26 | 2015-01-21 | Mstar Semiconductor Inc | 解碼方法及多媒體播放系統 |
| US9571324B2 (en) * | 2013-07-23 | 2017-02-14 | Intel IP Corporation | Method for improving spectral efficiency in Wi-Fi OFDM systems |
| US9936502B2 (en) | 2013-12-18 | 2018-04-03 | Huawei Technologies Co., Ltd. | System and method for OFDMA resource management in WLAN |
| US9755795B2 (en) | 2013-12-18 | 2017-09-05 | Huawei Technologies Co., Ltd. | System and method for WLAN OFDMA design of subcarrier groups and frame format |
| KR102529191B1 (ko) * | 2016-01-27 | 2023-05-08 | 삼성전자주식회사 | 무선 통신 시스템에서 위상 에러를 추정 및 보상하는 방법 및 장치 |
| WO2017131457A1 (en) * | 2016-01-27 | 2017-08-03 | Samsung Electronics Co., Ltd. | Method and apparatus for estimating and correcting phase error in wireless communication system |
| RU2644609C1 (ru) * | 2017-02-20 | 2018-02-13 | Общество с ограниченной ответственностью "КАСКАД" | Цифровой ofdm демодулятор с децимацией частоты дискретизации |
| US10708012B1 (en) * | 2019-02-09 | 2020-07-07 | RF DSP Inc. | Wideband subcarrier wireless transceiver circuits and systems |
| US11799707B2 (en) * | 2022-09-06 | 2023-10-24 | Ultralogic 6G, Llc | Guard-space phase-tracking reference signal for 5G and 6G networking |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190610A (ja) * | 1996-12-24 | 1998-07-21 | Fujitsu Ten Ltd | マルチキャリア方式の受信機 |
| JP2871655B1 (ja) * | 1997-11-25 | 1999-03-17 | 株式会社次世代デジタルテレビジョン放送システム研究所 | シンボル同期回路 |
| JPH11355241A (ja) * | 1998-06-08 | 1999-12-24 | Matsushita Electric Ind Co Ltd | シンボル同期回路 |
| JP2001156745A (ja) * | 1999-09-14 | 2001-06-08 | Sony Corp | 復調装置及び復調方法 |
| JP2002141885A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | Ｏｆｄｍ受信機 |
| JP4050476B2 (ja) * | 2001-03-28 | 2008-02-20 | 株式会社東芝 | 直交周波数分割多重伝送信号受信装置 |
| JP3798656B2 (ja) * | 2001-06-22 | 2006-07-19 | 株式会社ケンウッド | 直交周波数分割多重信号受信装置、受信装置、直交周波数分割多重信号受信方法及び受信方法 |
-
2002
- 2002-12-27 JP JP2002382214A patent/JP2004214963A/ja not_active Withdrawn
-
2003
- 2003-12-18 EP EP03780895A patent/EP1480363A1/en not_active Withdrawn
- 2003-12-18 WO PCT/JP2003/016262 patent/WO2004062151A1/ja not_active Application Discontinuation
- 2003-12-18 US US10/505,793 patent/US7289765B2/en not_active Expired - Fee Related
- 2003-12-18 CN CNA2003801003435A patent/CN1692589A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300746A (ja) * | 2005-04-21 | 2006-11-02 | Daihen Corp | 信号処理装置 |
| CN100373895C (zh) * | 2006-04-29 | 2008-03-05 | 北京理工大学 | 基于分数阶傅立叶变换的正交频分复用(ofdm)系统 |
| JP2012191297A (ja) * | 2011-03-09 | 2012-10-04 | Fujitsu Semiconductor Ltd | 受信装置，送信装置およびその離散サンプルタイミングに係る補正方法 |
| JPWO2018220825A1 (ja) * | 2017-06-02 | 2019-11-07 | 三菱電機株式会社 | レーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1692589A (zh) | 2005-11-02 |
| US7289765B2 (en) | 2007-10-30 |
| EP1480363A1 (en) | 2004-11-24 |
| US20050163094A1 (en) | 2005-07-28 |
| WO2004062151A1 (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004214963A (ja) | Ｏｆｄｍ復調装置 | |
| JP2004214961A (ja) | Ｏｆｄｍ復調装置 | |
| JP3429748B2 (ja) | 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置 | |
| JP2004214962A (ja) | Ｏｆｄｍ復調装置 | |
| JP4356203B2 (ja) | 復調装置及び復調方法 | |
| US8681900B2 (en) | Methods and apparatus for synchronization in multiple-channel communication systems | |
| US9742530B2 (en) | Receiver and method of receiving | |
| US20040218519A1 (en) | Apparatus and method for estimation of channel state information in OFDM receivers | |
| WO2003028205A1 (en) | Method and system to implement non-linear filtering and crossover detection for pilot carrier signal phase tracking | |
| JP4419271B2 (ja) | 復調装置及び復調方法 | |
| JP2004214960A (ja) | Ｏｆｄｍ復調装置 | |
| JP2007208748A (ja) | Ｏｆｄｍ復調装置、ｏｆｄｍ復調方法、プログラム及びコンピュータ読み取り可能な記録媒体 | |
| US20060165187A1 (en) | Multiplex signal error correction method and device | |
| JP2004304455A (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP4285038B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP4211461B2 (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP4114524B2 (ja) | Ｏｆｄｍ復調装置及び方法 | |
| JP2001292122A (ja) | 復調装置及び復調方法 | |
| JP4362955B2 (ja) | 復調装置及び復調方法 | |
| JP4345194B2 (ja) | 復調装置 | |
| JP2004304454A (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP2004096187A (ja) | ディジタル放送受信装置 | |
| JP4527046B2 (ja) | Ｏｆｄｍ復調装置、ｏｆｄｍ復調プログラム、および記録媒体 | |
| JP2004214959A (ja) | 復調装置及び復調方法 | |
| JP2004297214A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |