JP3987155B2 - 電子装置の分離方法 - Google Patents
電子装置の分離方法 Download PDFInfo
- Publication number
- JP3987155B2 JP3987155B2 JP08697497A JP8697497A JP3987155B2 JP 3987155 B2 JP3987155 B2 JP 3987155B2 JP 08697497 A JP08697497 A JP 08697497A JP 8697497 A JP8697497 A JP 8697497A JP 3987155 B2 JP3987155 B2 JP 3987155B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- auxiliary layer
- separating
- layer
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000926 separation method Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 14
- 238000005259 measurement Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 208000031872 Body Remains Diseases 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Packaging Frangible Articles (AREA)
Description
【発明の属する技術分野】
本発明は、本体において互いに接続された電子装置を分離するために、電子装置から遠方の本体の側を薄くし、電子装置を分離し、本体を薄くした後に電子装置の電気的パラメータを試験するステップを含んでいる電子装置の分離方法に関する。
【0002】
【従来の技術】
そのような処理は、例えば半導体技術において使用される。そこでは、半導体ウエハよりも実質的に厚さの薄い電子装置が半導体ウエハに形成される。それ故に、半導体ウエハは最初に電子装置の所望された最終的な厚さまで薄くされなければならない。これは、材料を機械的に除去するか、あるいはエッチングすることによって行われる。その後、電子装置は、一般的にのこ引きによって分離される。予め定められた電気的特性を有する良好な電子装置だけが選択されてさらに処理されるので、電子装置の電気的パラメータは、装置が選択され、次の処理装置に供給される前に試験されなければならない。これは通常、電子装置がキャリヤに取付けられるボンダである。従って、電気的パラメータは、薄くされたウエハにおいて互いに接続された電子装置上あるいは分離された装置上で試験されなければならない。
【0003】
両方の方法は、実際にはかなりの困難を有している。分離した電子装置は取扱いが困難である。さらに、それらの背面は、それらがテープに取付けられているので、測定のためにアクセスすることができない。電子装置が機械的に分離される前に測定された場合、測定結果が比較的不正確であるという問題が生じ、それは、例えばのこ引き等で行われた分離によって電子装置の機械的および電気的特性の両方が順次影響を受けるからである。測定のために、薄くされたウエハは、例えば移動および固定等のように機械的に取扱われなければならない。薄くされたウエハの厚さは薄く、取扱いが困難であるので、これによって問題が生じる。できる限り厚さの小さい電子装置が要求される傾向にあり、それは特に電力装置に対して要求されているので、薄くされたウエハにおいて電子装置を取扱うことは益々困難になってきている。従って、半導体ウエハにおける電子装置の測定は、多くの場合において問題をはらんでいる。
【0004】
【発明が解決しようとする課題】
本発明の目的は、本体を薄くした後でも電子装置がより確実に試験されることを可能にする上述のようなプロセスを提供することである。
【0005】
【課題を解決するための手段】
この目的は、各電子装置のコンタクトを露出させるためのコンタクト開口部が電子装置の上方でそれぞれ形成されている非導電性の補助層で、電子装置を含んでいる本体の側を覆う工程を含む上述のようなプロセスによって達成される。本発明による補助層を通して、大きい剛性を有する薄くされた本体が達成される。補助層におけるコンタクト開口部によって電子装置のコンタクトにアクセスすることができ、それによって装置の電気的パラメータを試験することができる。幾つかのコンタクト開口部が各装置の上方の補助層に設けられる。これは、電子装置の面積が大きく、コンタクト間の間隔が大きい場合に有効である。本体の剛性は大きいので、薄くされた状態の本体においても電子装置の試験が可能となる。補助層は本体を薄くする前に付着されることが好ましい。
【0006】
本発明の好ましい実施形態において、並列に並んでいる複数の電子装置の隣接した2個の間の中間領域の上方において、補助層の厚さdより小さい予め定められた深さtの凹部が形成される。凹部は電子装置の分離のためのマーカとして使用されることができる。
【0007】
補助層に向かって延びる各切込みが本体の中間領域において補助層と反対側に形成されると都合がよい。この切込みによって、電子装置は電気的に互いに分離される。補助層はそれらの電子装置を一緒に保持しているので、電子装置は互いに緊密に結び付いた状態で扱われることができる。従って、個々の電子装置の電気的パラメータの試験を緊密に結び付いた状態で行うことができる。電気的パラメータが他の電子装置、本体、あるいは分離プロセスによって影響を受けることはない。補助層の材料および厚さは、補助層の機械的強度および表面に対する保護特性等に関して課せられた要求に従って選択されることができる。切込みは基本的に補助層まで延びている。切込みの深さTが電気装置間に十分な電子分離を提供するものであることが重要である。本体の薄い部分が補助層の下方に留まることが好ましい。この部分を通して、例えば分離された電子装置の形状に影響を与えることができる。また、切込みが補助層まで延びると都合がよい。これによって中間領域の上方に残っている補助層の厚さに影響を及ぼすことが可能となる。従って、中間領域に残っている材料の厚さは、本体中の切込みの深さTと、補助層における凹部の深さtとによって決定される。
【0008】
補助層が予め定められた厚さdを有し、凹部が予め定められた深さtを有している場合、十分な機械的強度が達成されるように補助層の材料が選択されることが好ましく、それによって、電子装置は補助層によって電気的パラメータの試験中に相互接続されたままである。その後、補助層の凹部の領域における残りの厚さ(d−t)は、この目的のために意図された方法を使用して電子装置を分離することができるように選択されなければならない。補助層として有効な材料はポリイミドであり、それは感光性であることが好ましい。補助層におけるコンタクト開口部および凹部は、適切なマスク層を使用してフォトリソグラフィ技術によって形成されることができる。コンタクト開口部および凹部を補助層に形成するために部分的に透明なマスク層を使用することが好ましい。その後、コンタクト開口部および凹部は、マスク層を1つだけ使用して同時に形成されることができる。
【0009】
本発明の別の好ましい実施形態において、本体の薄くされた側は、切込みを形成する前に金属被覆される。これは、例えば背面にコンタクトを作る等のために背面を金属被覆する必要のある全ての電子装置に対して有効である。本発明のさらに別の実施形態において、金属被覆が切込みの形成の後に行われる場合、電子装置の背面と同時に電子装置の側壁を金属被覆することができる。
【0010】
本発明のさらに別の実施形態において、薄くする処理を遅延させ、中間領域に開口部を有するための遅延層が本体の薄くされる領域に形成され、本体を薄くする処理および切込みの形成は、本体の材料を取除くことによって同時に行われる。遅延層の効果は、中間領域における材料が本体の別の領域よりも速く取除かれることである。これによって、切込みを形成するために薄くされた本体を機械的に処理する必要が除去される。材料はエッチング、特にプラズマエッチングによって取除かれることが好ましい。
【0011】
装置の分離ステップの後、電子装置がもはや一緒に扱われる必要がなくなったとき、補助層は、その必要がなくなった場合あるいは続いて装置を使用するのに不所望な特性を有している場合には取除かれる。
【0012】
補助層と接続された電子装置の機械的分離は、電子装置をキャリヤ上に設置するための装置において行われる。補助層は、2つの分離した電子装置の間の結合を表す部分の領域において分離される。これは、例えばレーザ等の加熱処理あるいはプラズマ切断等によって機械的に行われる。
【0013】
本発明は、添付図面に関して以下により詳細に説明される。
【0014】
【発明の実施の形態】
本発明によるプロセスは、半導体ウエハにおける電子装置の分離に適用されるものとして説明される。図1において、電子装置10が互いに接続された半導体ウエハ1 の一部分が示されている。電子装置10のうちの2つが図示されている。図示された装置はダイオードであるが、これは本発明の技術的範囲に対する制限であると考えてはならない。半導体ウエハ1 のものとは逆の導電型である領域12が半導体ウエハ1 の表面に設けられ、それによって、pn接合がそれぞれの境界に生成される。半導体ウエハ1 は補助層3 によって覆われている。補助層3 は、各電子装置10のコンタクト5 をそれぞれ露出させるコンタクト開口部4 を有している。図示された実施形態において、コンタクト5 は典型的に金属の導電体層であり、ウエハ表面においてそれぞれの領域12を覆っている。補助層3 において、深さtの凹部7 が半導体ウエハ1 の中間領域6 の上方で2個の電子装置間に設けられている。補助層3 はポリイミドで作られている。そのようなポリイミド層は、電気的に非導電性であり、温度が安定しており、目的に好ましい機械的強度を有している。
【0015】
次に、半導体ウエハ1 が薄くされ、薄くされた側には金属層8 が設けられる。金属層8 を有する薄くされた半導体ウエハ1 が図2に示されている。その後、図3に示されているように、切込み9 が複数の電子装置10の隣接した2個の間に形成される。最後に、半導体ウエハ1 の中間領域6 が取除かれる。これは例えばエッチングによって行われる。この状態において、電子装置10は互いから電気的に分離されている。機械的には、それらは依然として凹部7 の下方で補助層3 の接続部分11によって結合されている。補助層3 の機械的強度のために電子装置10は一緒に保持されており、それによって、それらの電気的パラメータはコンタクト5 を介して測定されることができる。電子装置10は電気的に互いから分離されているので、それらのパラメータは、その測定結果がその他の電子装置10によって影響を受けることなく測定されることができる。複数の電子装置10の隣接した2個の間に形成されたそれぞれの中間領域6 は既に取除かれているので、電子装置10の電気的特性はもはや分離の処理によって変化されることはない。図示された実施形態において、切込み9 は補助層3 まで延びている。それらはまた、補助層3 内に延びてもよく、あるいはその前で止まってもよい。
【0016】
電子装置10の電気的パラメータが試験された後、使用される装置が選択され、さらに処理するための装置(図示されていない)へ供給される。この装置において、補助層3 の接続部分11は取除かれなければならず、それによって電子装置10は機械的にも分離される。これは、レーザを有するダイシングステーション等の分離装置、あるいは通常接合装置である次の処理ステップのための装置のいずれかにおいて行われる。その後、電子装置は、当業者によって熟知されている技術を使用して通常の方法でさらに処理される。
【図面の簡単な説明】
【図1】補助層を付着した後の電子装置を有する本体の一部分の断面図。
【図2】本体が薄くされた後の図1の本体の部分の断面図。
【図3】電子装置間に切込みが形成された後の図2の本体の部分の断面図。
Claims (9)
- 本体において互いに接続された電子装置を分離する方法において、
電子装置の位置している側の本体の表面に非導電性の補助層を付着させ、前記各電子装置のコンタクトを露出させるために前記各電子装置の上方の前記非導電性の補助層にコンタクト開口部を形成するステップと、
その後、前記電子装置の位置している側と反対側を処理して本体を薄くするステップと、
その後、前記非導電性の補助層と反対側の、隣接する2つの前記電子装置の間の中間領域に補助層に向けて延在する切込みを形成して前記非導電性の補助層に付着された状態で前記各電子装置を分離するステップと、
その後、前記電子装置の電気的パラメータを試験するステップとを含み、
前記非導電性の補助層は、前記電子装置の電気的パラメータの試験期間中、前記各電子装置が前記非導電性の補助層によって互いに連結されている状態を確実に維持できるのに充分な機械的強度を有していることを特徴とする電子装置の分離方法。 - 各中間領域の上方において、前記補助層の厚さdよりも小さい予め定められた深さtの凹部が、並列して並んでいる複数の前記電子装置の隣接した2個の間に形成されることを特徴とする請求項1記載の電子装置の分離方法。
- 前記補助層の材料はポリイミドであることを特徴とする請求項1または2項記載の電子装置の分離方法。
- 前記ポリイミドは感光性であることを特徴とする請求項3記載の電子装置の分離方法。
- 前記補助層におけるコンタクト開口部および凹部は部分的に透明なマスク層を使用して形成されることを特徴とする請求項1乃至4のいずれか1項記載の電子装置の分離方法。
- 本体の薄くされた側は切込みの形成の後に金属被覆されることを特徴とする請求項1乃至5のいずれか1項記載の電子装置の分離方法。
- 本体の薄くされた側は切込みの形成の前に金属被覆されることを特徴とする請求項1乃至5のいずれか1項記載の電子装置の分離方法。
- 本体を薄くするエッチング処理におけるエッチング速度が本体のエッチング速度よりも遅い遅延層が本体のエッチングにより薄くされる領域に形成され、この遅延層の前記切込みの形成される中間領域に対応する位置には開口部が設けられており、エッチング処理によって本体を薄くする処理と切込みの形成が同時に行われることを特徴とする請求項1乃至6のいずれか1項記載の電子装置の分離方法。
- 前記補助層は前記電子装置の分離の後に取除かれることを特徴とする請求項1乃至8のいずれか1項記載の電子装置の分離方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19613561A DE19613561C2 (de) | 1996-04-04 | 1996-04-04 | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
DE19613561.3 | 1996-04-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050781A JPH1050781A (ja) | 1998-02-20 |
JP3987155B2 true JP3987155B2 (ja) | 2007-10-03 |
Family
ID=7790511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08697497A Expired - Lifetime JP3987155B2 (ja) | 1996-04-04 | 1997-04-04 | 電子装置の分離方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5888882A (ja) |
EP (1) | EP0800205B1 (ja) |
JP (1) | JP3987155B2 (ja) |
KR (1) | KR100445854B1 (ja) |
DE (2) | DE19613561C2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19618895A1 (de) * | 1996-05-10 | 1997-11-13 | Itt Ind Gmbh Deutsche | Verfahren zum Bearbeiten von Seitenflächen elektronischer Elemente |
US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
KR100377033B1 (ko) * | 1996-10-29 | 2003-03-26 | 트러시 테크날러지스 엘엘시 | Ic 및 그 제조방법 |
US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
DE19850873A1 (de) | 1998-11-05 | 2000-05-11 | Philips Corp Intellectual Pty | Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik |
US6255124B1 (en) * | 1999-02-08 | 2001-07-03 | Advanced Micro Devices | Test arrangement and method for thinned flip chip IC |
JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
JP2003234359A (ja) * | 2002-02-08 | 2003-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
US6905891B2 (en) * | 2002-02-28 | 2005-06-14 | Frrescale Semiconductor, Inc. | Method for processing multiple semiconductor devices for test |
US20040087054A1 (en) * | 2002-10-18 | 2004-05-06 | Applied Materials, Inc. | Disposable barrier technique for through wafer etching in MEMS |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP4013745B2 (ja) * | 2002-11-20 | 2007-11-28 | 松下電器産業株式会社 | プラズマ処理方法 |
US7001827B2 (en) * | 2003-04-15 | 2006-02-21 | International Business Machines Corporation | Semiconductor wafer front side protection |
US7288465B2 (en) * | 2003-04-15 | 2007-10-30 | International Business Machines Corpoartion | Semiconductor wafer front side protection |
US7507638B2 (en) * | 2004-06-30 | 2009-03-24 | Freescale Semiconductor, Inc. | Ultra-thin die and method of fabricating same |
JP2006278610A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7332414B2 (en) * | 2005-06-22 | 2008-02-19 | Freescale Semiconductor, Inc. | Chemical die singulation technique |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1952216A1 (de) * | 1969-10-16 | 1971-04-29 | Siemens Ag | Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips |
FR2100997B1 (ja) * | 1970-08-04 | 1973-12-21 | Silec Semi Conducteurs | |
US3836446A (en) * | 1971-05-10 | 1974-09-17 | Raytheon Co | Semiconductor devices manufacture |
JPS57139935A (en) * | 1981-02-24 | 1982-08-30 | Matsushita Electric Ind Co Ltd | Measuring method for characteristic of element, both end surface thereof has electrode |
DE3335395A1 (de) * | 1983-09-29 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur verarbeitung von halbleiterbauelementen |
JPS61112345A (ja) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
DE3524301A1 (de) * | 1985-07-06 | 1987-01-15 | Semikron Gleichrichterbau | Verfahren zum herstellen von halbleiterelementen |
JPH01185935A (ja) * | 1988-01-21 | 1989-07-25 | Toshiba Corp | 半導体装置の製造方法 |
FR2648274B1 (fr) * | 1989-06-07 | 1994-07-29 | Commissariat Energie Atomique | Procede et dispositif de marquage et de clivage de plaquettes de materiaux semi-conducteurs monocristallins |
US5272114A (en) * | 1990-12-10 | 1993-12-21 | Amoco Corporation | Method for cleaving a semiconductor crystal body |
US5270261A (en) * | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
US5440241A (en) * | 1992-03-06 | 1995-08-08 | Micron Technology, Inc. | Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby |
DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
JP2792532B2 (ja) * | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
JP2718901B2 (ja) * | 1994-10-31 | 1998-02-25 | ローム株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-04-04 DE DE19613561A patent/DE19613561C2/de not_active Expired - Fee Related
-
1997
- 1997-03-13 DE DE59704917T patent/DE59704917D1/de not_active Expired - Fee Related
- 1997-03-13 EP EP97104240A patent/EP0800205B1/de not_active Expired - Lifetime
- 1997-03-31 KR KR1019970011528A patent/KR100445854B1/ko not_active IP Right Cessation
- 1997-04-04 US US08/832,766 patent/US5888882A/en not_active Expired - Fee Related
- 1997-04-04 JP JP08697497A patent/JP3987155B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19613561C2 (de) | 2002-04-11 |
JPH1050781A (ja) | 1998-02-20 |
KR100445854B1 (ko) | 2004-11-12 |
KR970072151A (ko) | 1997-11-07 |
EP0800205B1 (de) | 2001-10-17 |
EP0800205A1 (de) | 1997-10-08 |
DE59704917D1 (de) | 2001-11-22 |
US5888882A (en) | 1999-03-30 |
DE19613561A1 (de) | 1997-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3987155B2 (ja) | 電子装置の分離方法 | |
US5910687A (en) | Wafer fabrication of die-bottom contacts for electronic devices | |
US5824595A (en) | Method of separating electronic elements | |
US5324981A (en) | Field effect transistor device with contact in groove | |
JP2902988B2 (ja) | 電子モジュールおよびその形成方法 | |
JP4366510B2 (ja) | 垂直型接続部を使用したチップおよびウェハ集積方法 | |
US4612083A (en) | Process of fabricating three-dimensional semiconductor device | |
KR100294747B1 (ko) | 수직접속된반도체부품을형성하기위한방법 | |
JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
US5904496A (en) | Wafer fabrication of inside-wrapped contacts for electronic devices | |
US20030080398A1 (en) | Packaged integrated circuits and methods of producing thereof | |
JP5318634B2 (ja) | チップサイズパッケージ状の半導体チップ及び製造方法 | |
US8173488B2 (en) | Electronic device and method of manufacturing same | |
JP2004534375A (ja) | パケージ集積回路およびその製造方法 | |
JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
CN108511409B (zh) | 半导体芯片的晶圆级封装方法及其封装结构 | |
CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
US5976980A (en) | Method and apparatus providing a mechanical probe structure in an integrated circuit die | |
JP3634534B2 (ja) | 本体内に含まれた電子装置の分離方法 | |
TW200408062A (en) | Method for producing separate monolithically integrated semiconductor circuits | |
US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
JP2013175786A (ja) | スルーチップ接続を有するフロントエンドプロセス済ウェハ | |
KR101287308B1 (ko) | 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서 | |
US5902120A (en) | Process for producing spatially patterned components | |
JPH0430471A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |