JPH1050781A - 電子装置の分離方法 - Google Patents

電子装置の分離方法

Info

Publication number
JPH1050781A
JPH1050781A JP9086974A JP8697497A JPH1050781A JP H1050781 A JPH1050781 A JP H1050781A JP 9086974 A JP9086974 A JP 9086974A JP 8697497 A JP8697497 A JP 8697497A JP H1050781 A JPH1050781 A JP H1050781A
Authority
JP
Japan
Prior art keywords
electronic device
auxiliary layer
thinned
cut
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9086974A
Other languages
English (en)
Other versions
JP3987155B2 (ja
Inventor
Guenter Dipl Ing Igel
グエンター・イゲール
Martin Dipl Phys Dr Rer N Mall
マルティン・マール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPH1050781A publication Critical patent/JPH1050781A/ja
Application granted granted Critical
Publication of JP3987155B2 publication Critical patent/JP3987155B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】 【課題】 本発明は、本体で一体に接続された電子装置
の本体を薄くしてから電子装置を分離する方法におい
て、本体を薄くした後の電子装置の電気的パラメータを
確実に試験することのできる分離方法を得ることを目的
とする。 【解決手段】 本体1 の電子装置10を含んでいる側が電
気的に非導電性の補助層3 で覆われ、各電子装置10のコ
ンタクト5 を露出させるために電子装置10の上方の補助
層3 にコンタクト開口部4 がそれぞれ形成されることを
特徴とする。本体はこの状態で下側が水平の破線の位置
まで除去されて薄くされ、中間領域6 がエッチング等で
除去された後に試験される。したがって個々の電子装置
10に分離する前に電子装置の試験を行うことができる。
その後補助層3 を中間領域6 の上方の表面に設けた凹部
7 を目印にして切断して個々の電子装置10に分割する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、本体において互い
に接続された電子装置を分離するために、電子装置から
遠方の本体の側を薄くし、電子装置を分離し、本体を薄
くした後に電子装置の電気的パラメータを試験するステ
ップを含んでいる電子装置の分離方法に関する。
【０００２】
【従来の技術】そのような処理は、例えば半導体技術に
おいて使用される。そこでは、半導体ウエハよりも実質
的に厚さの薄い電子装置が半導体ウエハに形成される。
それ故に、半導体ウエハは最初に電子装置の所望された
最終的な厚さまで薄くされなければならない。これは、
材料を機械的に除去するか、あるいはエッチングするこ
とによって行われる。その後、電子装置は、一般的にの
こ引きによって分離される。予め定められた電気的特性
を有する良好な電子装置だけが選択されてさらに処理さ
れるので、電子装置の電気的パラメータは、装置が選択
され、次の処理装置に供給される前に試験されなければ
ならない。これは通常、電子装置がキャリヤに取付けら
れるボンダである。従って、電気的パラメータは、薄く
されたウエハにおいて互いに接続された電子装置上ある
いは分離された装置上で試験されなければならない。
【０００３】両方の方法は、実際にはかなりの困難を有
している。分離した電子装置は取扱いが困難である。さ
らに、それらの背面は、それらがテープに取付けられて
いるので、測定のためにアクセスすることができない。
電子装置が機械的に分離される前に測定された場合、測
定結果が比較的不正確であるという問題が生じ、それ
は、例えばのこ引き等で行われた分離によって電子装置
の機械的および電気的特性の両方が順次影響を受けるか
らである。測定のために、薄くされたウエハは、例えば
移動および固定等のように機械的に取扱われなければな
らない。薄くされたウエハの厚さは薄く、取扱いが困難
であるので、これによって問題が生じる。できる限り厚
さの小さい電子装置が要求される傾向にあり、それは特
に電力装置に対して要求されているので、薄くされたウ
エハにおいて電子装置を取扱うことは益々困難になって
きている。従って、半導体ウエハにおける電子装置の測
定は、多くの場合において問題をはらんでいる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、本体
を薄くした後でも電子装置がより確実に試験されること
を可能にする上述のようなプロセスを提供することであ
る。
【０００５】
【課題を解決するための手段】この目的は、各電子装置
のコンタクトを露出させるためのコンタクト開口部が電
子装置の上方でそれぞれ形成されている非導電性の補助
層で、電子装置を含んでいる本体の側を覆う工程を含む
上述のようなプロセスによって達成される。本発明によ
る補助層を通して、大きい剛性を有する薄くされた本体
が達成される。補助層におけるコンタクト開口部によっ
て電子装置のコンタクトにアクセスすることができ、そ
れによって装置の電気的パラメータを試験することがで
きる。幾つかのコンタクト開口部が各装置の上方の補助
層に設けられる。これは、電子装置の面積が大きく、コ
ンタクト間の間隔が大きい場合に有効である。本体の剛
性は大きいので、薄くされた状態の本体においても電子
装置の試験が可能となる。補助層は本体を薄くする前に
付着されることが好ましい。
【０００６】本発明の好ましい実施形態において、並列
に並んでいる複数の電子装置の隣接した２個の間の中間
領域の上方において、補助層の厚さｄより小さい予め定
められた深さｔの凹部が形成される。凹部は電子装置の
分離のためのマーカとして使用されることができる。
【０００７】補助層に向かって延びる各切込みが本体の
中間領域において補助層と反対側に形成されると都合が
よい。この切込みによって、電子装置は電気的に互いに
分離される。補助層はそれらの電子装置を一緒に保持し
ているので、電子装置は互いに緊密に結び付いた状態で
扱われることができる。従って、個々の電子装置の電気
的パラメータの試験を緊密に結び付いた状態で行うこと
ができる。電気的パラメータが他の電子装置、本体、あ
るいは分離プロセスによって影響を受けることはない。
補助層の材料および厚さは、補助層の機械的強度および
表面に対する保護特性等に関して課せられた要求に従っ
て選択されることができる。切込みは基本的に補助層ま
で延びている。切込みの深さＴが電気装置間に十分な電
子分離を提供するものであることが重要である。本体の
薄い部分が補助層の下方に留まることが好ましい。この
部分を通して、例えば分離された電子装置の形状に影響
を与えることができる。また、切込みが補助層まで延び
ると都合がよい。これによって中間領域の上方に残って
いる補助層の厚さに影響を及ぼすことが可能となる。従
って、中間領域に残っている材料の厚さは、本体中の切
込みの深さＴと、補助層における凹部の深さｔとによっ
て決定される。
【０００８】補助層が予め定められた厚さｄを有し、凹
部が予め定められた深さｔを有している場合、十分な機
械的強度が達成されるように補助層の材料が選択される
ことが好ましく、それによって、電子装置は補助層によ
って電気的パラメータの試験中に相互接続されたままで
ある。その後、補助層の凹部の領域における残りの厚さ
（ｄ−ｔ）は、この目的のために意図された方法を使用
して電子装置を分離することができるように選択されな
ければならない。補助層として有効な材料はポリイミド
であり、それは感光性であることが好ましい。補助層に
おけるコンタクト開口部および凹部は、適切なマスク層
を使用してフォトリソグラフィ技術によって形成される
ことができる。コンタクト開口部および凹部を補助層に
形成するために部分的に透明なマスク層を使用すること
が好ましい。その後、コンタクト開口部および凹部は、
マスク層を１つだけ使用して同時に形成されることがで
きる。
【０００９】本発明の別の好ましい実施形態において、
本体の薄くされた側は、切込みを形成する前に金属被覆
される。これは、例えば背面にコンタクトを作る等のた
めに背面を金属被覆する必要のある全ての電子装置に対
して有効である。本発明のさらに別の実施形態におい
て、金属被覆が切込みの形成の後に行われる場合、電子
装置の背面と同時に電子装置の側壁を金属被覆すること
ができる。
【００１０】本発明のさらに別の実施形態において、薄
くする処理を遅延させ、中間領域に開口部を有するため
の遅延層が本体の薄くされる領域に形成され、本体を薄
くする処理および切込みの形成は、本体の材料を取除く
ことによって同時に行われる。遅延層の効果は、中間領
域における材料が本体の別の領域よりも速く取除かれる
ことである。これによって、切込みを形成するために薄
くされた本体を機械的に処理する必要が除去される。材
料はエッチング、特にプラズマエッチングによって取除
かれることが好ましい。
【００１１】装置の分離ステップの後、電子装置がもは
や一緒に扱われる必要がなくなったとき、補助層は、そ
の必要がなくなった場合あるいは続いて装置を使用する
のに不所望な特性を有している場合には取除かれる。
【００１２】補助層と接続された電子装置の機械的分離
は、電子装置をキャリヤ上に設置するための装置におい
て行われる。補助層は、２つの分離した電子装置の間の
結合を表す部分の領域において分離される。これは、例
えばレーザ等の加熱処理あるいはプラズマ切断等によっ
て機械的に行われる。
【００１３】本発明は、添付図面に関して以下により詳
細に説明される。
【００１４】
【発明の実施の形態】本発明によるプロセスは、半導体
ウエハにおける電子装置の分離に適用されるものとして
説明される。図１において、電子装置10が互いに接続さ
れた半導体ウエハ1 の一部分が示されている。電子装置
10のうちの２つが図示されている。図示された装置はダ
イオードであるが、これは本発明の技術的範囲に対する
制限であると考えてはならない。半導体ウエハ1 のもの
とは逆の導電型である領域12が半導体ウエハ1 の表面に
設けられ、それによって、ｐｎ接合がそれぞれの境界に
生成される。半導体ウエハ1 は補助層3 によって覆われ
ている。補助層3 は、各電子装置10のコンタクト5 をそ
れぞれ露出させるコンタクト開口部4 を有している。図
示された実施形態において、コンタクト5 は典型的に金
属の導電体層であり、ウエハ表面においてそれぞれの領
域12を覆っている。補助層3 において、深さｔの凹部7
が半導体ウエハ1 の中間領域6 の上方で２個の電子装置
間に設けられている。補助層3 はポリイミドで作られて
いる。そのようなポリイミド層は、電気的に非導電性で
あり、温度が安定しており、目的に好ましい機械的強度
を有している。
【００１５】次に、半導体ウエハ1 が薄くされ、薄くさ
れた側には金属層8 が設けられる。金属層8 を有する薄
くされた半導体ウエハ1 が図２に示されている。その
後、図３に示されているように、切込み9 が複数の電子
装置10の隣接した２個の間に形成される。最後に、半導
体ウエハ1 の中間領域6 が取除かれる。これは例えばエ
ッチングによって行われる。この状態において、電子装
置10は互いから電気的に分離されている。機械的には、
それらは依然として凹部7 の下方で補助層3 の接続部分
11によって結合されている。補助層3 の機械的強度のた
めに電子装置10は一緒に保持されており、それによっ
て、それらの電気的パラメータはコンタクト5 を介して
測定されることができる。電子装置10は電気的に互いか
ら分離されているので、それらのパラメータは、その測
定結果がその他の電子装置10によって影響を受けること
なく測定されることができる。複数の電子装置10の隣接
した２個の間に形成されたそれぞれの中間領域6 は既に
取除かれているので、電子装置10の電気的特性はもはや
分離の処理によって変化されることはない。図示された
実施形態において、切込み9 は補助層3 まで延びてい
る。それらはまた、補助層3 内に延びてもよく、あるい
はその前で止まってもよい。
【００１６】電子装置10の電気的パラメータが試験され
た後、使用される装置が選択され、さらに処理するため
の装置（図示されていない）へ供給される。この装置に
おいて、補助層3 の接続部分11は取除かれなければなら
ず、それによって電子装置10は機械的にも分離される。
これは、レーザを有するダイシングステーション等の分
離装置、あるいは通常接合装置である次の処理ステップ
のための装置のいずれかにおいて行われる。その後、電
子装置は、当業者によって熟知されている技術を使用し
て通常の方法でさらに処理される。
【図面の簡単な説明】
【図１】補助層を付着した後の電子装置を有する本体の
一部分の断面図。
【図２】本体が薄くされた後の図１の本体の部分の断面
図。
【図３】電子装置間に切込みが形成された後の図２の本
体の部分の断面図。
フロントページの続き (72)発明者 グエンター・イゲール ドイツ連邦共和国、デー − 79331 テ ニンゲン、シャルンホルスト − シュト ラーセ 32 (72)発明者 マルティン・マール ドイツ連邦共和国、デー − 79100 フ ライブルク、クローネンシュトラーセ ５

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 本体において互いに接続された電子装置
    を分離するために、電子装置と反対側の本体の側を薄く
    し、電子装置を分離し、本体を薄くした後に電子装置の
    電気的パラメータを試験するステップを含んでいる電子
    装置の分離方法において、 本体の電子装置を含んでいる側が電気的に非導電性の補
    助層で覆われ、各電子装置のコンタクトを露出させるた
    めに電子装置の上方の前記補助層にコンタクト開口部が
    それぞれ形成されることを特徴とする電子装置の分離方
    法。
  2. 【請求項２】 各中間領域の上方において、補助層の厚
    さｄよりも小さい予め定められた深さｔの凹部が、並列
    して並んでいる複数の電子装置の隣接した２個の間に形
    成されることを特徴とする請求項１記載の電子装置の分
    離方法。
  3. 【請求項３】 本体の各中間領域において、補助層に向
    かって伸びる切込みが補助層と反対側の本体の側におい
    てそれぞれ形成されることを特徴とする請求項１あるい
    は２記載の電子装置の分離方法。
  4. 【請求項４】 電子装置の電気的パラメータは、切込み
    の形成の後に測定されることを特徴とする請求項３記載
    の電子装置の分離方法。
  5. 【請求項５】 補助層の材料は、その厚さが予め定めら
    れた厚さｄであり、その凹部が深さｔを有している場合
    にも十分な機械的強度を有しており、電気的パラメータ
    の試験中に電子装置は補助層によって互いに接続された
    状態を保持していることを特徴とする請求項１乃至４の
    いずれか１項記載の電子装置の分離方法。
  6. 【請求項６】 補助層の材料はポリイミドであることを
    特徴とする請求項１乃至５のいずれか１項記載の電子装
    置の分離方法。
  7. 【請求項７】 ポリイミドは感光性であることを特徴と
    する請求項６記載の電子装置の分離方法。
  8. 【請求項８】 補助層におけるコンタクト開口部および
    凹部は部分的に透明なマスク層を使用して形成されるこ
    とを特徴とする請求項１乃至７のいずれか１項記載の電
    子装置の分離方法。
  9. 【請求項９】 電子装置の分離は電子装置をキャリヤに
    取付けるための装置において行われる請求項１乃至８の
    いずれか１項記載の電子装置の分離方法。
  10. 【請求項１０】 本体の薄くされた側は切込みの形成の
    後に金属被覆されることを特徴とする請求項３乃至９の
    いずれか１項記載の電子装置の分離方法。
  11. 【請求項１１】 本体の薄くされた側は切込みの形成の
    前に金属被覆されることを特徴とする請求項３乃至９の
    いずれか１項記載の電子装置の分離方法。
  12. 【請求項１２】 本体を薄くする処理を遅延させ、中間
    領域に開口部を有するための遅延層が本体の薄くされる
    領域に形成され、また、本体を薄くする処理および切込
    みの形成は本体の材料を取除くことによって同時に行わ
    れることを特徴とする請求項３乃至１０のいずれか１項
    記載の電子装置の分離方法。
  13. 【請求項１３】 補助層は電子装置の分離の後に取除か
    れることを特徴とする請求項１乃至１２のいずれか１項
    記載の電子装置の分離方法。
JP08697497A 1996-04-04 1997-04-04 電子装置の分離方法 Expired - Lifetime JP3987155B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19613561.3 1996-04-04
DE19613561A DE19613561C2 (de) 1996-04-04 1996-04-04 Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen

Publications (2)

Publication Number Publication Date
JPH1050781A true JPH1050781A (ja) 1998-02-20
JP3987155B2 JP3987155B2 (ja) 2007-10-03

Family

ID=7790511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08697497A Expired - Lifetime JP3987155B2 (ja) 1996-04-04 1997-04-04 電子装置の分離方法

Country Status (5)

Country Link
US (1) US5888882A (ja)
EP (1) EP0800205B1 (ja)
JP (1) JP3987155B2 (ja)
KR (1) KR100445854B1 (ja)
DE (2) DE19613561C2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19618895A1 (de) * 1996-05-10 1997-11-13 Itt Ind Gmbh Deutsche Verfahren zum Bearbeiten von Seitenflächen elektronischer Elemente
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE19850873A1 (de) 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
US6255124B1 (en) * 1999-02-08 2001-07-03 Advanced Micro Devices Test arrangement and method for thinned flip chip IC
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
US6905891B2 (en) * 2002-02-28 2005-06-14 Frrescale Semiconductor, Inc. Method for processing multiple semiconductor devices for test
US20040087054A1 (en) * 2002-10-18 2004-05-06 Applied Materials, Inc. Disposable barrier technique for through wafer etching in MEMS
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4013745B2 (ja) * 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7332414B2 (en) * 2005-06-22 2008-02-19 Freescale Semiconductor, Inc. Chemical die singulation technique

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1952216A1 (de) * 1969-10-16 1971-04-29 Siemens Ag Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips
FR2100997B1 (ja) * 1970-08-04 1973-12-21 Silec Semi Conducteurs
US3836446A (en) * 1971-05-10 1974-09-17 Raytheon Co Semiconductor devices manufacture
JPS57139935A (en) * 1981-02-24 1982-08-30 Matsushita Electric Ind Co Ltd Measuring method for characteristic of element, both end surface thereof has electrode
DE3335395A1 (de) * 1983-09-29 1985-04-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zur verarbeitung von halbleiterbauelementen
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen
JPH01185935A (ja) * 1988-01-21 1989-07-25 Toshiba Corp 半導体装置の製造方法
FR2648274B1 (fr) * 1989-06-07 1994-07-29 Commissariat Energie Atomique Procede et dispositif de marquage et de clivage de plaquettes de materiaux semi-conducteurs monocristallins
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5440241A (en) * 1992-03-06 1995-08-08 Micron Technology, Inc. Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3987155B2 (ja) 2007-10-03
DE59704917D1 (de) 2001-11-22
KR970072151A (ko) 1997-11-07
US5888882A (en) 1999-03-30
DE19613561A1 (de) 1997-10-09
KR100445854B1 (ko) 2004-11-12
EP0800205B1 (de) 2001-10-17
EP0800205A1 (de) 1997-10-08
DE19613561C2 (de) 2002-04-11

Similar Documents

Publication Publication Date Title
JPH1050781A (ja) 電子装置の分離方法
US5324981A (en) Field effect transistor device with contact in groove
US5824595A (en) Method of separating electronic elements
US7388277B2 (en) Chip and wafer integration process using vertical connections
US4612083A (en) Process of fabricating three-dimensional semiconductor device
KR100738149B1 (ko) 반도체 장치 및 그 제조 방법
US5455187A (en) Method of making a semiconductor device with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JP2004536449A (ja) 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ
JP5721742B2 (ja) ウェハ構造の電気的結合
JP2010238729A (ja) チップサイズパッケージ状の半導体チップ及び製造方法
US4485553A (en) Method for manufacturing an integrated circuit device
US3925880A (en) Semiconductor assembly with beam lead construction and method
CN108511409B (zh) 半导体芯片的晶圆级封装方法及其封装结构
US3795045A (en) Method of fabricating semiconductor devices to facilitate early electrical testing
US11694937B2 (en) Semiconductor wafer and method of probe testing
CA1205576A (en) Method of manufacturing an integrated circuit device
US5789307A (en) Method of separating electronic devices contained in a carrier
KR101287308B1 (ko) 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서
JPH11168159A (ja) 空間的にパターン化された素子を生成する処理方法
JP2917362B2 (ja) 半導体装置の製造方法
CN115692233A (zh) 一种射频芯片的测试方法
JPH0215653A (ja) 半導体チップの製造方法
JP2002131337A (ja) 半導体素子検査基板
US20040087145A1 (en) Semiconductor device and method of manufacturing
JPH0645420A (ja) 半導体素子および半導体素子の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3