JP2917362B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2917362B2 JP2917362B2 JP2038934A JP3893490A JP2917362B2 JP 2917362 B2 JP2917362 B2 JP 2917362B2 JP 2038934 A JP2038934 A JP 2038934A JP 3893490 A JP3893490 A JP 3893490A JP 2917362 B2 JP2917362 B2 JP 2917362B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal wiring
- forming
- semiconductor device
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に樹
脂封止型半導体装置及びその製造方法に関する。
脂封止型半導体装置及びその製造方法に関する。
従来の半導体装置は、Ｐ型又はＮ型導電層を半導体基
板内に有し、これら導電層に接続する金属配線層を設け
て電子回路を構成している。この電子回路を構成するチ
ップは、半導体ウェーハ内に複数個形成されており、所
望の電気特性を有するか否かの電気的テストをチップ毎
に実施している。このテスト工程の後、ダイシング以後
の組立工程を経て製品となる。第４図は電気的テスト後
のチップの断面図である。
板内に有し、これら導電層に接続する金属配線層を設け
て電子回路を構成している。この電子回路を構成するチ
ップは、半導体ウェーハ内に複数個形成されており、所
望の電気特性を有するか否かの電気的テストをチップ毎
に実施している。このテスト工程の後、ダイシング以後
の組立工程を経て製品となる。第４図は電気的テスト後
のチップの断面図である。
上述した従来の半導体装置、特に樹脂封止型半導体装
置では、耐湿性が悪く加圧加湿試験（プレッシャクッカ
試験）に於て金属配線層が腐蝕し断線するという欠点が
ある。
置では、耐湿性が悪く加圧加湿試験（プレッシャクッカ
試験）に於て金属配線層が腐蝕し断線するという欠点が
ある。
これは、例えばセミコンダクタ・ワールド（Semicond
uctor World）誌、1985年、10月号、第89ページにある
ように、封止樹脂やリードフレーム界面から進入した水
分と樹脂中のNa,Clなどのイオン性不純物が原因と考え
られている。
uctor World）誌、1985年、10月号、第89ページにある
ように、封止樹脂やリードフレーム界面から進入した水
分と樹脂中のNa,Clなどのイオン性不純物が原因と考え
られている。
しかし、発明者は半導体基板上の金属配線層の露出面
に付着した不純物、特に電気的テスト工程のプロービン
グ時に探針から金属配線層表面に不純物が導入され、こ
れが耐湿性を著しく悪化させていることを新しく見出し
た。この不純物は探針金属材料から成り配線金属との接
触電位差により腐蝕が加速的に生じるものと考えられる
が、詳しいメカニズムは未だ不明である。
に付着した不純物、特に電気的テスト工程のプロービン
グ時に探針から金属配線層表面に不純物が導入され、こ
れが耐湿性を著しく悪化させていることを新しく見出し
た。この不純物は探針金属材料から成り配線金属との接
触電位差により腐蝕が加速的に生じるものと考えられる
が、詳しいメカニズムは未だ不明である。
本発明の半導体装置の製造方法は、Ｐ（又はＮ）型半
導体基板にＮ（又はＰ）型領域を選択的に形成する工程
と、所定の開孔を有する絶縁膜を介して前記Ｎ（又は
Ｐ）型領域に接続する金属配線層を形成する工程と、前
記金属配線層に探針を接触させて電気信号を印加して試
験を行う工程と、前記探針を接触させた部分とその近傍
の前記金属配線層表面をエッチングして清浄化する工程
とを含む構成を有している。
導体基板にＮ（又はＰ）型領域を選択的に形成する工程
と、所定の開孔を有する絶縁膜を介して前記Ｎ（又は
Ｐ）型領域に接続する金属配線層を形成する工程と、前
記金属配線層に探針を接触させて電気信号を印加して試
験を行う工程と、前記探針を接触させた部分とその近傍
の前記金属配線層表面をエッチングして清浄化する工程
とを含む構成を有している。
また、本発明の半導体装置の他の製造方法は、Ｐ（又
はＮ）型半導体基板にＮ（又はＰ）型領域を選択的に形
成する工程と、所定の開孔を有する絶縁膜を介して前記
Ｎ（又はＰ）型領域に接続する金属配線層を形成する工
程と、ホトレジストマスクを用いて前記金属配線層に被
着されている窒化シリコン膜を選択的に除去し開孔を形
成する工程と、前記ホトレジストマスクを残したまま前
記金属配線層に探針を接触させて電気信号を印加して試
験を行う工程と、前記電気信号を印加して試験を行う工
程の後でアルミニウムを被着して前記ホトレジストマス
クを剥離し前記開孔部の前記金属配線層上にアルミニウ
ム膜を形成する工程とを含んで構成されている。
はＮ）型半導体基板にＮ（又はＰ）型領域を選択的に形
成する工程と、所定の開孔を有する絶縁膜を介して前記
Ｎ（又はＰ）型領域に接続する金属配線層を形成する工
程と、ホトレジストマスクを用いて前記金属配線層に被
着されている窒化シリコン膜を選択的に除去し開孔を形
成する工程と、前記ホトレジストマスクを残したまま前
記金属配線層に探針を接触させて電気信号を印加して試
験を行う工程と、前記電気信号を印加して試験を行う工
程の後でアルミニウムを被着して前記ホトレジストマス
クを剥離し前記開孔部の前記金属配線層上にアルミニウ
ム膜を形成する工程とを含んで構成されている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の製造方法により製造した半導体装置
の一例を示す半導体チップの断面図である。
の一例を示す半導体チップの断面図である。
この例は、Ｎ型領域16が選択的に設けられたＰ型のシ
リコン基板11上に、Ｎ型領域16上部に開孔を有する絶縁
膜である酸化シリコン膜12を介して設けられたアルミニ
ウムからなる金属配線層13が、この金属配線層13を構成
するアルミニウムと異質の金属からなる探針と接触する
ことある部位を有する半導体装置であって、前述の部位
の表面が所定厚さ除去せられているものである。いいか
えると探針による不純物が除去されて、清浄な単一金属
（アルミニウム）が露出しているだけなので、不純物や
異種金属による電池作用が発生せず耐湿性が大きく向上
する。なお、14はッシベージョン用の窒化シリコン膜で
ある。
リコン基板11上に、Ｎ型領域16上部に開孔を有する絶縁
膜である酸化シリコン膜12を介して設けられたアルミニ
ウムからなる金属配線層13が、この金属配線層13を構成
するアルミニウムと異質の金属からなる探針と接触する
ことある部位を有する半導体装置であって、前述の部位
の表面が所定厚さ除去せられているものである。いいか
えると探針による不純物が除去されて、清浄な単一金属
（アルミニウム）が露出しているだけなので、不純物や
異種金属による電池作用が発生せず耐湿性が大きく向上
する。なお、14はッシベージョン用の窒化シリコン膜で
ある。
第２図は本発明の他の製造方法により製造した半導体
装置の一例を示す半導体チップの断面図である。
装置の一例を示す半導体チップの断面図である。
この例は金属不純物25を除去する代りに、100〜300nm
の厚さのアルミニウム膜27を異質の金属である探針と接
触する部位上に設けたものであるが、金属不純物が表面
に露出していないので電池作用による腐食は発生しな
い。
の厚さのアルミニウム膜27を異質の金属である探針と接
触する部位上に設けたものであるが、金属不純物が表面
に露出していないので電池作用による腐食は発生しな
い。
又、配線材料と同じアルミニウムを窒化シリコン膜24
の開孔部に被着させてあるが、必ずしも同じ材料である
必要はない。ウェーハ又はチップ状態において、配線層
の表面が単一の金属又は合金層で覆われていて、配線材
料と不純物、特に異種金属不純物とが同時に露出してい
なければよいからである。
の開孔部に被着させてあるが、必ずしも同じ材料である
必要はない。ウェーハ又はチップ状態において、配線層
の表面が単一の金属又は合金層で覆われていて、配線材
料と不純物、特に異種金属不純物とが同時に露出してい
なければよいからである。
次に、本発明半導体装置の製造方法の第１の実施例に
ついて説明する。
ついて説明する。
まず、第１図に示すように、Ｐ型のシリコン基板11に
Ｎ型領域16を形成し、酸化シリコン膜12上に、開孔部で
Ｎ型領域16に接続するアルミニウムからなる金属配線層
13を形成し、窒化シリコン膜14を被着したのちホトレジ
ストマスクを用いて窒化シリコン膜14を選択的に除去す
る。次いでホトレジスト膜を除去したのち露出した金属
配線層13に探針を接触させ電気的試験を行なう。
Ｎ型領域16を形成し、酸化シリコン膜12上に、開孔部で
Ｎ型領域16に接続するアルミニウムからなる金属配線層
13を形成し、窒化シリコン膜14を被着したのちホトレジ
ストマスクを用いて窒化シリコン膜14を選択的に除去す
る。次いでホトレジスト膜を除去したのち露出した金属
配線層13に探針を接触させ電気的試験を行なう。
次に、アルミニウムからなる金属配線層13を含むシリ
コン基板11にアルゴンガスを用いたスパッタエッチング
処理を施し、プロービングによりアルミニウムに付着し
た金属不純物15を除去する。この工程によりアルミニウ
ムの表面も一定厚さ（例えば50nm）除去されて清浄化さ
れる。スパッタエッチング処理は、金属不純物と同時に
製造工程中に導入される他の不純物も除去できる副次的
効果もあるため最も好適な処理である。
コン基板11にアルゴンガスを用いたスパッタエッチング
処理を施し、プロービングによりアルミニウムに付着し
た金属不純物15を除去する。この工程によりアルミニウ
ムの表面も一定厚さ（例えば50nm）除去されて清浄化さ
れる。スパッタエッチング処理は、金属不純物と同時に
製造工程中に導入される他の不純物も除去できる副次的
効果もあるため最も好適な処理である。
第３図は本発明半導体装置の製造方法の第２の実施例
を説明するための途中工程における半導体チップの断面
図である。
を説明するための途中工程における半導体チップの断面
図である。
先ず、第３図に示すように、Ｐ型のシリコン基板21に
Ｎ型領域26を形成し、酸化シリコン膜22上に開孔部でＮ
型領域26に接続するアルミニウムからなる金属配線層23
を形成し、ホトレジストマスク28を用いて窒化シリコン
膜24を選択的に除去する。この開孔用のホトレジストマ
スク28を含むシリコン基板21に電気的テスト工程を施し
た後、第２図に示すように、アルミニウムを被着し、ホ
トレジストマスク28を剥離し、開孔部内にアルミニウム
膜27を形成する。このアルミニウム膜27の膜厚は100〜3
00nmが好適である。
Ｎ型領域26を形成し、酸化シリコン膜22上に開孔部でＮ
型領域26に接続するアルミニウムからなる金属配線層23
を形成し、ホトレジストマスク28を用いて窒化シリコン
膜24を選択的に除去する。この開孔用のホトレジストマ
スク28を含むシリコン基板21に電気的テスト工程を施し
た後、第２図に示すように、アルミニウムを被着し、ホ
トレジストマスク28を剥離し、開孔部内にアルミニウム
膜27を形成する。このアルミニウム膜27の膜厚は100〜3
00nmが好適である。
以上説明したように本発明の製造方法によれば、配線
金属とこれに接続する他の金属材料とが同時に露出しな
い為局部的な電池作用やその他不純物による影響は除去
され、配線金属の腐蝕を大幅に低減し耐湿性を向上させ
る効果がある。例えば、従来の樹脂封止半導体装置では
100時間で90％以上の不良率となるプレッシャクッカ試
験条件（２気圧、121℃、湿度85％の窒素雰囲気）でも
本発明では不良率０％と大幅に耐湿性が向上する。
金属とこれに接続する他の金属材料とが同時に露出しな
い為局部的な電池作用やその他不純物による影響は除去
され、配線金属の腐蝕を大幅に低減し耐湿性を向上させ
る効果がある。例えば、従来の樹脂封止半導体装置では
100時間で90％以上の不良率となるプレッシャクッカ試
験条件（２気圧、121℃、湿度85％の窒素雰囲気）でも
本発明では不良率０％と大幅に耐湿性が向上する。
第１図，第２図はそれぞれ本発明半導体装置の製造方法
により製造した半導体装置の例を示す半導体チップの断
面図、第３図は本発明半導体装置の製造方法の第２の実
施例を説明するための途中工程における半導体チップの
断面図、第４図は従来例の半導体チップの断面図であ
る。 1,11,21……シリコン基板、2,12,22……酸化シリコン
膜、3,13,23……金属配線層、4,14,24……窒化シリコン
膜、5,25……金属不純物、6,16,26……Ｎ型領域、27…
…アルミニウム膜、28……ホトレジスト膜。
により製造した半導体装置の例を示す半導体チップの断
面図、第３図は本発明半導体装置の製造方法の第２の実
施例を説明するための途中工程における半導体チップの
断面図、第４図は従来例の半導体チップの断面図であ
る。 1,11,21……シリコン基板、2,12,22……酸化シリコン
膜、3,13,23……金属配線層、4,14,24……窒化シリコン
膜、5,25……金属不純物、6,16,26……Ｎ型領域、27…
…アルミニウム膜、28……ホトレジスト膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/66
Claims (3)
- 【請求項１】Ｐ（又はＮ）型半導体基板にＮ（又はＰ）
型領域を選択的に形成する工程と、所定の開孔を有する
絶縁膜を介して前記Ｎ（又はＰ）型領域に接続する金属
配線層を形成する工程と、前記金属配線層に探針を接触
させて電気信号を印加して試験を行う工程と、前記探針
を接触させた部分とその近傍の前記金属配線層表面をエ
ッチングして清浄化する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項２】清浄化する工程が不活性ガスを用いたスパ
ツタエッチングからなる特許請求の範囲第（１）項記載
の半導体装置の製造方法。 - 【請求項３】Ｐ（又はＮ）型半導体基板にＮ（又はＰ）
型領域を選択的に形成する工程と、所定の開孔を有する
絶縁膜を介して前記Ｎ（又はＰ）型領域に接続する金属
配線層を形成する工程と、ホトレジストマスクを用いて
前記金属配線層に被着されている窒化シリコン膜を選択
的に除去し開孔を形成する工程と、前記ホトレジストマ
スクを残したまま前記金属配線層に探針を接触させて電
気信号を印加して試験を行う工程と、前記電気信号を印
加して試験を行う工程の後でアルミニウムを被着して前
記ホトレジストマスクを剥離し前記開孔部の前記金属配
線層上にアルミニウム膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038934A JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038934A JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241744A JPH03241744A (ja) | 1991-10-28 |
| JP2917362B2 true JP2917362B2 (ja) | 1999-07-12 |
Family
ID=12539057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038934A Expired - Lifetime JP2917362B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917362B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
-
1990
- 1990-02-19 JP JP2038934A patent/JP2917362B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825446B2 (en) | 2006-01-18 | 2010-11-02 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer structure and method for manufacturing the semiconductor wafer structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03241744A (ja) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093643A (en) | Electrically conductive projections and semiconductor processing method of forming same | |
| US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
| US6815324B2 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| US8044511B2 (en) | Function element and function element mounting structure | |
| US8022508B2 (en) | Semiconductor wafer | |
| JPH07321298A (ja) | 半導体装置製造方法 | |
| JP3600544B2 (ja) | 半導体装置の製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006245468A (ja) | 半導体装置の製造方法 | |
| EP1478021A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08293492A (ja) | 半導体装置の製造方法 | |
| US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
| US5719087A (en) | Process for bonding pad protection from damage | |
| JP2917362B2 (ja) | 半導体装置の製造方法 | |
| US6426176B1 (en) | Method of forming a protective conductive structure on an integrated circuit package interconnection | |
| US20080111244A1 (en) | Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion | |
| JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
| US6432743B2 (en) | Method of manufacturing semiconductor device | |
| JPH0758112A (ja) | 半導体装置 | |
| JP2003086787A (ja) | 半導体装置とその製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH0143458B2 (ja) |